JP2022114983A - チップ抵抗器及びチップ抵抗器の製造方法 - Google Patents
チップ抵抗器及びチップ抵抗器の製造方法 Download PDFInfo
- Publication number
- JP2022114983A JP2022114983A JP2021011506A JP2021011506A JP2022114983A JP 2022114983 A JP2022114983 A JP 2022114983A JP 2021011506 A JP2021011506 A JP 2021011506A JP 2021011506 A JP2021011506 A JP 2021011506A JP 2022114983 A JP2022114983 A JP 2022114983A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- metal
- terminal
- layer
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
【課題】本開示は、チップ抵抗器の電気抵抗値のばらつきを低減させることを目的とする。【解決手段】チップ抵抗器9は、端子1と、抵抗体2と、合金層31と、を備える。端子1は、材料として第1の金属を含む。抵抗体2は、端子1の少なくとも一部と重なっている。抵抗体2は、材料として第2の金属を含む。合金層31は、端子1と抵抗体2との間に設けられている。合金層31は、第1の金属を第1の合金材料として含み、第2の金属を第2の合金材料として含み、第3の金属を第3の合金材料として含む。第3の金属は、端子1及び抵抗体2よりも融点が小さい。【選択図】図1
Description
本開示は一般にチップ抵抗器及びチップ抵抗器の製造方法に関し、より詳細には、抵抗体と端子とを備えるチップ抵抗器及びこのチップ抵抗器の製造方法に関する。
特許文献1に記載のチップ抵抗器の製造方法は、導電材料よりなる導電性部材(端子)、及び、抵抗材料よりなる抵抗体部材(抵抗体)、を用意する工程と、上記導電性部材を覆う被覆膜を形成する工程と、上記被覆膜を形成する工程の後に、波長が所定波長である溶接レーザを照射することにより、上記導電性部材と上記抵抗体部材とを接合する工程と、を備える。
しかしながら、特許文献1に記載のチップ抵抗器の製造方法では、導電性部材と抵抗体部材とが、溶接レーザを照射された領域において局所的に接続されるため、溶接レーザの照射位置によって、チップ抵抗器の電気抵抗値がばらつくことがあった。
本開示は、電気抵抗値のばらつきを低減させることができるチップ抵抗器及びチップ抵抗器の製造方法を提供することを目的とする。
本開示の一態様に係るチップ抵抗器は、端子と、抵抗体と、合金層と、を備える。前記端子は、材料として第1の金属を含む。前記抵抗体は、前記端子の少なくとも一部と重なっている。前記抵抗体は、材料として第2の金属を含む。前記合金層は、前記端子と前記抵抗体との間に設けられている。前記合金層は、前記第1の金属を第1の合金材料として含み、前記第2の金属を第2の合金材料として含み、第3の金属を第3の合金材料として含む。前記第3の金属は、前記端子及び前記抵抗体よりも融点が小さい。
本開示の別の一態様に係るチップ抵抗器は、端子と、抵抗体と、中間層と、を備える。前記端子は、材料として第1の金属を含む。前記抵抗体は、前記端子の少なくとも一部と重なっている。前記抵抗体は、材料として第2の金属を含む。前記中間層は、前記端子と前記抵抗体との間に設けられている。前記中間層は、低融点層を有する。前記低融点層は、前記第1の金属及び前記第2の金属と合金化する第3の金属を含む。前記低融点層は、前記端子及び前記抵抗体よりも融点が小さい。
本開示の一態様に係るチップ抵抗器の製造方法は、上記のいずれかの態様に係る前記チップ抵抗器の製造方法である。前記製造方法は、第1のステップと、第2のステップと、を有する。前記第1のステップでは、前記端子と前記抵抗体との間に前記第3の金属を含む金属層が設けられるように、前記端子と前記抵抗体と前記金属層とを積層する。前記第2のステップでは、前記抵抗体における前記金属層側とは反対側の表面のうち、前記端子と前記金属層とが重なっている積層領域にレーザー光を照射し、前記第1の金属と前記第2の金属と前記第3の金属とを合金化する。
本開示は、チップ抵抗器の電気抵抗値のばらつきを低減させることができるという利点がある。
以下、実施形態に係るチップ抵抗器及びチップ抵抗器の製造方法について、図面を用いて説明する。ただし、下記の実施形態は、本開示の様々な実施形態の1つに過ぎない。下記の実施形態は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。また、下記の実施形態において説明する各図は、模式的な図であり、図中の各構成要素の大きさ及び厚さそれぞれの比が必ずしも実際の寸法比を反映しているとは限らない。
(概要)
図1に示すように、本実施形態のチップ抵抗器9は、端子1と、抵抗体2と、合金層31と、を備える。端子1は、材料として第1の金属を含む。抵抗体2は、端子1の少なくとも一部と重なっている。抵抗体2は、材料として第2の金属を含む。合金層31は、端子1と抵抗体2との間に設けられている。合金層31は、第1の金属を第1の合金材料として含み、第2の金属を第2の合金材料として含み、第3の金属を第3の合金材料として含む。第3の金属は、端子1及び抵抗体2よりも融点が小さい。
図1に示すように、本実施形態のチップ抵抗器9は、端子1と、抵抗体2と、合金層31と、を備える。端子1は、材料として第1の金属を含む。抵抗体2は、端子1の少なくとも一部と重なっている。抵抗体2は、材料として第2の金属を含む。合金層31は、端子1と抵抗体2との間に設けられている。合金層31は、第1の金属を第1の合金材料として含み、第2の金属を第2の合金材料として含み、第3の金属を第3の合金材料として含む。第3の金属は、端子1及び抵抗体2よりも融点が小さい。
また、本実施形態のチップ抵抗器9は、端子1と、抵抗体2と、中間層3と、を備える。端子1は、材料として第1の金属を含む。抵抗体2は、端子1の少なくとも一部と重なっている。抵抗体2は、材料として第2の金属を含む。中間層3は、端子1と抵抗体2との間に設けられている。中間層3は、低融点層(残留層32)を有する。低融点層は、第1の金属及び第2の金属と合金化する第3の金属を含む。低融点層は、端子1及び抵抗体2よりも融点が小さい。
本実施形態では、中間層3は、合金層31と、残留層32(低融点層)と、を有する。チップ抵抗器9の製造工程において、端子1と抵抗体2との間に第3の金属を含む金属層3A(図4参照)が設けられ、第3の金属が、第1の金属及び第2の金属と合金化する。合金層31は、合金化により生成された層である。残留層32は、金属層3Aのうち、合金化されることなく残った部分である。
本実施形態のチップ抵抗器9の製造方法は、第1のステップと、第2のステップと、を有する。第1のステップでは、端子1と抵抗体2との間に第3の金属を含む金属層3Aが設けられるように、端子1と抵抗体2と金属層3Aとを積層する。第2のステップでは、抵抗体2における金属層3A側とは反対側の表面21のうち、端子1と金属層3Aとが重なっている積層領域R1(図4参照)にレーザー光を照射し、第1の金属と第2の金属と第3の金属とを合金化する。
本実施形態のチップ抵抗器9では、端子1を構成する第1の金属と抵抗体2を構成する第2の金属とが金属層3Aに拡散して形成された合金層31を介して、端子1と抵抗体2とが電気的に接続されている。これにより、端子1と抵抗体2との接合が局所的な接合となりにくく、チップ抵抗器9の電気抵抗値のばらつきを低減させることができる。
(詳細)
(1)全体構成
以下、本実施形態のチップ抵抗器9について、より詳細に説明する。
(1)全体構成
以下、本実施形態のチップ抵抗器9について、より詳細に説明する。
図1に示すように、チップ抵抗器9は、2つの端子1と、抵抗体2と、2つの中間層3と、保護膜4と、2つのめっき層5と、を備える。2つの端子1の表面にそれぞれ、めっき層5が形成される。2つの端子1はそれぞれ、基板上に設けられた導体に電気的に接続される。より詳細には、2つの端子1はそれぞれ、めっき層5を介して、基板上に設けられた導体に電気的に接続される。これにより、チップ抵抗器9が基板に実装される。
各端子1が材料として含む第1の金属は、銅(Cu)である。抵抗体2が材料として含む第2の金属は、銅(Cu)である。第3の金属は、スズ(Sn)である。
すなわち、合金層31は、スズを第3の合金材料として含む。また、合金層31は、銅を第1の合金材料として含む。第1の合金材料は第2の合金材料と同じである。つまり、合金層31は、銅を第2の合金材料として含む。
スズの融点は、232℃である。すなわち、合金層31は、融点が400℃以下の金属を第3の合金材料(第3の金属)として含む。銅の融点は、1085℃である。すなわち、第3の金属は、第1の金属及び第2の金属よりも融点が小さい。
(2-1)端子
各端子1は、金属板である。より詳細には、各端子1は、銅板である。端子1と抵抗体2と中間層3との積層方向(以下、第1方向D1と称す)から見て、各端子1の形状は、長方形状である。各端子1の厚さ方向は、第1方向D1に沿っている。
各端子1は、金属板である。より詳細には、各端子1は、銅板である。端子1と抵抗体2と中間層3との積層方向(以下、第1方向D1と称す)から見て、各端子1の形状は、長方形状である。各端子1の厚さ方向は、第1方向D1に沿っている。
2つの端子1は、第2方向D2に並んでいる。第2方向D2は、第1方向D1と直交する方向である。
各端子1は、第1方向D1における一方側の表面である第1主面11と、第1方向D1における他方側の表面である第2主面12と、を有する。
各端子1の組成が銅のみからなる場合、各端子1の融点は、1085℃である。
(2-2)中間層
2つの中間層3は、2つの端子1と一対一に対応している。各中間層3は、対応する端子1の第1主面11に形成されている。中間層3は、第1主面11の全体に亘って形成されている。
2つの中間層3は、2つの端子1と一対一に対応している。各中間層3は、対応する端子1の第1主面11に形成されている。中間層3は、第1主面11の全体に亘って形成されている。
中間層3は、合金層31と、残留層32と、を有する。合金層31は、銅(Cu)とスズ(Sn)とを合金材料として含む。すなわち、合金層31は、銅スズ合金を含む。なお、合金層31は、抵抗体2に含まれるニッケル(Ni)を組成として含み得る。
残留層32は、スズを含む。例えば、残留層32は、純スズである。ただし、本開示で言う純スズとは、純度が概ね97%以上のスズを含む概念である。
合金層31の厚みは、3μm以上100μm以下であることが好ましい。合金層31の厚みは、抵抗体2の厚み以下である。合金層31の厚みは、残留層32の厚みと等しい。本開示で言う「等しい」とは、完全に等しい状態に限定されず、実用上問題ない範囲で異なっている場合も含む。例えば、2つの値の差が5%未満の範囲なら「等しい」とみなして本開示を適用してもよい。
合金層31と残留層32とは、第1方向D1において互いに同じ層に設けられている。第1方向D1から見て、中間層3のうち抵抗体2と重なっている領域に、合金層31が設けられており、残りの領域に、残留層32が設けられている。なお、合金層31と残留層32との境界は、必ずしも判然としておらず、合金層31から残留層32に亘る領域には、銅及びスズの濃度勾配が存在し得る。
チップ抵抗器9は、端子1と、端子1に重なった合金層31と、の組を2組備える。図1に示すように、上記2組のうちの少なくとも1組における合金層31(言い換えると、2つの合金層31のうち少なくとも一方。本実施形態では両方)は、端子1の表面(第1主面11)のうち、他方の合金層31が設けられた側の一端13に設けられている部分を含む。すなわち、2つの端子1が並んでいる方向(第2方向D2)を左右方向とすると、左の端子1の第1主面11の右端に、合金層31の一部が設けられている。また、右の端子1の第1主面11の左端に、合金層31の一部が設けられている。
(2-3)抵抗体
抵抗体2は、板状に形成されている。抵抗体2の厚さ方向は、第1方向D1に沿っている。抵抗体2の厚みは、例えば、100μm以上700μm以下である。
抵抗体2は、板状に形成されている。抵抗体2の厚さ方向は、第1方向D1に沿っている。抵抗体2の厚みは、例えば、100μm以上700μm以下である。
第1方向D1から見て、抵抗体2の形状は、長方形状である。抵抗体2の一部は、2つの中間層3のうち一方の中間層3の、合金層31の表面に接合している。抵抗体2の別の一部は、2つの中間層3のうち他方の中間層3の、合金層31の表面に接合している。より詳細には、抵抗体2は、抵抗体2のうち第2方向D2の両端において、合金層31の表面に接合している。
抵抗体2の材料は、銅とニッケル(Ni)とを含む。より詳細には、抵抗体2の材料は、銅ニッケル合金を含む。抵抗体2は、銅ニッケル合金の粉末を焼成することで形成されている。なお、抵抗体2の材料は、銅マンガン(CuMn)合金を含んでいてもよい。
抵抗体2が銅ニッケル合金のみからなる場合、抵抗体2の融点は、例えば、1000~1200℃程度である。
(2-4)保護膜
保護膜4の材料の一例は、液晶ポリマー、エポキシ樹脂又はポリイミド樹脂等である。すなわち、保護膜4の材料は、合成樹脂である。保護膜4は、抵抗体2を覆っている。また、保護膜4は、2つの端子1の少なくとも一部と、中間層3の少なくとも一部と、を覆っている。保護膜4は、めっき層5を形成する工程において抵抗体2にめっき層5が付着することを抑制する。また、保護膜4は、チップ抵抗器9の外部の構成に対して抵抗体2を電気的に絶縁する。また、保護膜4は、チップ抵抗器9の外部の構成から抵抗体2を保護する。
保護膜4の材料の一例は、液晶ポリマー、エポキシ樹脂又はポリイミド樹脂等である。すなわち、保護膜4の材料は、合成樹脂である。保護膜4は、抵抗体2を覆っている。また、保護膜4は、2つの端子1の少なくとも一部と、中間層3の少なくとも一部と、を覆っている。保護膜4は、めっき層5を形成する工程において抵抗体2にめっき層5が付着することを抑制する。また、保護膜4は、チップ抵抗器9の外部の構成に対して抵抗体2を電気的に絶縁する。また、保護膜4は、チップ抵抗器9の外部の構成から抵抗体2を保護する。
(2-5)めっき層
2つのめっき層5は、2つの端子1と一対一に対応している。各めっき層5は、対応する端子1の少なくとも一部を覆っている。
2つのめっき層5は、2つの端子1と一対一に対応している。各めっき層5は、対応する端子1の少なくとも一部を覆っている。
各めっき層5は、例えば、Ni(ニッケル)めっき層51と、Sn(スズ)めっき層52と、を含む。Niめっき層51は、端子1の少なくとも一部を覆っている。Snめっき層52は、Niめっき層51を覆っている。
(3)製造方法
次に、チップ抵抗器9の製造方法の一例について、詳細に説明する。
次に、チップ抵抗器9の製造方法の一例について、詳細に説明する。
まず、銅板にスズのめっきを施す。このようにして形成された、スズめっき付き銅板(以下、金属板6と称す)に、図2に示すように、打抜き加工をする。これにより、金属板6に複数の架橋部61を形成する。複数の架橋部61の各々の形状は、長方形状である。複数の架橋部61は、互いに間隔をあけて、第2方向D2に並んでいる。複数の架橋部61は、金属板6の残りの部位を介してつながっている。
次に、図3に示すように、互いに隣り合う2つの架橋部61の間を架け渡すように、抵抗体2を配置する(第1のステップ)。すなわち、金属板6上に複数の抵抗体2を配置する。このときの1つの抵抗体2と、抵抗体2の両端の架橋部61と、に着目して、これらを図4、図5に概略的に図示する。架橋部61の下層(銅板)は、端子1に相当する。架橋部61の上層(スズめっき層)は、第3の金属(スズ)を含む金属層3Aに相当する。つまり、第1のステップは、端子1と抵抗体2との間に金属層3Aが設けられるように、端子1と抵抗体2と金属層3Aとを積層するステップである。
互いに隣り合う2つの架橋部61の間に抵抗体2を配置した後、抵抗体2を2つの端子1及び2つの金属層3Aに対してレーザー溶接する(第2のステップ)。より詳細には、図5に示すように、抵抗体2の表面21にレーザー光L1を照射することにより、抵抗体2を2つの端子1及び2つの金属層3Aに対して溶接する。この工程では、端子1に含まれる第1の金属(銅)と、抵抗体2に含まれる第2の金属(銅)と、金属層3Aに含まれる第3の金属(スズ)と、を合金化する。
第2のステップでは、積層領域R1(図4参照)の周縁部分よりも内側の領域にレーザー光L1を照射する。積層領域R1は、抵抗体2における金属層3A側とは反対側の表面21のうち、端子1と金属層3Aとが(第1方向D1に)重なっている領域である。例えば、第2のステップでは、積層領域R1の中央付近の1又は複数の箇所に、レーザー光L1を照射する。
レーザー光L1を照射することにより、抵抗体2、金属層3A及び端子1が加熱される。これにより、抵抗体2の一部、金属層3Aの少なくとも一部及び端子1の一部が溶融する。その後、溶融した部位が凝固することで、抵抗体2と金属層3Aとが接合され、金属層3Aと端子1とが接合される。また、これにより、金属層3Aの一部が合金層31(図1参照)となる。すなわち、端子1を構成する第1の金属と、抵抗体2を構成する第2の金属と、が金属層3Aに拡散し、合金層31が形成される。
また、金属層3Aのうち、合金層31とならずに組成がスズのままである部位を、本開示では残留層32(図1参照)又は低融点層と呼んでいる。すなわち、金属層3Aをもとに、合金層31と残留層32とを有する中間層3が形成される。
レーザー光L1としては、例えば、ルビーレーザー、YAG(Nd-YAG)レーザー、又は、CO2レーザー等を用いることができる。
抵抗体2、金属層3A及び端子1の接合の手段としてレーザー溶接を採用することで、抵抗溶接を採用する場合と異なって、抵抗体2、金属層3A及び端子1を加圧することなく溶接できる。
レーザー溶接を行った後、抵抗体2をトリミングし、抵抗体2の抵抗値を調整する。例えば、抵抗体2をレーザートリミングする。
次に、保護膜4(図1参照)を形成する。例えば、保護膜4の材料であるエポキシ樹脂を、抵抗体2を覆うように設け、エポキシ樹脂に紫外線を照射して硬化させることで、保護膜4を形成する。
次に、保護膜4の表面にマーキング(印字)をする。例えば、抵抗体2の定格抵抗値及び定格電圧等の情報をマーキングする。
次に、複数の架橋部61を互いに切り離す。これにより、金属板6上に配置された複数の抵抗体2がそれぞれ切り離される。
次に、2つの端子1にそれぞれ、めっき層5を形成する。例えば、電気めっきによりめっき層5を形成する。
以上の工程により、チップ抵抗器9が製造される。その後、検査及び梱包を経て、チップ抵抗器9が発送される。
(4)比較例
図6に、本実施形態のチップ抵抗器9との比較例に係るチップ抵抗器9Pを図示する。なお、図6において、保護膜4及び2つのめっき層5の図示は省略する。
図6に、本実施形態のチップ抵抗器9との比較例に係るチップ抵抗器9Pを図示する。なお、図6において、保護膜4及び2つのめっき層5の図示は省略する。
チップ抵抗器9Pは中間層3を備えていない点で、本実施形態のチップ抵抗器9と相違する。チップ抵抗器9Pでは、抵抗体2と2つの端子1とがレーザー溶接により直接接合されている。そのため、チップ抵抗器9Pでは、抵抗体2と各端子1との電気的な結合は、レーザー光L1の照射位置S1における局所的な結合となる。すると、照射位置S1のばらつきに応じて、チップ抵抗器9Pの電気抵抗値がばらつく。基本的に、チップ抵抗器9Pの電気抵抗値は、一方の端子1における照射位置S1と、他方の端子1における照射位置S1と、の間の距離W1に応じた値となる。
一方で、本実施形態のチップ抵抗器9では、金属層3A(図5参照)がレーザー光L1により加熱され、金属層3Aが合金化することにより、抵抗体2と各端子1とが電気的に接続される。これにより、端子1と金属層3Aとが重なっている積層領域R1(図4参照)の広範囲(例えば、略全域)において、抵抗体2と各端子1とが電気的に接続される。よって、チップ抵抗器9の電気抵抗値は、各々の端子1の第1主面11のうち、他方の端子1が設けられた側の一端13間の距離W2(図5参照)に応じた値となる。つまり、本実施形態のチップ抵抗器9では、金属層3A(中間層3)が設けられているので、レーザー光L1の照射位置S1のばらつきがチップ抵抗器9の電気抵抗値に影響する可能性を低減させることができる。
また、比較例のチップ抵抗器9Pでは、照射位置S1以外の位置において、例えば外圧が加わることでいずれかの端子1との間に電気的な接続が生じると、チップ抵抗器9Pの電気抵抗値が変化する可能性がある。これに対して、本実施形態では、積層領域R1の広範囲(例えば、略全域)において、抵抗体2と各端子1とが電気的に接続されるので、外圧等によりチップ抵抗器9の電気抵抗値が変化する可能性を低減させることができる。
また、本実施形態のチップ抵抗器9では、金属層3Aが第1の金属及び第2の金属と合金化されて合金層31となり、合金層31の融点は、金属層3Aの融点よりも高くなる。これにより、端子1を基板に半田付けするためにチップ抵抗器9が加熱された際に、合金層31が溶融する可能性を低減させることができる。よって、合金層31が溶融することでチップ抵抗器9の電気抵抗値が変化する可能性を低減させることができる。
(実施形態の変形例)
以下、実施形態の変形例を列挙する。以下の変形例は、適宜組み合わせて実現されてもよい。
以下、実施形態の変形例を列挙する。以下の変形例は、適宜組み合わせて実現されてもよい。
金属層3Aは、端子1の第1主面11の一部の領域にのみ設けられていてもよい。
金属層3Aは、クラッドにより端子1に貼り合わされてもよい。
金属層3Aは、合金であってもよい。例えば、金属層3Aは、スズ合金であってもよい。
実施形態では、レーザー溶接により、金属層3Aの一部のみが合金層31となるが、これに限定されない。レーザー溶接により、金属層3Aの全部が合金層31となってもよい。つまり、中間層3は、合金層31と残留層32とのうち、合金層31のみを有していてもよい。
(まとめ)
以上説明した実施形態等から、以下の態様が開示されている。
以上説明した実施形態等から、以下の態様が開示されている。
第1の態様に係るチップ抵抗器(9)は、端子(1)と、抵抗体(2)と、合金層(31)と、を備える。端子(1)は、材料として第1の金属を含む。抵抗体(2)は、端子(1)の少なくとも一部と重なっている。抵抗体(2)は、材料として第2の金属を含む。合金層(31)は、端子(1)と抵抗体(2)との間に設けられている。合金層(31)は、第1の金属を第1の合金材料として含み、第2の金属を第2の合金材料として含み、第3の金属を第3の合金材料として含む。第3の金属は、端子(1)及び抵抗体(2)よりも融点が小さい。
上記の構成によれば、端子(1)と抵抗体(2)とが、合金層(31)を介して電気的に接続されているので、端子(1)と抵抗体(2)との接合が局所的な接合となりにくい。これにより、チップ抵抗器(9)の電気抵抗値のばらつきを低減させることができる。
また、第2の態様に係るチップ抵抗器(9)では、第1の態様において、合金層(31)の厚みは、3μm以上100μm以下である。
上記の構成によれば、合金層(31)の厚みが3μm未満である場合と比較して、製造時に、合金層(31)のもととなる金属層(3A)の大部分が加熱により酸化する可能性を低減させることができるので、合金層(31)が形成されやすい。また、合金層(31)の厚みが100μm以上である場合と比較して、製造時に、合金層(31)のもととなる金属層(3A)を熱が伝達しやすいので、合金層(31)が形成されやすい。
また、第3の態様に係るチップ抵抗器(9)では、第1又は2の態様において、合金層(31)は、融点が400℃以下の金属を第3の合金材料として含む。
上記の構成によれば、第3の合金材料の融点が400℃よりも大きい場合と比較して、合金層(31)を形成するために要するエネルギーを低減させることができる。
また、第4の態様に係るチップ抵抗器(9)では、第1~3の態様のいずれか1つにおいて、合金層(31)は、スズを第3の合金材料として含む。
上記の構成によれば、スズと合金化しやすい金属の種類は、銅、ニッケル及び銀等、豊富であるので、端子(1)を構成する第1の金属及び抵抗体(2)を構成する第2の金属の選択肢が多い。
また、第5の態様に係るチップ抵抗器(9)では、第1~4の態様のいずれか1つにおいて、合金層(31)は、銅を第1の合金材料として含む。
上記の構成によれば、端子(1)の導電性を比較的大きくできる。
また、第6の態様に係るチップ抵抗器(9)では、第1~5の態様のいずれか1つにおいて、合金層(31)は、銅を第2の合金材料として含む。
上記の構成によれば、抵抗体(2)の材料として、入手が容易な銅合金等を採用できる。
また、第7の態様に係るチップ抵抗器(9)は、第1~6の態様のいずれか1つにおいて、端子(1)と、端子(1)に重なった合金層(31)と、の組を2組備える。上記2組のうちの少なくとも1組における合金層(31)は、端子(1)の表面のうち、他方の合金層(31)が設けられた側の一端(13)に設けられている部分を含む。
上記の構成によれば、端子(1)と抵抗体(2)とが一端(13)において接合されるので、端子(1)と抵抗体(2)とが一端(13)において接合されるときと、されないときとがある場合と比較して、チップ抵抗器(9)の抵抗値のばらつきを低減させることができる。
また、第8の態様に係るチップ抵抗器(9)は、端子(1)と、抵抗体(2)と、中間層(3)と、を備える。端子(1)は、材料として第1の金属を含む。抵抗体(2)は、端子(1)の少なくとも一部と重なっている。抵抗体(2)は、材料として第2の金属を含む。中間層(3)は、端子(1)と抵抗体(2)との間に設けられている。中間層(3)は、低融点層(残留層32)を有する。低融点層は、第1の金属及び第2の金属と合金化する第3の金属を含む。低融点層は、端子(1)及び抵抗体(2)よりも融点が小さい。
上記の構成によれば、端子(1)と抵抗体(2)とが、中間層(3)を介して電気的に接続されているので、端子(1)と抵抗体(2)との接合が局所的な接合となりにくい。これにより、チップ抵抗器(9)の電気抵抗値のばらつきを低減させることができる。
第1又は8の態様以外の構成については、チップ抵抗器(9)に必須の構成ではなく、適宜省略可能である。
また、第9の態様に係るチップ抵抗器(9)の製造方法は、第1~8の態様のいずれか1つに係るチップ抵抗器(9)の製造方法である。製造方法は、第1のステップと、第2のステップと、を有する。第1のステップでは、端子(1)と抵抗体(2)との間に第3の金属を含む金属層(3A)が設けられるように、端子(1)と抵抗体(2)と金属層(3A)とを積層する。第2のステップでは、抵抗体(2)における金属層(3A)側とは反対側の表面のうち、端子(1)と金属層(3A)とが重なっている積層領域(R1)にレーザー光(L1)を照射し、第1の金属と第2の金属と第3の金属とを合金化する。
上記の構成によれば、端子(1)と抵抗体(2)とが、合金層(31)を介して電気的に接続されるので、端子(1)と抵抗体(2)との接合が局所的な接合となりにくい。これにより、チップ抵抗器(9)の電気抵抗値のばらつきを低減させることができる。また、端子(1)と抵抗体(2)との接合に、レーザー光(L1)を照射するレーザー溶接を採用することにより、抵抗溶接と異なって、端子(1)と抵抗体(2)とを加圧することなく接合できる。
また、第10の態様に係るチップ抵抗器(9)の製造方法では、第9の態様において、第2のステップでは、積層領域(R1)の周縁部分よりも内側の領域にレーザー光(L1)を照射する。
える。
える。
上記の構成によれば、上記周縁部分にレーザー光(L1)を照射する場合と比較して、レーザー光(L1)を照射する領域の周りの広い範囲に合金層(31)を形成しやすい。
第9の態様以外の構成については、チップ抵抗器(9)の製造方法に必須の構成ではなく、適宜省略可能である。
1 端子
2 抵抗体
3 中間層
3A 金属層
9 チップ抵抗器
13 一端
31 合金層
32 残留層(低融点層)
L1 レーザー光
R1 積層領域
2 抵抗体
3 中間層
3A 金属層
9 チップ抵抗器
13 一端
31 合金層
32 残留層(低融点層)
L1 レーザー光
R1 積層領域
Claims (10)
- 材料として第1の金属を含む端子と、
前記端子の少なくとも一部と重なっており、材料として第2の金属を含む抵抗体と、
前記端子と前記抵抗体との間に設けられており、前記第1の金属を第1の合金材料として含み、前記第2の金属を第2の合金材料として含み、前記端子及び前記抵抗体よりも融点が小さい第3の金属を第3の合金材料として含む合金層と、を備える、
チップ抵抗器。 - 前記合金層の厚みは、3μm以上100μm以下である、
請求項1に記載のチップ抵抗器。 - 前記合金層は、融点が400℃以下の金属を前記第3の合金材料として含む、
請求項1又は2に記載のチップ抵抗器。 - 前記合金層は、スズを前記第3の合金材料として含む、
請求項1~3のいずれか一項に記載のチップ抵抗器。 - 前記合金層は、銅を前記第1の合金材料として含む、
請求項1~4のいずれか一項に記載のチップ抵抗器。 - 前記合金層は、銅を前記第2の合金材料として含む、
請求項1~5のいずれか一項に記載のチップ抵抗器。 - 前記端子と、前記端子に重なった前記合金層と、の組を2組備え、
前記2組のうちの少なくとも1組における前記合金層は、前記端子の表面のうち、他方の合金層が設けられた側の一端に設けられている部分を含む、
請求項1~6のいずれか一項に記載のチップ抵抗器。 - 材料として第1の金属を含む端子と、
前記端子の少なくとも一部と重なっており、材料として第2の金属を含む抵抗体と、
前記端子と前記抵抗体との間に設けられた中間層と、を備え、
前記中間層は、前記第1の金属及び前記第2の金属と合金化する第3の金属を含み前記端子及び前記抵抗体よりも融点が小さい低融点層を有する、
チップ抵抗器。 - 請求項1~8のいずれか一項に記載のチップ抵抗器の製造方法であって、
前記端子と前記抵抗体との間に前記第3の金属を含む金属層が設けられるように、前記端子と前記抵抗体と前記金属層とを積層する第1のステップと、
前記抵抗体における前記金属層側とは反対側の表面のうち、前記端子と前記金属層とが重なっている積層領域にレーザー光を照射し、前記第1の金属と前記第2の金属と前記第3の金属とを合金化する第2のステップと、を有する、
チップ抵抗器の製造方法。 - 前記第2のステップでは、前記積層領域の周縁部分よりも内側の領域にレーザー光を照射する、
請求項9に記載のチップ抵抗器の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021011506A JP2022114983A (ja) | 2021-01-27 | 2021-01-27 | チップ抵抗器及びチップ抵抗器の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021011506A JP2022114983A (ja) | 2021-01-27 | 2021-01-27 | チップ抵抗器及びチップ抵抗器の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022114983A true JP2022114983A (ja) | 2022-08-08 |
Family
ID=82747323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021011506A Pending JP2022114983A (ja) | 2021-01-27 | 2021-01-27 | チップ抵抗器及びチップ抵抗器の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022114983A (ja) |
-
2021
- 2021-01-27 JP JP2021011506A patent/JP2022114983A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7106165B2 (en) | Fuse, battery pack using the fuse, and method of manufacturing the fuse | |
JP5146627B2 (ja) | 多層配線基板およびその製造方法 | |
US8368502B2 (en) | Surface-mount current fuse | |
JP5970695B2 (ja) | 電流検出用抵抗器およびその実装構造 | |
CN111627678B (zh) | 线圈部件 | |
JP5552369B2 (ja) | 温度ヒューズおよび温度ヒューズの製造方法 | |
JP7059953B2 (ja) | コイル部品の製造方法 | |
TWI632623B (zh) | 製造半導體裝置的方法 | |
CN104103600A (zh) | 半导体封装体 | |
US9142949B2 (en) | PTC device | |
TW200839820A (en) | Solid electrolytic capacitor | |
JP2019047127A (ja) | 樹脂多層基板 | |
KR101027902B1 (ko) | Ptc 소자와 금속 리드 요소와의 접속 구조체의 제조 방법 및 그 제조 방법에 이용되는 ptc 소자 | |
JP2022114983A (ja) | チップ抵抗器及びチップ抵抗器の製造方法 | |
JP2006324521A (ja) | 固体電解コンデンサ、及び、固体電解コンデンサの製造方法 | |
JP3296070B2 (ja) | 接合構造体及びその製造方法 | |
TW200814099A (en) | A chip resistor component and a manufacturing process thereof | |
JP4609042B2 (ja) | 固体電解コンデンサ及び固体電解コンデンサの製造方法 | |
CN100562949C (zh) | 电子部件及其制造方法 | |
CN110070969B (zh) | 尤其用于医用植入体的电阻 | |
TW200305176A (en) | Solid electrolytic capacitor and method for producing the same | |
JP6332330B2 (ja) | 配線基体の製造方法及びそれを用いた発光装置の製造方法並びに配線基体及びそれを用いた発光装置。 | |
JP4697664B2 (ja) | 固体電解コンデンサ及び固体電解コンデンサの製造方法 | |
JP2011248818A (ja) | 非接触型通信媒体およびその製造方法 | |
US20210410296A1 (en) | Multilayer resin substrate and method of manufacturing multilayer resin substrate |