JP2022106500A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2022106500A5 JP2022106500A5 JP2021001539A JP2021001539A JP2022106500A5 JP 2022106500 A5 JP2022106500 A5 JP 2022106500A5 JP 2021001539 A JP2021001539 A JP 2021001539A JP 2021001539 A JP2021001539 A JP 2021001539A JP 2022106500 A5 JP2022106500 A5 JP 2022106500A5
- Authority
- JP
- Japan
- Prior art keywords
- phase
- data
- characteristic
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011084 recovery Methods 0.000 description 1
Description
本発明の一局面に従うクロックデータ再生回路は、基準クロック生成回路により生成される基準クロック信号の位相を調整し、受信クロック信号を生成する位相補間回路と、位相補間回路において生成された受信クロック信号に同期して動作し、受信アナログデータ信号を受信デジタルデータ信号に変換するアナログデジタル変換器から出力された受信デジタルデータ信号を入力し、受信デジタルデータ信号から位相特性データを出力する位相検出器と、位相特性データを調整する調整回路と、調整回路から出力される位相特性データをモニタし、位相特性データに基づいて調整回路に設定する調整値を算出するモニタ回路と、調整回路から出力された位相特性データに基づいて、位相補間回路に設定する位相データを生成するための調整データを出力するループフィルタと、位相補間回路に設定する位相データを生成するためのオフセットデータを出力するオフセット出力回路とを備え、通信を開始する前のトレーニング期間において、オフセット出力回路から出力されるオフセットデータに基づいて位相補間回路において調整する基準クロック信号の位相を変化させつつ、モニタ回路によって調整値を算出することで、調整回路に設定される調整値をロックする。
位相検出器２０１は、アナログデジタル変換器２１が出力したデータ信号Ｄ２を受け取る。位相検出器２０１は、データ信号Ｄ２に基づいて位相特性データＤ３（ＭＭ特性値）を出力する。位相検出器２０１は、位相が順次変化する受信クロック信号ＭＣＬに対応する位相特性データＤ３（ＭＭ特性値）を出力する。図６は、ＭＭ特性値の位相差対出力特性を示すグラフである。ＭＭ特性値の位相差対出力特性は、ＭＭ特性値のＳカーブと呼ばれる。図６において、横軸は位相差であり、縦軸はＭＭ特性値を示す。図６に示す例では、ＭＭ特性値は、最大値が０．３付近であり、最小値がー０．２付近であり、プラス側にオフセットしている。つまり、図６の例では、チャネルの特性により、ＭＭ特性がプラス側にオフセットされている。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021001539A JP2022106500A (ja) | 2021-01-07 | 2021-01-07 | クロックデータ再生回路および受信機 |
| US17/569,502 US11658795B2 (en) | 2021-01-07 | 2022-01-06 | Clock and data recovery circuit and receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021001539A JP2022106500A (ja) | 2021-01-07 | 2021-01-07 | クロックデータ再生回路および受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022106500A JP2022106500A (ja) | 2022-07-20 |
| JP2022106500A5 true JP2022106500A5 (ja) | 2023-10-20 |
Family
ID=82219082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021001539A Pending JP2022106500A (ja) | 2021-01-07 | 2021-01-07 | クロックデータ再生回路および受信機 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11658795B2 (ja) |
| JP (1) | JP2022106500A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023044289A (ja) * | 2021-09-17 | 2023-03-30 | キオクシア株式会社 | 半導体集積回路及び受信装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7489749B2 (en) | 2004-02-24 | 2009-02-10 | Ming-Kang Liu | Optimum phase timing recovery in the presence of strong intersymbol interference |
| US7609798B2 (en) | 2004-12-29 | 2009-10-27 | Silicon Laboratories Inc. | Calibrating a phase detector and analog-to-digital converter offset and gain |
| US7620136B2 (en) * | 2006-02-03 | 2009-11-17 | Infineon Technologies Ag | Clock and data recovery circuit having gain control |
| JP2009212922A (ja) * | 2008-03-05 | 2009-09-17 | Toshiba Corp | 位相補間器及びクロックデータリカバリ装置 |
| US8320770B2 (en) * | 2009-03-20 | 2012-11-27 | Fujitsu Limited | Clock and data recovery for differential quadrature phase shift keying |
| TWI444636B (zh) * | 2011-02-18 | 2014-07-11 | Realtek Semiconductor Corp | 內建抖動測試功能之時脈與資料回復電路及其方法 |
| US8942334B1 (en) | 2011-07-13 | 2015-01-27 | Pmc-Sierra, Inc. | Parallel replica CDR to correct offset and gain in a baud rate sampling phase detector |
| US8693596B1 (en) | 2011-07-20 | 2014-04-08 | Pmc-Sierra, Inc. | Gain calibration for a Mueller-Muller type timing error detector |
| US20130243107A1 (en) | 2012-03-16 | 2013-09-19 | Lsi Corporation | Baud rate timing recovery for nyquist patterns in a communication system |
| JP5954160B2 (ja) | 2012-12-19 | 2016-07-20 | 富士通株式会社 | クロック・データリカバリィ方法および回路 |
| US9397674B2 (en) * | 2013-12-31 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Clock recovery using quantized phase error samples using jitter frequency-dependent quantization thresholds and loop gains |
| TWI535213B (zh) * | 2014-10-15 | 2016-05-21 | 創意電子股份有限公司 | 時脈資料回復電路與方法 |
| US11018842B1 (en) * | 2018-07-31 | 2021-05-25 | Seagate Technology Llc | Dynamic timing recovery bandwidth modulation for phase offset mitigation |
| JP2020120214A (ja) | 2019-01-22 | 2020-08-06 | キヤノン株式会社 | クロック再生回路 |
| TWI775053B (zh) * | 2020-02-27 | 2022-08-21 | 群聯電子股份有限公司 | 時脈資料回復電路、記憶體儲存裝置及訊號產生方法 |
| JP7486403B2 (ja) * | 2020-11-06 | 2024-05-17 | 株式会社メガチップス | クロックデータ再生回路および受信機 |
| US11070351B1 (en) * | 2020-12-31 | 2021-07-20 | Faraday Technology Corp. | Controller and method for data communication |
-
2021
- 2021-01-07 JP JP2021001539A patent/JP2022106500A/ja active Pending
-
2022
- 2022-01-06 US US17/569,502 patent/US11658795B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005278222A5 (ja) | ||
| TWI316819B (en) | Adc system, video decoder and related method for decoding composite video signal utilizing clock synchronized to subcarrier of composite video signal | |
| TWI320265B (en) | Delay-locked loop system and related method | |
| US9065896B2 (en) | Method and system for sampling rate mismatch correction of transmitting and receiving terminals | |
| CN109218237B (zh) | 实体层电路、时钟恢复电路与其频偏纠正方法 | |
| JP2022106500A5 (ja) | ||
| JP2012114736A5 (ja) | ||
| US20080198958A1 (en) | Apparatus and method for compensating for phase jump of reference signal in digital phase-locked loop/frequency-locked loop | |
| JP2001069047A (ja) | デジタル信号受信装置及びその方法 | |
| CN106330185B (zh) | 一种基于极值函数的采样时间失配校正方法 | |
| JP2007228040A (ja) | 受信パケット欠損対応ｐｌｌ装置 | |
| JP3064867B2 (ja) | データ受信装置 | |
| JP2022106500A (ja) | クロックデータ再生回路および受信機 | |
| JP2004215184A (ja) | クランプ回路 | |
| EP1158667A2 (en) | Digital demodulation apparatus | |
| TWI407744B (zh) | 網路信號處理裝置 | |
| TWI694683B (zh) | 應用於高速有線網路的資料傳輸裝置及方法 | |
| JP3824871B2 (ja) | 自動利得制御装置および復調器 | |
| JP2005252688A (ja) | コンポジットアナログ／コンポーネントデジタル映像信号変換装置と変換方法、及びそれに用いるサブキャリア発生回路、輝度・色信号分離回路 | |
| JP2007110397A (ja) | 送信装置 | |
| JP3610882B2 (ja) | 映像信号処理装置 | |
| CN113037665B (zh) | 应用于高速有线网络的数据传输装置及方法 | |
| JP3318179B2 (ja) | データ受信装置 | |
| KR101181193B1 (ko) | 출력 신호의 노이즈 보상 회로 및 노이즈 보상 회로의 동작방법 | |
| JP2005079692A (ja) | 信号処理装置及びｄ級アンプ装置 |