JP2005278222A5

JP2005278222A5 -

Info

Publication number: JP2005278222A5
Application number: JP2005165138A
Authority: JP
Filing date: 2005-06-06
Publication date: 2006-11-16
Anticipated expiration: 2019-09-30

Claims

媒体を介して送信されるデータを受信するための受信機であって、
該媒体からデータ信号を受信するための入力端子と、
各々が伝達関数を有し、各々が該データ信号の劣化を補償する、該データ信号の経路内にある少なくとも２つの補償回路であって、補償されたデータ信号を集約的に出力する少なくとも２つの補償回路と、
該補償されたデータ信号を受信するよう結合された適合回路であって、該少なくとも２つの補償回路の各々に対してその補償回路により提供される実際の補償と所望の補償の間の誤差の少なくとも方向を示すエラー信号を発生するための適合回路と、
該適合回路と該少なくとも２つの補償回路のうちの一方の間に結合された第１のフィードバック・ループ、および該適合回路と少なくとも２つの補償回路のうちの他方の間に結合された第２のフィードバック・ループとを含み、これらフィードバック・ループは互いに独立し、その各々はループが適切なエラー信号を処理するためのデジタル積分器を含み、各デジタル積分器はデジタル−アナログアップ／ダウン・カウンタを備え、このアップ／ダウン・カウンタに後続してデジタル−アナログ変換器が接続されており、そして
該少なくとも２つの補償回路の各々の伝達関数は、該適切なフィードバック・ループを介して該適合回路により制御されるようになっている、ことを特徴とする受信機。
請求項１に記載の受信機において、
該デジタル積分器の各々が該エラー信号の時間平均をとるよう機能する受信機。
請求項２に記載の受信機において、
該アップ／ダウン・カウンタが、各々該適合回路から受信されたエラー信号の現カウント値を維持し、およびその出力を、該現在のカウント値が予め定められた値に達した後にのみ該デジタル−アナログ変換器へのその出力を変更するようになっている受信機。
請求項１に記載の受信機において、
該データ信号が、デジタル信号のアナログ表現であり、該受信機がさらに、
該補償されたデータ信号のデジタル値を検出するための連続時間比較器、および該補償されたデータ信号を受信するための少なくとも第１のクロック駆動比較器を備え、該クロック駆動比較器が、該適合回路に結合された出力を有し、該適合回路が、該クロック駆動された比較器の出力を利用して該エラー信号の各々を発生するようになっている受信機。
請求項４に記載の受信機において、
該連続時間比較器が該適合回路に結合された出力を有し、該適合回路が該連続時間比較器の出力を利用して該エラー信号を発生するようになっている受信機。
請求項５に記載の受信機において、
該少なくとも１つのクロック駆動比較器が、該補償されたデータ信号を異なる時点においてサンプルするようクロック駆動された第１、第２、および第３のクロック駆動比較器を含むものである受信機。
請求項４に記載の受信機において、
該少なくとも２つの補償回路が、該データ信号のデータ経路内に符号間干渉信号劣化を補償する等化回路を備えるものである受信機。
請求項７に記載の受信機において、
該少なくとも２つの補償回路が、該データ経路内にフラットな損失を補償する適応利得制御回路を含んでいる受信機。
請求項８に記載の受信機において、
該少なくとも２つの補償回路が、さらにベースラインふらつき補正回路を備え、該ベースラインふらつき補正回路が、
該データ経路に結合されている、調整可能時定数を有する適応ハイ・パス・フィルタと、
該連続時間比較器の周囲のフィードバック・ループに結合され、該連続時間比較器の出力に結合された入力と、該等化回路の入力に結合された出力とを有するロー・パス・フィルタと、
該データ経路に結合され、前記ロー・パス・フィルタの出力を前記ハイ・パス・フィルタの出力と加算する加算回路と、を備える受信機。
請求項９に記載の受信機において、該ハイ・パス・フィルタおよび加算器が、該等化回路の前で、該データ経路に結合されている受信機。
請求項１０に記載の受信機において、該少なくとも１つの補償回路が、さらに、ＤＣオフセットを補償する適応オフセット補正回路を備え、該オフセット回路が、該適合回路からエラー信号を受信すると共に該加算器にＤＣオフセット補正信号を出力するように結合された入力を有し、該加算器が、さらに、該データ信号に前記ＤＣオフセット補正信号を加算するようになっている受信機。
請求項１１に記載の受信機において、該補償回路を制御するための該フィードバック・ループの各々が、該対応するエラー信号を平均化するためのデジタル積分器を備える受信機。
請求項１に記載の受信機において、
該適合回路により発生される該エラー信号の各々が、該エラーの大きさを示すものである受信機。
媒体を介して受信されるデータ信号の信号劣化を補償する方法であって、
該データ信号を、該媒体を介して受信するステップと、
該データ信号の劣化を補償するステップと、
該補償されたデータ信号を標準と比較することにより該データ信号の該劣化についての少なくとも２つの特性を決定し、およびこれら特性の各々について、該補償されたデータ信号と該標準の間の誤差の少なくとも方向を示すエラー信号を発生するためのステップと、
該エラー信号の各々について、該エラー信号をデジタル的に積分して、調整信号を発生するステップと、
該エラー信号の各々について、該エラー信号に応答する該調整信号をフィードバック・ループを介してフィードバックして、該補償ステップにおいて提供された該補償を調整して、該補償されたデータ信号を該標準に合致させるようにするステップとを含み、
該フィードバック・ループは、互いに独立しており、かつ各フィードバックについて該デジタル的に積分するステップが、エラー信号の現カウントを維持し、この現カウントが予め定められた値に達したときにのみ、該調整信号を変更させるようにする処理を含む方法。
請求項１４に記載の方法において、該デジタル的に積分するステップが、さらに
該フィードバックするステップの前に、該調整信号をアナログ形式に変換するステップを含む方法。
請求項１４に記載の方法において、該データ信号がデジタル信号のアナログ表現であり、該決定するステップが、
連続時間比較器を用いて該補償データ信号のデジタル値を検出するステップと、
クロック駆動比較器を用いて少なくとも１つの時点で該補償されたデータ信号の値を検出するステップと、
該補償されたデータ信号の値を検出するステップにおいて検出された値を利用して、該エラー信号を発生するステップとを含む方法。
請求項１６に記載の方法において、該特性の各々について、該決定するステップが、さらに
該補償されたデータ信号のデジタル値を検出するステップにおいて検出された値を利用して該エラー信号を発生する処理を含む方法。
請求項１７に記載の方法において、該特性の各々について、該補償されたデータ信号の値を検出するステップが、クロック駆動比較器を用いて３つの時間のうちの最小の点において該補償されたデータ信号の値を検出する処理を含む方法。
請求項１６に記載の方法において、該データ信号を補償するステップが、
符号間干渉による劣化を補償するために該データ信号を適応的に等化する処理を含む方法。
請求項１９に記載の方法において、該データ信号を補償するステップが、さらに
フラット損失を補償するために該データ経路における利得を適応的に制御する処理を含む方法。
請求項２０に記載の方法において、該データ信号を補償するステップが、さらに
該データ信号のベースラインのふらつきを補償するステップを含む方法。
請求項２１に記載の方法において、該データ信号のベースラインのふらつきを補償するステップが、
調整可能時定数を有するハイ・パス・フィルタによって、該データ信号を適応的に濾波するステップと、
該連続時間比較器の周囲のフィードバック経路に結合されたロー・パス・フィルタによって、該連続時間比較器の出力を適応的に濾波するステップと、
該ロー・パス・フィルタの出力を該ハイ・パス・フィルタの出力と加算するステップと、を有する方法。
請求項２２に記載の方法において、該データ信号のベースラインのふらつきを補償するステップが、該適応的に等化するステップの前に行われるものである方法。
請求項２３に記載の方法において、該データ信号を補償するステップが、さらに
ＤＣオフセットを適応的に補償する処理を含む方法。
請求項２４に記載の方法において、
該決定するステップが、該適応的に等化するステップ、該適応的に制御するステップ、該データ信号のベースラインのふらつきを補償するステップおよび該ＤＣオフセットを適応的に補償するステップの各々について、別々のエラー信号を発生する処理を含み、そして
該フィードバックを行うステップが、該適応的に等化処理を行うステップ、該適応的に制御を行うステップ、該データ信号のベースラインのふらつきを補償するステップおよび該ＤＣオフセットを適応的に補償するステップの各々について、別々の調整信号をフィードバックさせる処理を含む方法。
請求項１４に記載の方法において、
該決定して発生をするステップが、該誤差の方向と大きさの双方を示す信号を発生する処理を含む方法。