JP2022105272A - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP2022105272A
JP2022105272A JP2021198870A JP2021198870A JP2022105272A JP 2022105272 A JP2022105272 A JP 2022105272A JP 2021198870 A JP2021198870 A JP 2021198870A JP 2021198870 A JP2021198870 A JP 2021198870A JP 2022105272 A JP2022105272 A JP 2022105272A
Authority
JP
Japan
Prior art keywords
layer
electrode
conductive layer
electronic component
ceramic body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021198870A
Other languages
English (en)
Inventor
ドゥク ユン、ヒュン
Hyung Duk Yun
ヨン アン、ガ
Ga Young An
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2022105272A publication Critical patent/JP2022105272A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】不良発生が少なく、強度が向上した外部電極を有し、めっき層の浮きを防止することができる積層セラミック電子部品を提供する。【解決手段】本発明の一実施形態に係る積層セラミック電子部品は、誘電体層、及び上記誘電体層を間に挟んで交互に積層するように配置される第1及び第2内部電極を含むセラミック本体と、上記セラミック本体の第1内部電極と連結される第1外部電極と、及び上記第2内部電極と連結される第2外部電極と、を含み、上記第1外部電極は、上記セラミック本体に接して配置される第1電極層、上記第1電極層上に配置される第1導電層を含み、上記第2外部電極は、上記セラミック本体に接して配置される第2電極層、上記第2電極層上に配置される第2導電層を含み、上記第1導電層及び第2導電層は多孔性であることができる。【選択図】図1

Description

本発明は、積層セラミック電子部品に関するものである。
電子製品の適用領域が拡大するにつれて、積層セラミック電子部品も使用される技術分野が拡大している。特に、自動車の電子化に伴い、自動車のECU(Electronic Control Unit)やTCU(Transmission Control Unit)がエンジンルームに配置されるか、またはトランスミッションなどに直接取り付けられる構造が使用されている。
これと同時に、環境汚染を防止するために、鉛フリーはんだ(Pb free solder)の使用が拡大する傾向にある。しかし、一般的な鉛フリーはんだは、融点が高く、長時間の高温熱処理を必要とする。しかし、従来の積層セラミック電子部品を長時間、高温で熱処理する場合、めっき層の浮きが発生することがある。そして、外観に不良が現れなくても、高温、高振動などの過酷な環境に晒される場合、高温/低温のcycleによる膨張収縮が繰り返されて、持続的な機械的ストレスが発生するようになる。そして、持続的な機械的ストレスの印加は、端子電極やはんだにクラックを発生させる主な原因となる。
本発明のいくつかの目的のうち一つは、不良発生が少ない積層セラミック電子部品を提供することである。
本発明のいくつかの目的のうち一つは、強度が向上した外部電極を有する積層セラミック電子部品を提供することである。
本発明のいくつかの目的のうち一つは、積層セラミック電子部品のめっき層の浮きを防止することである。
本発明の一実施形態に係る積層セラミック電子部品は、誘電体層、及び上記誘電体層を間に挟んで交互に積層するように配置される第1及び第2内部電極を含むセラミック本体と、上記セラミック本体の第1内部電極と連結される第1外部電極と、及び上記第2内部電極と連結される第2外部電極と、を含み、上記第1外部電極は、上記セラミック本体に接して配置される第1電極層、上記第1電極層上に配置される第1導電層を含み、上記第2外部電極は、上記セラミック本体に接して配置される第2電極層、上記第2電極層上に配置される第2導電層を含み、上記第1導電層及び第2導電層は多孔性であることができる。
本発明の他の実施形態に係る積層セラミック電子部品は、誘電体層、及び上記誘電体層を間に挟んで交互に積層するように配置される第1及び第2内部電極を含むセラミック本体と、上記セラミック本体の第1内部電極と連結される第1外部電極と、及び上記第2内部電極と連結される第2外部電極と、を含み、上記第1外部電極は、上記セラミック本体に接して配置される第1電極層、上記第1電極層上に配置される第1導電層及び上記第1導電層上に配置される第1金属層を含み、上記第2外部電極は、上記セラミック本体に接して配置される第2電極層、上記第2電極層上に配置される第2導電層及び上記第2導電層上に配置される第2金属層を含み、上記第1金属層及び第2金属層の表面の平均粗さは0.1μm以上及び/または10μm以下であってもよい。
本発明のいくつかの効果のうち一つは、積層セラミック電子部品の不良発生を減らすことができることである。
本発明のいくつかの効果のうち一つは、積層セラミック電子部品の外部電極の強度を向上させることができることである。
本発明のいくつかの効果のうち一つは、めっき層の浮きを防止することができる積層セラミック電子部品を提供することである。
但し、本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。
本発明の一実施形態に係る積層セラミック電子部品を概略的に示す斜視図である。 図1のセラミック本体を概略的に示す斜視図である。 図1のI-I'線に沿った断面図である。 図3のA領域の拡大図である。 図4のB領域の拡大図である。 本発明の一実施形態に係る外部電極の断面のSEMイメージである。
以下、具体的な実施形態及び添付された図面を参照して、本発明の実施形態を説明する。これは、本明細書に記載された技術を特定の実施形態に限定しようとするものではなく、本発明の実施形態の様々な変更(modifications)、均等物(equivalents)、及び/または代替物(alternatives)を含むものと理解されるべきである。図面の説明に関して、類似の構成要素については類似の参照符号が使用される。
尚、図面において本発明を明確に説明するために説明と関係ない部分は省略し、複数層及び領域を明確に表現するために厚さを拡大して示し、同一の思想の範囲内で機能が同一である構成要素は、同一の参照符号を用いて説明する。
本明細書において、「有する」、「有することができる」、「含む」、または「含むことができる」などの表現は、当該特徴(例えば、数値、機能、動作、または部品などの構成要素)の存在を示し、追加的な特徴の存在を排除しない。
本明細書において、「A及び/またはB」、「A及び/またはBの少なくとも一つ」、或いは「A及び/またはBのいずれか一つまたはそれ以上」などの表現は、一緒に記載された項目の可能な全ての組み合わせを含むことができる。例えば、「A及び/またはB」、「A及びBの少なくとも一つ」、或いは「AまたはBの少なくとも一つ」は、(1)少なくとも一つのAを含む場合、(2)少なくとも一つのBを含む場合、または(3)少なくとも一つのA及び少なくとも一つのBの両方を含む場合を全て示すことができる。
図面において、X方向は第1方向、L方向または長さ方向、Y方向は第2方向、W方向または幅方向、Z方向は第3方向、T方向または厚さ方向に定義することができる。
以下、図1~図5を参照して、本発明の一実施形態に係る積層セラミック電子部品について詳細に説明する。
図1は、本発明の一実施形態に係る積層セラミック電子部品100を概略的に示す斜視図であり、図2は、図1のセラミック本体110を概略的に示す斜視図であり、図3は、図1のI-I'線に沿った断面図であり、図4は、図3のA領域の拡大図であり、図5は、図4のB領域の拡大図である。
本発明の一実施形態に係る積層セラミック電子部品100は、誘電体層111、及び上記誘電体層111を間に挟んで交互に積層するように配置される第1及び第2内部電極121、122を含むセラミック本体110と、上記第1内部電極121と連結される第1外部電極131と、及び上記第2内部電極122と連結される第2外部電極132と、を含むことができる。上記第1外部電極131は、上記セラミック本体110に接して配置される第1電極層131a及び上記第1電極層131a上に配置される第1導電層131bを含むことができる。また、上記第2外部電極132は、上記セラミック本体110に接して配置される第2電極層132a及び上記第2電極層132a上に配置される第2導電層132bを含むことができる。
このとき、上記第1導電層131b及び第2導電層132bは、多孔性であることができる。本明細書において、ある部材が「多孔質」であるということは、上記部材の表面に複数個の凹部、気孔(pores)及び/または空隙(void)を含むことを意味することができる。上記複数個の凹部、気孔(pores)及び/または空隙(void)の一部は、上記部材の表面のみに形成されていることができ、一部は上記部材を貫通していることができる。上記凹部、気孔(pores)及び/または空隙(void)の形態は特に制限されず、不規則な形状を有することもできる。
本実施形態の積層セラミック電子部品100の上記第1導電層131b及び第2導電層132bがそれぞれ多孔性である場合、後述のとおり、第1及び第2外部電極131、132の各層の間でアンカリング効果を利用して、第1及び第2外部電極131、132の機械的強度を向上させることができる。
本発明の他の実施形態に係る積層セラミック電子部品100は、誘電体層111、及び上記誘電体層111を間に挟んで交互に積層するように配置される第1及び第2内部電極121、122を含むセラミック本体110と、上記第1内部電極121と連結される第1外部電極131と、及び上記第2内部電極122と連結される第2外部電極132と、を含むことができる。上記第1外部電極131は、上記セラミック本体110に接して配置される第1電極層131a、上記第1電極層131a上に配置される第1導電層131b及び上記第1導電層131b上に配置される第1金属層131cを含むことができる。また、上記第2外部電極132は、上記セラミック本体110に接して配置される第2電極層132a、上記第2電極層132a上に配置される第2導電層132b及び上記第2導電層132b上に配置される第2金属層132cを含むことができる。
このとき、上記第1金属層131c及び第2金属層132cの平均表面粗さは、0.1μm以上及び/または10μm以下であってもよい。本明細書において、ある表面の「平均表面粗さ」は、中心線平均粗さ(Ra)を意味することができ、Zygo Corporation社の7300 Optical Surface Profilerのような光学表面プロファイラーを用いて測定したり、mitutoyo社の表面粗さ測定器SV-3200などを用いて測定した値であることができる。上記平均表面粗さは、上記表面の中心を通るXY切断面に対しY軸方向に測定した値の算術平均であることができる。
本実施形態の積層セラミック電子部品100の上記第1金属層131c及び第2金属層132cが上記平均表面粗さの範囲を満たす場合、後述のとおり、第1及び第2外部電極131、132の各層間の接触面積を増加させることができ、アンカリング効果を利用して、第1及び第2外部電極131、132の機械的強度を向上させることができる。
本発明に係る積層セラミック電子部品100は、誘電体層111、及び上記誘電体層111を間に挟んで交互に積層される第1及び第2内部電極121、122を含むセラミック本体110を含むことができる。
上記セラミック本体110は、第1方向(X方向)に対向する第1及び第2面S1、S2、第2方向(Y方向)に対向する第3及び第4面S3、S4、第3方向(Z方向)に対向する第5及び第6面S5、S6を含むことができる。
上記セラミック本体110の具体的な形状に特に制限はないが、図示されたとおり、セラミック本体110は、六面体形状やこれと類似した形状からなることができる。また、上記セラミック本体110は、焼成過程でセラミック本体110に含まれたセラミック粉末の収縮により、完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。上記セラミック本体110は、必要に応じて角に丸みをつけるラウンド処理をすることができる。上記ラウンド処理は、例えば、バレル研磨などを使用することができるが、これに制限されるものではない。
上記セラミック本体110は、誘電体層111、第1内部電極121及び第2内部電極122が交互に積層されていることができる。上記誘電体層111、第1内部電極121及び第2内部電極122は、第3方向(Z方向)に積層されていることができる。上記複数の誘電体層111は焼成した状態で、隣接する誘電体層111間の境界は、走査電子顕微鏡(SEM:Scanning Electron Microscope)を利用せずには確認しにくいほど一体化することができる。
本発明の一実施形態によると、上記誘電体層111は、(Ba1-xCa)(Ti1-y(Zr、Sn、Hf))O(但し、0≦x≦1、0≦y≦0.5)で示される成分を含むことができる。上記成分は、例えば、BaTiOにCa、Zr、Sn、及び/またはHfが一部固溶された形で存在する化学物であることができる。上記組成式では、xは0以上、1以下の範囲であることができ、yは0以上、0.5以下の範囲であることができるが、これに制限されるものではない。例えば、上記組成式で、xが0であり、yが0であり、zが0である場合、上記成分は、BaTiOになることができる。また、上記成分に本発明の目的に応じて様々なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができる。
上記誘電体層111は、上述した材料を含むスラリーに、必要に応じて添加剤を追加し、これをキャリアフィルム(carrier film)上に塗布及び乾燥して、複数個のセラミックシートを設けることによって形成することができる。上記セラミックシートは、上記スラリーをドクターブレード法で数μmの厚さを有するシート(sheet)状に製作することにより形成されることができるが、これに限定されるものではない。
上記セラミック本体110は、誘電体層111に第1内部電極121が印刷されたセラミックグリーンシートと、誘電体層111に第2内部電極122が印刷されたセラミックグリーンシートを第3方向(Z方向)に交互に積層して形成することができる。上記第1及び第2内部電極の印刷方法としては、スクリーン印刷法またはグラビア印刷法などを用いることができるが、これに限定されるものではない。
上記第1及び第2内部電極121、122は、各断面がセラミック本体110の対向する両端部にそれぞれ露出するように積層することができる。具体的に、上記セラミック本体110の第1方向(X方向)の両面に上記第1及び第2内部電極121、122がそれぞれ露出することができ、上記セラミック本体110の第1面S1の方向に第1内部電極121が露出し、第2面S2の方向に第2内部電極122が露出することができる。
上記第1及び第2内部電極121、122は、導電性金属を含むことができる。上記導電性金属は、例えば、銀(Ag)、ニッケル(Ni)、銅(Cu)、スズ(Sn)、パラジウム(Pd)、白金(Pt)、鉄(Fe)、金(Au)、銀(Ag)、タングステン(W)、チタン(Ti)、鉛(Pb)、及びこれらの合金のいずれか一つ以上の導電性金属を含むことができる。上記第1及び第2内部電極121、122は、上記導電性金属を含む導電性ペーストを用いて形成することができる。
本発明に係る積層セラミック電子部品は、セラミック本体110の外部面に第1外部電極131及び第2外部電極132が配置されることができる。上記第1外部電極131は、本発明に係る積層セラミック電子部品100のセラミック本体110の第1面S1上に配置されることができ、上記第2外部電極132は、上記セラミック本体110の第2面S2上に配置されることができる。
上記第1外部電極131は、第1電極層131a及び第1導電層131bを含むことができ、上記第2外部電極132は、第2電極層132a及び第2導電層132bを含むことができる。上記第1電極層131aは、第1内部電極121と連結され、上記第2電極層132bは、第2内部電極122と連結されることができる。また、上記第1電極層131a上に上記第1導電層131bが配置されることができ、上記第2電極層132a上に上記第2導電層132bが配置されることができる。
本発明の一実施形態において、本発明に係る積層セラミック電子部品100の第1及び第2電極層131a、132aは、導電性付与剤及びベース樹脂を含むことができる。すなわち、本実施形態の第1及び第2電極層131a、132aは、樹脂系電極であることができる。上記樹脂系電極は、ベース樹脂の内部に導電性付与剤が分散された構造を有し、焼成電極に比べて低温の環境で製造されることで、導電性付与剤が粒子形態でベース樹脂の内部に存在することができる。また、第1及び第2電極層131a、132aが樹脂系電極である場合、外部からの衝撃などの物理的ストレスを遮断することができる。
上記導電性付与剤は、導電性金属及び/または導電性高分子を含むことができる。上記第3導電性金属は、例えば、カルシウム(Ca)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)、銅(Cu)、銀(Ag)、金(Au)、亜鉛(Zn)、アルミニウム(Al)、スズ(Sn)、鉛(Pb)、及びこれらの合金からなる群から選択される1種以上であることができるが、これに制限されるものではない。
また、上記導電性高分子の非制限的な例として、PT(poly(thiophene))、PEDOT(poly(ethylenedioxy)thiophene)、PPS(poly(p-phenylene sulfide))、PANI(polyanilines)、P3HT(poly(3-hexylthiophene-2,5-diyl))、PolyTPD(poly(4-butylphenyldiphenylamine))、PSS(poly(4-butylphenyldiphenylamine))、PVK(poly(9-vinylcarbazole))、PDBT(poly(4,4'-dimethoxy bithophene))、polyanilineまたはpolypyrroleなどの硫黄(S)及び/または窒素(N)含有化合物が挙げられ、poly(fluorine)、polyphenylene、polypyrene、polyazulene、polynaphthalene、PAC(poly(acetylene))、PPV(poly(p-phenylene vinylene)などのヘテロ原子を含まない化合物が例として挙げられるが、これに制限されるものではない。
上記第1及び第2電極層131a、132aは、必要に応じてカーボンナノチューブ、グラフェン、フラーレンなどのカーボンフィラー及び/または球状、楕円状、フレーク状、繊維状、または樹枝状(デンドライト状)の合金フィラーなどの導電性フィラーを含むことができるが、これに制限されるものではない。
上記第1及び第2電極層131a、132aに含まれるベース樹脂は、例えば、熱硬化性樹脂であることができる。上記熱硬化性樹脂の具体例としては、フェノール樹脂、尿素樹脂、ジアリルフタレート樹脂、メラニン樹脂、グアナミン樹脂、不飽和ポリエステル樹脂、ポリウレタン樹脂、エポキシ樹脂、アミノアルキド樹脂、メラミン-尿素共縮合樹脂、ケイ素樹脂、ポリシロキサン樹脂などが挙げられるが、これに制限されるものではない。熱硬化性樹脂を用いる場合、必要に応じて架橋剤、重合開始剤などの硬化剤、重合促進剤、溶剤、粘度調整剤などをさらに添加して使用することができる。
一つの例として、本発明の積層セラミック電子部品100の第1電極層131a及び第2電極層132a上にそれぞれ配置される第1導電層131b及び第2導電層132bは、めっき層であることができる。上記第1及び第2導電層は、ニッケル(Ni)を最も多く含有することができ、銅(Cu)、スズ(Sn)、パラジウム(Pd)、白金(Pt)、金(Au)、銀(Ag)、タングステン(W)、チタン(Ti)、鉛(Pb)、及びこれらの合金からなる群から選択される1種以上を含むことができるが、これに制限されるものではない。上記めっき層は、単数層または複数層で形成されることができ、スパッタまたは電解めっき(Electric Deposition)によって形成されることができるが、これに制限されるものではない。
一つの例として、本発明の積層セラミック電子部品100の第1導電層131b及び第2導電層132bは、多孔性であることができる。上記第1導電層131b及び第2導電層132bは、上述のとおり、複数個の凹部、気孔(pores)及び/または空隙(void)を含むことができる。上記複数個の凹部、気孔(pores)及び/または空隙(void)が上記第1導電層131b及び第2導電層132bに配置されることによって、上記第1導電層131b及び第2導電層132bのアンカリング効果を利用して、第1及び第2外部電極131、132の機械的強度を向上させることができる。
他の例として、本発明に係る積層セラミック電子部品100の第1導電層131b及び第2導電層132bの平均表面粗さは、0.1μm以上及び/または10μm以下であってもよい。上記第1導電層131b及び第2導電層132bの平均表面粗さは、上述した方法で測定された値であることができる。上記第1導電層131b及び第2導電層132bの平均表面粗さが上記範囲を満たす場合、上記第1導電層131b及び第2導電層132bの表面積を最大化して、優れた結合力を有する外部電極を形成することができる。
本発明に係る積層セラミック電子部品100の第1導電層131b及び第2導電層132bが上述した多孔性及び/または粗さを有する場合であれば、これを形成する方法は特に制限されない。例えば、上記第1電極層131a及び第2電極層132aが樹脂系電極である場合、金属の表面にめっき層を形成するものとは異なり、めっきシードとなる導電性付与剤が露出した部位を中心にめっき層が成長するようになる。これを利用して、上記第1導電層131b及び第2導電層132bを形成するときのめっき時間及びめっき条件を調整して、上述した多孔性表面及び/または粗さを有する表面を形成することができるが、上記方法に制限されるものではない。
本発明の一例として、積層セラミック電子部品100の第1電極層131aに対する第1導電層のカバレッジは80%を超えることができる。また、積層セラミック電子部品100の第2電極層132aに対する第2導電層132bのカバレッジは80%を超えることができる。本明細書において「カバレッジ」とは、金属層の表面上に導電層が配置され、上記電極層が覆われる面積の割合を意味することができ、上記電極層の面積に対する上記電極層の表面上に配置される導電層の面積の割合を意味することができる。上記カバレッジは、積層セラミック電子部品の中心を通るXY切断面に対し走査電子顕微鏡(SEM、Jeol社のJSM-7400F)を用いて画像を撮影した後、画像解析プログラム(Mediacybernetics社のイメージプロプラスver4.5)により計算した値を意味することができる。上記カバレッジは80%超過、82%以上、84%以上、86%以上、88%以上、90%以上、または93%以上であってもよい。また、上記カバレッジの上限は、上記第1及び第2導電層131b、132bが上記第1及び第2電極層131a、132aを覆わない領域が存在する必要があるため、例えば、100%未満であってもよい。上記のようなカバレッジの範囲を満たす場合、外部電極の各層間の接合性を向上させることができる。
本発明の一実施形態において、積層セラミック電子部品100の第1外部電極131は、第1導電層131b上に配置される第1金属層131cを含み、第2外部電極132は、第2導電層132b上に配置される第2金属層132cを含むことができる。
本発明の一例として、積層セラミック電子部品100の第1及び第2導電層131b、132b上にそれぞれ配置される第1及び第2金属層131c、132cは、めっき層であることができる。上記第1金属層131cは、上記第1導電層131bを覆うように配置することができ、上記第2金属層132cは、上記第2導電層132bを覆うように配置することができる。上記第1及び第2金属層131c、132cは、パラジウム(Pd)を最も多く含有することができ、銅(Cu)、ニッケル(Ni)、スズ(Sn)、白金(Pt)、金(Au)、銀(Ag)、タングステン(W)、チタン(Ti)、鉛(Pb)、及びこれらの合金からなる群から選択される1種以上を含むことができるが、これに制限されるものではない。
一つの例として、本発明に係る積層セラミック電子部品100の第1金属層131c及び第2金属層132cの平均表面粗さは、0.1μm以上及び/または10μm以下であってもよい。上記第1金属層131c及び第2金属層132cの平均表面粗さは、上述した方法で測定された値であることができる。上述したとおり、第1及び第2導電層131b、132bは、所定の粗さを有して形成される。上記第1及び第2導電層131b、132b上に第1及び第2金属層131c、132cをめっきで形成する場合、上記第1及び第2導電層131b、132bはめっき層によって全体的に導電性を有するため、第1及び第2金属層131c、132cは、上記第1及び第2導電層131b、132b上に均一に形成され、所定範囲の粗さを有する第1及び第2導電層131b、132bの表面によって第1及び第2金属層131c、132cの表面も所定の粗さを有するようになる。上記第1金属層131c及び第2金属層132cの平均表面粗さが上記範囲を満たす場合、上記第1金属層131c及び第2金属層132cの表面積を最大化して、優れた結合力を有する外部電極を形成することができる。
本発明の一実施形態において、本発明の積層セラミック電子部品100の第1及び第2金属層131c、132cは、それぞれ、第1及び第2導電層131b、132bを覆うように配置することができる。本明細書において、ある層が他の層を「覆うように」配置されるということは、内側に位置する層が外部に露出しない構造を意味することができ、外側に配置される層の内部に、内側に配置される層が配置され、外部からは外側に配置される層だけが見える構造を意味することができる。上記のとおり、第1及び第2金属層131c、132cがそれぞれ第1及び第2導電層131b、132bを覆うように配置される場合、第1及び第2金属層131c、132cは、上記第1及び第2導電層131b、132bが外部に露出しないようにして、外部の汚染物質や水分などを遮断する役割を果たすことができる。
一つの例として、本発明に係る積層セラミック電子部品100の第1外部電極131の少なくとも一部がセラミック本体110の第3面S3、第4面S4、第5面S5、及び第6面S6上に延在して配置されることができる。また、第2外部電極132の少なくとも一部が上記セラミック本体110の第3面S3、第4面S4、第5面S5、及び第6面S6上に延在して配置されることができる。この場合、上記第1外部電極131と第2外部電極132は、互いに離隔して配置されることができる。上記第1外部電極131及び/または第2外部電極132の少なくとも一部が、それぞれ上記セラミック本体110の第3面S3、第4面S4、第5面S5、及び第6面S6上に延在して配置される場合、上記延在した部分は、いわゆるバンド部として機能することができ、本発明に係る積層セラミック電子部品100の実装強度の向上及び水分浸透防止機能をすることができる。
<実験例>
セラミック本体の長さ方向の面に外部電極が形成された三星電気の1005サイズ(長さ×幅×厚さ:1.0mm×0.5mm×0.5mm)の量産チップ(温度特性X7R及び容量220.0nF)を使用して、外部電極の接合性テストを行った。
内部に第1内部電極及び第2内部電極が交互に配置されたセラミック本体上に第1及び第2電極層を形成した。上記第1及び第2電極層は、エポキシ及び銅を含む導電性樹脂で形成した。
上記第1及び第2電極層上にそれぞれニッケル(Ni)をめっきして第1及び第2導電層を形成し、上記第1及び第2導電層上にパラジウム(Pd)をめっきして第1及び第2金属層を形成して、プロトタイプの積層セラミック電子部品を製造した。
下記表1は、同一のプロトタイプの積層セラミック電子部品に対し同一の印加電流下でめっき時間を調整し、めっき層のカバレッジを変化させたプロトタイプの積層セラミック電子部品に対する接合性を示す。
上記接合性は、ガラス基板に対し25℃で300mm/minの速度及び90°の角度で測定された剥離力が30gf/25mmの接着テープを用いて行った。上記接着テープを積層セラミック電子部品の表面に付着し、1分経過後、これを90°の角度で力を加えて分離した。上記分離後、めっき層が剥がれたり浮きが発生した場合をNG、めっき層の浮きや剥がれが発生しない場合をOKと評価した。
Figure 2022105272000002
上記表1を参照すると、パラジウム(Pd)めっき層が第1及び第2金属層に対するカバレッジが80%の場合にもパラジウムめっき層の浮きが発生したが、93%の場合には、めっき層の浮きが発生しないことが確認できる。また、全面積上にめっき層が形成された場合でもめっき層の不良が発生することが確認できる。さらに、図6の(a)は、本発明の一実施形態によってNiを45分間めっきした場合の外部電極の断面のSEMイメージであり、(b)は、本発明の一実施形態によってNiを50分間めっきした場合の外部電極の断面のSEMイメージである。したがって、第1及び第2導電層の第1及び第2金属層に対するカバレッジが80%超過、100%未満の範囲で接合性に優れたパラジウムめっき層を実現することができることが確認される。
以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当技術分野における通常の知識を有する者によって多様な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえる
100 積層セラミック電子部品
110 セラミック本体
111 誘電体層
121、122 第1及び第2内部電極
131、132 第1及び第2外部電極

Claims (14)

  1. 誘電体層、及び前記誘電体層を間に挟んで交互に積層するように配置される第1及び第2内部電極を含むセラミック本体と、
    前記セラミック本体の第1内部電極と連結される第1外部電極と、及び前記第2内部電極と連結される第2外部電極と、を含み、
    前記第1外部電極は前記セラミック本体に接して配置される第1電極層、前記第1電極層上に配置される第1導電層を含み、
    前記第2外部電極は前記セラミック本体に接して配置される第2電極層、前記第2電極層上に配置される第2導電層を含み、
    前記第1導電層及び第2導電層はめっき層であり、
    前記第1導電層及び第2導電層は多孔性である、積層セラミック電子部品。
  2. 前記第1導電層の前記第1電極層に対するカバレッジ及び/または前記第2導電層の前記第2電極層に対するカバレッジが80%超過である、請求項1に記載の積層セラミック電子部品。
  3. 前記第1導電層及び前記第2導電層の平均表面粗さ(Ra)は、1.0μm以上である、請求項1に記載の積層セラミック電子部品。
  4. 前記第1導電層上に配置される第1金属層、及び
    前記第2導電層上に配置される第2金属層を含む、請求項1に記載の積層セラミック電子部品。
  5. 誘電体層、及び前記誘電体層を間に挟んで交互に積層するように配置される第1及び第2内部電極を含むセラミック本体と、
    前記セラミック本体の第1内部電極と連結される第1外部電極と、及び前記第2内部電極と連結される第2外部電極と、を含み、
    前記第1外部電極は、前記セラミック本体に接して配置される第1電極層、前記第1電極層上に配置される第1導電層及び前記第1導電層上に配置される第1金属層を含み、
    前記第2外部電極は、前記セラミック本体に接して配置される第2電極層、前記第2電極層上に配置される第2導電層及び前記第2導電層上に配置される第2金属層を含み、
    前記第1金属層及び第2金属層の表面の平均粗さは0.1μm以上及び/または10μm以下である、積層セラミック電子部品。
  6. 前記第1導電層及び前記第2導電層の平均表面粗さ(Ra)は1.0μm以上である、請求項5に記載の積層セラミック電子部品。
  7. 前記第1導電層の前記第1電極層に対するカバレッジ及び/または前記第2導電層の前記第2電極層に対するカバレッジが80%超過である、請求項5に記載の積層セラミック電子部品。
  8. 前記第1電極層及び前記第2電極層は、導電性付与剤及びベース樹脂を含む樹脂電極である、請求項1又は5に記載の積層セラミック電子部品。
  9. 前記第1導電層及び第2導電層はめっき層である、請求項5に記載の積層セラミック電子部品。
  10. 前記第1導電層及び前記第2導電層はニッケル(Ni)を含む、請求項1又は5に記載の積層セラミック電子部品。
  11. 前記第1金属層及び前記第2金属層はめっき層である、請求項4又は5に記載の積層セラミック電子部品。
  12. 前記第1金属層及び前記第2金属層はパラジウム(Pd)を含む、請求項11に記載の積層セラミック電子部品。
  13. 前記セラミック本体は、第1方向に互いに対向する第1面及び第2面、第2方向に互いに対向する第3面及び第4面、ならびに第3方向に互いに対向する第5面及び第6面を含み、
    前記第1外部電極は前記セラミック本体の第1面上に配置され、
    前記第2外部電極は前記セラミック本体の第2面上に配置され、
    前記第1外部電極の少なくとも一部が前記セラミック本体の第3面、第4面、第5面、及び第6面上に延在して配置され、
    前記第2外部電極の少なくとも一部が前記セラミック本体の第3面、第4面、第5面、及び第6面上に延在して配置される、請求項1又は5に記載の積層セラミック電子部品。
  14. 前記第1金属層は前記第1導電層を覆うように配置され、
    前記第2金属層は前記第2導電層を覆うように配置される、請求項4又は5に記載の積層セラミック電子部品。
JP2021198870A 2020-12-31 2021-12-07 積層セラミック電子部品 Pending JP2022105272A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200189098A KR20220096545A (ko) 2020-12-31 2020-12-31 적층 세라믹 전자부품
KR10-2020-0189098 2020-12-31

Publications (1)

Publication Number Publication Date
JP2022105272A true JP2022105272A (ja) 2022-07-13

Family

ID=82119570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021198870A Pending JP2022105272A (ja) 2020-12-31 2021-12-07 積層セラミック電子部品

Country Status (4)

Country Link
US (1) US20220208473A1 (ja)
JP (1) JP2022105272A (ja)
KR (1) KR20220096545A (ja)
CN (1) CN114694966A (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281400A (ja) * 2006-04-04 2007-10-25 Taiyo Yuden Co Ltd 表面実装型セラミック電子部品
US20110128665A1 (en) * 2009-11-30 2011-06-02 Avx Corporation Ceramic Capacitors for High Temperature Applications
KR101422938B1 (ko) * 2012-12-04 2014-07-23 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 이의 제조방법, 기판 내장용 적층 세라믹 전자부품을 구비하는 인쇄회로기판
US10840008B2 (en) * 2015-01-15 2020-11-17 Murata Manufacturing Co., Ltd. Electronic component and electronic component-mounted structure
CN106571229B (zh) * 2015-10-09 2018-11-09 株式会社村田制作所 电子部件
JP2017195329A (ja) * 2016-04-22 2017-10-26 株式会社村田製作所 積層セラミック電子部品
KR102105345B1 (ko) * 2016-12-09 2020-04-28 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
JP7131897B2 (ja) * 2017-09-27 2022-09-06 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR102029597B1 (ko) * 2018-09-05 2019-10-08 삼성전기주식회사 적층 세라믹 전자부품
JP7379899B2 (ja) * 2019-07-22 2023-11-15 Tdk株式会社 セラミック電子部品

Also Published As

Publication number Publication date
US20220208473A1 (en) 2022-06-30
KR20220096545A (ko) 2022-07-07
CN114694966A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
USRE49747E1 (en) Multilayer ceramic electronic component to be embedded in board, manufacturing method thereof, and printed circuit board having multilayer ceramic electronic component embedded therein
CN110289166B (zh) 多层陶瓷电子组件和多层陶瓷电子组件封装件
US9424989B2 (en) Embedded multilayer ceramic electronic component and printed circuit board having the same
JP7188843B2 (ja) キャパシタ部品
KR101565651B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
CN111029143B (zh) 多层陶瓷电子组件
KR20210071496A (ko) 적층 세라믹 전자부품
US20150021077A1 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
KR20140032212A (ko) 도전성 수지 조성물 및 이를 포함하는 적층 세라믹 전자 부품
US20150223340A1 (en) Multilayer ceramic electronic component to be embedded in board, manufacturing method thereof, and printed circuit board having multilayer ceramic electronic component
CN110277244B (zh) 多层陶瓷电子组件
CN110880414B (zh) 多层陶瓷电子组件
CN116072427A (zh) 多层电容器
KR102551299B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP2022105272A (ja) 積層セラミック電子部品
JP2022062671A (ja) 積層セラミック電子部品
US11848158B2 (en) Multilayer ceramic electronic component
JP2005159121A (ja) 積層セラミック電子部品
US20220208464A1 (en) Multilayer ceramic electronic component
JP4442135B2 (ja) セラミック電子部品の製造方法
KR20220113021A (ko) 적층 세라믹 전자부품
CN110880421B (zh) 多层陶瓷电子组件
JP6882122B2 (ja) チップ型電子部品およびモジュール
KR20220097238A (ko) 적층 세라믹 전자부품
CN117612863A (zh) 多层电子组件