JP2022104355A - 印刷装置及びヘッド - Google Patents

Abstract

【課題】静電容量の検出時に検出回路への負荷を低減することができる印刷装置及びヘッドを提供する。【解決手段】印刷装置は、第２共通電極に印加する電圧印加回路を備え、更に、圧電体と、個別電極と、第１共通電極とによって構成された第１コンデンサ、及び、圧電体と、個別電極と、第２共通電極とによって構成された第２コンデンサにおける静電容量を検出する検出回路と、圧電体及び検出回路に接続された第１スイッチング素子と、制御回路とを備える。制御回路は、ノズルからインクを吐出させるために、電圧印加回路に第２共通電極に対して、第１電圧を印加させる第１電圧印加処理と、第１スイッチング素子により圧電体及び検出回路を電気的に接続させた後、検出回路に静電容量を検出させる検出処理と、検出処理の前に、電圧印加回路に前記第２共通電極に対して、第１電圧よりも低い第２電圧を印加させる第２電圧印加処理とを実行する。【選択図】図５

Description

本技術は、ノズルから液体を吐出して印刷する印刷装置及びヘッドに関する。

圧電素子と、該圧電素子に設けられた駆動電極及び２個の共通電極とを備える液体噴射ヘッドが提案されている。液体噴射ヘッドの製造時における検査工程において、不良品検出の為に圧電素子の静電容量が検出される（特許文献１参照）。

特許第４２５９０５３号公報

静電容量の検出時に、静電容量を検出する検出部の破壊を防止することは重要である。

本開示は斯かる事情に鑑みてなされたものであり、静電容量の検出時に検出回路への負荷を低減することができる印刷装置及びヘッドを提供することを目的とする。

本開示の一実施形態に係る印刷装置は、ノズルから液体を吐出するために変形される圧電体と、該圧電体に形成された個別電極と、該個別電極に対向するように前記圧電体に形成された第１共通電極と、該第１共通電極とは異なる電圧が印加され、前記個別電極に対向するように前記圧電体に形成された第２共通電極と、前記第２共通電極に印加する電圧印加回路と、前記圧電体と、前記個別電極と、前記第１共通電極とによって構成された第１コンデンサ、及び、前記圧電体と、前記個別電極と、前記第２共通電極とによって構成された第２コンデンサにおける静電容量を検出する検出回路と、前記圧電体及び検出回路に接続された第１スイッチング素子と、制御回路とを備え、前記制御回路は、前記ノズルからインクを吐出させるために、前記電圧印加回路に前記第２共通電極に対して、第１電圧を印加させる第１電圧印加処理と、前記第１スイッチング素子により前記圧電体及び検出回路を電気的に接続させた後、前記検出回路に静電容量を検出させる検出処理と、前記検出処理の前に、前記電圧印加回路に前記第２共通電極に対して、前記第１電圧よりも低い第２電圧を印加させる第２電圧印加処理とを実行する。

本開示の一実施形態に係る印刷装置は、ノズルから液体を吐出するために変形される圧電体と、該圧電体に形成された個別電極と、該個別電極に対向するように前記圧電体に形成された第１共通電極と、該第１共通電極とは異なる電圧が印加され、前記個別電極に対向するように前記圧電体に形成された第２共通電極と、前記圧電体と、前記個別電極と、前記第１共通電極とによって構成された第１コンデンサ、及び、前記圧電体と、前記個別電極と、前記第２共通電極とによって構成された第２コンデンサにおける静電容量を検出する検出回路と、前記圧電体及び検出回路に接続されたスイッチング素子と、前記圧電体を変形するための電圧波形を生成する生成回路と、制御回路とを備え、前記生成回路は、前記第２共通電極とグランドとに接続されたスイッチング回路を有し、前記制御回路は、前記スイッチング回路を介して前記第２共通電極と前記グランドとを接続させる第１接続処理と、前記第１接続処理の実行後、前記スイッチング素子を介して前記圧電体と前記検出回路とを接続させる第２接続処理と、前記第２接続処理の実行後、前記検出回路に前記静電容量を検出させる検出処理とを実行する。

本開示の一実施形態に係るヘッドは、ノズルから液体を吐出するために変形される圧電体と、該圧電体に形成された個別電極と、該個別電極に対向するように前記圧電体に形成された第１共通電極と、該第１共通電極とは異なる電圧が印加され、前記個別電極に対向するように前記圧電体に形成された第２共通電極と、前記第２共通電極に印加する電圧印加回路と、前記圧電体と、前記個別電極と、前記第１共通電極とによって構成された第１コンデンサ、及び、前記圧電体と、前記個別電極と、前記第２共通電極とによって構成された第２コンデンサにおける静電容量を検出する検出回路と、前記圧電体及び検出回路に接続されたスイッチング素子と、制御回路とを備え、前記制御回路は、前記ノズルからインクを吐出させるために、前記電圧印加回路に前記第２共通電極に対して、第１電圧を印加させる第１電圧印加処理と、前記スイッチング素子により前記圧電体及び検出回路を電気的に接続させた後、前記検出回路に静電容量を検出させる検出処理と、前記検出処理の前に、前記電圧印加回路に前記第２共通電極に対して、前記第１電圧よりも低い第２電圧を印加させる第２電圧印加処理とを実行する。

本開示の一実施形態に係るヘッドは、ノズルから液体を吐出するために変形される圧電体と、該圧電体に形成された個別電極と、該個別電極に対向するように前記圧電体に形成された第１共通電極と、該第１共通電極とは異なる電圧が印加され、前記個別電極に対向するように前記圧電体に形成された第２共通電極と、前記圧電体と、前記個別電極と、前記第１共通電極とによって構成された第１コンデンサ、及び、前記圧電体と、前記個別電極と、前記第２共通電極とによって構成された第２コンデンサにおける静電容量を検出する検出回路と、前記圧電体及び検出回路に接続されたスイッチング素子と、前記圧電体を変形するための電圧波形を生成する生成回路と、制御回路とを備え、前記生成回路は、前記第２共通電極とグランドとに接続されたスイッチング回路を有し、前記制御回路は、前記スイッチング回路を介して前記第２共通電極と前記グランドとを接続させる第１接続処理と、前記第１接続処理の実行後、前記スイッチング素子を介して前記圧電体と前記検出回路とを接続させる第２接続処理と、前記第２接続処理の実行後、前記検出回路に前記静電容量を検出させる検出処理とを実行する。

本開示の一実施形態に係る印刷装置及びヘッドにあっては、検出回路に静電容量を検出させる前に、第２共通電極の電圧を低下させることによって、静電容量を検出する為に検出回路を圧電体に接続する場合に、検出回路への負荷を低減させることができる。

実施の形態１に係る印刷装置を略示する平面図である。 サブタンク及びインクジェットヘッド間のインクの流れを説明する説明図である。 インクジェットヘッドの略示部分拡大断面図である。 キャップ、昇降機構等を説明する説明図である。 印刷装置のブロック図である。 第２ＤＣ／ＤＣコンバータの回路図である。 検出回路による静電容量の検出方法を説明する説明図である。 制御装置による印刷処理を説明するフローチャートである。 制御回路による静電容量検出処理を説明するフローチャートである。 制御回路による不吐出検出処理を説明するフローチャートである。 実施の形態２に係る第ｎ波形生成部の回路図である。

（実施の形態１）
以下本発明を実施の形態１に係る印刷装置を示す図面に基づいて説明する。図１は、印刷装置を略示する平面図、図２は、サブタンク及びインクジェットヘッド間のインクの流れを説明する説明図である。以下の説明では、図１に示す前後左右を使用する。前後方向は搬送方向に対応し、左右方向は走査方向に対応する。また図１の表側が上側に対応し、裏側が下側に対応し、上下も使用する。

図１に示すように、印刷装置１は、プラテン２と、インク吐出装置３と、搬送ローラ４、５等を備える。プラテン２の上面には、記録媒体である記録用紙２００が載置される。インク吐出装置３は、プラテン２に載置された記録用紙２００に対してインクを吐出して画像を記録する。インク吐出装置３は、キャリッジ６と、サブタンク７と、四つのインクジェットヘッド８と、循環ポンプ１０等を備える。

プラテン２の上側には、キャリッジ６を案内する左右に延びた２本のガイドレール１１、１２が設けられている。キャリッジ６には、左右に延びた無端ベルト１３が連結されている。無端ベルト１３は、キャリッジ駆動モータ１４によって駆動される。無端ベルト１３の駆動によって、キャリッジ６は、ガイドレール１１、１２に案内され、プラテン２に対向する領域において、走査方向に往復移動される。

ガイドレール１１、１２の間に、キャップ２０及びフラッシング受け２１が設けられている。キャップ２０及びフラッシング受け２１は、インク吐出装置３よりも下側に配置されている。キャップ２０はガイドレール１１、１２の右端部に配置され、フラッシング受け２１はガイドレール１１、１２の左端部に配置されている。なお、キャップ２０及びフラッシング受け２１は、左右逆に配置されてもよい。

サブタンク７及び四つのインクジェットヘッド８はキャリッジ６に搭載され、キャリッジ６と共に走査方向に往復移動する。サブタンク７はカートリッジホルダ１５とチューブ１７を介して接続されている。カートリッジホルダ１５には、一又は複数色（本実施例においては４色）のインクカートリッジ１６が装着される。４色としては、例えばブラック、イエロー、シアン及びマゼンタが挙げられる。

サブタンク７の内部には、四つのインク室１９が形成されている。四つのインク室１９には、四つのインクカートリッジ１６から供給された４色のインクがそれぞれ貯留される。

四つのインクジェットヘッド８は、サブタンク７の下側において、走査方向に並んでいる。各インクジェットヘッド８の下面には、複数のノズル８０が形成されている。図２に示すように、一つのインクジェットヘッド８は、１色のインクに対応し、一つのインク室１９に接続されている。すなわち、四つのインクジェットヘッド８は、４色のインクにそれぞれ対応し、四つのインク室１９にそれぞれ接続されている。

インクジェットヘッド８の上面には、インク供給口８ａと、インク排出口８ｂとが設けられている。インク供給口８ａ及びインク排出口８ｂは、チューブ等を介してインク室１９に接続されている。インク供給口８ａ及びインク室１９の間には、循環ポンプ１０が介装されている。

循環ポンプ１０は、例えばチューブをロータでしごくことによって、チューブ内の液体を押し出すチューブポンプである。循環ポンプ１０は、インク室１９のインクをインクジェットヘッド８に送り込む。

循環ポンプ１０によってインク室１９から送出されたインクは、インク供給口８ａを通ってインクジェットヘッド８に流入し、ノズル８０から吐出される。ノズル８０から吐出されないインクは、インク排出口８ｂを通って、インク室１９に戻る。インクは、インク室１９及びインクジェットヘッド８の間を循環する。なお循環ポンプ１０に代えて、他の循環の為の動力源、例えばサブタンク７内に圧縮空気を送り込み、インクをインクジェットヘッド８に送り込む装置を使用してもよい。四つのインクジェットヘッド８は、キャリッジと共に走査方向に移動しながら、サブタンク７から供給された４色のインクを記録用紙２００に吐出する。

図１に示すように、搬送ローラ４は、プラテン２よりも搬送方向上流側（後側）に配置されている。搬送ローラ５は、プラテン２よりも搬送方向下流側（前側）に配置されている。二つの搬送ローラ４、５は、モータ（図示略）によって、同期して駆動する。二つの搬送ローラ４、５は、プラテン２に載置された記録用紙２００を、走査方向と直交する搬送方向に搬送する。印刷装置１は制御装置５０を備える。制御装置５０は、ＣＰＵ又はロジック回路（例えばＦＰＧＡ）、不揮発性メモリ及びＲＡＭ等の記憶部５０ａ等を備える。制御装置５０は、外部装置１００から印刷ジョブを受信して、記憶部５０ａに記憶する。制御装置５０は、印刷ジョブに基づいて、インク吐出装置３及び搬送ローラ４等の駆動を制御し、印刷処理を実行する。

図３は、インクジェットヘッド８の略示部分拡大断面図である。インクジェットヘッド８は、複数の圧力室８１を備える。複数の圧力室８１は、複数の圧力室列を構成する。圧力室８１の上側には振動板８２が形成されている。振動板８２の上側には、層状の圧電体８３が形成されている。各圧力室８１の上側であって、圧電体８３と振動板８２との間に第１共通電極８４が形成されている。

圧電体８３の内部に第２共通電極８６が設けられている。第２共通電極８６は各圧力室８１の上側且つ第１共通電極８４よりも上側に配置されている。第２共通電極８６は、第１共通電極８４と対向しない位置に配置されている。各圧力室８１の上側であって、圧電体８３の上面に個別電極８５が形成されている。個別電極８５と、第１共通電極８４及び第２共通電極８６とは圧電体８３を挟んで上下に対向する。

各圧力室８１の下部にノズルプレート８７が設けられている。ノズルプレート８７には、上下に貫通した複数のノズル８０が形成されている。各ノズル８０は、各圧力室８１の下側に配置されている。複数のノズル８０は、圧力室列に沿って延びた複数のノズル列を構成する。

第１共通電極８４はＣＯＭ端子、本実施例ではグランドに接続され、第２共通電極８６は、ＶＣＯＭ端子に接続される。ＶＣＯＭ電圧はＣＯＭ電圧よりも高い。個別電極８５は、スイッチ制御部６７（図５参照）に接続される。個別電極８５にＨＩｇｈ又はＬｏｗ電圧が印加され、圧電体８３が変形し、振動板８２が振動する。振動板８２の振動によって、ノズル８０を介して、圧力室８１からインクが吐出される。

図４は、キャップ２０、昇降機構１８等を説明する説明図である。キャップ２０の下側に昇降機構１８が設けられている。昇降機構１８はキャップ２０を支持し、上下動する。キャップ２０はチューブ２４介して廃液タンク２２に接続されている。チューブ２４には、ポンプ２３が設けられている。ポンプ２３は、例えばチューブをロータでしごくことによって、チューブ内の液体を押し出すチューブポンプである。

インクジェットヘッド８に吸引処理を実行する場合、キャリッジ６がキャップ２０の上側に配置される。昇降機構１８によって、キャップ２０は上昇し、インクジェットヘッド８のノズルプレート８７に接触する。つまり、キャップ２０は、インクジェットヘッド８のノズルプレート８７を覆う。ポンプ２３が駆動し、インクジェットヘッド８からインクを吸引する。吸引されたインクは廃液タンク２２に送られる。

フラッシング受け２１は廃液タンク２２にチューブ２５を介して接続される。フラッシング処理を行う場合、キャリッジ６がフラッシング受け２１の上側に配置される。インクジェットヘッド８はフラッシング受け２１にインクを吐出する。吐出されたインクはフラッシング受け２１から廃液タンク２２に送られる。

図５は、印刷装置１のブロック図である。印刷装置１は、ＡＣ電源６１に接続されるＡＣ／ＤＣコンバータ６２を備える。ＡＣ／ＤＣコンバータ６２は交流電圧を直流電圧に変換し、ＤＣ／ＤＣコンバータ６３に出力する。ＤＣ／ＤＣコンバータ６３は電圧を変更し、スイッチ制御部（ＳＷ制御部）６７に出力する。

例えば、ＤＣ／ＤＣコンバータ６３には４２Ｖの電圧が入力され、ＤＣ／ＤＣコンバータ６３は３．３Ｖ又は５．５Ｖの電圧を出力する。ＤＣ／ＤＣコンバータ６３の出力電圧は、制御回路６４、検出回路６５及びスイッチ制御部６７に供給される。３．３Ｖ又は５．５Ｖの電圧は、制御回路６４、検出回路６５及びスイッチ制御部６７の駆動電圧である。前記駆動電圧よりも小さい電圧は第２電圧に対応する。

スイッチ制御部６７は、複数の第ｎスイッチ６７（ｎ）（ｎ＝１、２、・・・）と、検出用スイッチ６７ａとを備える。検出用スイッチ６７ａは第１スイッチング素子を構成する。スイッチ制御部６７はスイッチング回路を構成する。第ｎスイッチ６７（ｎ）及び検出用スイッチ６７ａは、例えばアナログスイッチＩＣによって構成される。各第ｎスイッチ６７（ｎ）の一端及び検出用スイッチ６７ａの一端は、共通バスを介して個別電極８５に接続される。

複数の第ｎスイッチ６７（ｎ）の他端は、複数の第ｎ波形生成部６６（ｎ）（ｎ＝１、２、・・・）にそれぞれ接続される。即ち、第１スイッチ６７（１）は第１波形生成部６６（１）に接続され、第２スイッチ６７（２）は第２波形生成部６６（２）に接続され、第ｎスイッチ６７（ｎ）は第ｎ波形生成部６６（ｎ）に接続される。

ＡＣ／ＤＣコンバータ６２は交流電圧を直流電圧に変換し、第２ＤＣ／ＤＣコンバータ６８に出力する。第２ＤＣ／ＤＣコンバータ６８は、第ｎ波形生成部６６（ｎ）それぞれにＶＣＯＭ電圧を出力し、また第２共通電極８６にＶＣＯＭ電圧を出力する。

個別電極８５、第１共通電極８４、及び圧電体８３によって第１コンデンサ８９ａが構成されている。個別電極８５、第２共通電極８６、及び圧電体８３によって第２コンデンサ８９ｂが構成されている。電荷保持用の保持コンデンサ８９ｃの一端が第１共通電極８４に接続され、他端が第２共通電極８６に接続されている。保持コンデンサ８９ｃは、ＶＣＯＭ電圧を保持する。

検出用スイッチ６７ａの他端は、検出回路６５に接続される。検出回路６５は、アクチュエータ８８の静電容量、換言すれば、第１コンデンサ８９ａ及び第２コンデンサ８９ｂの静電容量を検出する。印刷装置１は制御回路６４を備える。制御回路６４は、ＣＰＵ、ＲＡＭ、及び記憶部６４ａ等を備える。ＣＰＵに代えて、ロジック回路（例えばＦＰＧＡ）を備えてもよい。記憶部６４ａは、例えば、書き換え可能な不揮発性メモリ、ハードディスク等である。記憶部６４ａには、後述する閾値電圧、静電容量と比較する為の閾値等が記憶される。制御回路６４は、スイッチ制御部６７に、第ｎスイッチ６７（ｎ）及び検出用スイッチ６７ａの接続又は切断を行わせる。制御回路６４は、各第ｎ波形生成部６６（ｎ）に駆動波形を出力させる。各第ｎ波形生成部６６（ｎ）は、それぞれ異なる波形を出力する。制御回路６４は検出回路６５に前記静電容量を検出させる。制御回路６４は、第２ＤＣ／ＤＣコンバータ６８に電圧値を指示する。第２ＤＣ／ＤＣコンバータ６８は、指示された電圧値に対応した電圧を出力する。

アクチュエータ８８を駆動させる場合について説明する。例えば、第１波形生成部６６（１）が生成する駆動波形によって、アクチュエータ８８を駆動させる場合、制御回路６４は、スイッチ制御部６７に、第１スイッチ６７（１）のみを接続させ、第１波形生成部６６（１）からアクチュエータ８８に駆動波形を出力させる。このとき、全ての他のスイッチ、即ち、第２スイッチ６７（２）、第３スイッチ６７（３）、・・・、第ｎスイッチ６７（ｎ）、及び検出用スイッチ６７ａは切断されている。なお、第２波形生成部６６（２）、第３波形生成部６６（３）、・・・、又は第ｎ波形生成部６６（ｎ）が生成する駆動波形によって、アクチュエータ８８を駆動させる場合も同様に処理する。

前記静電容量の検出を行う為の回路動作について説明する。制御回路６４は、スイッチ制御部６７に、検出用スイッチ６７ａのみを閉じる。検出回路６５は、例えば前記静電容量に充電及び放電を行い、静電容量を測定する。このとき、全ての第ｎスイッチ６７（ｎ）、即ち、第１スイッチ６７（１）、第２スイッチ６７（２）、・・・、第ｎスイッチ６７（ｎ）は開いている。

図６は、第２ＤＣ／ＤＣコンバータ６８の回路図である。第２ＤＣ／ＤＣコンバータ６８は電圧印加回路を構成する。第２ＤＣ／ＤＣコンバータ６８は、Ｐ形トランジスタ（ＰＭＯＳ）６８ａと、Ｎ形トランジスタ（ＮＭＯＳ）６８ｂと、ローパスフィルタ６８ｃとを備える。ＰＭＯＳ６８ａのドレインには、ＡＣ／ＤＣコンバータ６２が接続され、ソースには、ローパスフィルタ６８ｃと、ＮＭＯＳ６８ｂのドレインが接続される。ＮＭＯＳ６８ｂのソースはグランドに接続される。制御回路６４は、ＰＭＯＳ６８ａ及びＮＭＯＳ６８ｂそれぞれのゲートに接続される。ＰＭＯＳ６８ａは第２スイッチング素子を構成し、ＮＭＯＳ６８ｂは第３スイッチング素子を構成する。

制御回路６４は、ＰＭＯＳ６８ａ及びＮＭＯＳ６８ｂのオン・オフを切り替えて、ローパスフィルタ６８ｃにＡＣ／ＤＣコンバータ６２からの電圧を出力する。ローパスフィルタ６８ｃにて電圧は平滑化され、ＶＣＯＭ電圧として出力される。ＰＭＯＳ６８ａ及びＮＭＯＳ６８ｂのオン・オフの切替時間間隔を調整することによって、第２ＤＣ／ＤＣコンバータ６８の出力電圧が調整される。換言すれば、ＶＣＯＭ電圧が調整される。

第２ＤＣ／ＤＣコンバータ６８には、例えば、ＡＣ／ＤＣコンバータ６２から４２Ｖの電圧が入力され、第２ＤＣ／ＤＣコンバータ６８は、０～４０ＶのＶＣＯＭ電圧を各第ｎ波形生成部６６（ｎ）及び第２共通電極８６に出力する。第２ＤＣ／ＤＣコンバータ６８は、ノズル８０からインクを吐出する場合、例えば、３０～４０Ｖの電圧を第２共通電極８６に印加する。ノズル８０からインクを吐出するために、第２共通電極８６に印加される電圧は第１電圧に対応する。

図７は、検出回路６５による静電容量の検出方法を説明する説明図である。図７において、横軸は時間を示し、縦軸は第１コンデンサ８９ａ及び第２コンデンサ８９ｂの電圧Ｖ１を示す。時点ｔ０は、制御回路６４から検出回路６５にトリガ信号が入力された時点を示し、時点ｔ１は、電圧Ｖ１が閾値電圧Ｖｔに至った時点を示す。

制御回路６４は、検出用スイッチ６７ａをオンにし、各第ｎスイッチ６７（ｎ）をオフにして、トリガ信号を検出回路６５に出力する。トリガ信号が入力された時、検出回路６５は、第１コンデンサ８９ａ及び第２コンデンサ８９ｂに電圧を印加する。第１コンデンサ８９ａ及び第２コンデンサ８９ｂの電圧Ｖ１が閾値電圧Ｖｔに至った場合、第１コンデンサ８９ａ及び第２コンデンサ８９ｂを放電させる。なお、検出回路６５はスイッチ（図示略）を介してグランドに接続されており、このスイッチをオンにして、放電を行う。

検出回路６５は、時点ｔ０から時点ｔ１までの時間に基づいて、第１コンデンサ８９ａ及び第２コンデンサ８９ｂの静電容量、即ち第１コンデンサ８９ａ及び第２コンデンサ８９ｂの合成容量を導出する。

保持コンデンサ８９ｃには電荷が保持されている。検出用スイッチ６７ａをオンにした時、保持コンデンサ８９ｃに保持された電荷が検出回路６５に入力され、検出回路６５が破壊されるおそれがある。そのため、後述するように、検出用スイッチ６７ａをオンにする前に、第２共通電極８６のＶＣＯＭ電圧を低下させて、第１コンデンサ８９ａ、第２コンデンサ８９ｂ及び保持コンデンサ８９ｃに保持された電荷を放出させる。

図８は、制御装置５０による印刷処理を説明するフローチャートである。制御装置５０は外部装置１００から印刷ジョブを受信したか否か判定する（Ｓ１）。印刷ジョブを受信していない場合（Ｓ１：ＮＯ）、制御装置５０はステップＳ１に処理を戻す。印刷ジョブを受信した場合（Ｓ１：ＹＥＳ）、制御装置５０は、制御回路６４に静電容量検出処理を実行させる（Ｓ２）。静電容量検出処理の詳細は後述する（図９参照）。制御装置５０は、静電容量検出処理の結果に基づいて、異常があるか否か判定する（Ｓ３）。詳細には、制御装置５０は、静電容量の検出ができないことによって、演算が不可能であるか否か判定し、静電容量の導出が不可能であると判定した場合、異常があると判定する。例えば、第２共通電極８６等に断線がある場合は、検出回路６５は静電容量の検出ができない。このため、制御装置５０は、検出回路６５から静電容量を取得できない。制御装置５０は、検出回路６５から静電容量を取得できない場合、第２共通電極８６等に断線があると推測されるから、印刷は不可能な状態にある。よって、制御装置５０は、異常を報知するのが好ましい。

異常があると判定した場合（Ｓ３：ＹＥＳ）、制御装置５０は異常報知処理を実行し（Ｓ１７）、印刷処理を終了する。異常報知処理において、例えば、制御装置５０は表示ディスプレイ（図示略）に異常を示す情報を表示する。異常がないと判定した場合（Ｓ３：ＮＯ）、制御装置５０はフラッシング処理を実行する（Ｓ４）。フラッシング処理は、印刷目的以外でノズル８０からインクを吐出する処理である。

次に制御装置５０は、１印刷タスクを実行する（Ｓ５）。印刷タスクは、印刷ジョブを構成する単位である。具体的には、インクジェットヘッド８が右又は左に記録用紙２００の左右幅分移動する間に行う液体吐出処理である。液体吐出処理においては、第２共通電極８６に検出回路６５の駆動電圧よりも高い電圧が印可される。次に制御装置５０は、１印刷タスクが完了したか否か判定する（Ｓ６）。１印刷タスクが完了していない場合（Ｓ６：ＮＯ）、ステップＳ６に処理を戻す。１印刷タスクが完了した場合（Ｓ６：ＹＥＳ）、制御装置５０は、印刷ジョブが完了したか否か判定する（Ｓ７）。

印刷ジョブが完了した場合（Ｓ７：ＹＥＳ）、制御装置５０は印刷処理を終了する。印刷ジョブが完了していない場合（Ｓ７：ＮＯ）、制御装置５０は２印刷タスクが完了したか否か判定する（Ｓ８）。２印刷タスクが完了した場合（Ｓ８：ＹＥＳ）、制御装置５０はフラッシング処理を行うタイミングであるか否か判定する（Ｓ９）。フラッシング処理はノズル８０のメンテナンスの為に、定期的に実行される。フラッシング処理を行うタイミングである場合（Ｓ９：ＹＥＳ）、制御装置５０は、フラッシング処理を実行する（Ｓ１０）。制御装置５０は、制御回路６４に不吐出検出処理を実行させ（Ｓ１１）、ステップＳ５に処理を戻す。不吐出検出処理の詳細は後述する（図１０参照）。

ステップＳ９において、フラッシング処理を行うタイミングでない場合（Ｓ９：ＮＯ）、制御装置５０は不吐出検出処理を実行し（Ｓ１６）、ステップＳ５に処理を戻す。

ステップＳ８において、２印刷タスクが完了していない場合（Ｓ８：ＮＯ）、制御装置５０はフラッシング処理を行うタイミングであるか否か判定する（Ｓ１２）。フラッシング処理を行うタイミングである場合（Ｓ１２：ＹＥＳ）、制御装置５０はフラッシング処理を実行し（Ｓ１３）、ステップＳ５に処理を戻す。

ステップＳ１２において、フラッシング処理を行うタイミングでない場合（Ｓ１２：ＮＯ）、制御装置５０は、非吐出フラッシング処理を実行するタイミングであるか否か判定する（Ｓ１４）。非吐出フラッシング処理は、液体の吐出を行わずに、ノズル８０の乾燥を防止する為の処理であり、詳細には、圧電体８３を僅かに変形させて、液体の表面（メニスカス）を揺らす処理である。非吐出フラッシング処理は定期的に実行される。

非吐出フラッシング処理を実行するタイミングである場合（Ｓ１４：ＹＥＳ）、制御装置５０は非吐出フラッシング処理を実行し（Ｓ１５）、ステップＳ５に処理を戻す。非吐出フラッシング処理を実行するタイミングでない場合（Ｓ１４：ＮＯ）、制御装置５０は、ステップＳ５に処理を戻す。なお、ステップＳ８において、２印刷タスクに限定されず、１印刷タスク又は３以上の印刷タスクが完了したか否かを判定してもよい。

図９は、制御回路６４による静電容量検出処理を説明するフローチャートである。制御回路６４は、第２ＤＣ／ＤＣコンバータにＶＣＯＭ電圧を設定させる（Ｓ２１）。第２ＤＣ／ＤＣコンバータは、設定されたＶＣＯＭ電圧を印可する。ＶＣＯＭ電圧は、検出回路６５の０Ｖ以上駆動電圧未満である。

次に制御回路６４は、検出用スイッチ６７ａを閉じ（Ｓ２２）、時点ｔ０から時点ｔ１までの時間を取得し（Ｓ２３）、取得した時間に基づいて、静電容量を導出し（Ｓ２４）、処理を戻す。

図１０は、制御回路６４による不吐出検出処理を説明するフローチャートである。制御回路６４は、第２ＤＣ／ＤＣコンバータにＶＣＯＭ電圧を設定させる（Ｓ３１）。第２ＤＣ／ＤＣコンバータは、設定されたＶＣＯＭ電圧を印可する。ＶＣＯＭ電圧は、検出回路６５の駆動電圧の半分以下であり、より好ましくは、０Ｖである。ＶＣＯＭ電圧を０Ｖに設定する場合、制御回路６４は、ＰＭＯＳ６８ａをオフにし、ＮＭＯＳ６８ｂをオンにすることで、ＶＣＯＭ電圧を０Ｖに低下させる（図６参照）。

次に制御回路６４は、検出用スイッチ６７ａを閉じ（Ｓ３２）、時点ｔ０から時点ｔ１までの時間を取得し（Ｓ３３）、取得した時間に基づいて、静電容量を導出する（Ｓ３４）。制御回路６４は、導出された静電容量が閾値以上であるか否か判定する（Ｓ３５）。

静電容量が閾値以上でない場合（Ｓ３５：ＮＯ）、制御回路６４は処理を戻す。静電容量が閾値以上である場合（Ｓ３５：ＹＥＳ）、制御回路６４は吸引処理を実行し（Ｓ３６）、処理を戻す。なおステップＳ３６において、吸引処理に代えて、フラッシング処理を実行してもよい。不吐出検出処理は、複数のノズル８０に対して同時的に実行される。

なお第１閾値及び該第１閾値よりも大きい第２閾値を記憶部６４ａに予め記憶し、制御回路６４は、ステップＳ３５にて、導出された静電容量が第１閾値以上第２閾値未満である場合、ステップＳ３６にて、フラッシング処理を実行し、ステップＳ３５にて、導出された静電容量が第２閾値以上である場合、ステップＳ３６にて、吸引処理を実行してもよい。この場合、ステップＳ３５にて、導出された静電容量が第１閾値以上でない場合、処理は戻される。

実施の形態１にあっては、検出回路６５に静電容量を検出させる前に、第２共通電極８６の電圧を低下させる。例えば、ノズル８０からインクを吐出するために、第２共通電極８６に印加される第１電圧よりも低い第２電圧を第２共通電極８６に印加する。これによって、静電容量を検出する為に検出回路６５を圧電体８３に接続する場合に、検出回路６５への負荷を低減させることができる。

また第２電圧を、０ボルト以上、検出回路６５の駆動電圧（例えば、３．３又は５．５Ｖ）未満とすることによって、検出回路６５への負荷の低減を実現することができる。

また制御装置５０は、印刷指令の受信後、前記静電容量の検出ができないことによって、演算が不可能であるか否か判定し、前記静電容量の導出が不可能であると判定した場合、異常報知処理を実行することによって、ユーザは異常に気づくことができる。

第２電圧を、０ボルト以上検出回路の駆動電圧の半分以下とすることによって、検出回路６５への負荷を、一層低減させることができる。

また制御装置５０は、印刷ジョブの完了後に不吐出検出処理を実行し、静電容量が前記閾値以上であると判定した場合、即ち不吐出が発生していると判定した場合、フラッシング処理又は吸引処理を実行することによって、ノズル８０の不吐出を解消させることができる。

また第２電圧を０ボルトとすることによって、検出回路６５への負荷を、より一層低減させることができる。

また静電容量を導出する場合、検出回路６５を第２共通電極８６に接続させる前に、ＰＭＯＳ６８ａをオフにし、ＮＭＯＳ６８ｂをオンにする。換言すれば、ＰＭＯＳ６８ａを切断し、ＮＭＯＳ６８ｂを接続する。これによって、第１コンデンサ８９ａ、第２コンデンサ８９ｂ及び保持コンデンサ８９ｃに保持された電荷を放出させて、検出回路６５への負荷を低減させることができる。

（実施の形態２）
図１１は、第ｎ波形生成部６６（ｎ）の回路図である。第ｎ波形生成部６６（ｎ）は、ゲートドライバ６６ａ、ハーフブリッジ回路６６ｂ、抵抗６６ｃ、インダクタ６６ｄ、及びコンデンサ６６ｅを備える。ゲートドライバ６６ａには制御回路６４から駆動信号が入力される。ハーフブリッジ回路６６ｂは、ＮＭＯＳ６６ｂ１及びＮＭＯＳ６６ｂ２を備える。ハーフブリッジ回路６６ｂはスイッチング回路を構成する。ゲートドライバ６６ａは、ＮＭＯＳ６６ｂ１及びＮＭＯＳ６６ｂ２のゲートに信号を出力する。

ＮＭＯＳ６６ｂ１のドレインはＶＣＯＭ端子に接続される。ＮＭＯＳ６６ｂ１のソースは、ＮＭＯＳ６６ｂ２のドレインに接続される。ＮＭＯＳ６６ｂ２のソースはグランドに接続される。つまり、ハーフブリッジ回路６６ｂは、ＶＣＯＭ端子とグランドに接続される。ＮＭＯＳ６６ｂ１のソース及びＮＭＯＳ６６ｂ２のドレインには、抵抗６６ｃを介してインダクタ６６ｄの一端に接続される。インダクタ６６ｄの他端には、コンデンサ６６ｅの一端が接続され、コンデンサ６６ｅの他端はグランドに接続される。インダクタ６６ｄとコンデンサ６６ｅとの間から、波形信号がスイッチ制御部６７に出力される。なお、波形信号は、個別電極８５に印可されるＨＩｇｈ又はＬｏｗ電圧の波形であり、圧電体８３を変形させる。

上述したように、ステップＳ３１（図１０参照）において、ＶＣＯＭ電圧を０Ｖにする場合、制御回路６４は、ＰＭＯＳ６８ａをオフにし、ＮＭＯＳ６８ｂをオンにする。実施の形態２においては、更に、制御回路６４は、ＮＭＯＳ６６ｂ１及びＮＭＯＳ６６ｂ２を交互にオン及びオフにし、即ち、ＮＭＯＳ６６ｂ１をオンにし、且つＮＭＯＳ６６ｂ２をオフにする状態と、ＮＭＯＳ６６ｂ１をオフにし、且つＮＭＯＳ６６ｂ２をオンにする状態とを繰り返し、ＶＣＯＭ電圧を０Ｖにする。ＮＭＯＳ６６ｂ１及びＮＭＯＳ６６ｂ２を交互にオン及びオフにすることによって、ＶＣＯＭ電圧を徐々に低下させることができる。

実施の形態２にあっては、制御回路６４は、静電容量を導出する前に、ＶＣＯＭ端子を、ハーフブリッジ回路６６ｂを介してグランドに接続させる。ＰＭＯＳ６８ａをオフにし、ＮＭＯＳ６８ｂをオンにするのみならず、ハーフブリッジ回路６６ｂを用いて、ＶＣＯＭ端子をグランドに接続させることによって、ＶＣＯＭ電圧を短時間で所望の電圧まで低下させることができる。

なお制御回路６４は、ＶＣＯＭ電圧を低下させる為に、第２ＤＣ／ＤＣコンバータ６８のＰＭＯＳ６８ａ及びＮＭＯＳ６８ｂを用いなくてもよい。即ち、ＶＣＯＭ端子を、ハーフブリッジ回路６６ｂを介してグランドに接続させるだけで、ＶＣＯＭ電圧を低下させてもよい。この場合においても、第１コンデンサ８９ａ、第２コンデンサ８９ｂ及び保持コンデンサ８９ｃに保持された電荷を放出させて、検出回路６５への負荷を低減させることができる。

またＮＭＯＳ６６ｂ１及びＮＭＯＳ６６ｂ２を交互にオン及びオフさせる共に、複数の第ｎ波形生成部６６（ｎ）それぞれのハーフブリッジ回路６６ｂを用いて、ＶＣＯＭ端子をグランドに接続させてもよい。つまり、第１波形生成部６６（１）においてＮＭＯＳ６６ｂ１及びＮＭＯＳ６６ｂ２を交互にオン及びオフさせる共に、第２波形生成部６６（２）においてＮＭＯＳ６６ｂ１及びＮＭＯＳ６６ｂ２を交互にオン及びオフさせることで、ＶＣＯＭ電圧を０Ｖに低下させても良い。複数のハーフブリッジ回路６６ｂを用いることによって、第１コンデンサ８９ａ、第２コンデンサ８９ｂ及び保持コンデンサ８９ｃに保持された電荷を一層放出させやすくし、検出回路６５への負荷を一層低減させやすくなる。なお、第２ＤＣ／ＤＣコンバータ６８のＰＭＯＳ６８ａ及びＮＭＯＳ６８ｂを用いずに、複数の第ｎ波形生成部６６（ｎ）それぞれのハーフブリッジ回路６６ｂのみを用いて、ＶＣＯＭ端子をグランドに接続させてもよい。

今回開示した実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。各実施例にて記載されている技術的特徴は互いに組み合わせることができ、本発明の範囲は、特許請求の範囲内での全ての変更及び特許請求の範囲と均等の範囲が含まれることが意図される。

１ 印刷装置
８ インクジェットヘッド
２０ キャップ
２３ ポンプ
２４ チューブ
６４ 制御回路
６５ 検出回路
６６（ｎ） 第ｎ波形生成回路（生成回路）
６６ｂ ハーフブリッジ回路（スイッチング回路）
６７ａ 検出用スイッチ（第１スイッチング素子）
６８ 第２ＤＣ／ＤＣコンバータ（電圧印加回路）
６８ａ ＰＭＯＳ（第２スイッチング素子）
６８ｂ ＮＭＯＳ（第３スイッチング素子）
８０ ノズル
８３ 圧電体
８４ 第１共通電極
８５ 個別電極
８６ 第２共通電極
８９ａ 第１コンデンサ
８９ｂ 第２コンデンサ

Claims (12)

1. ノズルから液体を吐出するために変形される圧電体と、
   該圧電体に形成された個別電極と、
   該個別電極に対向するように前記圧電体に形成された第１共通電極と、
   該第１共通電極とは異なる電圧が印加され、前記個別電極に対向するように前記圧電体に形成された第２共通電極と、
   前記第２共通電極に印加する電圧印加回路と、
   前記圧電体と、前記個別電極と、前記第１共通電極とによって構成された第１コンデンサ、及び、前記圧電体と、前記個別電極と、前記第２共通電極とによって構成された第２コンデンサにおける静電容量を検出する検出回路と、
   前記圧電体及び検出回路に接続された第１スイッチング素子と、
   制御回路と
   を備え、
   前記制御回路は、
   前記ノズルからインクを吐出させるために、前記電圧印加回路に前記第２共通電極に対して、第１電圧を印加させる第１電圧印加処理と、
   前記第１スイッチング素子により前記圧電体及び検出回路を電気的に接続させた後、前記検出回路に静電容量を検出させる検出処理と、
   前記検出処理の前に、前記電圧印加回路に前記第２共通電極に対して、前記第１電圧よりも低い第２電圧を印加させる第２電圧印加処理とを実行する
   印刷装置。
2. 前記第２電圧は、０ボルト以上前記検出回路の駆動電圧未満である
   請求項１に記載の印刷装置。
3. 前記制御回路は、
   印刷指令の受信後、前記静電容量の検出ができないことによって、演算が不可能であるか否か判定し、前記静電容量の導出が不可能であると判定した場合、異常報知処理を実行する
   請求項１又は２に記載の印刷装置。
4. 前記第２電圧は、０ボルト以上前記検出回路の駆動電圧の半分以下である
   請求項１から３のいずれか一つに記載の印刷装置。
5. 前記ノズルを覆うキャップと、
   ポンプと、
   前記ポンプが設けられているチューブと、
   を備え、
   前記制御回路は、
   印刷の完了後、前記静電容量を導出する導出処理と、
   前記静電容量が閾値以上であるか否か判定する判定処理と、
   前記静電容量が前記閾値以上であると判定した場合、前記ノズルから液体を吐出するフラッシング処理又は前記ノズルを前記キャップで覆わせた後に前記ポンプを駆動することにより前記ノズルから液体を吸引する吸引処理とを実行する
   請求項１から４のいずれか一つに記載の印刷装置。
6. 前記第２電圧は０ボルトである
   請求項１から５のいずれか一つに記載の印刷装置。
7. 前記電圧印加回路は、
   電源と前記第２共通電極とに接続された第２スイッチング素子と、
   該第２スイッチング素子及び前記第２共通電極の間と、グランドとに接続された第３スイッチング素子と
   を有し、
   前記制御回路は、前記第１コンデンサ及び第２コンデンサにおける静電容量を導出する場合、前記第２スイッチング素子を切断し、前記第３スイッチング素子を接続する
   請求項１から６のいずれか一つに記載の印刷装置。
8. 前記圧電体を変形するための電圧波形を生成する生成回路を備え、
   前記生成回路は、前記第１共通電極と前記グランドとに接続されたスイッチング回路を有し、
   前記制御回路は、前記第１コンデンサ及び第２コンデンサにおける静電容量を導出する場合、前記スイッチング回路を用いて前記第２共通電極に印可される電圧を低下させる
   請求項７に記載の印刷装置。
9. 前記圧電体を変形するための電圧波形を生成する複数の生成回路を備え、
   前記複数の生成回路それぞれは、前記第２共通電極とグランドとに接続されたスイッチング回路を有し、
   前記制御回路は、前記第１コンデンサ及び第２コンデンサにおける静電容量を導出する前に、前記スイッチング回路それぞれを介して、前記第２共通電極とグランドとを接続させる
   請求項１から７のいずれか一つに記載の印刷装置。
10. ノズルから液体を吐出するために変形される圧電体と、
    該圧電体に形成された個別電極と、
    該個別電極に対向するように前記圧電体に形成された第１共通電極と、
    該第１共通電極とは異なる電圧が印加され、前記個別電極に対向するように前記圧電体に形成された第２共通電極と、
    前記圧電体と、前記個別電極と、前記第１共通電極とによって構成された第１コンデンサ、及び、前記圧電体と、前記個別電極と、前記第２共通電極とによって構成された第２コンデンサにおける静電容量を検出する検出回路と、
    前記圧電体及び検出回路に接続されたスイッチング素子と、
    前記圧電体を変形するための電圧波形を生成する生成回路と、
    制御回路と
    を備え、
    前記生成回路は、前記第２共通電極とグランドとに接続されたスイッチング回路を有し、
    前記制御回路は、
    前記スイッチング回路を介して前記第２共通電極と前記グランドとを接続させる第１接続処理と、
    前記第１接続処理の実行後、前記スイッチング素子を介して前記圧電体と前記検出回路とを接続させる第２接続処理と、
    前記第２接続処理の実行後、前記検出回路に前記静電容量を検出させる検出処理と、を実行する
    印刷装置。
11. ノズルから液体を吐出するために変形される圧電体と、
    該圧電体に形成された個別電極と、
    該個別電極に対向するように前記圧電体に形成された第１共通電極と、
    該第１共通電極とは異なる電圧が印加され、前記個別電極に対向するように前記圧電体に形成された第２共通電極と、
    前記第２共通電極に印加する電圧印加回路と、
    前記圧電体と、前記個別電極と、前記第１共通電極とによって構成された第１コンデンサ、及び、前記圧電体と、前記個別電極と、前記第２共通電極とによって構成された第２コンデンサにおける静電容量を検出する検出回路と、
    前記圧電体及び検出回路に接続されたスイッチング素子と、
    制御回路と
    を備え、
    前記制御回路は、
    前記ノズルからインクを吐出させるために、前記電圧印加回路に前記第２共通電極に対して、第１電圧を印加させる第１電圧印加処理と、
    前記スイッチング素子により前記圧電体及び検出回路を電気的に接続させた後、前記検出回路に静電容量を検出させる検出処理と、
    前記検出処理の前に、前記電圧印加回路に前記第２共通電極に対して、前記第１電圧よりも低い第２電圧を印加させる第２電圧印加処理と、を実行する
    ヘッド。
12. ノズルから液体を吐出するために変形される圧電体と、
    該圧電体に形成された個別電極と、
    該個別電極に対向するように前記圧電体に形成された第１共通電極と、
    該第１共通電極とは異なる電圧が印加され、前記個別電極に対向するように前記圧電体に形成された第２共通電極と、
    前記圧電体と、前記個別電極と、前記第１共通電極とによって構成された第１コンデンサ、及び、前記圧電体と、前記個別電極と、前記第２共通電極とによって構成された第２コンデンサにおける静電容量を検出する検出回路と、
    前記圧電体及び検出回路に接続されたスイッチング素子と、
    前記圧電体を変形するための電圧波形を生成する生成回路と、
    制御回路と
    を備え、
    前記生成回路は、前記第２共通電極とグランドとに接続されたスイッチング回路を有し、
    前記制御回路は、
    前記スイッチング回路を介して前記第２共通電極と前記グランドとを接続させる第１接続処理と、
    前記第１接続処理の実行後、前記スイッチング素子を介して前記圧電体と前記検出回路とを接続させる第２接続処理と、
    前記第２接続処理の実行後、前記検出回路に前記静電容量を検出させる検出処理とを実行する
    ヘッド。

Images