JP2022084543A - 集積電流センサを有する半導体デバイス - Google Patents

集積電流センサを有する半導体デバイス Download PDF

Info

Publication number
JP2022084543A
JP2022084543A JP2021186259A JP2021186259A JP2022084543A JP 2022084543 A JP2022084543 A JP 2022084543A JP 2021186259 A JP2021186259 A JP 2021186259A JP 2021186259 A JP2021186259 A JP 2021186259A JP 2022084543 A JP2022084543 A JP 2022084543A
Authority
JP
Japan
Prior art keywords
trench
region
current sensing
sensing region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021186259A
Other languages
English (en)
Inventor
マッテオ ダネーゼ，
Dainese Matteo
ゲオルク シンナー，
Schinner Georg
フランク ヴォルター，
Wolter Frank
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of JP2022084543A publication Critical patent/JP2022084543A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】集積電流センサを有する半導体デバイスを提供する。【解決手段】半導体デバイスは、長さ方向に互いに平行に延びる第１のトレンチ１０８及び第２のトレンチ１１０を含み、半導体メサ１１２がトレンチのうちの隣接するものの間にあり、各第１のトレンチが第１の電位におけるゲート電極Ｇを含み、各第２のトレンチが第２の電位におけるフィールドプレートＳを含むパワーデバイス領域１０２と、半導体基板内に形成された電流感知領域１０４と、を含む。第１のトレンチの部分セット、第２のトレンチの部分セット及び半導体メサの部分セットは、電流感知領域及びパワーデバイス領域の両方に共通している。第２のトレンチは、電流感知領域の反対の第１の側面Ｓ１及び第２の側面Ｓ２に沿って分断されている。これにより、フィールドプレートは、パワーデバイス領域と電流感知領域との間で分断されている。【選択図】図１Ａ

Description

電流ミラーが、パワーＭＯＳＦＥＴ（ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ（酸化金属半導体電界効果トランジスタ））、ＩＧＢＴ（ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ（絶縁ゲートバイポーラトランジスタ））、ＳｉＣパワートランジスタ等などのパワートランジスタのための電流センサとして広く用いられている。チップ（ダイ）に印加されるソース／エミッタ電位は、電流感知パッド及び主ソース／エミッタパッドへの分離した接触を可能にするために、能動デバイス領域の部分内で、２つの部分に分離される。ストライプトレンチ構成を有するトランジスタセルの場合には、電流ミラーセルをパワートランジスタ（負荷）セルに対して隔離することに問題が生じる。クロストレンチを用いることによって、熱、電流、及び、ＩＧＢＴの場合には、電子－正孔プラズマ結合を低減することなく、感知及びパワーデバイスセルの間の絶縁が改善される。
アプローチによっては、ｐ型本体ドーピングが、例えばリソグラフィによって、パワーデバイス領域を電流感知領域から分離する半導体メサの領域内で分断される。ストライプ状コンタクトの場合には、コンタクトストライプもパワーデバイスと電流感知領域との間で分断されなければならない。場合によっては、デバイスはトレンチを有し得、トレンチ内のポリシリコンは負荷ソース／エミッタ電位に接触させられており、それに対して、電流感知領域内の半導体メサは感知ソース／エミッタ電位に接触させられている。このような構成は、主（負荷）セルと電流感知セルとの間の望ましくない容量結合を生じさせる。
上述されたアプローチは、動作点に依存して、異なる蓄積及び反転層がゲートにおいて生じ得るため、主（負荷）セルと電流感知セルとの間の比較的複雑な絶縁構造を必要とする。さらに、デバイスの設計をさらに複雑にする、半導体メサに沿った寄生ｐｎｐ構造が存在し得る。
それゆえ、同じ半導体デバイス内に集積された主（負荷）トランジスタセルと電流感知セルとの間の、改善された隔離アプローチが必要である。
半導体デバイスの一実施形態によれば、半導体デバイスは、半導体基板内に形成されており、長さ方向に互いに平行に延びる複数の第１のトレンチ及び複数の第２のトレンチを含むパワーデバイス領域であって、半導体メサがトレンチのうちの隣接するものの間にあり、各第１のトレンチが第１の電位におけるゲート電極を含み、各第２のトレンチが第２の電位におけるフィールドプレートを含む、パワーデバイス領域と、半導体基板内に形成された電流感知領域と、を含み、第１のトレンチの部分セット、第２のトレンチの部分セット、及び半導体メサの部分セットは電流感知領域及びパワーデバイス領域の両方に共通しており、第２のトレンチは、電流感知領域の、反対の第１及び第２の側面に沿って分断されており、これにより、フィールドプレートはパワーデバイス領域と電流感知領域との間で分断されている。
半導体デバイスを製作する方法の一実施形態によれば、本方法は、パワーデバイス領域を半導体基板内に形成することであって、パワーデバイス領域が、長さ方向に互いに平行に延びる複数の第１のトレンチ及び複数の第２のトレンチを含むパワーデバイス領域であって、半導体メサがトレンチのうちの隣接するものの間にあり、各第１のトレンチが第１の電位におけるゲート電極を含み、各第２のトレンチが第２の電位におけるフィールドプレートを含む、形成することと、電流感知領域を半導体基板内に形成することであって、第１のトレンチの部分セット、第２のトレンチの部分セット、及び半導体メサの部分セットが電流感知領域及びパワーデバイス領域の両方に共通している、形成することと、を含み、パワーデバイスを形成することは、第２のトレンチを、電流感知領域の、反対の第１及び第２の側面に沿って分断されているように形成し、これにより、フィールドプレートがパワーデバイス領域と電流感知領域との間で分断されているようにすることを含む。
当業者は、以下の詳細な説明を読み、添付の図面を見れば、追加の特徴及び利点を認識するであろう。
図面の要素は必ずしも互いに対して原寸に比例しているとは限らない。同様の参照符号は、対応する類似の部分を指定する。様々な例示された実施形態の特徴は、それらが互いを排除しない限り、組み合わせることができる。実施形態は図面において示され、以下の説明において詳述される。
図１Ａは半導体デバイスの一実施形態の部分平面図を示す。 図１Ｂは、図１ＡにおけるＡ－Ａ’と標識された線に沿った半導体デバイスの断面図を示す。 図１Ｃは、図１ＡにおけるＢ－Ｂ’と標識された線に沿った半導体デバイスの断面図を示す。 図２Ａは、半導体デバイスの別の実施形態の部分平面図を示す。 図２Ｂは、図２ＡにおけるＣ－Ｃ’と標識された線に沿った半導体デバイスの断面図を示す。 図２Ｃは、図２ＡにおけるＤ－Ｄ’と標識された線に沿った半導体デバイスの断面図を示す。 図３は、半導体デバイスの別の実施形態の部分平面図を示す。 図４は、半導体デバイスのパワーデバイス領域と電流感知領域との間の境界領域内における、ゲートトレンチ及びエミッタ／ソーストレンチの一実施形態の簡略平面図を示す。 図５は、半導体デバイスのパワーデバイス領域と電流感知領域との間の境界領域内における、ゲートトレンチ及びエミッタ／ソーストレンチの別の実施形態の簡略平面図を示す。
本明細書において説明されるのは、同じ半導体デバイス内に集積された主（負荷）トランジスタセルと電流感知セルとの間の隔離を改善するための実施形態である。実施形態は、別個に、又は互いに組み合わせて用いられ得る、トレンチ分断及びクロストレンチを含む。トレンチ分断のアプローチは、デバイスのパワーデバイス領域内の主（負荷）エミッタ／ソース電位に割り当てられたトレンチを、デバイスの電流感知領域内の感知パッド電位に割り当てられたトレンチと分離することを含む。クロストレンチのアプローチは、クロストレンチを用いて、メサ／トレンチに沿った隔離の連鎖を単純にし、寄生結合を最小限に抑える仕方で、主パワートランジスタの本体領域を電流感知デバイスの本体領域から隔離することを含む。この場合も先と同様に、トレンチ分断及びクロストレンチのアプローチは、別個に、又は互いに組み合わせて用いられ得る。
いずれの場合にも、本明細書において説明される隔離技法は、半導体メサに沿った、及び／又はソース／エミッタトレンチに沿った等電位（ゲート電位及び／又はソース／エミッタ電位）を分断し、電流感知デバイスを主パワートランジスタからより良好に隔離する。実施形態によっては、本体及びメサ注入のために通例必要とされる２つのリソグラフィプロセスステップを省くことができる。さらに、電流感知領域内のソース／エミッタトレンチが感知パッド電位に設定されたときには、より高いＥＳＤ（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ（静電気放電））強度がデバイスの電流感知領域内で観察された。これは、電流感知領域内のトレンチ及びメサ電位のより良好な同期によるものである。
図を参照して次に説明されるのは、同じ半導体デバイス内に集積された主（負荷）トランジスタセルと電流感知セルとの間の隔離を改善するための技法の例示的な実施形態である。
図１Ａは、半導体デバイス１００の一実施形態の部分平面図を示す。図１Ｂは、図１ＡにおけるＡ－Ａ’と標識された線に沿った半導体デバイス１００の断面図を示す。図１Ｃは、図１ＡにおけるＢ－Ｂ’と標識された線に沿った半導体デバイス１００の断面図を示す。
半導体デバイス１００は、半導体基板１０６内に形成されたパワーデバイス領域１０２及び電流感知領域１０４を含む。半導体基板１０６は、パワーＭＯＳＦＥＴ、ＩＧＢＴ、ＳｉＣトランジスタ等などの半導体デバイスを形成するために用いられる、種々の半導体材料のうちの１種以上を含み得る。例えば、半導体基板１０６は、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、窒化ガリウム（ＧａＮ）、ヒ化ガリウム（ＧａＡｓ）、及び同様のものを含み得る。半導体基板１０６はバルク半導体材料であり得るか、又はバルク半導体材料上に成長させられた１つ以上のエピタキシャル層を含み得る。
半導体基板１０６内に形成された第１のトレンチ１０８及び第２のトレンチ１１０が長さ方向に互いに平行に延びており、半導体メサ１１２がトレンチ１０８、１１０のうちの隣接するものの間に閉じ込められている。各第１のトレンチ１０８は、第１の電位における、及びゲート絶縁膜１０７によって半導体基板１０６と分離されたゲート電極「Ｇ」を含む。各第２のトレンチ１１０は、第２の電位における、及びフィールド絶縁膜１０９によって半導体基板１０６と分離されたフィールドプレート「Ｓ」を含む。電位は異なるか、又は独立し得る。例えば、第１の電位はゲート電位であり得、第２の電位はソース又はエミッタ電位であり得る。いずれにしても、第１のトレンチ１０８の部分セット、第２のトレンチ１１０の部分セット、及び半導体メサ１１２の部分セットは、電流感知領域１０４及びパワーデバイス領域１０２の両方に共通しているか、又はそれらによって共有されている。
パワートランジスタセルがパワーデバイス領域１０２内に形成されており、電流感知セルが電流感知領域１０４内に形成されている。例えば、パワーＭＯＳＦＥＴセル、ＩＧＢＴセル、ＳｉＣトランジスタセル等が、パワーデバイス領域１０２内に形成され得る。電流感知セルは、パワーデバイス領域１０２内を流れる電流を反映する。
図１Ａ～図１Ｃに示されるパワーデバイス領域１０２は、ストライプ状の第１及び第２のトレンチ１０８、１１０並びにストライプ状の半導体メサ１１２によって規定された複数のストライプ状セルを有する、ＩＧＢＴデバイスとして示されている。電流感知領域１０４は、パワーデバイス領域１０２と同じセルベースの構成であるが、パワーデバイス領域１０２と比べて、より少数のセル、例えば、１／１０、１／１００、１／１０００、又はさらにより少数のセルを有する構成を有し得る。
ＩＧＢＴデバイスの場合には、パワーデバイス領域１０２内のパワートランジスタセル及び電流感知領域１０４内の電流感知セルは、第１の導電型のエミッタ領域１１４、第１の導電型と反対の第２の導電型の本体領域１１６、第１の導電型のドリフトゾーン１１８、及び第２の導電型のコレクタ領域１２０をさらに含む。チャネルがゲートトレンチ１０８に沿って本体領域１１６内に生じ、パワーデバイス領域１０２及び電流感知領域１０４の両方の内部における、エミッタ領域１１４とドリフトゾーン１１８との間の導電接続をもたらす。チャネルは、ゲート電極「Ｇ」に印加される電圧によって制御される。ＩＧＢＴデバイスは、ドリフトゾーン１１８とコレクタ領域１２０との間の第１の導電型のフィールドストップ領域１２２をさらに含み得、フィールドストップ領域１２２は、ドリフトゾーン１１８よりも高いドーピング濃度を有する。
別の種類のパワートランジスタがパワーデバイス領域１０２内に実施されてもよい。例えば、パワーＭＯＳＦＥＴ又はＳｉＣトランジスタがパワーデバイス領域１０２内に実施されてもよい。パワーＭＯＳＦＥＴ又はＳｉＣトランジスタの場合には、第２の導電型のコレクタ領域１２０は第１の導電型のドレイン領域によって置換され、フィールドストップ領域１２２は省かれ、エミッタ領域１１４は代わりにソース領域となる。例えば、ＪＦＥＴ（ｊｕｎｃｔｉｏｎ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ（接合型電界効果トランジスタ））デバイスなどの、さらに他の種類のパワートランジスタがパワーデバイス領域１０２内に実施されてもよい。
以上において説明されたように、半導体基板１０６の電流感知領域１０４内に形成された電流感知デバイスは、パワーデバイス領域１０２内を流れる電流を反映し、通例、セル数はより少ないものの、主パワートランジスタと同じセル構成を有する。第１及び第２の導電型は、半導体デバイス１００がｐチャネルデバイスであるのか、それともｎチャネルデバイスであるのかに依存する。ｎチャネルデバイスの場合には、第１の導電型はｎ型であり、第２の導電型はｐ型である。ｐチャネルデバイスの場合には、第１の導電型はｐ型であり、第２の導電型はｎ型である。
半導体基板１０６の背面における第１の金属配線層１２４が、主パワートランジスタ及び電流感知デバイスの両方のコレクタ／ドレイン電位をセルに提供する。少なくとも１つの層間絶縁膜１２８によって半導体基板１０６の前面から分離された、第２の金属配線層１２６が、ゲート電位を主パワートランジスタ及び電流感知デバイスの両方のセルに提供し、エミッタ／ソース電位を主パワートランジスタのセルに提供し、及び電流感知接続を、電流感知領域１０４内に形成された電流感知デバイスのセルに提供する。
第２の金属配線層１２６及び層間絶縁膜１２８は図１Ａに示されず、半導体基板１０６内に形成されたパワーデバイス領域１０２及び電流感知領域１０４の、遮るもののない図を提供している。図１Ａにおける破線の枠によって指示されるように、第２の金属配線層１２６は、層間絶縁膜１２８内の対応する開口部を通して半導体基板１０６のパワーデバイス領域１０２内の半導体メサ１１２及びフィールドプレート「Ｓ」の両方に電気接続された第１のコンタクトパッド「主ソース／エミッタパッド」１３０と、第１のコンタクトパッド１３０と分離しており、層間絶縁膜１２８内の追加の開口部を通して半導体基板１０６の電流感知領域１０４内の半導体メサ１１２及びフィールドプレート「Ｓ」の両方に電気接続された第２のコンタクトパッド１３２「電流感知パッド」とを含み得る。
図１Ａ及び図１Ｃに示されるように、第２のトレンチ１１０は、電流感知領域１０４の、反対の第１及び第２の側面Ｓ１、Ｓ２に沿って分断されており、これにより、フィールドプレート「Ｓ」はパワーデバイス領域１０２と電流感知領域１０４との間で分断されている。パワーデバイス領域１０２内のフィールドプレート「Ｓ」及びエミッタ／ソース領域１１４は、層間絶縁膜１２８内の第１の開口部を通して第２の金属配線層１２６の第１のコンタクトパッド１３０に接続されており、電流感知領域１０４内のフィールドプレート「Ｓ」及びエミッタ／ソース領域１１４は、層間絶縁膜１２８内の第２の開口部を通して第２の金属配線層１２６の第２のコンタクトパッド１３２に接続されている。
電流感知領域１０４内のフィールドプレート「Ｓ」及びエミッタ／ソース領域１１４が第２のコンタクトパッド１３２と同じ電位にあることを確実にすることによって、電流感知領域１０４内の半導体メサ１１２とフィールドプレート「Ｓ」との間には電位差が生じず、さもなければ電流センサの動的性能における干渉／ノイズを生み出し得る、パワーデバイス領域１０２との容量結合を回避する。これは、スイッチング時間（非定常状態）の間に、並びに主パワートランジスタ及び電流センサのソース／エミッタ経路が寄生に関して整合していないときは常に、特に有益である。
スイッチング速度／スイッチング勾配、例えば、０．５～５０Ｖ／ｎｓの範囲内のｄＶ／ｄｔ、０．１～３０Ａ／ｎｓのｄｉ／ｄｔ等が、通例はマイクロ秒範囲内でスイッチングされる、パワートランジスタのためには重要である。例えば、５００Ａの負荷電流及び１対１０００の電流感知面積比については、感知電流は約０．５Ａである。負荷及び感知電流は同時にオフにスイッチングされ、その結果、主パワートランジスタは、１０００倍高いスイッチング速度を有する。ｄｉ／ｄｔは、漂遊インダクタンスと関連して高くなり得、且つ主パワートランジスタ及び電流感知デバイスのソース／エミッタ電位の間の不整合を生じさせ得る、過電圧を招く。これらの問題は、電流感知領域１０４内のフィールドプレート「Ｓ」及びエミッタ／ソース領域１１４を、第２の金属配線層１２６の第２のコンタクトパッド１３２と同じ電位に接続することによって回避される。
電流感知領域１０４の、反対の第１及び第２の側面Ｓ１、Ｓ２に沿って、第２のトレンチ１１０を分断し、電流感知領域１０４内のフィールドプレート「Ｓ」及びエミッタ／ソース領域１１４を第２のコンタクトパッド１３２と同じ電位に接続することはまた、ＥＳＤ（静電気放電）人体モデル性能に、測定された改善をももたらし、この場合、第２のコンタクトパッド１３２と主トランジスタエミッタ／ソース電位との間の少なくとも２ｋＶの絶縁を含む、より高い耐久性が観察された。
第２のトレンチ１１０は、標的領域内における半導体基板１０６内への第２のトレンチ１１０のエッチングを防止するフォトマスクを用いて、電流感知領域１０４の、反対の第１及び第２の側面Ｓ１、Ｓ２に沿って分断され得る。エミッタ／ソース領域１１２もまた、図１Ａ～図１Ｃにおける電流感知領域１０４の第１及び第２の側面Ｓ１、Ｓ２に沿って分断されており、これにより、エミッタ／ソース領域１１２はパワーデバイス領域１０２と電流感知領域１０４との間で分断されている。
同じく図１Ａ～図１Ｃに示されるように、第２の導電型のドーパントは半導体メサ１１２から省かれているか、又は電流感知領域１０４を横方向に包囲する周辺領域１３４内の第１の導電型のドーパントによってオフセットされ得る。本実施形態によれば、本体領域１１６はパワーデバイス領域１０２と電流感知領域１０４との間で不連続であり、さらなる切り離しをもたらす。主パワートランジスタ及び電流センサの両方のエミッタ／ソース領域１１４は、第１の導電型のドーパントを、パワーデバイス領域１０２内、及び電流感知領域１０４内の半導体メサ１１２内に注入することによって形成され得る。主パワートランジスタ及び電流センサの両方の本体領域１１６は、第２の導電型のドーパントを、パワーデバイス領域１０２内、及び電流感知領域１０４内の半導体メサ１１２内に注入することによって形成され得る。
本体領域１１６は、例えば、本体領域１１６の形成の間にフォトリソグラフマスクを用いて、第２の導電型のドーパントを周辺領域１３４内の半導体メサ１１２から省くことによって、電流感知領域１０４を横方向に包囲する周辺領域１３４内で分断され得る。別の実施形態では、本体領域の注入は周辺領域１３４内で阻止されないが、代わりに、第２の導電型のドーパントは、例えば、第２の型のドーパントと同じ、又はそれよりも高い濃度の第１の型のドーパントを周辺領域１３４内に注入することによって、周辺領域１３４内の第１の導電型のドーパントによってオフセットされる。
図２Ａは、半導体デバイス２００の別の実施形態の部分平面図を示す。図２Ｂは、図２ＡにおけるＣ－Ｃ’と標識された線に沿った半導体デバイス２００の断面図を示す。図２Ｃは、図２ＡにおけるＤ－Ｄ’と標識された線に沿った半導体デバイス２００の断面図を示す。
図２Ａ～図２Ｃに示される半導体デバイス２００は、図１Ａ～図１Ｃに示される半導体デバイス１００と類似している。しかし、異なるのは、図２Ａ～図２Ｃに示される半導体デバイス２００は、第２のトレンチ１１０が電流感知領域１０４の第１の側面Ｓ１に沿って分断されている周辺領域１３４内の第１のトレンチ１０８を接続する第１の交差トレンチ２０２をさらに含むことである。図２Ａ～図２Ｃに示される半導体デバイス２００はまた、第２のトレンチ１１０が電流感知領域１０４の第２の側面Ｓ２に沿って分断されている周辺領域１３４内の第１のトレンチ１０８を接続する第２の交差トレンチ２０４を含む。
図２Ａ～図２Ｃに示される実施形態によれば、第１の交差トレンチ２０２、第２の交差トレンチ２０４、電流感知領域１０４の第３の側面Ｓ３の最も近くに配設された第１のトレンチ１０８’、及び第３の側面Ｓ３と反対の電流感知領域１０４の第４の側面Ｓ４の最も近くに配設された第１のトレンチ１０８’’は全て互いに接続され、電流感知領域１０４を横方向に包囲しており、これにより、電流感知領域１０４内の本体領域１１６は、電流感知領域１０４を横方向に包囲するトレンチ２０２、２０４、１０８’、１０８’’によってパワーデバイス領域１０２内の本体領域１１６から切り離されている。パワーデバイス領域１０２と電流感知領域１０４との間にもたらされる、本体領域、ひいてはソース／エミッタの隔離は、トレンチ２０２、２０４、１０８’、１０８’’の、及び広範な動作条件に耐えることができる誘電体絶縁１０７、１０９によってもたらされる。
パワーデバイス領域１０２と電流感知領域１０４との間の本体領域の切り離しをもたらすべく、電流感知領域１０４を横方向に包囲する周辺領域１３４内の第２の導電型のドーパントを省くか、又はオフセットするための、追加のステップが取られることは必ずしも必要でなく、２つのリソグラフィプロセスステップを不要にする。すなわち、パワーデバイス領域１０２の本体領域１１６は、電流感知領域１０４を横方向に包囲する周辺領域１３４内へ延びていてもよいが、図２Ｂ及び図２Ｃに示されるように、トレンチ構造２０２、２０４、１０８’、１０８’’が本体領域１１６よりも半導体基板１０６内へ深く延びることができるため、電流感知領域１０４を横方向に包囲するトレンチ構造２０２、２０４、１０８’、１０８’’によって、依然として電流感知領域１０４内の本体領域１１６から分離されている。
図３は、半導体デバイス３００の別の実施形態の部分平面図を示す。図３に示される半導体デバイス３００は、図２Ａ～図２Ｃに示される半導体デバイス２００と類似している。しかし、異なるのは、第１のトレンチ１０８を、電流感知領域１０４の、反対の第１及び第２の側面Ｓ１、Ｓ２に沿って分断することによって、さらなる隔離レベルがもたらされていることである。第１のトレンチ１０８は第１及び第２の分断領域において分断されており、第２のトレンチ１１０は第３及び第４の分断領域において分断されており、第１及び第２の分断領域は、トレンチ１０８、１１０の長さ方向に沿って第３及び第４の分断領域から横方向にオフセットしている。第１のトレンチ１０８は、標的領域内における半導体基板１０６内への第１のトレンチ１０８のエッチングを防止することによって、リソグラフィを用いて分断され得る。
図３に示される実施形態によれば、半導体基板１０６の上方の金属配線層１２６はまた、第１のトレンチ１０８が分断されている第１の領域の上に配設された第１のゲートランナ３０２を含む。図３には、ゲートランナ３０２の外形のみが示され、半導体基板１０６内に形成されたパワーデバイス領域１０２及び電流感知領域１０４の、遮るもののない図を提供している。
第１のトレンチ１０８は第１のゲートランナ３０２の下で分断されている。ゲート電位が第１のゲートランナ３０２によってこの領域内の第１のトレンチ１０８の両方のセグメントに提供されるが、第１のトレンチ１０８は、さもなければ、この領域内の半導体基板１０６内で分断されている。第１の領域内で分断された第１のトレンチ１０８内のゲート電極「Ｇ」は、金属配線層１２６を半導体基板１０６から分離する層間絶縁膜１２８内の対応する開口部を通して、分断の両端部３０４、３０６において第１のゲートランナ３０２に電気接続されている。一実施形態では、第１のゲートランナ３０２は金属配線層１２６の第１のコンタクトパッド１３０と第２のコンタクトパッド１３２との間に介在させられている。半導体基板１０６内に形成されたパワーデバイス領域１０２及び電流感知領域１０４の、遮るもののない図を提供するために、図３には、第１のコンタクトパッド１３０及び第２のコンタクトパッド１３２の外形のみが示されている。
金属配線層１２６は、第１のゲートランナ３０２と分離した少なくとも１つの追加のゲートランナをさらに含み得る。パワーデバイス領域１０２内のゲート電極「Ｇ」のための冗長な電気接続性をもたらすために、パワーデバイス領域１０２内のゲート電極「Ｇ」は第１のゲートランナ３０２及び少なくとも１つの追加のゲートランナの両方に電気接続されている。図３は部分平面図であり、それゆえ、少なくとも１つの追加のゲートランナは視野外にあるが、パワーデバイス領域１０２内のゲート電極「Ｇ」のための別のゲート接続点を提供するために半導体基板１０６の別の部分の上に位置付けられていてもよい。
半導体デバイス３００は、第２のトレンチ１１０が電流感知領域１０４の第１の側面Ｓ１に沿って分断されている領域内の第１のトレンチ１０８を接続する第１の交差トレンチ３０８と、第２のトレンチ１１０が電流感知領域１０４の第２の（反対の）側面Ｓ２に沿って分断されている領域内の第１のトレンチ１０８を接続する第２の交差トレンチ３１０とを含み得る。第１の交差トレンチ３０８、第２の交差トレンチ３１０、電流感知領域１０４の第３の側面Ｓ３の最も近くに配設された第１のトレンチ１０８’、及び第３の側面Ｓ３と反対の電流感知領域１０４の第４の側面Ｓ４の最も近くに配設された第１のトレンチ１０８’’は電流感知領域１０４を横方向に包囲しており、これにより、電流感知領域１０４内の本体領域１１６は、電流感知領域１０４を横方向に包囲するトレンチ３０８、３１０、１０８’、１０８’’によって、パワーデバイス領域１０２内の本体領域１１６から切り離されている。
一実施形態によれば、第３の交差トレンチ３１２が第２の交差トレンチ３１０と平行に延びており、それと隣接している。第３の相互接続トレンチ３１２は、第２のトレンチ１１０が電流感知領域１０４の第２の側面Ｓ２に沿って分断されている領域内における第１のトレンチ１０８内のゲート電極「Ｇ」を分断の第１の端部３１４において接続している。第２の相互接続トレンチ３１０は、第２のトレンチ１１０が電流感知領域１０４の第２の側面Ｓ２に沿って分断されている領域内における、第１のトレンチ１０８内のゲート電極「Ｇ」を、第１の端部３１４と反対の分断の第２の端部３１６において接続している。
第１のトレンチ１０８を、電流感知領域１０４の第２の側面Ｓ２に沿って、及びゲート電極「Ｇ」と交差することによって、パワーデバイス領域１０２と電流感知領域１０４との間で分離することは、第１のトレンチ１０８内のゲート電極「Ｇ」が、例えば、第１のゲートランナ３０２を介して電流感知領域１０４の第１の側面Ｓ１及び電流感知領域１０４の第２の側面Ｓ２に沿って、複数の場所で接触させられるという点で、ゲート接触の冗長性をもたらす。
図４は、パワーデバイス領域１０２と電流感知領域１０４との間の境界領域内における第１のトレンチ１０８及び第２のトレンチの別の実施形態の簡略平面図を示し、トレンチ電極及びドープデバイス領域は、説明を容易にするために省かれている。本実施形態によれば、第２のトレンチ１１０は、トレンチ１０８、１１０の長さ方向の延長（図４におけるｙ方向）と垂直な方向（図４におけるｘ方向）に千鳥状の様態で分断されている。第１のトレンチは、トレンチ１０８、１１０の幅方向の延長（図４におけるｘ方向）に沿って、はしご様の様態で第２のトレンチ１１０の千鳥状の分断の間で接続されている。
図５は、パワーデバイス領域１０２と電流感知領域１０４との間の境界領域内における第１のトレンチ１０８及び第２のトレンチの別の実施形態の簡略平面図を示し、トレンチ電極及びドープデバイス領域は、説明を容易にするために省かれている。本実施形態によれば、電流感知領域１０４内の第１及び第２のトレンチ１０８、１１０は、パワーデバイス領域１０２内の第１及び第２のトレンチ１０８、１１０に対してトレンチ１０８、１１０の長さ方向（図５におけるｙ方向）に１つのトレンチ位置分、オフセットしている、又は移動させられている。
本開示は、このように限定されるわけではないが、以下の番号付けされた実施例は、本開示の１つ以上の態様を示す。
実施例１． 半導体基板内に形成されており、長さ方向に互いに平行に延びる複数の第１のトレンチ及び複数の第２のトレンチを含むパワーデバイス領域であって、半導体メサがトレンチのうちの隣接するものの間にあり、各第１のトレンチが第１の電位にあるゲート電極を含み、各第２のトレンチが第２の電位にあるフィールドプレートを含む、パワーデバイス領域と、半導体基板内に形成された電流感知領域と、を含み、第１のトレンチの部分集合、第２のトレンチの部分集合、及び半導体メサの部分集合が電流感知領域及びパワーデバイス領域の両方に共通しており、第２のトレンチが、電流感知領域の対向する第１及び第２の側面に沿って分断されており、これにより、フィールドプレートがパワーデバイス領域と電流感知領域との間で分断されている、半導体デバイス。
実施例２． 半導体基板の上方の金属配線層をさらに含み、金属配線層が、パワーデバイス領域内の半導体メサ及びフィールドプレートの両方に電気接続された第１のコンタクトパッド、並びに第１のコンタクトパッドと分離しており、電流感知領域内の半導体メサ及びフィールドプレートの両方に電気接続された第２のコンタクトパッドを含む、実施例１の半導体デバイス。
実施例３． 半導体メサが、第１の導電型のドーパントによって形成されたソース又はエミッタ領域、及び第１の導電型と反対の第２の導電型のドーパントによって形成された本体領域を含み、第２の導電型のドーパントが半導体メサから省かれているか、又は電流感知領域を横方向に包囲する周辺領域内の第１の導電型のドーパントによってオフセットされている、実施例１又は２の半導体デバイス。
実施例４． 第２のトレンチが電流感知領域の第１の側面に沿って分断されている領域内で第１のトレンチを接続する第１の交差トレンチと、第２のトレンチが電流感知領域の第２の側面に沿って分断されている領域内で第１のトレンチを接続する第２の交差トレンチと、をさらに含み、半導体メサが、第１の導電型のソース又はエミッタ領域、及び第１の導電型と反対の第２の導電型の本体領域を含み、第１の交差トレンチ、第２の交差トレンチ、電流感知領域の第３の側面の最も近くに配設された第１のトレンチ、及び第３の側面の反対側にある電流感知領域の第４の側面の最も近くに配設された第１のトレンチが電流感知領域を横方向に包囲しており、これにより、電流感知領域内の本体領域が、電流感知領域を横方向に包囲するトレンチによってパワーデバイス領域内で本体領域から切り離されている、実施例１～３のうちのいずれかの半導体デバイス。
実施例５． 第１のトレンチが電流感知領域の第１及び第２の側面に沿って分断されている、実施例１～４のいずれかの半導体デバイス。
実施例６． 第１のトレンチが第１及び第２の分断領域において分断されており、第２のトレンチが第３及び第４の分断領域において分断されており、第１及び第２の分断領域がトレンチの長さ方向に沿って第３及び第４の分断領域から横方向にオフセットしている、実施例５の半導体デバイス。
実施例７． 半導体基板の上方の金属配線層をさらに含み、金属配線層が、パワーデバイス領域内で半導体メサ及びフィールドプレートの両方に電気接続された第１のコンタクトパッド、第１のコンタクトパッドと分離しており、電流感知領域内で半導体メサ及びフィールドプレートの両方に電気接続された第２のコンタクトパッド、並びに第１のトレンチが分断されている第１の領域の上に配設された第１のゲートランナ、を含み、第１の領域内で分断された第１のトレンチ内のゲート電極が分断の両端部において第１のゲートランナに電気接続されている、実施例５又は６の半導体デバイス。
実施例８． 第１のゲートランナが第１のコンタクトパッドと第２のコンタクトパッドとの間に介在させられている、実施例７の半導体デバイス。
実施例９． 金属配線層が、第１のゲートランナと分離した少なくとも１つの追加のゲートランナをさらに含み、第１のトレンチ内のゲート電極が少なくとも１つの追加のゲートランナに電気接続されている、実施例７又は８の半導体デバイス。
実施例１０． 第２のトレンチが電流感知領域の第１の側面に沿って分断されている領域内で第１のトレンチを接続する第１の交差トレンチと、第２のトレンチが電流感知領域の第２の側面に沿って分断されている領域内で第１のトレンチを接続する第２の交差トレンチと、をさらに含み、半導体メサが、第１の導電型のソース又はエミッタ領域、及び第１の導電型と反対の第２の導電型の本体領域を含み、第１の交差トレンチ、第２の交差トレンチ、電流感知領域の第３の側面の最も近くに配設された第１のトレンチ、及び第３の側面の反対側にある電流感知領域の第４の側面の最も近くに配設された第１のトレンチが電流感知領域を横方向に包囲しており、これにより、電流感知領域内の本体領域が、電流感知領域を横方向に包囲するトレンチによってパワーデバイス領域内で本体領域から切り離されている、実施例５～９のうちのいずれかの半導体デバイス。
実施例１１． 第２の交差トレンチと平行に延びており、それと隣接している第３の交差トレンチをさらに含み、第３の相互接続トレンチが、第２のトレンチが電流感知領域の第２の側面に沿って分断されている領域内における第１のトレンチ内のゲート電極を分断の第１の端部において接続しており、第２の相互接続トレンチが、第２のトレンチが電流感知領域の第２の側面に沿って分断されている領域内における第１のトレンチ内のゲート電極を第１の端部の反対の分断の第２の端部において接続している、実施例１０の半導体デバイス。
実施例１２． 半導体デバイスを製作する方法であって、該方法が、パワーデバイス領域を半導体基板内に形成することであって、パワーデバイス領域が、長さ方向に互いに平行に延びる複数の第１のトレンチ及び複数の第２のトレンチを含むパワーデバイス領域であって、半導体メサがトレンチのうちの隣接するものの間にあり、各第１のトレンチが第１の電位にあるゲート電極を含み、各第２のトレンチが第２の電位にあフィールドプレートを含む、パワーデバイス領域を形成することと、電流感知領域を半導体基板内に形成することであって、第１のトレンチの部分集合、第２のトレンチの部分集合、及び半導体メサの部分集合が電流感知領域及びパワーデバイス領域の両方に共通している、電流感知領域を形成することと、を含み、パワーデバイスを形成することが、第２のトレンチを、電流感知領域の、対向する第１及び第２の側面に沿って分断されているように形成し、これにより、フィールドプレートがパワーデバイス領域と電流感知領域との間で分断されているようにすることを含む、方法。
実施例１３． 半導体基板の上方の金属配線層を形成することをさらに含み、金属配線層が、パワーデバイス領域内で半導体メサ及びフィールドプレートの両方に電気接続された第１のコンタクトパッド、並びに第１のコンタクトパッドと分離しており、電流感知領域内で半導体メサ及びフィールドプレートの両方に電気接続された第２のコンタクトパッドを含む、実施例１２の方法。
実施例１４． 第１の導電型のドーパントを半導体メサ内に注入し、ソース又はエミッタ領域を形成することと、第１の導電型と反対の第２の導電型のドーパントを半導体メサ内に注入し、本体領域を形成することと、第２の導電型のドーパントを半導体メサから省くか、又は第２の導電型のドーパントを、電流感知領域を横方向に包囲する周辺領域内で第１の導電型のドーパントによってオフセットすることと、をさらに含む、実施例１２又は１３の方法。
実施例１５． 第２のトレンチが電流感知領域の第１の側面に沿って分断されている領域内で第１のトレンチを接続する第１の交差トレンチを形成することと、第２のトレンチが電流感知領域の第２の側面に沿って分断されている領域内で第１のトレンチを接続する第２の交差トレンチを形成することと、をさらに含み、第１の交差トレンチ、第２の交差トレンチ、電流感知領域の第３の側面の最も近くに配設された第１のトレンチ、及び第３の側面の反対側にある電流感知領域の第４の側面の最も近くに配設された第１のトレンチが電流感知領域を横方向に包囲しており、これにより、電流感知領域内の本体領域が、電流感知領域を横方向に包囲するトレンチによってパワーデバイス領域内で本体領域から切り離されている、実施例１２～１４のいずれかの方法。
実施例１６． 第１のトレンチを、電流感知領域の第１及び第２の側面に沿って分断されるように形成することをさらに含む、実施例１２～１５のいずれかの方法。
実施例１７． 半導体基板の上方の金属配線層を形成することであって、金属配線層が、パワーデバイス領域内で半導体メサ及びフィールドプレートの両方に電気接続された第１のコンタクトパッド、第１のコンタクトパッドと分離しており、電流感知領域内で半導体メサ及びフィールドプレートの両方に電気接続された第２のコンタクトパッド、並びに第１のトレンチが分断されている第１の領域の上に配設された第１のゲートランナを含む、金属配線層を形成することと、第１の領域内で分断されている第１のトレンチ内のゲート電極を分断の両端部において第１のゲートランナに電気接続することと、をさらに含む、実施例１６の方法。
実施例１８． 第１のゲートランナが第１のコンタクトパッドと第２のコンタクトパッドとの間に介在させられている、実施例１７の方法。
実施例１９． 金属配線層が、第１のゲートランナと分離した少なくとも１つの追加のゲートランナをさらに含み、本方法が、第１のトレンチ内のゲート電極を少なくとも１つの追加のゲートランナに電気接続することをさらに含む、実施例１７又は１８の方法。
実施例２０． 第２のトレンチが電流感知領域の第１の側面に沿って分断されている領域内で第１のトレンチを接続する第１の交差トレンチを形成することと、第２のトレンチが電流感知領域の第２の側面に沿って分断されている領域内で第１のトレンチを接続する第２の交差トレンチを形成することと、をさらに含み、第１の交差トレンチ、第２の交差トレンチ、電流感知領域の第３の側面の最も近くに配設された第１のトレンチ、及び第３の側面の反対側にある電流感知領域の第４の側面の最も近くに配設された第１のトレンチが電流感知領域を横方向に包囲しており、これにより、電流感知領域内の本体領域が、電流感知領域を横方向に包囲するトレンチによってパワーデバイス領域内で本体領域から切り離されている、実施例１６～１９のいずれかの方法。
実施例２１． 第２の交差トレンチと平行に延びており、それと隣接している第３の交差トレンチを形成することと、第３の相互接続トレンチを介して、第２のトレンチが電流感知領域の第２の側面に沿って分断されている領域内における第１のトレンチ内のゲート電極を分断の第１の端部において接続することと、第２の相互接続トレンチを介して、第２のトレンチが電流感知領域の第２の側面に沿って分断されている領域内における第１のトレンチ内のゲート電極を第１の端部の反対の分断の第２の端部において接続することと、をさらに含む、実施例２０の方法。
「第１（ｆｉｒｓｔ）」、「第２（ｓｅｃｏｎｄ）」、及び同様のものなどの用語は、様々な要素、領域、区域などを記述するために用いられ、同じく、限定を意図されてはいない。本記載全体を通じて同様の用語は同様の要素を指す。
本明細書で使用するとき、用語「～を有する（ｈａｖｉｎｇ）」、「～を包含する（ｃｏｎｔａｉｎｉｎｇ）」、「～を含む（ｉｎｃｌｕｄｉｎｇ）」、「～を含む（ｃｏｍｐｒｉｓｉｎｇ）」及び同様のものは、述べられている要素又は特徴の存在を指示するが、追加の要素又は特徴を除外しないオープンエンドな用語である。冠詞「ａ」、「ａｎ」及び「ｔｈｅ」は、文脈が別途明確に指示しない限り、複数形も単数形も含むことが意図される。
本明細書においては、特定の実施形態が図示され及び説明されているが、種々の代替及び／又は同等の実装形態が、本発明の範囲から逸脱することなく、図示され及び説明されている特定の実施形態と置き換えられ得ることが、当業者によって理解されるであろう。本出願は、本明細書において説明されている特定の実施形態の任意の適応例又は変形例を包括することを意図されている。したがって、本発明は請求項及びそれらの均等物によってのみ限定されることが意図されている。
１００、２００、３００ 半導体デバイス
１０２ パワーデバイス領域
１０４ 電流感知領域
１０６ 半導体基板
１０７ ゲート絶縁膜
１０８、１０８’、１０８’’ 第１のトレンチ
１０９ フィールド絶縁膜
１１０ 第２のトレンチ
１１２ 半導体メサ
１１４ エミッタ／ソース領域
１１６ 本体領域
１１８ ドリフトゾーン
１２０ コレクタ領域
１２２ フィールドストップ領域
１２４ 第１の金属配線層
１２６ 第２の金属配線層
１２８ 層間絶縁膜
１３０ 第１のコンタクトパッド
１３２ 第２のコンタクトパッド
１３４ 周辺領域
２０２、３０８ 第１の交差トレンチ
２０４、３１０ 第２の交差トレンチ
３０２ 第１のゲートランナ
３０４、３０６ 端部
３１２ 第３の交差トレンチ
３１４ 第１の端部
３１６ 第２の端部
Ｓ１ 第１の側面
Ｓ２ 第２の側面
Ｓ３ 第３の側面
Ｓ４ 第４の側面

Claims (21)

  1. 半導体基板内に形成されており、長さ方向に互いに平行に延びる複数の第１のトレンチ及び複数の第２のトレンチを含むパワーデバイス領域であって、半導体メサが前記トレンチのうちの隣接するものの間にあり、各第１のトレンチが第１の電位にあるゲート電極を含み、各第２のトレンチが第２の電位にあるフィールドプレートを含む、パワーデバイス領域と、
    前記半導体基板内に形成された電流感知領域と、
    を含み、
    前記第１のトレンチの部分集合、前記第２のトレンチの部分集合、及び前記半導体メサの部分集合が前記電流感知領域及び前記パワーデバイス領域の両方に共通しており、
    前記第２のトレンチが、前記電流感知領域の対向する第１及び第２の側面に沿って分断されており、これにより、前記フィールドプレートが前記パワーデバイス領域と前記電流感知領域との間で分断されている、半導体デバイス。
  2. 前記半導体基板の上方の金属配線層をさらに含み、前記金属配線層が、前記パワーデバイス領域内の前記半導体メサ及び前記フィールドプレートの両方に電気接続された第１のコンタクトパッド、並びに前記第１のコンタクトパッドと分離しており、前記電流感知領域内の前記半導体メサ及び前記フィールドプレートの両方に電気接続された第２のコンタクトパッドを含む、請求項１に記載の半導体デバイス。
  3. 前記半導体メサが、第１の導電型のドーパントによって形成されたソース又はエミッタ領域、及び前記第１の導電型と反対の第２の導電型のドーパントによって形成された本体領域を含み、前記第２の導電型の前記ドーパントが前記半導体メサから省かれているか、又は前記電流感知領域を横方向に包囲する周辺領域内の前記第１の導電型の前記ドーパントによってオフセットされている、請求項１に記載の半導体デバイス。
  4. 前記第２のトレンチが前記電流感知領域の前記第１の側面に沿って分断されている領域内で前記第１のトレンチを接続する第１の交差トレンチと、
    前記第２のトレンチが前記電流感知領域の前記第２の側面に沿って分断されている領域内で前記第１のトレンチを接続する第２の交差トレンチと、
    をさらに含み、
    前記半導体メサが、第１の導電型のソース又はエミッタ領域、及び前記第１の導電型と反対の第２の導電型の本体領域を含み、
    前記第１の交差トレンチ、前記第２の交差トレンチ、前記電流感知領域の第３の側面の最も近くに配設された前記第１のトレンチ、及び前記第３の側面の反対側にある前記電流感知領域の第４の側面の最も近くに配設された前記第１のトレンチが前記電流感知領域を横方向に包囲しており、これにより、前記電流感知領域内の前記本体領域が、前記電流感知領域を横方向に包囲する前記トレンチによって前記パワーデバイス領域内で前記本体領域から切り離されている、請求項１に記載の半導体デバイス。
  5. 前記第１のトレンチが前記電流感知領域の前記第１及び第２の側面に沿って分断されている、請求項１に記載の半導体デバイス。
  6. 前記第１のトレンチが第１及び第２の分断領域において分断されており、前記第２のトレンチが第３及び第４の分断領域において分断されており、前記第１及び第２の分断領域が前記トレンチの長さ方向に沿って前記第３及び第４の分断領域から横方向にオフセットしている、請求項５に記載の半導体デバイス。
  7. 前記半導体基板の上方の金属配線層をさらに含み、
    前記金属配線層が、
    前記パワーデバイス領域内で前記半導体メサ及び前記フィールドプレートの両方に電気接続された第１のコンタクトパッド、
    前記第１のコンタクトパッドと分離しており、前記電流感知領域内で前記半導体メサ及び前記フィールドプレートの両方に電気接続された第２のコンタクトパッド、並びに
    前記第１のトレンチが分断されている第１の領域の上に配設された第１のゲートランナ、
    を含み、
    前記第１の領域内で分断された前記第１のトレンチ内の前記ゲート電極が前記分断の両端部において前記第１のゲートランナに電気接続されている、請求項５に記載の半導体デバイス。
  8. 前記第１のゲートランナが前記第１のコンタクトパッドと前記第２のコンタクトパッドとの間に介在させられている、請求項７に記載の半導体デバイス。
  9. 前記金属配線層が、
    前記第１のゲートランナと分離した少なくとも１つの追加のゲートランナをさらに含み、
    前記第１のトレンチ内の前記ゲート電極が前記少なくとも１つの追加のゲートランナに電気接続されている、請求項７に記載の半導体デバイス。
  10. 前記第２のトレンチが前記電流感知領域の前記第１の側面に沿って分断されている領域内で前記第１のトレンチを接続する第１の交差トレンチと、
    前記第２のトレンチが前記電流感知領域の前記第２の側面に沿って分断されている領域内で前記第１のトレンチを接続する第２の交差トレンチと、
    をさらに含み、
    前記半導体メサが、第１の導電型のソース又はエミッタ領域、及び前記第１の導電型と反対の第２の導電型の本体領域を含み、
    前記第１の交差トレンチ、前記第２の交差トレンチ、前記電流感知領域の第３の側面の最も近くに配設された前記第１のトレンチ、及び前記第３の側面の反対側にある前記電流感知領域の第４の側面の最も近くに配設された前記第１のトレンチが前記電流感知領域を横方向に包囲しており、これにより、前記電流感知領域内の前記本体領域が、前記電流感知領域を横方向に包囲する前記トレンチによって前記パワーデバイス領域内で前記本体領域から切り離されている、請求項５に記載の半導体デバイス。
  11. 前記第２の交差トレンチと平行に延びており、それと隣接している第３の交差トレンチをさらに含み、
    前記第３の相互接続トレンチが、前記第２のトレンチが前記電流感知領域の前記第２の側面に沿って分断されている前記領域内における前記第１のトレンチ内の前記ゲート電極を前記分断の第１の端部において接続しており、
    前記第２の相互接続トレンチが、前記第２のトレンチが前記電流感知領域の前記第２の側面に沿って分断されている前記領域内における前記第１のトレンチ内の前記ゲート電極を前記第１の端部の反対の前記分断の第２の端部において接続している、請求項１０に記載の半導体デバイス。
  12. 半導体デバイスを製作する方法であって、前記方法が、
    パワーデバイス領域を半導体基板内に形成することであって、前記パワーデバイス領域が、長さ方向に互いに平行に延びる複数の第１のトレンチ及び複数の第２のトレンチを含むパワーデバイス領域であって、半導体メサが前記トレンチのうちの隣接するものの間にあり、各第１のトレンチが第１の電位にあるゲート電極を含み、各第２のトレンチが第２の電位にあるフィールドプレートを含む、パワーデバイス領域を形成することと、
    電流感知領域を前記半導体基板内に形成することであって、前記第１のトレンチの部分集合、前記第２のトレンチの部分集合、及び前記半導体メサの部分集合が前記電流感知領域及び前記パワーデバイス領域の両方に共通している、電流感知領域を形成することと、
    を含み、
    前記パワーデバイスを形成することが、前記第２のトレンチを、前記電流感知領域の、対向する第１及び第２の側面に沿って分断されているように形成し、これにより、前記フィールドプレートが前記パワーデバイス領域と前記電流感知領域との間で分断されているようにすることを含む、方法。
  13. 前記半導体基板の上方の金属配線層を形成することをさらに含み、前記金属配線層が、前記パワーデバイス領域内で前記半導体メサ及び前記フィールドプレートの両方に電気接続された第１のコンタクトパッド、並びに前記第１のコンタクトパッドと分離しており、前記電流感知領域内で前記半導体メサ及び前記フィールドプレートの両方に電気接続された第２のコンタクトパッドを含む、請求項１２に記載の方法。
  14. 第１の導電型のドーパントを前記半導体メサ内に注入し、ソース又はエミッタ領域を形成することと、
    前記第１の導電型と反対の第２の導電型のドーパントを前記半導体メサ内に注入し、本体領域を形成することと、
    前記第２の導電型の前記ドーパントを前記半導体メサから省くか、又は前記第２の導電型の前記ドーパントを、前記電流感知領域を横方向に包囲する周辺領域内で前記第１の導電型の前記ドーパントによってオフセットすることと、
    をさらに含む、請求項１２に記載の方法。
  15. 前記第２のトレンチが前記電流感知領域の前記第１の側面に沿って分断されている領域内で前記第１のトレンチを接続する第１の交差トレンチを形成することと、
    前記第２のトレンチが前記電流感知領域の前記第２の側面に沿って分断されている領域内で前記第１のトレンチを接続する第２の交差トレンチを形成することと、
    をさらに含み、
    前記第１の交差トレンチ、前記第２の交差トレンチ、前記電流感知領域の第３の側面の最も近くに配設された前記第１のトレンチ、及び前記第３の側面の反対側にある前記電流感知領域の第４の側面の最も近くに配設された前記第１のトレンチが前記電流感知領域を横方向に包囲しており、これにより、前記電流感知領域内の本体領域が、前記電流感知領域を横方向に包囲する前記トレンチによって前記パワーデバイス領域内で本体領域から切り離されている、請求項１２に記載の方法。
  16. 前記第１のトレンチを、前記電流感知領域の前記第１及び第２の側面に沿って分断されるように形成することをさらに含む、請求項１２に記載の方法。
  17. 前記半導体基板の上方の金属配線層を形成することであって、前記金属配線層が、前記パワーデバイス領域内で前記半導体メサ及び前記フィールドプレートの両方に電気接続された第１のコンタクトパッド、前記第１のコンタクトパッドと分離しており、前記電流感知領域内で前記半導体メサ及び前記フィールドプレートの両方に電気接続された第２のコンタクトパッド、並びに前記第１のトレンチが分断されている第１の領域の上に配設された第１のゲートランナを含む、金属配線層を形成することと、
    前記第１の領域内で分断された前記第１のトレンチ内の前記ゲート電極を前記分断の両端部において前記第１のゲートランナに電気接続することと、
    をさらに含む、請求項１６に記載の方法。
  18. 前記第１のゲートランナが前記第１のコンタクトパッドと前記第２のコンタクトパッドとの間に介在させられている、請求項１７に記載の方法。
  19. 前記金属配線層が、前記第１のゲートランナと分離した少なくとも１つの追加のゲートランナをさらに含み、前記方法が、
    前記第１のトレンチ内の前記ゲート電極を前記少なくとも１つの追加のゲートランナに電気接続することをさらに含む、請求項１７に記載の方法。
  20. 前記第２のトレンチが前記電流感知領域の前記第１の側面に沿って分断されている領域内で前記第１のトレンチを接続する第１の交差トレンチを形成することと、
    前記第２のトレンチが前記電流感知領域の前記第２の側面に沿って分断されている領域内で前記第１のトレンチを接続する第２の交差トレンチを形成することと、
    をさらに含み、
    前記第１の交差トレンチ、前記第２の交差トレンチ、前記電流感知領域の第３の側面の最も近くに配設された前記第１のトレンチ、及び前記第３の側面の反対側にある前記電流感知領域の第４の側面の最も近くに配設された前記第１のトレンチが前記電流感知領域を横方向に包囲しており、これにより、前記電流感知領域内の本体領域が、前記電流感知領域を横方向に包囲する前記トレンチによって前記パワーデバイス領域内で本体領域から切り離されている、請求項１６に記載の方法。
  21. 前記第２の交差トレンチと平行に延びており、それと隣接している第３の交差トレンチを形成することと、
    前記第３の相互接続トレンチを介して、前記第２のトレンチが前記電流感知領域の前記第２の側面に沿って分断されている前記領域内における前記第１のトレンチ内の前記ゲート電極を前記分断の第１の端部において接続することと、
    前記第２の相互接続トレンチを介して、前記第２のトレンチが前記電流感知領域の前記第２の側面に沿って分断されている前記領域内における前記第１のトレンチ内の前記ゲート電極を前記第１の端部の反対の前記分断の第２の端部において接続することと、
    をさらに含む、請求項２０に記載の方法。
JP2021186259A 2020-11-25 2021-11-16 集積電流センサを有する半導体デバイス Pending JP2022084543A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/104,483 US11495680B2 (en) 2020-11-25 2020-11-25 Semiconductor device with integrated current sensor
US17/104,483 2020-11-25

Publications (1)

Publication Number Publication Date
JP2022084543A true JP2022084543A (ja) 2022-06-07

Family

ID=81452773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021186259A Pending JP2022084543A (ja) 2020-11-25 2021-11-16 集積電流センサを有する半導体デバイス

Country Status (4)

Country Link
US (1) US11495680B2 (ja)
JP (1) JP2022084543A (ja)
CN (1) CN114551587A (ja)
DE (1) DE102021129724A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022018931A (ja) * 2020-07-16 2022-01-27 富士電機株式会社 半導体装置
US11869948B2 (en) * 2021-02-17 2024-01-09 Wolfspeed, Inc. Power semiconductor device with reduced strain

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7939882B2 (en) * 2008-04-07 2011-05-10 Alpha And Omega Semiconductor Incorporated Integration of sense FET into discrete power MOSFET
DE102014113254B4 (de) * 2014-09-15 2017-07-13 Infineon Technologies Austria Ag Halbleitervorrichtung mit Stromsensor
US11227947B2 (en) * 2017-11-30 2022-01-18 Sumitomo Electric Industries, Ltd. Insulated-gate transistor

Also Published As

Publication number Publication date
DE102021129724A1 (de) 2022-05-25
US20220165879A1 (en) 2022-05-26
US11495680B2 (en) 2022-11-08
CN114551587A (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
US6359308B1 (en) Cellular trench-gate field-effect transistors
US11217577B2 (en) Controlled resistance integrated snubber for power switching device
KR101128716B1 (ko) 반도체 장치
US7598566B2 (en) Trench gate field effect devices
US8994102B2 (en) Semiconductor device
US10217830B2 (en) Semiconductor device having trenches with enlarged width regions
US9698228B2 (en) Transistor device with field-electrode
JP2022121581A (ja) 半導体装置
US20130187196A1 (en) Integrated Circuit Including Field Effect Transistor Structures with Gate and Field Electrodes and Methods for Manufacturing and Operating an Integrated Circuit
CN111712926B (zh) 碳化硅半导体装置
JP2022084543A (ja) 集積電流センサを有する半導体デバイス
JP2019503591A (ja) パワー半導体デバイス
KR20180130463A (ko) dV/dt 제어성 및 크로스-트렌치 배치물을 갖는 전력 반도체 디바이스
CN113517272A (zh) 用于具有集成二极管的igbt器件的隔离结构
US6765262B2 (en) Vertical high-voltage semiconductor component
KR101201382B1 (ko) 감소된 셀 피치를 가지는 전력 반도체 소자
KR20160029630A (ko) 반도체 장치
JP2004342718A (ja) 半導体装置及びコンバータ
WO2023071308A1 (zh) 一种半导体器件及集成电路
US10366985B2 (en) Semiconductor device having a sense IGBT for current detection of a main IGBT
JP3522983B2 (ja) 横型ｉｇｂｔ
KR20120004954A (ko) 반도체 장치
CN113675265A (zh) 竖向功率半导体器件和制造方法
US20170263756A1 (en) Semiconductor Devices and a Method for Forming a Semiconductor Device
KR101602411B1 (ko) 게이트 패드 영역에 액티브셀 배치 구조를 가지는 전력 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230810