JP2022078057A - 負イオン生成装置 - Google Patents

負イオン生成装置 Download PDF

Info

Publication number
JP2022078057A
JP2022078057A JP2022018072A JP2022018072A JP2022078057A JP 2022078057 A JP2022078057 A JP 2022078057A JP 2022018072 A JP2022018072 A JP 2022018072A JP 2022018072 A JP2022018072 A JP 2022018072A JP 2022078057 A JP2022078057 A JP 2022078057A
Authority
JP
Japan
Prior art keywords
film
film forming
semiconductor
semiconductor film
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022018072A
Other languages
English (en)
Inventor
尚久 北見
Naohisa Kitami
淳一 野本
Junichi Nomoto
俊之 酒見
Toshiyuki Sakami
哲也 山本
Tetsuya Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Heavy Industries Ltd
Original Assignee
Sumitomo Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Heavy Industries Ltd filed Critical Sumitomo Heavy Industries Ltd
Priority to JP2022018072A priority Critical patent/JP2022078057A/ja
Publication of JP2022078057A publication Critical patent/JP2022078057A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electron Sources, Ion Sources (AREA)
  • Plasma Technology (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】コストを抑制しつつ良質な半導体膜を得ることができる成膜システム、及び成膜方法提供する。【解決手段】成膜システム100では、第2の成膜装置2で第2の半導体膜5を形成する前に、第1の成膜装置1がイオンプレーティング法により非単結晶基板3上に第1の半導体膜4を形成する。このように、イオンプレーティング法によって第1の半導体材料を含む第1の半導体膜4を成膜することにより、当該第1の半導体膜4を単結晶に近い高配向な層とすることができる。このような第1の半導体膜4の上に第2の半導体膜5を成膜すれば、高配向な第1の半導体膜4に沿った第2の半導体膜5を得ることができる。従って、第2の成膜装置2は、第1の半導体膜4上に第2の半導体膜5を成膜することにより、非単結晶基板3上に直接成膜を行う比較例に比して、高配向な第2の半導体膜5を得ることができる。【選択図】図1

Description

特許法第30条第2項適用申請有り 発行日 平成28年6月30日 刊行物 High-Hall-Mobility Al-Doped ZnO Films Having Textured Polycrystelline Structure with a Well-Defined(0001) Orientation,Nanoscale Research Letters 〔刊行物等〕 発行日 平成28年8月19日 刊行物 Correlation between carrier transport and orientation evolution of polycrystalline transparent conductive Al-doped ZnO films
本発明は、成膜システム、及び成膜方法に関する。
従来の成膜方法として、特許文献1に示されるものが知られている。特許文献1では、半導体基板上に半導体膜を成膜することによってLED素子を製造することが記載されている。
特開2008-147608号公報
上述のように、半導体基板上に半導体膜を成膜することで高い配向性や空格子欠陥濃度が低い等の良質な半導体膜を成膜することができる。しかしながら、上述のような半導体基板は、良質な半導体膜を得られる一方、単結晶半導体基板自体が高価であるという問題がある。更に、基板表面の研磨傷及び研磨の際に付着する炭化物等をエッチングして削除する必要があり、プロセスコストが上がる問題もある。
そこで本発明は、コストを抑制しつつ良質な半導体膜を得ることができる成膜システム、及び成膜方法を提供することを目的とする。
上記課題を解決するため、本発明に係る成膜システムは、非単結晶基板上に成膜を行う成膜システムであって、イオンプレーティング法により成膜を行う第1の成膜装置と、第1の成膜装置よりも下流側で成膜を行う第2の成膜装置と、を備え、第1の成膜装置は、非単結晶基板上に第1の半導体材料を含む第1の半導体膜を成膜し、第2の成膜装置は、非単結晶基板上の第1の半導体膜上に、第2の半導体材料を含む第2の半導体膜を成膜する。
本発明に係る成膜システムでは、第2の成膜装置で第2の半導体膜を形成する前に、第1の成膜装置がイオンプレーティング法により非単結晶基板上に第1の半導体膜を形成する。このように、イオンプレーティング法によって成膜を行うことで、単結晶に近い配向秩序(各結晶子が互いに同一配向秩序)を有する高配向な多結晶膜(単軸結晶テクスチャあるいは1軸結晶テクスチャ膜と呼ばれる)の第1の半導体膜を成膜することができる。このような第1の半導体膜の上に第2の半導体膜を成膜すれば、高配向な第1の半導体膜に沿った第2の半導体膜を得ることができる。従って、第2の成膜装置は、第1の半導体膜上に第2の半導体膜を成膜することにより、非単結晶基板上に直接成膜を行う場合に比して、高配向な第2の半導体膜を得ることができる。このように、単結晶半導体基板に比して安価である非単結晶基板を用いても、第1の成膜装置で第1の半導体膜を成膜することで、第2の半導体膜の膜質を向上できる。つまり、単結晶半導体基板をエッチングして研磨傷や炭化物を除去した後に半導体膜を成膜する従来の手法により得られる半導体膜の高配向性と同等の高配向の半導体膜を得ることができる。以上より、コストを抑制しつつ良質な半導体膜を得ることができる。
第1の成膜装置は、第2の半導体膜よりも第1の半導体膜を薄く成膜してよい。このように、薄い第1の半導体膜であっても、十分に第2の半導体膜の膜質を向上できる。
成膜システムにおいて、第1の半導体膜は、多結晶配向膜であり、第2の半導体膜は、その成長方向において、第1の半導体膜の成長方向と同じ方向に配向秩序を有してよい。これにより、成膜システムで成膜された第2の半導体膜は、非単結晶基板上に成膜された第1の半導体膜の配向が揃っているため、当該第1の半導体膜に沿って配向が揃う。第2の半導体膜の結晶子が単一の方向へ揃っている事により、ほぼ単結晶(単一配向)な同一配向を有する多結晶膜として扱うことができる。
成膜システムは、第1の成膜装置が第1の半導体膜を成膜した後、当該第1の半導体膜へ負イオンを照射する負イオン照射部を更に備えてよい。負イオン照射部が第1の半導体膜へ負イオンを照射することによって、第1の半導体膜の配向秩序を更に良くし、また、第1の半導体膜の原子空孔点欠陥の密度を低減することができる。それにより、第2の半導体膜の膜質を更に向上できる。
本発明に係る成膜方法は、非単結晶基板上に成膜を行う成膜方法であって、イオンプレーティング法により成膜を行う第1の成膜工程と、第1の成膜工程の後に成膜を行う第2の成膜工程と、を備え、第1の成膜工程では、非単結晶基板上に第1の半導体材料を含む第1の半導体膜を成膜し、第2の成膜工程では、非単結晶基板上の第1の半導体膜上に、第2の半導体材料を含む第2の半導体膜を成膜する。
この成膜方法によれば、上述の成膜システムと同様な作用・効果を得ることができる。
本発明によれば、コストを抑制しつつ良質な半導体膜を得ることができる。
本発明の実施形態に係る成膜システムを示す概念図である。 実施形態及び比較例において、非単結晶基板上に成膜される膜の構成を示す断面図である。 実施形態及び比較例における膜の結晶構造の概念図である。 第1の成膜装置の構成を示す概略断面図である。 第1の成膜装置の構成を示す概略断面図である。 第2の成膜装置の構成を示す概略断面図である。 比較例及び実施例の膜の透過型電子顕微鏡の画像である。 比較例及び実施例の膜のX線回折測定法を用いた測定によって得られた逆格子マップを示す。 比較例及び実施例の膜の結晶の配向面の傾きの分布を示す図である。 比較例及び実施例の膜の電気的特性を示すグラフである。 比較例及び実施例の膜の電気的特性を示すグラフである。 ZnOの結晶格子を説明するための図である。
以下、添付図面を参照しながら本発明の一実施形態に係る成膜システムについて説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図1は、本発明の実施形態に係る成膜システムを示す概念図である。また、図2は、非単結晶基板上に成膜される膜の構成を示す断面図であり、図2(a)が図1に示す成膜システムで成膜される膜の構成を示し、図2(b)が比較例に係る成膜システムで成膜される膜の構成を示す。図1に示されるように、本発明の一実施形態に係る成膜システム100は、イオンプレーティング法により成膜を行う第1の成膜装置1と、第1の成膜装置1よりも下流側で成膜を行う第2の成膜装置2と、を備えている。第1の成膜装置1と第2の成膜装置2とは、搬送装置などによって互いに接続されており、非単結晶基板3が自動的に搬送されてもよいが、作業者が手で搬送してもよい。
図2(a)に示すように、成膜システム100は、非単結晶基板3上に第1の半導体膜4を形成し、当該第1の半導体膜4の上に第2の半導体膜5を成膜する。第1の半導体膜4は、第2の半導体膜5の下地層として、第2の半導体膜5の結晶面配向を整える機能を有する。なお、このように非単結晶基板3及び第1の半導体膜4上に形成された第2の半導体膜5は、水素センサ用感材膜、発光ダイオード発光層膜、シリコンヘテロ接合型太陽電池用窓層、CIGS薄膜太陽電池用窓層、パワーエレクトロニクス用半導体層、近赤外領域波長通信用プラズモニクス材料層、及び抗菌・殺菌機能性膜等として用いられる。
第1の成膜装置1は、非単結晶基板3上に第1の半導体材料を含む第1の半導体膜4を成膜する。第1の成膜装置1の成膜方法として、イオン化した金属を対象物の表面に蒸着させるイオンプレーティング法が採用される。第1の半導体材料として、Ga添加ZnO(GZO)が採用される。その他、第1の半導体材料として、B(ホウ素)添加ZnO、Al(アルミニウム)添加ZnO、In(インジウム)添加ZnO、遷移金属添加ZnO、GaN(窒化ガリウム)、金属元素添加GaN、Ga203(酸化ガリウム)等の金属酸化物、金属窒化物、及び金属酸化窒化物(例: CrON等)等を採用してもよい。非単結晶基板3として、ガラス基板、樹脂基板、非単結晶半導体の基板など、単結晶半導体以外の材質からなる基板を採用してよい。非単結晶基板3としてガラスを板状に形成したガラス基板を採用してよい。ガラス基板の材質として用いられるガラスの種類は特に限定されず、青板ガラス、白板ガラス、無アルカリガラス、及び石英ガラス等の種類のガラスが適用されてよい。樹脂基板及び非単結晶半導体基板の例として、シートポリマー(アクリル樹脂やシクロオレフィンポリマーなど)、フレキシブルポリマーフィルム(ポリエチレンテレフタレートやポリエチレンナフタレート等)が挙げられる。第1の成膜装置1は、第2の半導体膜5よりも第1の半導体膜4を薄く成膜させる。具体的に、第1の半導体膜4の厚みは、例えば50nm以下であってよく、更に10nm以下であってもよい。なお、第1の半導体膜4の厚みの下限値は特に限定されないが、例えば、第1の半導体膜4の厚みを2nm以上としてよい。第1の半導体膜4の厚みは、第2の半導体膜5の機能に影響が出ない範囲で、より薄くすることが望ましい。
また、成膜システム100は、第1の成膜装置1が第1の半導体膜4を成膜した後、当該第1の半導体膜4へ負イオンを照射する負イオン照射部24を更に備える。本実施形態では、負イオン照射部24は、第1の成膜装置1に組み込まれており、第1の成膜装置1が、第1の半導体膜4と、当該第1の半導体膜4への負イオンの照射とを、行うことができる。ただし、負イオン照射部24は、第1の成膜装置1に組み込まれていなくともよく、第1の成膜装置1とは別体の装置として構成されていてもよい。負イオンは、電子親和力が正の物質であり、酸素の負イオンを採用してよい。また、負イオンとして、原子では、H、C、O、F、Si、S、Cl、Br、及びI等を、分子では、O、Cl、Br、I、CH、OH、CN、HCl、HBr、NH、NO、NO、CCl、及びSF等の負イオンを採用してもよい。照射される負イオンは、第1の半導体膜4又は第2の半導体膜5中に含まれている元素と同じ元素に限定されるものではなく、異なる元素としてもよい。負イオン照射部24が第1の半導体膜4に対してどの程度の量の負イオンを照射するかは特に限定されないが、例えば、被照射膜に対して1×1019cm-3以上の量の負イオンを照射してよい。また、負イオンの照射量は、表面析出あるいは粒界析出するほどの量としてもよい。この場合、照射された負イオンは、第1の半導体膜4から第2の半導体膜に対して拡散し、有効なドーパントとして機能する。なお、負イオン照射部24の詳細な構成は、第1の成膜装置1の説明と合わせて後述する。
第2の成膜装置2は、非単結晶基板3上の第1の半導体膜4上に、第2の半導体材料を含む第2の半導体膜5を成膜する。第2の成膜装置2の成膜方法として、スパッタリング法を採用してよい。スパッタリング法は、第2の半導体材料をターゲットとして真空チャンバー内に設置し、ターゲット表面にイオン化させた希ガス元素などを衝突させて第2の半導体材料の原子をはじき出し、対象物の表面に付着させる方法である。ただし、第2の成膜装置2の成膜方法はスパッタリング法に限定されず、分子線エキタキシー(MBE)法、電子ビーム蒸着法など、種々の成膜方法を採用してよい。第2の半導体材料として、Al添加ZnO(AZO)が採用される。その他、第2の半導体材料として、GaN、AlN、Ga、B(ホウ素)添加ZnO、Al(アルミニウム)添加ZnO、In(インジウム)添加ZnO、遷移金属添加ZnO、GaN(窒化ガリウム)、金属元素添加GaN、Ga203(酸化ガリウム)など金属酸化物、金属窒化物、及び金属窒酸化窒化物等を採用してよい。第2の半導体膜5の厚みは特に限定されないが、例えば50nm以上とすることができる。
(第1の成膜装置1)
次に、図4及び図5を参照して、第1の成膜装置1の構成の一例について説明する。図4及び図5に示すように、第1の成膜装置1は、いわゆるイオンプレーティング法に用いられるイオンプレーティング装置である。なお、説明の便宜上、図4及び図5には、XYZ座標系を示す。Y軸方向は、後述する非単結晶基板3が搬送される方向である。X軸方向は、非単結晶基板3と後述するハース機構とが対向する位置である。Z軸方向は、Y軸方向とX軸方向とに直交する方向である。
第1の成膜装置1は、非単結晶基板3の板厚方向が水平方向(図4及び図5ではX軸方向)となるように、非単結晶基板3を直立又は直立させた状態から傾斜した状態で、非単結晶基板3が真空チャンバー10内に配置されて搬送される、いわゆる縦型の成膜装置である。この場合には、X軸方向は水平方向且つ非単結晶基板3の板厚方向であり、Y軸方向は水平方向であり、Z軸方向は鉛直方向となる。なお、第1の成膜装置1は、非単結晶基板3の板厚方向が略鉛直方向となるように非単結晶基板3が真空チャンバー内に配置されて搬送されるいわゆる横型の成膜装置であってもよい。この場合には、Z軸及びY軸方向は水平方向であり、X軸方向は鉛直方向且つ板厚方向となる。以下、縦型の成膜装置を例として説明する。
第1の成膜装置1は、真空チャンバー10、搬送機構13、成膜部14、負イオン照射部24、及び磁場発生コイル30を備えている。
真空チャンバー10は、非単結晶基板3を収納し成膜処理を行う。真空チャンバー10は、成膜材料Maの膜が形成される非単結晶基板3を搬送するための搬送室10aと、成膜材料Maを拡散させる成膜室10bと、プラズマ源7からビーム状に照射されるプラズマPを真空チャンバー10に受け入れるプラズマ口10cとを有している。搬送室10a、成膜室10b、及びプラズマ口10cは互いに連通している。搬送室10aは、所定の搬送方向(図中の矢印A)に(Y軸に)沿って設定されている。また、真空チャンバー10は、導電性の材料からなり接地電位に接続されている。
成膜室10bは、壁部10wとして、搬送方向(矢印A)に沿った一対の側壁と、搬送方向(矢印A)と交差する方向(Z軸方向)に沿った一対の側壁10h,10iと、X軸方向と交差して配置された底面壁10jと、を有する。
搬送機構13は、成膜材料Maと対向した状態で非単結晶基板3を保持する非単結晶基板保持部材16を搬送方向(矢印A)に搬送する。例えば非単結晶基板保持部材16は、非単結晶基板3の外周縁を保持する枠体である。搬送機構13は、搬送室10a内に設置された複数の搬送ローラ15によって構成されている。搬送ローラ15は、搬送方向(矢印A)に沿って等間隔に配置され、非単結晶基板保持部材16を支持しつつ搬送方向(矢印A)に搬送する。なお、非単結晶基板3は、例えば非単結晶基板やプラスチック基板などの板状部材が用いられる。
続いて、成膜部14の構成について詳細に説明する。成膜部14は、イオンプレーティング法により成膜材料Maの粒子を非単結晶基板3に付着させる。成膜部14は、プラズマ源7と、ステアリングコイル25と、ハース機構22と、輪ハース6とを有している。
プラズマ源7は、例えば圧力勾配型のプラズマガンであり、その本体部分が成膜室10bの側壁に設けられたプラズマ口10cを介して成膜室10bに接続されている。プラズマ源7は、真空チャンバー10内でプラズマPを生成する。プラズマ源7において生成されたプラズマPは、プラズマ口10cから成膜室10b内へビーム状に出射される。これにより、成膜室10b内にプラズマPが生成される。
プラズマ源7は、陰極60により一端が閉塞されている。陰極60とプラズマ口10cとの間には、第1の中間電極(グリッド)61と、第2の中間電極(グリッド)62とが同心的に配置されている。第1の中間電極61内にはプラズマPを収束するための環状永久磁石61aが内蔵されている。第2の中間電極62内にもプラズマPを収束するため電磁石コイル62aが内蔵されている。なお、プラズマ源7は、後述する負イオン照射部24としての機能も有する。この詳細については、負イオン照射部24の説明において後述する。
ステアリングコイル25は、プラズマ源が装着されたプラズマ口10cの周囲に設けられている。ステアリングコイル25は、プラズマPを成膜室10b内に導く。ステアリングコイル25は、ステアリングコイル用の電源(不図示)により励磁される。
ハース機構22は、成膜材料Maを保持する。ハース機構22は、真空チャンバー10の成膜室10b内に設けられ、搬送機構13から見てX軸方向の負方向に配置されている。ハース機構22は、プラズマ源7から出射されたプラズマPを成膜材料Maに導く主陽極又はプラズマ源7から出射されたプラズマPが導かれる主陽極である主ハース17を有している。
主ハース17は、成膜材料Maが充填されたX軸方向の正方向に延びた筒状の充填部17aと、充填部17aから突出したフランジ部17bとを有している。主ハース17は、真空チャンバー10が有する接地電位に対して正電位に保たれているため、プラズマPを吸引する。このプラズマPが入射する主ハース17の充填部17aには、成膜材料Maを充填するための貫通孔17cが形成されている。そして、成膜材料Maの先端部分が、この貫通孔17cの一端において成膜室10bに露出している。
成膜材料Maが絶縁性物質からなる場合、主ハース17にプラズマPが照射されると、プラズマPからの電流によって主ハース17が加熱され、成膜材料Maの先端部分が蒸発又は昇華し、プラズマPによりイオン化された成膜材料粒子(蒸発粒子)Mbが成膜室10b内に拡散する。また、成膜材料Maが導電性物質からなる場合、主ハース17にプラズマPが照射されると、プラズマPが成膜材料Maに直接入射し、成膜材料Maの先端部分が加熱されて蒸発又は昇華し、プラズマPによりイオン化された成膜材料粒子Mbが成膜室10b内に拡散する。成膜室10b内に拡散した成膜材料粒子Mbは、成膜室10bのX軸正方向へ移動し、搬送室10a内において非単結晶基板3の表面に付着する。成膜材料Maとして前述の第1の半導体材料が採用される。第1の半導体材料として例示されたGZOは導電性の材料である。なお、成膜材料Maは、所定長さの円柱形状に成形された固体物であり、一度に複数の成膜材料Maがハース機構22に充填される。そして、最先端側の成膜材料Maの先端部分が主ハース17の上端との所定の位置関係を保つように、成膜材料Maの消費に応じて、成膜材料Maがハース機構22のX負方向側から順次押し出される。
輪ハース6は、プラズマPを誘導するための電磁石を有する補助陽極である。輪ハース6は、成膜材料Maを保持する主ハース17の充填部17aの周囲に配置されている。輪ハース6は、環状のコイル9と環状の永久磁石部20と環状の容器12とを有し、コイル9及び永久磁石部20は容器12に収容されている。本実施形態では、搬送機構13から見てX負方向にコイル9、永久磁石部20の順に設置されているが、X負方向に永久磁石部20、コイル9の順に設置されていてもよい。輪ハース6は、コイル9に流れる電流の大きさに応じて、成膜材料Maに入射するプラズマPの向き、または、主ハース17に入射するプラズマPの向きを制御する。
続いて、負イオン照射部24の構成について詳細に説明する。負イオン照射部24は、プラズマ源7と、原料ガス供給部40と、制御部50と、回路部34とを有している。なお、制御部50及び回路部34に含まれる一部の機能は、前述の成膜部14にも属する。
プラズマ源7は、前述の成膜部14が有するプラズマ源7と同様のものが用いられる。すなわち、本実施形態において、成膜部14のプラズマ源7は、負イオン照射部24のプラズマ源7と兼用されている。プラズマ源7は、成膜部14として機能すると共に、負イオン照射部24としても機能する。なお、成膜部14と負イオン照射部24とで、互いに異なる別箇のプラズマ源を有していてもよい。
プラズマ源7は、成膜室10b内において間欠的にプラズマPを生成する。具体的には、プラズマ源7は、後述の制御部50によって成膜室10b内において間欠的にプラズマPを生成するように制御されている。この制御については、後述の制御部50の説明において詳述する。
原料ガス供給部40は、真空チャンバー10の外部に配置されている。原料ガス供給部40は、成膜室10bの側壁(例えば、側壁10h)に設けられたガス供給口41を通し、真空チャンバー10内へ酸素負イオンの原料ガスである酸素ガスを供給する。原料ガス供給部40は、例えば成膜処理モードから酸素負イオン生成モードに切り替わると、酸素ガスの供給を開始する。また、原料ガス供給部40は、成膜処理モード及び酸素負イオン生成モードの両方において酸素ガスの供給を行い続けてもよい。
ガス供給口41の位置は、成膜室10bと搬送室10aとの境界付近の位置が好ましい。この場合、原料ガス供給部40からの酸素ガスを、成膜室10bと搬送室10aとの境界付近に供給することができるので、当該境界付近において後述する酸素負イオンの生成が行われる。よって、生成した酸素負イオンを、搬送室10aにおける非単結晶基板3に好適に付着させることができる。なお、ガス供給口41の位置は、成膜室10bと搬送室10aとの境界付近に限られない。
制御部50は、真空チャンバー10の外部に配置されている。制御部50は、回路部34が有する切替部を切り替える。この制御部50による切替部の切り替えについては、以下、回路部34の説明と併せて詳述する。
回路部34は、可変電源80と、第1の配線71と、第2の配線72と、抵抗器R1~R4と、短絡スイッチSW1,SW2と、を有している。
可変電源80は、接地電位にある真空チャンバー10を挟んで、負電圧をプラズマ源7の陰極60に、正電圧をハース機構22の主ハース17に印加する。これにより、可変電源80は、プラズマ源7の陰極60とハース機構22の主ハース17との間に電位差を発生させる。
第1の配線71は、プラズマ源7の陰極60を、可変電源80の負電位側と電気的に接続している。第2の配線72は、ハース機構22の主ハース17(陽極)を、可変電源80の正電位側と電気的に接続している。
抵抗器R1は、一端がプラズマ源7の第1の中間電極61と電気的に接続されていると共に、他端が第2の配線72を介して可変電源80と電気的に接続されている。すなわち、抵抗器R1は、第1の中間電極61と可変電源80との間において直列接続されている。
抵抗器R2は、一端がプラズマ源7の第2の中間電極62と電気的に接続されていると共に、他端が第2の配線72を介して可変電源80と電気的に接続されている。すなわち、抵抗器R2は、第2の中間電極62と可変電源80との間において直列接続されている。
抵抗器R3は、一端が成膜室10bの壁部10wと電気的に接続されていると共に、他端が第2の配線72を介して可変電源80と電気的に接続されている。すなわち、抵抗器R3は、成膜室10bの壁部10wと可変電源80との間において直列接続されている。
抵抗器R4は、一端が輪ハース6と電気的に接続されていると共に、他端が第2の配線72を介して可変電源80と電気的に接続されている。すなわち、抵抗器R4は、輪ハース6と可変電源80との間において直列接続されている。
短絡スイッチSW1,SW2は、それぞれ前述の制御部50からの指令信号を受信することにより、ON/OFF状態に切り替えられる切替部である。
短絡スイッチSW1は、抵抗器R2に並列接続されている。短絡スイッチSW1は、成膜処理モードであるか酸素負イオンモードであるかに応じて、制御部50によってON/OFF状態が切り替えられる。短絡スイッチSW1は、成膜処理モードにおいてはOFF状態とされる。これにより、成膜処理モードにおいては、第2の中間電極62と可変電源80とが抵抗器R2を介して互いに電気的に接続されるので、第2の中間電極62と可変電源80との間には電流が流れにくい。その結果、プラズマ源7からのプラズマPが真空チャンバー10内に出射され、成膜材料Maに入射する(図4参照)。
一方、短絡スイッチSW1は、酸素負イオン生成モードにおいては、プラズマ源7からのプラズマPを真空チャンバー10内で間欠的に生成するため、制御部50によってON/OFF状態が所定間隔で切り替えられる。短絡スイッチSW1がON状態に切り替えられると、第2の中間電極62と可変電源80との間の電気的な接続が短絡するので、第2の中間電極62と可変電源80との間に電流が流れる。すなわち、プラズマ源7に短絡電流が流れる。その結果、プラズマ源7からのプラズマPが真空チャンバー10内に出射されなくなる。
短絡スイッチSW1がOFF状態に切り替えられると、第2の中間電極62と可変電源80とが抵抗器R2を介して互いに電気的に接続されるので、第2の中間電極62と可変電源80との間には電流が流れにくい。その結果、プラズマ源7からのプラズマPが真空チャンバー10内に出射される。このように、短絡スイッチSW1のON/OFF状態が制御部50によって所定間隔で切り替えられることにより、プラズマ源7からのプラズマPが真空チャンバー10内において間欠的に生成される。すなわち、短絡スイッチSW1は、真空チャンバー10内へのプラズマPの供給と遮断とを切り替える切替部である。
短絡スイッチSW2は、抵抗器R4に並列接続されている。短絡スイッチSW2は、例えば成膜処理モードになる前の非単結晶基板3の搬送前の状態であるスタンバイモードであるか成膜処理モードであるかに応じて、制御部50によってON/OFF状態が切り替えられる。短絡スイッチSW2は、スタンバイモードではON状態とされる。これにより、輪ハース6と可変電源80との間の電気的な接続が短絡するので、主ハース17よりも輪ハース6に電流を流しやすくなり、成膜材料Maの無駄な消費を防ぐことができる。
一方、短絡スイッチSW2は、成膜処理モードではOFF状態とされる。これにより、輪ハース6と可変電源80が抵抗器R4を介して電気的に接続されるので、輪ハース6よりも主ハース17に電流を流しやすくなり、プラズマPの出射方向を好適に成膜材料Maに向けることができる。なお、短絡スイッチSW2は、酸素負イオン生成モードではON状態又はOFF状態のいずれの状態とされてもよい。
磁場発生コイル30は、真空チャンバー10内であって、成膜室10bと搬送室10aとの間に設けられている。磁場発生コイル30は、例えばハース機構22と搬送機構13との間に配置されている。より具体的には、磁場発生コイル30は、成膜室10bの搬送室10a側の端部と、搬送室10aの成膜室10b側の端部とに介在するように位置している。磁場発生コイル30は、互いに対向する一対のコイル30a,30bを有している。各コイル30a,30bは、例えば成膜室10bから搬送室10aへ向かう方向(ハース機構22から搬送機構13へ向かう方向)に交差する方向で互いに対向している。
磁場発生コイル30は、成膜処理モードにおいては励磁されず、酸素負イオン生成モードにおいて磁場発生コイル30用の電源(不図示)により励磁される。ここで、成膜処理モードとは、真空チャンバー10内で非単結晶基板3に対して成膜処理を行うモードである。酸素負イオン生成モードは、真空チャンバー10内で非単結晶基板3に形成された膜の表面に付着させるための酸素負イオンの生成を行うモードである。磁場発生コイル30は、酸素負イオン生成モードにおいて励磁されることにより、成膜室10bから搬送室10aへ向かう方向(ハース機構22から搬送機構13へ向かう方向)と交差する方向に伸びる磁力線を有する封止磁場Mを真空チャンバー10内に形成する(図5参照)。磁場発生コイル30は、このような封止磁場Mを発生させることにより、成膜室10b内の電子が搬送室10a内へ流入するのを抑制する。封止磁場Mが有する磁力線は、例えば非単結晶基板3の搬送方向(矢印A)に略平行な方向に伸びる部分を有していてもよい。なお、磁場発生コイル30用の電源のON/OFF状態の切り替えは、後述する制御部50によって制御されてもよい。磁場発生コイル30は、成膜材料Maが堆積しないようケース31で覆われている。なお、磁場発生コイル30はケース31で覆われていなくてもよい。
(第2の成膜装置2)
図6は、第2の成膜装置2の概略構成図である。図6では、第2の成膜装置2の成膜方法としてスパッタリング法を採用した場合の構成が例示されている。図6に示されるように、第2の成膜装置2は、スパッタリング法によって、非単結晶基板3上に第2の半導体膜5を成膜する。なお、ここでの非単結晶基板3の表面には第1の半導体膜4が形成されているが、以降の説明においては、単に「非単結晶基板3」と称する。第2の成膜装置2は、真空チャンバ102と、真空チャンバ102内に設けられたターゲット103と、放電によってプラズマを発生させる電力源106と、非単結晶基板3を加熱する加熱部118と、第2の成膜装置2の制御を行う制御部130と、を備えている。第2の成膜装置2は、真空中で希薄アルゴン雰囲気下でプラズマを発生させて、プラズマ中のプラスイオンを成膜材料(ターゲット103)に衝突させることで金属原子をはじき出し、非単結晶基板3上に付着させて成膜を行うものである。
真空チャンバ102は、非単結晶基板3を収容可能な容器であって、スパッタリングが行われるスパッタ室107と、スパッタ室107の前段側に隣接する排気室108と、スパッタ室107の後段側に隣接するベント室109とを有する。真空チャンバ102は非単結晶基板3を配置可能であって、配置された非単結晶基板3を所定の搬送方向Aに搬送可能な非単結晶基板配置部120が設けられている。非単結晶基板配置部120は、搬送方向Aに沿って複数設けられる搬送ローラ111を備えている。非単結晶基板3は、搬送ローラ111上に載置されると共に、搬送ローラ111により搬送方向Aに搬送される。なお、非単結晶基板3は、搬送トレイ上に載せられた状態にて、非単結晶基板配置部120に配置されてもよい。
ターゲット103は、成膜材料又は成膜材料の一部(組成材料)から成る平板状の部材である。なお、ターゲット103として、円筒状の部材を用いることもできる。ターゲット103は、スパッタ室107内において非単結晶基板3に対向して配置されている。ターゲット103は、非単結晶基板配置部120と対向する(非単結晶基板3と対向する)表面103aと、反対側の裏面103bと、を有している。ターゲット103と非単結晶基板3との間には、スパッタリング空間Cが形成される。ターゲット103は、第2の半導体材料の粉を焼成することによって形成されている。
また、第2の成膜装置2は、スパッタ室107、排気室108、及びベント室109の各室に接続されて、各室内を真空引きするためのターボ分子ポンプ(Turbo Molecular Pump;TMP)112と、スパッタ室107、排気室108、及びベント室109の各室間、排気室108の入口部、及びベント室109の出口部に設けられたゲートバルブ113と、排気室108及びベント室109のそれぞれに接続されたドライポンプ114と、を備えている。
更に、第2の成膜装置2は、雰囲気ガスである不活性ガスとしてのアルゴン(Ar)ガスを内部に充填したアルゴンボンベ116と、アルゴンボンベ116内のアルゴンガスを所定の流量でスパッタ室107内に供給するガス流量制御器であるマスフローコントローラ(MFC;Mass Flow Controller)117とを備えている。なお、雰囲気ガスとして、キセノン(Xe)やクリプトン(Kr)を使用してもよい。また、第2の成膜装置2は、酸素ガスを内部に充填した酸素ボンベ122と、酸素ボンベ122内の酸素ガスを所定の流量でスパッタ室107内に供給するガス流量制御器であるマスフローコントローラ121とを備えている。
真空チャンバ102内であって非単結晶基板3の下方(成膜面の裏側)には、ヒーターによって構成される加熱部118が搬送方向Aに並設されている。加熱部118は、スパッタ室107、排気室108、及びベント室109の各室に設けられているが、一部の加熱部118を省略してもよい。また、真空チャンバ102内における加熱部118の取付位置も特に限定されず、非単結晶基板3を加熱することができれば、どこに配置してもよい。
電力源106は、ターゲット103に電力を供給して放電を起こすためのものである。電力源106は、DC電源及び高周波電源を備えている。高周波電源は、DC電源33が供給する電力に高周波を重畳することができる。高周波電源36の周波数は13~41MHzである。
上述のような成膜システム100を用いた成膜方法について説明する。成膜方法は、イオンプレーティング法により成膜を行う第1の成膜工程と、第1の成膜工程の後に成膜を行う第2の成膜工程と、を備える。第1の成膜工程では、非単結晶基板3上に第1の半導体材料を含む第1の半導体膜4を成膜する。第2の成膜工程では、非単結晶基板3上の第1の半導体膜4上に、第2の半導体材料を含む第2の半導体膜5を成膜する。なお、第1の成膜工程と第2の成膜工程との間に、第1の半導体膜4へ負イオンを照射する負イオン照射工程が実行される。
次に、本実施形態に係る成膜システム100、及び成膜方法の作用・効果について説明する。
まず、比較例として、図2(b)に示すように、非単結晶基板3上に直接第2の半導体膜5を成膜するような成膜システムについて説明する。非単結晶基板3は、シリコンウェハやサファイアなどの半導体基板に比して安価な基板である。しかしながら、それらの半導体基板とは異なり、非単結晶基板3は良好な結晶配向で構成された基板ではないため、当該非単結晶基板3上にスパッタリング法やその他の成膜方法で第2の半導体膜5を成膜しても、配向が揃っていない多結晶(混合配向)な構造となる。例えば図3(b)に示すように、結晶子5aが細かく多方向に配向するような構成となる。当該構成では向きが揃っていない粒界が多数形成される。このような第2の半導体膜5を電子Eが通過する場合、結晶子内を通過することによる散乱に加え、粒界で発生する散乱の影響が出る。
これに対し、本実施形態に係る成膜システム100では、第2の成膜装置2で第2の半導体膜5を形成する前に、第1の成膜装置1がイオンプレーティング法により非単結晶基板3上に第1の半導体膜4を形成する。このように、イオンプレーティング法によって第1の半導体材料を含む第1の半導体膜4を成膜することにより、当該第1の半導体膜4を単結晶に近い配向秩序(各結晶子が互いに同一配向秩序)を有する高配向な多結晶膜(単軸結晶テクスチャあるいは1軸結晶テクスチャ膜と呼ばれる)とすることができる。このような第1の半導体膜4の上に第2の半導体膜5を成膜すれば、高配向な第1の半導体膜4に沿った第2の半導体膜5を得ることができる。従って、第2の成膜装置2は、第1の半導体膜4上に第2の半導体膜5を成膜することにより、非単結晶基板3上に直接成膜を行う比較例に比して、高配向な第2の半導体膜5を得ることができる。このように、単結晶半導体基板に比して安価である非単結晶基板3を用いても、第1の成膜装置1で第1の半導体膜4を成膜することで、第2の半導体膜5の膜質を向上できる。つまり、単結晶半導体基板をエッチングして研磨傷や炭化物を除去した後に半導体膜を成膜する従来の手法により得られる半導体膜の高配向性と同等の高配向の半導体膜を得ることができる。以上より、コストを抑制しつつ良質な半導体膜を得ることができる。また、本実施形態に係る成膜方法も、当該成膜システム100と同様な作用・効果を得ることができる。
第1の半導体膜4は、多結晶配向膜であり、第2の半導体膜5は、その成長方向において、第1の半導体膜4の成長方向と同じ方向に配向秩序を有する。例えば、図3(a)に示すように、成膜システム100で成膜された第2の半導体膜5は、非単結晶基板3上に成膜された第1の半導体膜4の配向が揃っているため、当該第1の半導体膜4に沿って配向が揃っている。第2の半導体膜5の結晶子5aが単一の方向へ揃っている事により、ほぼ単結晶(単一配向)な同一配向を有する多結晶膜として扱うことができる。このような良好な膜質の第2の半導体膜5では、粒界における散乱を限りなく零にすることが可能であり、高キャリア移動度を実現することができる。
更に、比較例として、高品質なシリコンやサファイア基板の上に格子整合用のバッファ層(ZnOの層)を形成する物があるが、当該バッファ層を形成する際は、単にバッファ層を成膜するだけでなく、例えば、600℃以上の高温でバッファ層をアニールする必要がある。本実施形態に係るイオンプレーティング法による第1の成膜装置1での成膜温度は約200℃程度でよいため、アニール装置等を設ける必要が無いため、ラインプロセス上においても、取り扱い性が向上する。
また、第1の成膜装置1は、第2の半導体膜5よりも第1の半導体膜4を薄く成膜する。すなわち、第1の半導体膜4は、その上面に形成される第2の半導体膜5の配向を整える機能を有するものであるため、当該機能を果たすことができる限り、極力薄くしてもよい。このように、薄い第1の半導体膜4であっても、十分に第2の半導体膜5の膜質を向上できる。
また、成膜システム100は、第1の成膜装置1が第1の半導体膜4を成膜した後、当該第1の半導体膜4へ負イオンを照射する負イオン照射部24を更に備えている。負イオン照射部24が第1の半導体膜4へ負イオンを照射することによって、第1の半導体膜4の配向秩序を更に良くし、また、第1の半導体膜4の原子空孔点欠陥の密度を低減することができる。それにより、第2の半導体膜5の膜質を更に向上できる。
本発明は上述の実施形態に限定されるものではない。
例えば、図1では、第1の成膜装置1と第2の成膜装置2がラインで接続されているように記載されているが、第1の成膜装置1と第2の成膜装置2は互いに別の施設に設けられても良い。すなわち、第1の成膜装置1で成膜した非単結晶基板3を別の施設へ運んだ上で第2の成膜装置2で成膜してよい。
また、図4~図6で示された成膜装置の構成は一例に過ぎず、主旨を逸脱しない範囲で他の構成を採用してもよい。
なお、非単結晶基板ではなく、単結晶半導体の基板を用いて、第1の成膜装置により単結晶半導体の基板上に第1の半導体膜を成膜し、第2の成膜装置により単結晶半導体の基板上の第1の半導体膜上に、第2の半導体膜を成膜することで、従来の手法と比較してプロセス温度を各段に下げることができるメリットがある。
[実施例]
以下、実施例に基づいて本発明の一形態に係る成膜システムを具体的に説明するが、成膜システムの構成は下記の実施例に限定されるものではない。
(比較例1)
比較例1に係る成膜システムとして、第2の成膜装置のみを備えたものを用いた。比較例1に係る成膜システムによって、非単結晶基板上に第2の半導体膜を直接成膜した。第2の成膜装置の成膜方式として、DC-マグネトロンスパッタを採用した。第2の半導体材料として、Al添加ZnOを採用した。第2の半導体膜の厚みを500nmとした。非単結晶基板として、無アルカリガラス(コーニング社イーグル-XG)のガラス基板を用いた。以下に第2の成膜装置の各種条件を示す。
<第2の成膜装置(DC-マグネトロンスパッタ)の機種>
ULVAC CS-L
<成膜条件>
・プロセスガス:アルゴンガス
・圧力:1Pa
・基板温度:200℃
・電力:200W
(比較例2)
比較例2に係る成膜システムとして、第2の成膜装置の上流側で、非単結晶基板に対してスパッタリング法によりバッファ層を成膜する第3の成膜装置と、第2の成膜装置と、を備えたものを用いた。第3の成膜装置の成膜方式として、RF-マグネトロンスパッタを採用した。第3の成膜装置は、バッファ層の半導体材料として、Ga添加ZnOを採用した。バッファ層の厚みを10nmとした。第2の成膜装置は、当該バッファ層の上に厚み490nmの第2の半導体膜を成膜した。第2の成膜装置による成膜の他の条件は比較例1と同様とした。以下に第3の成膜装置の各種条件を示す。
<第3の成膜装置(RF-マグネトロンスパッタ)の機種>
ULVAC CS-L
<成膜条件>
・プロセスガス:アルゴンガス
・圧力:1Pa
・基板温度:200℃
・電力:200W
(実施例)
実施例に係る成膜システムとして、第2の成膜装置の上流側で、非単結晶基板に対して第1の半導体層を成膜するイオンプレーティング法による第1の成膜装置と、第2の成膜装置と、を備えたものを用いた。第1の成膜装置は、第1の半導体層の半導体材料として、Ga添加ZnOを採用した。第1の半導体層の厚みを10nmとした。第2の成膜装置は、当該バッファ層の上に厚み490nmの第2の半導体膜を成膜した。第2の成膜装置による成膜の他の条件は比較例1と同様とした。以下に第1の成膜装置の各種条件を示す。
<第1の成膜装置(イオンプレーティング法)の機種>
住友重機械工業株式会社製RPD装置
<成膜条件>
・放電電流150A
・全圧:0.3Pa(プロセスガスはアルゴンガス及び酸素ガスであって、酸素比が約7%)
(断面の観察)
比較例1、比較例2、実施例で得られた膜の断面の透過型電子顕微鏡(TEM:Transmission Electron Microscope)の画像を参照して、各膜の断面の観察を行った。断面の画像の一例を図7に示す。図7の上段では、半導体膜全体の断面を示し、図7の下段では、第2の半導体膜の下端近傍における半導体膜の拡大断面を示している。なお、図7の下段の画像の一点鎖線は、第1の半導体層又は第2の半導体層と非単結晶基板との境界を示している。図7(a)に示すように、比較例1においては、非単結晶基板3近傍において、結晶が揃っていないことが理解される。図7(b)に示すように、比較例2においては、比較例1に比して結晶が揃っているが、実施例に比して結晶子内において結晶配列が斜めに変わっていることが確認できる。図7(c)に示すように、実施例においては、高配向の第1の半導体膜4を有することで、各比較例に比して結晶が揃っていることが理解される。以上のように、実施例のように第1の半導体膜を非単結晶基板上に成膜しておくことで、第2の半導体膜の結晶を揃えることが観察できた。
(X線回折による測定)
比較例1、比較例2、実施例で得られた膜をX線回折(XRD:X-Ray Diffraction)測定法によって測定を行った。X線回折の測定器として「Rigaku製SmatLab」という型式のものを用いた。測定結果を図8及び図9に示す。図8は当該測定によって得られた逆格子マップを示す。図9の上段は、0001成分の分布を示す極点図であり、下段は、C軸方向(0°)に対する0001成分の傾斜の分布を示すグラフである。なお、「0001成分」とは、図12に示すZnOの結晶格子においての(a1、a2、a3、c)ベクトルで示す(0001)ベクトルが垂直に通る面という意味である。ZnOは六方ウルツ鉱構造においてC軸方向に成長しやすく、「C軸」と基板垂直方向は同じとみなして良い。図8においては、図中において「P」で示す部分が広がって円弧を描かず、点に近いほど第2の半導体膜が単結晶に近く、高配向であることを示している。また、図9においては、0001成分のピークがC軸方向(0°)に密集することで、C軸方向にて鋭いピークを描いているものほど単結晶に近い高配向秩序であることを示す。例えば、図3(b)の様にランダム配向になると基板垂直方向に対して斜め方向に成長している為66°付近にピークを持つが,図3(a)の様に同一配向秩序であればその様なピークは検出されなくなる。
図8に示すように、比較例1及び比較例2においては「P」で示される部分が円弧を描いていた。これらに比して、実施例においては「P」で示される部分が、比較例1及び比較例2に比して、点に近い形状となっていた。このことより、実施例では、比較例1及び比較例2に比して単結晶に近い構造となっていることが理解される。また、図9に示すように、実施例においては、0001成分がほとんどC軸方向に密集しており、当該C軸方向にて鋭いピークを描いていた。0001成分の半値幅は1.8°であって、C軸方向(0°)から-0.9°~+0.9°の範囲にほとんどの0001成分が存在していた。一方、比較例1では、C軸方向のみならず、他の角度付近(66°付近)にリング状に0001成分のピークが存在していた。このことより、C軸から見て斜め方向に結晶成長していることが理解される。また、比較例2も、実施例に比して0001成分がC軸方向に密集していなかった。すなわち、実施例では単結晶に近い同一配向秩序を有する多結晶膜が得られ、比較例1及び比較例2ではランダム配向した多結晶膜が得られたことが理解される。
(電気的特性)
比較例1、比較例2、実施例で得られた膜についての電気的特性を、室温環境下でのホール効果測定によって測定した。測定結果を図10及び図11に示す。「N:キャリア密度」はキャリアの密度を示す。「μ:ホール移動度」はバルク全体でのキャリア移動度を示す。当該値が高いほどキャリア移動度が高いことを示す。「ρ:抵抗率」は膜の抵抗率を示す。「μopt:光学移動度」は粒内のキャリア移動速度を示す。当該値が高いほどキャリア移動度が高いことを示す。「μGB:粒界散乱」は粒界での散乱の度合いを示す。「1/μ=1/μopt+1/μGB」という関係が成り立つ事から、ホール移動度は、粒界散乱と粒内移動で決定される。「μopt/μGB」は、粒界散乱寄与度を示している。当該値が0に近づくほど、粒界での散乱が少ないことを示している。
図10に示すように、実施例のキャリア密度Nは、比較例1のキャリア密度N及び比較例2のキャリア密度Nよりも高い。これは、第1の半導体膜の効果によって配向秩序がよくなることにより、ドーパント効率が向上しキャリア密度Nが増加していることを示している。また、実施例のホール移動度μは、比較例1のホール移動度μ及び比較例2のホール移動度μよりも高い。これは、第1の半導体膜があることにより同一配向秩序となり粒界散乱が減少するため、ホール移動度μが増加していることを示している。また、第1の半導体膜があることによりドーパント効率が向上しキャリア密度Nが増加し、かつ粒界散乱が減りホール移動度μが増加するため、抵抗率ρも低下している。光学移動度μoptは各比較例及び実施例でほぼ変わりが無い一方、粒界散乱寄与度を示す「μopt/μGB」は、各比較例に比して実施例が低く、0に近くなっている。このことより、実施例では単結晶に近い同一配向秩序を有するため、粒界での散乱が少なく、高キャリア移動度を実現できていることが理解される。
1…第1の成膜装置、2…第2の成膜装置、3…非単結晶基板、4…第1の半導体膜、5…第2の半導体膜、24…負イオン照射部、100…成膜システム。

Claims (5)

  1. 非単結晶基板上に成膜を行う成膜システムであって、
    イオンプレーティング法により成膜を行う第1の成膜装置と、
    前記第1の成膜装置よりも下流側で成膜を行う第2の成膜装置と、を備え、
    前記第1の成膜装置は、前記非単結晶基板上に第1の半導体材料を含む第1の半導体膜を成膜し、
    前記第2の成膜装置は、前記非単結晶基板上の前記第1の半導体膜上に、第2の半導体材料を含む第2の半導体膜を成膜する、成膜システム。
  2. 前記第1の成膜装置は、前記第2の半導体膜よりも前記第1の半導体膜を薄く成膜する、請求項1に記載された成膜システム。
  3. 前記第1の半導体膜は、多結晶配向膜であり、
    前記第2の半導体膜は、その成長方向において、前記第1の半導体膜の成長方向と同じ方向に配向秩序を有する、請求項1又は2に記載された成膜システム。
  4. 前記第1の成膜装置が前記第1の半導体膜を成膜した後、当該第1の半導体膜へ負イオンを照射する負イオン照射部を更に備える、請求項1~3のいずれか一項に記載された成膜システム。
  5. 非単結晶基板上に成膜を行う成膜方法であって、
    イオンプレーティング法により成膜を行う第1の成膜工程と、
    前記第1の成膜工程の後に成膜を行う第2の成膜工程と、を備え、
    前記第1の成膜工程では、前記非単結晶基板上に第1の半導体材料を含む第1の半導体膜を成膜し、
    前記第2の成膜工程では、前記非単結晶基板上の前記第1の半導体膜上に、第2の半導体材料を含む第2の半導体膜を成膜する、成膜方法。
JP2022018072A 2020-05-18 2022-02-08 負イオン生成装置 Pending JP2022078057A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022018072A JP2022078057A (ja) 2020-05-18 2022-02-08 負イオン生成装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020086540A JP7023319B2 (ja) 2020-05-18 2020-05-18 負イオン生成装置
JP2022018072A JP2022078057A (ja) 2020-05-18 2022-02-08 負イオン生成装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020086540A Division JP7023319B2 (ja) 2020-05-18 2020-05-18 負イオン生成装置

Publications (1)

Publication Number Publication Date
JP2022078057A true JP2022078057A (ja) 2022-05-24

Family

ID=72353708

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020086540A Active JP7023319B2 (ja) 2020-05-18 2020-05-18 負イオン生成装置
JP2022018072A Pending JP2022078057A (ja) 2020-05-18 2022-02-08 負イオン生成装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020086540A Active JP7023319B2 (ja) 2020-05-18 2020-05-18 負イオン生成装置

Country Status (1)

Country Link
JP (2) JP7023319B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08232060A (ja) * 1994-12-28 1996-09-10 Sumitomo Heavy Ind Ltd プラズマ処理方法及びプラズマ処理装置
JPH09194232A (ja) * 1996-01-17 1997-07-29 Nippon Sheet Glass Co Ltd Ito膜を形成した基板及びito膜の形成方法
JP2000068227A (ja) * 1998-08-24 2000-03-03 Nissin Electric Co Ltd 表面処理方法および装置
JP2002047559A (ja) * 2000-07-31 2002-02-15 Sumitomo Heavy Ind Ltd Ito膜及びその成膜方法
JP2002280710A (ja) * 2001-03-16 2002-09-27 Sumitomo Heavy Ind Ltd 導体の形成方法及び装置
WO2010082345A1 (ja) * 2009-01-19 2010-07-22 日新電機株式会社 シリコンドット形成方法及びシリコンドット形成装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3127892B2 (ja) 1998-06-30 2001-01-29 日新電機株式会社 水素負イオンビーム注入方法及び注入装置
JP5195100B2 (ja) 2008-07-10 2013-05-08 セイコーエプソン株式会社 スパッタリング装置、及び液晶装置の製造装置
JP2011082090A (ja) 2009-10-09 2011-04-21 Konica Minolta Holdings Inc 透明導電性フィルム、有機エレクトロルミネッセンス素子及びそれを用いた発光デバイス
US9024273B2 (en) 2010-04-20 2015-05-05 Varian Semiconductor Equipment Associates, Inc. Method to generate molecular ions from ions with a smaller atomic mass

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08232060A (ja) * 1994-12-28 1996-09-10 Sumitomo Heavy Ind Ltd プラズマ処理方法及びプラズマ処理装置
JPH09194232A (ja) * 1996-01-17 1997-07-29 Nippon Sheet Glass Co Ltd Ito膜を形成した基板及びito膜の形成方法
JP2000068227A (ja) * 1998-08-24 2000-03-03 Nissin Electric Co Ltd 表面処理方法および装置
JP2002047559A (ja) * 2000-07-31 2002-02-15 Sumitomo Heavy Ind Ltd Ito膜及びその成膜方法
JP2002280710A (ja) * 2001-03-16 2002-09-27 Sumitomo Heavy Ind Ltd 導体の形成方法及び装置
WO2010082345A1 (ja) * 2009-01-19 2010-07-22 日新電機株式会社 シリコンドット形成方法及びシリコンドット形成装置

Also Published As

Publication number Publication date
JP2020145205A (ja) 2020-09-10
JP7023319B2 (ja) 2022-02-21

Similar Documents

Publication Publication Date Title
CN104428441B (zh) 由物理气相沉积形成的氮化铝缓冲层和活性层
US9331207B2 (en) Oxide semiconductor device and manufacturing method therof
JP6060202B2 (ja) 透明導電膜の製造方法、スパッタリング装置及びスパッタリングターゲット
TWI569331B (zh) 沉積裝置,用於連續沉積之裝置,及用於製造半導體裝置之方法
US20180258519A1 (en) Apparatus for vacuum deposition on a substrate and method for masking the substrate during vacuum deposition
US8772160B2 (en) Method for manufacturing semiconductor element and deposition apparatus
JP7031181B2 (ja) 窒化ガリウム系膜ならびにその製造方法
JP6779487B2 (ja) 成膜システム、及び半導体膜の製造方法
US9243318B2 (en) Sintered material, and process for producing same
CN112126897A (zh) 一种alpha相氧化镓薄膜的制备方法
KR20120027008A (ko) 피막 형성물 및 피막 형성물의 제조 방법
JP7023319B2 (ja) 負イオン生成装置
US9856578B2 (en) Methods of producing large grain or single crystal films
JP2859721B2 (ja) プラズマ処理装置
JP4763674B2 (ja) ZnO膜形成装置および方法
CN211199390U (zh) 一种半导体设备
JP2008235835A (ja) 薄膜形成装置及びZnO系薄膜
Chen et al. Room-temperature fabrication of highly transparent conductive aluminum-doped zinc oxide films
CN211199391U (zh) 一种半导体设备
Hana et al. Enhancement of the crystalline quality of reactively sputtered yttria-stabilized zirconia by oxidation of the metallic target surface
JPH07300674A (ja) 薄膜形成装置
KR20240013471A (ko) 성막 장치
CN117535635A (zh) 成膜装置
JP2014189815A (ja) 成膜装置、及び成膜方法
JP2021113339A (ja) 積層膜及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231031

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231109

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20240112