JP2022052774A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2022052774A
JP2022052774A JP2019020756A JP2019020756A JP2022052774A JP 2022052774 A JP2022052774 A JP 2022052774A JP 2019020756 A JP2019020756 A JP 2019020756A JP 2019020756 A JP2019020756 A JP 2019020756A JP 2022052774 A JP2022052774 A JP 2022052774A
Authority
JP
Japan
Prior art keywords
layer
silicon carbide
type
groove
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019020756A
Other languages
English (en)
Inventor
健二 平塚
Kenji Hiratsuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2019020756A priority Critical patent/JP2022052774A/ja
Priority to PCT/JP2020/001923 priority patent/WO2020162162A1/ja
Publication of JP2022052774A publication Critical patent/JP2022052774A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】炭化珪素半導体を用いた縦型のトランジスタにおいて、オン抵抗が低く、また、オン抵抗等のバラツキの小さな炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置は、第３層１２３及び第２層１２２に側壁１３０ａを有し、底部１３０ｂが第１層１２１と第２層１２２の界面より浅い位置となる溝１３０と、第３層１２３と第２層１２２の界面よりも深い位置から、第１層１２１と第２層１２２の界面より深い位置まで設けられた第１の導電型の炭化珪素半導体の不純物領域１２５と、溝１３０の内側に設けられたゲート絶縁膜１４０と、ゲート絶縁膜１４０の上に設けられたゲート電極１５１と、を有し、溝１３０の側壁１３０ａは、一方の主面に対し傾斜しており、溝１３０の底部１３０ｂは、不純物領域１２５内に位置しており、第１層１２１の不純物濃度よりも、不純物領域１２５の不純物濃度が高い。【選択図】 図２

Description

本発明は、炭化珪素半導体装置に関するものである。
炭化珪素は、従来から半導体装置に幅広く用いられている珪素に比べてバンドギャップが広いことから、高耐圧の半導体装置等に用いられている。このような炭化珪素を用いた半導体装置では、耐圧等の観点より、基板の一方の面にソース電極、他方の面にドレイン電極が形成されているいわゆる縦型のトランジスタがある。
特開２０１７－１３５４２４号公報 特開２０１５－２６７２３号公報
縦型のトランジスタでは、炭化珪素エピタキシャル基板の表面にゲートトレンチとなる溝を形成し、ゲートトレンチの内部にゲート絶縁膜を形成し、ゲート絶縁膜の上に、ゲートトレンチを埋め込むようにポリシリコンを形成することによりゲート電極が形成される。ゲートトレンチは、例えば、基板面に対し略垂直に形成されているが、オン抵抗を低くするため、トレンチの底面に不純物元素をドープし不純物領域が形成されている構造のものが考えられている。しかしながら、このような構造の縦型トランジスタでは、不純物元素がドープされている領域とトレンチとの位置がずれると、トレンチの側壁に不純物領域が形成されるため、オン抵抗やゲートしきい値電圧のバラツキが大きくなり歩留まりが低下する。
このため、縦型のトランジスタにおいて、オン抵抗が低く、オン抵抗やゲートしきい値電圧のバラツキの小さなものが求められている。
本実施形態の一観点によれば炭化珪素半導体装置は、第１の導電型の炭化珪素単結晶基板と、炭化珪素単結晶基板の一方の主面の上に設けられた第１の導電型の炭化珪素半導体の第１層と、第１層の上の第１の導電型とは異なる第２の導電型の炭化珪素半導体の第２層と、第２層の上の第１の導電型の炭化珪素半導体の第３層と、を有している。更に、第３層及び第２層に側壁を有し、底部が第１層と第２層の界面より浅い位置となる溝と、第３層と第２層の界面よりも深い位置から、第１層と第２層の界面より深い位置まで設けられた第１の導電型の炭化珪素半導体の不純物領域と、溝の内側に設けられたゲート絶縁膜と、ゲート絶縁膜の上に設けられたゲート電極と、を有している。溝の側壁は、一方の主面に対し傾斜しており、溝の底部は、不純物領域内に位置しており、第１層の不純物濃度よりも、不純物領域の不純物濃度が高い。
本開示によれば、縦型のトランジスタにおいて、オン抵抗が低く、オン抵抗等のバラツキの小さな炭化珪素半導体装置を提供することができる。
図１は炭化珪素半導体装置の構造図である。 図２は本開示の第１の実施形態の炭化珪素半導体装置の構造の説明図である。 図３は本開示の第１の実施形態の他の炭化珪素半導体装置の構造の説明図である。 図４は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（１）である。 図５は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（２）である。 図６は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（３）である。 図７は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（４）である。 図８は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（５）である。 図９は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（６）である。 図１０は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（７）である。 図１１は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程の説明図である。 図１２は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（８）である。 図１３は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（９）である。 図１４は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（１０）である。 図１５は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（１１）である。 図１６は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（１２）である。 図１７は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（１３）である。 図１８は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（１４）である。 図１９は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（１５）である。 図２０は本開示の第２の実施形態の炭化珪素半導体装置の構造の説明図である。
実施するための形態について、以下に説明する。
［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。また本明細書の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。ここで結晶学上の指数が負であることは、通常、数字の上に"－"（バー）を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現している。
〔１〕 本開示の一態様に係る半導体装置は、第１の導電型の炭化珪素単結晶基板と、前記炭化珪素単結晶基板の一方の主面の上に設けられた第１の導電型の炭化珪素半導体の第１層と、前記第１層の上の第１の導電型とは異なる第２の導電型の炭化珪素半導体の第２層と、前記第２層の上の第１の導電型の炭化珪素半導体の第３層と、前記第３層及び前記第２層に側壁を有し、底部が前記第１層と前記第２層の界面より浅い位置となる溝と、前記第３層と前記第２層の界面よりも深い位置から、前記第１層と前記第２層の界面より深い位置まで設けられた第１の導電型の炭化珪素半導体の不純物領域と、前記溝の内側に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、を有し、前記溝の側壁は、前記一方の主面に対し傾斜しており、前記溝の底部は、前記不純物領域内に位置しており、前記第１層の不純物濃度よりも、前記不純物領域の不純物濃度が高い。
縦型の炭化珪素トランジスタでは、基板の主面に垂直なゲートトレンチを形成し、ポリシリコンによりゲートトレンチを埋め込むことによりゲート電極が形成されている。このような縦型の炭化珪素トランジスタにおいて、オン抵抗を低くする方法として、トレンチの底面に不純物濃度の高い領域を形成する方法がある。この方法では、ゲートトレンチが形成される位置と、不純物領域が形成される位置とがずれると、オン抵抗やゲートしきい値電圧のバラツキが大きくなり、製造される半導体装置の歩留まりの低下を招く。
本開示は、上記のを踏まえて、発明者が鋭意検討を重ねた結果得られたものであり、Ｖ字状の溝によりゲートトレンチを形成し、溝の底部に不純物濃度の高い不純物領域を形成したものである。従って、溝の底部近傍の側壁の一部は不純物領域により形成されており、不純物領域は、ｎ型層とボディ層との界面より深い位置における溝の底部近傍の側壁の一部から、ボディ層とドリフト層との界面よりも深い位置まで形成されており、ドリフト層よりも不純物濃度が高くなっている。このような構造の縦型の炭化珪素トランジスタにより、オン抵抗を低くするとともに、オン抵抗のバラツキやゲートしきい値電圧のバラツキ等を抑制することができ、半導体装置の歩留まりを向上させることができる。
〔２〕 前記不純物領域の不純物濃度よりも、前記第３層の不純物濃度が高く、前記第３層の不純物濃度よりも、前記炭化珪素単結晶基板の不純物濃度が低い。
〔３〕 前記溝の底部は平坦な底面である。
〔４〕 前記溝の底部は下に凸となる曲面である。
〔５〕 前記不純物領域の幅は、０．１μｍ以上、０．８μｍ以下である。
〔６〕 前記第１層、前記第２層及び前記第３層は、ポリタイプが４Ｈであり、前記第３層の表面は、（０００－１）面であって、前記溝の側壁は、前記一方の主面に対し、５０°以上、６０°以下の角度で傾斜している。
〔７〕 前記第３層の上には、ソース電極が形成されており、前記炭化珪素単結晶基板の他方の主面には、ドレイン電極が形成されている。
［本開示の実施形態の詳細］
以下、本開示の一実施形態（以下「本実施形態」と記す）について詳細に説明するが、本実施形態はこれらに限定されるものではない。
〔第１の実施形態〕
最初に、基板面に対し垂直にゲートトレンチが形成されている縦型のトランジスタについて図１に基づき説明する。この縦型のトランジスタは、炭化珪素単結晶基板１０の一方の主面１０ａの上に、ｎ型ドリフト層２１、ｐ型ボディ層２２、ｎ型層２３が順に形成されている。ｎ型ドリフト層２１、ｐ型ボディ層２２、ｎ型層２３は、炭化珪素単結晶基板１０の一方の主面１０ａの上に形成された炭化珪素エピタキシャル層に形成されている。また、ｎ型層２３、ｐ型ボディ層２２、ｎ型ドリフト層２１の一部を除去することにより、溝３０が形成されている。この溝３０は、炭化珪素単結晶基板１０の一方の主面１０ａの上に形成された炭化珪素エピタキシャル層の表面に対し、略垂直に形成されており、この溝３０がゲートトレンチとなる。この溝３０の底面３０ａ及び側壁３０ｂの内側には、ゲート絶縁膜４０が形成されており、溝３０の内部のゲート絶縁膜４０の上には、ゲート電極５１が形成されている。ゲート電極５１が形成されている溝３０の周囲のｎ型層２３及びｐ型ボディ層２２の上には、ソース電極５２が形成されており、ゲート電極５１を覆う層間絶縁膜４１及びソース電極５２の上には、ソース配線５４が形成されている。また、炭化珪素単結晶基板１０の他方の主面１０ｂの上には、ドレイン電極５３が形成されている。
このような構造の縦型のトランジスタにおいて、オン抵抗を低くするため、溝３０の底面３０ａに、イオン注入により不純物元素をドープし不純物領域２４を形成した構造のものが考えられている。しかしながら、この構造のものは、溝３０の位置と不純物領域２４の位置とがずれてしまうと、溝３０の側壁３０ｂにも不純物領域２４が形成され、オン抵抗やゲートしきい値電圧の値がばらつきが大きくなり、歩留まりの低下を招く。
（炭化珪素半導体装置）
次に、第１の実施形態における炭化珪素半導体装置について、図２に基づき説明する。図２に示される炭化珪素半導体装置である縦型のトランジスタは、炭化珪素単結晶基板１１０の一方の主面１１０ａの上に、第１のｎ型層１２１、第１のｐ型層１２２、第２のｎ型層１２３が順に形成されている。第１のｐ型層１２２、第２のｎ型層１２３は、炭化珪素単結晶基板１１０の一方の主面１１０ａの上に形成された炭化珪素エピタキシャル層に表面１２０ａよりイオン注入をすることにより形成される。本願においては、第１のｎ型層１２１はｎ型ドリフト層に相当する層であり、第１のｐ型層１２２はｐ型ボディ層に相当する層である。尚、第１のｎ型層１２１を第１層、第１のｐ型層１２２を第２層、第２のｎ型層１２３を第３層と記載する場合がある。また、下記の説明では、ｎ型を第１の導電型、ｐ型を第２の導電型として説明する。また、炭化珪素エピタキシャル層は、炭化珪素単結晶基板１１０の一方の主面１１０ａの上に炭化珪素単結晶をエピタキシャル成長させることにより形成されている。よって、炭化珪素エピタキシャル層の表面１２０ａと炭化珪素単結晶基板１１０の一方の主面１１０ａとは平行であり、第２のｎ型層１２３が形成されているものでは、第２のｎ型層１２３の表面と記載する場合がある。
本実施の形態においては、第２のｎ型層１２３、第１のｐ型層１２２、第１のｎ型層１２１の一部を除去することにより、炭化珪素エピタキシャル層に表面１２０ａに対し傾斜した側壁１３０ａを有する断面がＶ字状の溝１３０が形成されている。この溝１３０はゲートトレンチであり、溝１３０の側壁１３０ａは、第２のｎ型層１２３、第１のｐ型層１２２、ｎ型領域１２５により形成される。ｎ型領域１２５は、溝１３０よりも深く、溝１３０から第１のｐ型層１２２と第１のｎ型層１２１との界面１２１ａよりも深い位置まで形成されている。本願においては、ｎ型領域１２５を不純物領域と記載する場合がある。
また、溝１３０の側壁１３０ａの内側には、ゲート絶縁膜１４０が形成されており、溝１３０の内部のゲート絶縁膜１４０の上には、ゲート電極１５１が形成されている。ゲート電極１５１が形成されている溝１３０の周囲の第２のｎ型層１２３及び第２のｐ型層１２４の上には、ソース電極１５２が形成されており、ゲート電極１５１を覆う層間絶縁膜１４１及びソース電極１５２の上には、ソース配線１５４が形成されている。炭化珪素単結晶基板１１０の他方の主面１１０ｂには、ドレイン電極１５３が形成されている。第２のｐ型層１２４は、ｐ型コンタクト層に相当する層であり、第１のｐ型層１２２と第２のｎ型層１２３との界面１２２ａよりも深い位置まで形成されており、第１のｐ型層１２２と接続されている。また、第２のｐ型層１２４における不純物濃度は、第１のｐ型層１２２における不純物濃度よりも高い。
本実施形態においては、炭化珪素単結晶基板１１０における炭化珪素のポリタイプは４Ｈであり、一方の主面１１０ａはＣ（炭素）面となる（０００－１）面である。４Ｈのポリタイプの炭化珪素は、電子移動度、絶縁破壊電界強度等が、他のポリタイプよりも優れている。溝１３０は、Ｖ字状の溝であり、第２のｎ型層１２３の表面となる炭化珪素エピタキシャル層の表面１２０ａに対して、側壁１３０ａが約５５°、具体的には、５０°以上、６０°以下の範囲で傾斜している。
本実施形態における炭化珪素半導体装置は、溝１３０の底部１３０ｂ近傍の側壁１３０ａの一部はｎ型領域１２５により形成されており、ｎ型領域１２５は、第２のｎ型層１２３と第１のｐ型層１２２との界面１２２ａより深い位置における溝１３０の底部１３０ｂ近傍の側壁１３０ａの一部から、第１のｐ型層１２２と第１のｎ型層１２１との界面１２１ａより深い位置まで形成されている。即ち、溝１３０は、底部１３０ｂまでの深さは、第１のｐ型層１２２と第１のｎ型層１２１との界面１２１ａよりも浅い位置となるように形成されている。ｎ型領域１２５は、第１のｐ型層１２２と第１のｎ型層１２１との界面１２１ａより深い位置まで形成されている。溝１３０の底部１３０ｂは、ｎ型領域１２５内に位置している。
本実施形態においては、ｐ型となる不純物元素には、Ａｌ（アルミニウム）が用いられており、ｎ型となる不純物元素には、Ｎ（窒素）またはＰ（リン）が用いられている。炭化珪素単結晶基板１１０には、ｎ型となる不純物元素が約１×１０１９ｃｍ－３の濃度でドープされており、第１のｎ型層１２１には、ｎ型となる不純物元素が約１×１０１６ｃｍ－３の濃度でドープされている。第２のｎ型層１２３には、ｎ型となる不純物元素が約２×１０１９ｃｍ－３の濃度でドープされており、ｎ型領域１２５には、ｎ型となる不純物元素が約１×１０１７ｃｍ－３の濃度でドープされている。
従って、ｎ型となる不純物元素の濃度は、第１のｎ型層１２１、ｎ型領域１２５、炭化珪素単結晶基板１１０、第２のｎ型層１２３の順に高くなっている。即ち、ｎ型となる不純物元素の濃度は、第１のｎ型層１２１よりもｎ型領域１２５が高く、ｎ型領域１２５よりも炭化珪素単結晶基板１１０が高く、炭化珪素単結晶基板１１０よりも第２のｎ型層１２３が高い。
また、第１のｐ型層１２２には、ｐ型となる不純物元素が約１×１０１８ｃｍ－３の濃度でドープされており、第２のｐ型層１２４には、ｐ型となる不純物元素が約５×１０１９ｃｍ－３の濃度でドープされている。よって、ｐ型となる不純物元素の濃度は、第１のｐ型層１２２よりも、第２のｐ型層１２４が高い。
本実施形態における炭化珪素半導体装置においては、溝１３０の底部１３０ｂの近傍に、ｎ型となる不純物元素が、第１のｎ型層１２１よりも高い濃度でドープされたｎ型領域１２５が形成されている。よって、オン抵抗を低くすることができる。また、ｎ型領域１２５は、溝１３０の底部１３０ｂの近傍に形成されるため、基板面に対し垂直にゲートトレンチが形成されているものと比べて、溝１３０の位置が多少ずれても、オン抵抗等のバラツキは少なく、歩留まりを高くすることができる。
Ｖ字状の溝１３０は、側壁１３０ａが、ｎ型領域１２５、第１のｐ型層１２２、第１のｎ型層１２１により形成される。よって、Ｖ字状の溝１３０の内部に形成されているゲート電極１５１に電圧を印加すると、Ｖ字状の溝１３０の側壁１３０ａに沿って、第１のｐ型層１２２にチャネルが形成され、ｎ型領域１２５と第１のｎ型層１２１との間に電流が流れオンとなる。
図２では、溝１３０の底部１３０ｂが尖っている形状のものが記載されているが、本実施形態は、図３に示されるように、溝１３０の底部１３０ｃは、製造プロセス等により丸くなり、曲面となっているものであってもよい。
上記においては、第１の導電型をｎ型とし、第２の導電型をｐ型とした場合について説明したが、第１の導電型をｐ型とし、第２の導電型をｎ型としたものであってもよい。
（炭化珪素半導体装置の製造方法）
次に、本実施形態における炭化珪素半導体装置の製造方法について、図４～図１９に基づき説明する。
最初に、図４に示されるように、炭化珪素単結晶基板１１０の一方の主面１１０ａの上に炭化珪素エピタキシャル層１２０が形成されている炭化珪素エピタキシャル基板を準備する。炭化珪素単結晶基板１１０における炭化珪素のポリタイプは４Ｈであり、一方の主面１１０ａはＣ（炭素）面である（０００－１）面である。炭化珪素エピタキシャル層１２０には、ｎ型となる不純物元素としてＮが約１×１０１６ｃｍ－３の濃度でドープされている。
次に、図５に示されるように、炭化珪素エピタキシャル層１２０の表面より、Ａｌをイオン注入することにより第１のｐ型層１２２及び第２のｐ型層１２４を形成し、Ｐをイオン注入することにより第２のｎ型層１２３を形成する。
具体的には、第２のｎ型層１２３は、炭化珪素エピタキシャル層１２０の表面より所定の深さの領域まで、ｎ型となる不純物元素であるＰをイオン注入することにより形成する。また、第１のｐ型層１２２は、炭化珪素エピタキシャル層１２０の表面より、第２のｎ型層１２３よりも深い所定の領域に、ｐ型となる不純物元素となるＡｌをイオン注入することにより形成する。
尚、炭化珪素エピタキシャル層１２０には、ｎ型となる不純物元素であるＮが約１×１０１６ｃｍ－３の濃度でドープされている。従って、炭化珪素エピタキシャル層１２０において、イオン注入により形成された第２のｎ型層１２３、及び、第１のｐ型層１２２を除く領域が、第１のｎ型層１２１となる。
更に、炭化珪素エピタキシャル層１２０の表面より、第２のｎ型層１２３及び第１のｐ型層１２２の一部に、ｐ型となる不純物元素となるＡｌをイオン注入することにより、第２のｐ型層１２４を形成する。本実施形態においては、第１のｐ型層１２２がｐ型ボディ層に相当し、第１のｎ型層１２１がｎ型ドリフト層に相当する。
次に、図６に示すように、露出している第２のｎ型層１２３及び第２のｐ型層１２４の上に、ｎ型領域１２５が形成される領域に開口部１６１ａを有するハードマスクとなる酸化シリコン膜１６１を形成する。具体的には、第２のｎ型層１２３及び第２のｐ型層１２４の上に、ＣＶＤ（chemical vapor deposition）により酸化シリコン膜１６１を成膜する。この後、成膜された酸化シリコン膜１６１の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、開口部１６１ａが形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ＲＩＥ（Reactive Ion Etching）等により、レジストパターンの開口部における酸化シリコン膜１６１を除去し、開口部１６１ａを形成することにより、ハードマスクを形成する。この後、有機溶剤等により、不図示のレジストパターンは除去する。このように形成される開口部１６１ａの幅Ｗ１は、約０．５μｍである。尚、本実施形態においては、開口部１６１ａの幅Ｗ１は、０．１μｍ以上、０．８μｍ以下であることが好ましい。
次に、図７に示すように、酸化シリコン膜１６１の開口部１６１ａより、ｎ型となる不純物元素としてＰをイオン注入することにより、ｎ型領域１２５を形成し、この後、熱処理を行うことにより、注入された不純物元素を活性化させる。ｎ型領域１２５は、ｎ型となる不純物元素としてＰを第１のｐ型層１２２と第１のｎ型層１２１との界面１２１ａよりも深い位置までイオン注入することにより形成する。形成されるｎ型領域１２５の幅Ｗ２は、ハードマスクとなる酸化シリコン膜１６１の開口部１６１ａの幅Ｗ１と等しく約０．５μｍである。この後、フッ酸等によるウェットエッチングにより、酸化シリコン膜１６１を除去する。
次に、図８に示すように、露出している第２のｎ型層１２３、第２のｐ型層１２４及びｎ型領域１２５の表面を熱酸化することにより酸化シリコン膜１６２を形成する。
次に、図９に示すように、酸化シリコン膜１６２に溝１３０を形成するための開口部１６２ａを形成する。具体的には、酸化シリコン膜１６２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、酸化シリコン膜１６２の開口部１６２ａが形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ＲＩＥ等により、レジストパターンの開口部における酸化シリコン膜１６２を除去することにより、酸化シリコン膜１６２に開口部１６２ａを形成する。このように形成される酸化シリコン膜１６２の開口部１６２ａは、イオン注入により形成されたｎ型領域１２５の中心と、開口部１６２ａの中心とが略一致するように形成する。
次に、図１０に示すように、酸化シリコン膜１６２の開口部１６２ａより、熱エッチングにより炭化珪素エピタキシャル層を除去する。熱エッチングは、熱化学反応によるエッチングであり、炭化珪素エピタキシャル層に傾斜面を形成しながらエッチングが進行するため、図１０に示されるようにＶ字状の溝１３０が形成される。このように形成されるＶ字状の溝１３０の底部１３０ｂは尖っており、溝１３０の底部１３０ｂが、第１のｐ型層１２２と第１のｎ型層１２１との界面１２１ａよりも浅い位置となるように形成する。
図１１は、上記のように形成されたＶ字状の溝１３０と第１のｎ型層１２１、第１のｐ型層１２２、ｎ型領域１２５との関係の詳細を示すものである。第１のｎ型層１２１と第１のｐ型層１２２との界面１２１ａまでの深さＤ１は約０．９μｍであり、ｎ型領域１２５の深さＤ２、即ち、ｎ型領域１２５と第１のｎ型層１２１との界面１２５ａまでの深さは１．０μｍである。よって、第１のｎ型層１２１と第１のｐ型層１２２との界面１２１ａまでの深さＤ１よりも、ｎ型領域１２５の深さＤ２が深い。また、Ｖ字状の溝１３０の深さＤ３、即ち、Ｖ字状の溝１３０の底部１３０ｂまでの深さは約０．８μｍであり、第１のｎ型層１２１と第１のｐ型層１２２との界面１２１ａまでの深さＤ１よりも浅い。
次に、図１２に示されるように、酸化シリコン膜１６２をフッ酸等によるウェットエッチングにより除去した後、溝１３０の側壁１３０ａ等を含む部分を熱酸化することにより、ゲート絶縁膜１４０を形成する。
次に、図１３に示されるように、ゲート絶縁膜１４０の上に、ＣＶＤによりポリシリコン膜１５１ａを成膜する。具体的には、ＳｉＨ４とＨ２を供給し、６００℃～６５０℃の成膜温度で、溝１３０に形成されたゲート絶縁膜１４０の上にポリシリコン膜１５１ａを成膜し、溝１３０を埋め込む。
次に、図１４に示されるように、ポリシリコン膜１５１ａを加工し、ゲート電極１５１を形成する。具体的には、ポリシリコン膜１５１ａの上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ポリシリコン膜１５１ａの上のゲート電極１５１が形成される領域に不図示のレジストパターンを形成する。この後、ＲＩＥ等によりレジストパターンが形成されていない領域のポリシリコン膜１５１ａを除去することにより、残存するポリシリコン膜１５１ａによりゲート電極１５１を形成する。
次に、図１５に示されるように、ゲート電極１５１及び露出しているゲート絶縁膜１４０の上に、層間絶縁膜１４１を形成する。層間絶縁膜１４１は、ＣＶＤにより酸化シリコン膜を成膜することにより形成する。
次に、図１６に示されるように、ソース電極１５２が形成される領域におけるゲート絶縁膜１４０及び層間絶縁膜１４１を除去する。具体的には、層間絶縁膜１４１の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極１５２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域のゲート絶縁膜１４０及び層間絶縁膜１４１をＲＩＥ等により除去することにより、ソース電極１５２が形成される領域の第２のｎ型層１２３及び第２のｐ型層１２４の表面を露出させる。
次に、図１７に示すように、露出している第２のｎ型層１２３及び第２のｐ型層１２４の上にＮｉ膜を成膜し、熱処理することにより、ソース電極１５２を形成する。第２のｎ型層１２３及び第２のｐ型層１２４は、炭化珪素半導体により形成されておりＳｉを含んでいるため、ソース電極１５２を形成するためのＮｉ膜を成膜した後、熱処理をすることにより、ＮｉとＳｉとが合金化され、ＮｉＳｉ合金層が形成される。このように形成されるＮｉＳｉ合金層により、ソース電極１５２と第２のｎ型層１２３とのコンタクト抵抗を低くすることができる。
次に、図１８に示すように、層間絶縁膜１４１及びソース電極１５２の上に、スパッタリング等によりＡｌ膜を成膜することにより、ソース配線１５４を形成する。
次に、図１９に示されるように、炭化珪素単結晶基板１１０の他方の主面１１０ｂを研削することにより、炭化珪素単結晶基板１１０を薄くした後、炭化珪素単結晶基板１１０の他方の主面１１０ｂにドレイン電極１５３を形成する。ドレイン電極１５３は、スパッタリングにより、ＮｉＳｉ膜を成膜し、更に、ＮｉＳｉ膜の上に、Ｔｉ膜、Ｎｉ膜及びＡｕ膜を積層して成膜することにより形成する。
以上の工程により、本実施形態における炭化珪素半導体装置を製造することができる。
〔第２の実施形態〕
次に、第２の実施形態について説明する。本実施形態における炭化珪素半導体装置は、ゲート電極が形成される溝の底部が平坦な構造のものである。具体的には、本実施形態における炭化珪素半導体装置は、図２０に示されるように、溝２３０は、炭化珪素エピタキシャル層に表面１２０ａに対し傾斜した側壁２３０ａと、平坦な底面２３０ｂとにより形成されている。よって、溝２３０の底面２３０ｂが、溝２３０の底部となっている。溝２３０の側壁２３０ａ及び底面２３０ｂの上には、ゲート絶縁膜２４０が形成されており、ゲート絶縁膜２４０の上には、ゲート電極２５１が形成されている。
底面２３０ｂの幅Ｗ３は、例えば、０．２μｍであり、ｎ型領域１２５の幅Ｗ２よりも狭くなるように形成されている。具体的には、溝２３０の底面２３０ｂの全体と側壁２３０ａの一部が、ｎ型領域１２５により形成されている。このように、溝２３０の底面２３０ｂを平坦にすることにより、電界集中を緩和させることができる。尚、本願において、ｎ型領域１２５の幅Ｗ２、及び、底面２３０ｂの幅Ｗ３とは、炭化珪素エピタキシャル層１２０の表面１２０ａに平行な方向における幅を意味する。
本実施形態における炭化珪素半導体装置は、第１の実施形態において、図１０における熱エッチングにおいて、尖った底部１３０ｂが形成される前に、熱エッチングを停止することにより形成することができる。
尚、上記以外の内容については、第１の実施形態と同様である。
以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
１０ 炭化珪素単結晶基板
１０ａ 一方の主面
１０ｂ 他方の主面
２１ ｎ型ドリフト層
２２ ｐ型ボディ層
２３ ｎ型層
２４ 不純物領域
３０ 溝
３０ａ 底面
３０ｂ 側壁
４０ ゲート絶縁膜
４１ 層間絶縁膜
５１ ゲート電極
５２ ソース電極
５３ ドレイン電極
５４ ソース配線
１１０ 炭化珪素単結晶基板
１１０ａ 一方の主面
１１０ｂ 他方の主面
１２０ 炭化珪素エピタキシャル層
１２１ 第１のｎ型層
１２１ａ 界面
１２２ 第１のｐ型層
１２３ 第２のｎ型層
１２４ 第２のｐ型層
１２５ ｎ型領域
１２５ａ 界面
１３０ 溝
１３０ａ 側壁
１３０ｂ 底部
１３０ｃ 底部
１４０ ゲート絶縁膜
１４１ 層間絶縁膜
１５１ ゲート電極
１５１ａ ポリシリコン膜
１５２ ソース電極
１５３ ドレイン電極
１５４ ソース配線
１６１ 酸化シリコン膜
１６１ａ 開口部
１６２ 酸化シリコン膜
１６２ａ 開口部
２３０ 溝
２３０ａ 側壁
２３０ｂ 底面
２５１ ゲート電極

Claims (7)

  1. 第１の導電型の炭化珪素単結晶基板と、
    前記炭化珪素単結晶基板の一方の主面の上に設けられた第１の導電型の炭化珪素半導体の第１層と、
    前記第１層の上の第１の導電型とは異なる第２の導電型の炭化珪素半導体の第２層と、
    前記第２層の上の第１の導電型の炭化珪素半導体の第３層と、
    前記第３層及び前記第２層に側壁を有し、底部が前記第１層と前記第２層の界面より浅い位置となる溝と、
    前記第３層と前記第２層の界面よりも深い位置から、前記第１層と前記第２層の界面より深い位置まで設けられた第１の導電型の炭化珪素半導体の不純物領域と、
    前記溝の内側に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜の上に設けられたゲート電極と、
    を有し、
    前記溝の側壁は、前記一方の主面に対し傾斜しており、
    前記溝の底部は、前記不純物領域内に位置しており、
    前記第１層の不純物濃度よりも、前記不純物領域の不純物濃度が高い炭化珪素半導体装置。
  2. 前記不純物領域の不純物濃度よりも、前記第３層の不純物濃度が高く、
    前記第３層の不純物濃度よりも、前記炭化珪素単結晶基板の不純物濃度が低い請求項１に記載の炭化珪素半導体装置。
  3. 前記溝の底部は平坦な底面である請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記溝の底部は下に凸となる曲面である請求項１または請求項２に記載の炭化珪素半導体装置。
  5. 前記不純物領域の幅は、０．１μｍ以上、０．８μｍ以下である請求項１から請求項４のいずれか一項に記載の炭化珪素半導体装置。
  6. 前記第１層、前記第２層及び前記第３層は、ポリタイプが４Ｈであり、前記第３層の表面は、（０００－１）面であって、
    前記溝の側壁は、前記一方の主面に対し、５０°以上、６０°以下の角度で傾斜している請求項１から請求項５のいずれか一項に記載の炭化珪素半導体装置。
  7. 前記第３層の上には、ソース電極が形成されており、
    前記炭化珪素単結晶基板の他方の主面には、ドレイン電極が形成されている請求項１から請求項６のいずれか一項に記載の炭化珪素半導体装置。
JP2019020756A 2019-02-07 2019-02-07 炭化珪素半導体装置 Pending JP2022052774A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019020756A JP2022052774A (ja) 2019-02-07 2019-02-07 炭化珪素半導体装置
PCT/JP2020/001923 WO2020162162A1 (ja) 2019-02-07 2020-01-21 炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019020756A JP2022052774A (ja) 2019-02-07 2019-02-07 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
JP2022052774A true JP2022052774A (ja) 2022-04-05

Family

ID=71948103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019020756A Pending JP2022052774A (ja) 2019-02-07 2019-02-07 炭化珪素半導体装置

Country Status (2)

Country Link
JP (1) JP2022052774A (ja)
WO (1) WO2020162162A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005084221A2 (en) * 2004-03-01 2005-09-15 International Rectifier Corporation Self aligned contact structure for trench device
JP4450241B2 (ja) * 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5680326B2 (ja) * 2010-04-01 2015-03-04 トヨタ自動車株式会社 半導体装置の製造方法
JP2016143788A (ja) * 2015-02-03 2016-08-08 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6702556B2 (ja) * 2016-10-31 2020-06-03 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2020162162A1 (ja) 2020-08-13

Similar Documents

Publication Publication Date Title
US9117836B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
CN108028282B (zh) 半导体装置和半导体装置的制造方法
JP6168732B2 (ja) 炭化珪素半導体装置およびその製造方法
US8791002B2 (en) Semiconductor device and fabrication method for the same
WO2012017958A9 (ja) 半導体装置の製造方法
JP5298565B2 (ja) 半導体装置およびその製造方法
JP6140823B2 (ja) 炭化珪素半導体装置
JP5996671B2 (ja) 炭化珪素半導体装置及びその製造方法
JP4435847B2 (ja) 半導体装置およびその製造方法
US8941120B2 (en) Semiconductor device and method for manufacturing the same
JP2006066439A (ja) 半導体装置およびその製造方法
JP5583846B2 (ja) 半導体装置
US11245016B2 (en) Silicon carbide trench semiconductor device
US8222107B2 (en) Method for producing semiconductor element
US20080227269A1 (en) Termination trench structure for mosgated device and process for its manufacture
US10418478B2 (en) Semiconductor device
JP5037103B2 (ja) 炭化珪素半導体装置
JP2006303272A (ja) 半導体装置、及びその製造方法
WO2014102994A1 (ja) 炭化珪素半導体装置及びその製造方法
JP2020035867A (ja) 半導体装置の製造方法および半導体装置
US11398558B2 (en) Silicon carbide semiconductor device
JP2022052774A (ja) 炭化珪素半導体装置
US20230335595A1 (en) Silicon carbide semiconductor power transistor and method of manufacturing the same
JP7124582B2 (ja) 炭化珪素半導体装置
WO2018096722A1 (ja) 半導体装置