JP2022047905A

JP2022047905A - 画像形成装置

Info

Publication number: JP2022047905A
Application number: JP2020153952A
Authority: JP
Inventors: 健大井; Takeshi Oi
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2020-09-14
Filing date: 2020-09-14
Publication date: 2022-03-25
Also published as: US20220082966A1; CN114185254A; US11782364B2

Abstract

【課題】双方向サイリスタを駆動する回路の電源容量のサイズアップを抑制しつつ交流電圧の波形の歪による定着装置の昇温不良を防止すること。
【解決手段】ヒータを有する定着ユニットと、双方向サイリスタと、ＦＳＲＤ信号を出力するＣＰＵと、ＣＰＵから出力されたＦＳＲＤ信号により双方向サイリスタが導通するための電力を供給する直流電圧源と、を備え、ＣＰＵが交流電源の交流電圧の１半波を単位とした所定の制御周期で制御を行う画像形成装置であって、ＣＰＵは、交流電圧の１半波内で複数のＦＳＲＤ信号を出力する。
【選択図】図３

Description

本発明は、画像形成装置に関し、特に、画像形成装置に用いられる定着装置の電力制御に関する。

従来、複写機やプリンタ等の画像形成装置、すなわち電子写真等の画像プロセス手段により加熱軟化性の樹脂等によるトナーを用いて記録材に形成したトナー画像を、加熱処理によって固着画像として形成する画像形成装置がある。画像形成装置においては、トナー画像の加熱処理を行う加熱定着装置が使用される。加熱定着装置は、交流電源から供給された電力により発熱するヒータを有し、ヒータへの電力制御には、一般的に双方向サイリスタ（以下、トライアックという）が用いられる。一般的なトライアックの駆動手段として、例えばトライアックのＴ１端子を基準電位とした際にＴ２端子とゲート端子とを共にプラスの電位（トリガモードＩ）又はマイナスの電位（トリガモードＩＩＩ）に設定する駆動構成がある（例えば、非特許文献１参照）。

例えば図８（ａ）に示すように、交流電源８０４の電位差をトライアック８０１のゲートトリガ信号の電力源とする回路構成がある。この場合、交流電源８０４のゼロクロス点でのトライアック８０１は導通を開始することができない。トライアック８０１の導通開始時のＴ１端子とＴ２端子間の電位差が大きいほど発生するスイッチングノイズが増加するため、画像形成装置外への放出抑制用に大きなノイズフィルタ８０５を必要とする。一方で、例えば図８（ｂ）に示すように、容量素子９０１をトライアック８０１のゲートトリガ信号の電力源とする回路構成がある（例えば、特許文献１参照）。容量素子９０１は交流電源８０４の半周期毎に充電され、ＤＲＶ信号がハイレベル状態となることで容量素子９０１に蓄えられた電力からゲートトリガ信号が供給され、Ｔ１端子とＴ２端子間が導通状態となる（トリガモードＩＩ又はＩＩＩ）。図８（ｂ）の構成では、交流電源８０４のゼロクロス点からのトライアック８０１の導通開始が可能となる。例えば交流電源８０４の半波単位で加熱定着装置への電力制御を行う場合、交流電源８０４のゼロクロス点に同期してトライアック８０１を駆動する。これにより、スイッチングノイズが抑制されノイズフィルタも相対的に小さくなる。

一般的に交流電源は所定周波数の正弦波が出力されている。しかしながら、交流電源の品質に起因して交流電圧の波形に歪が発生することがある。波形の歪（以下、波形歪という）によっては、図８（ｃ）に示す様なトライアックのＴ１端子とＴ２端子間の電圧が正常時のゼロクロス点とは異なるタイミングで０Ｖとなるものもあり、トライアック８０１の導通が停止してしまうことがある。図８（ｃ）は上が交流電源の電圧波形［Ｖ］を示し、下がトライアックに流れる電流波形［Ａ］を示し、正常時の電流波形を点線で示す。波形歪が連続的に発生した場合、ヒータへの電力供給不足により定着器の昇温不良が発生しうる。電力供給不足を抑制する手段として、ＺＥＲＯＸ信号の検出回路部にて交流電圧が０Ｖとなったことを常時監視する第一の手段がある。波形歪による意図しない０Ｖ状態を検知した場合に、ゲートトリガ信号を再出力することで制御対象となる交流電圧の半波を再導通することができる。また、例えば制御対象となる半波期間中連続してゲートトリガ信号を供給するという第二の手段もある。制御対象となる半波期間中に波形歪によってトライアック８０１の導通が停止しても、ゲートトリガ電流が供給され続けるため、トライアック８０１は再導通する。

米国特許第３９３２７７０号明細書

在田保信、森敏、由宇義珍共著、「電力制御回路設計ノウハウ」ＣＱ出版、昭和６０年２月、ｐ．５７

しかしながら、従来の第一の手段を用いた場合はＺＥＲＯＸ信号の監視に伴うＣＰＵへの負荷が増大し、またノイズ等によるＺＥＲＯＸ信号の誤検知を抑制するための信号をマスクする期間が必要なため、ＺＥＲＯＸ信号を常時監視することは難しい。また、従来の第二の手段の場合、制御対象となる半波期間中、常時、容量素子の電力を放出してしまう。その結果、トライアック駆動回路の電源容量が大きくなり、コストアップ及び部品サイズの拡大につながってしまう。

本発明は、このような状況のもとでなされたもので、双方向サイリスタを駆動する回路の電源容量のサイズアップを抑制しつつ交流電圧の波形の歪による定着装置の昇温不良を防止することを目的とする。

上述した課題を解決するために、本発明は、以下の構成を備える。
ヒータを有し、被記録材に形成されたトナー画像を前記ヒータの熱で前記被記録材に定着する定着ユニットと、交流電源から前記ヒータに電力を供給するときに導通し、前記交流電源から前記ヒータへの電力の供給を遮断するときに非導通となる双方向サイリスタと、前記双方向サイリスタの導通又は非導通を制御するための制御信号を出力する制御手段と、前記制御手段から出力された前記制御信号により前記双方向サイリスタが導通するための電力を供給する直流電圧源と、を備え、前記制御手段が前記交流電源の交流電圧の１半波を単位とした所定の制御周期で前記ヒータの制御を行う画像形成装置であって、前記制御手段は、前記交流電圧の１半波内で複数の前記制御信号を出力することを特徴とする画像形成装置。

本発明によれば、双方向サイリスタを駆動する回路の電源容量のサイズアップを抑制しつつ交流電圧の波形の歪による定着装置の昇温不良を防止することができる。

実施例１の画像形成装置の概略図実施例１のヒータへの電力供給回路の構成図実施例１の複数のＦＳＲＤ信号を出力したときの概略説明図実施例１の波形歪が発生したときの複数のＦＳＲＤ信号を出力したときの概略説明図実施例２の波形歪が発生したときの複数のＦＳＲＤ信号を出力したときの概略説明図実施例３の複数のＦＳＲＤ信号の出力処理を示すフローチャート実施例３の電力制御を行った際のＦＳＲＤ信号の供給の例を示す図従来のトライアックのトリガモードＩ及びＩＩＩにおける駆動回路を示す図、トリガモードＩＩ及びＩＩＩにおける駆動回路を示す図、交流電源の波形歪によるトライアックの導通停止の例を示す図

以下、本発明を実施するための形態を、実施例により図面を参照しながら詳しく説明する。なお、以下の説明において、双方向サイリスタはＴ１端子、Ｔ２端子、Ｇ端子を有し、４つのトリガモードで導通させることができる。ここで、Ｔ１端子を基準としたとき、トリガモードＩは端子Ｔ２が正でＧ端子が正の場合、トリガモードＩＩは端子Ｔ２が正でＧ端子が負の場合をいう。また、トリガモードＩＩＩは端子Ｔ２が負でＧ端子が負の場合、トリガモードＩＶは端子Ｔ２が負でＧ端子が正の場合をいう。

［画像形成装置］
実施例１の定着装置を有する画像形成装置の一例として電子写真式のレーザビームプリンタの概略図を図１に示す。感光体である感光ドラム３０１は、表面に感光層が形成されており、帯電ローラ３０２によって表層が帯電された後にレーザスキャナ３０３からのレーザ光の照射によって潜像が形成される。感光ドラム３０１に形成された潜像には現像手段である現像ローラ３０４によってトナー３０５が付与され、感光ドラム３０１上にトナー画像が形成される。転写手段である転写ローラ３０６は被記録材３０７に転写電荷を供給するローラである。転写ローラ３０６は、感光ドラム３０１と転写ローラ３０６との転写ニップ部にて未定着のトナー画像を被記録材３０７へ転写しつつ、被記録材３０７を定着装置（定着ユニット）３００へ搬送する。定着装置３００は、筒状の定着フィルム３０９と、定着フィルム３０９の内部空間に配置されたヒータ３１１とを有している。定着フィルム３０９は、図１の奥行き方向を長手方向としたフィルムである。加圧ローラ３１０は定着フィルム３０９の外周面に接触し、定着フィルム３０９に対して加圧されることで定着ニップ部を形成する。被記録材３０７は、定着フィルム３０９を介してヒータ３１１と加圧ローラ３１０によって形成される定着ニップ部で挟持搬送されつつ加熱される。ヒータ３１１（ヒータ）は例えばセラミック製の基材と発熱層と保護層とからなるヒータである。ステイ３１２はヒータ３１１を保持する。部材３１３は補強用の部材である。温度検知手段であるサーミスタ３１４は、ヒータ３１１の温度を検知する。例えば温度ヒューズからなる過昇温保護素子（不図示）と、電力供給駆動部と直列に接続されたヒータ３１１の加熱により、未定着のトナー画像３０８が被記録材３０７に固着される。その後、被記録材３０７は定着ニップ部から排出口を介して画像形成装置の排出部３１６に排出される。なお、給紙ローラ３１７は被記録材３０７を給紙するためのローラであり、搬送ローラ３１８、３１９は被記録材３０７を搬送するためのローラである。ＣＰＵ３１５は、画像形成装置の各種の動作を制御する。

［電力供給回路］
ヒータ３１１への電力供給回路の電気的接続概略図を図２に示す。双方向サイリスタ（以下、トライアックという）４０２を用いてヒータ３１１に対する交流電源４０１からの電力供給が制御されている。トライアック４０２は、交流電源４０１からヒータ３１１に電力を供給するときに導通し、交流電源４０１からヒータ３１１への電力の供給を遮断するときに非導通となる。トライアック４０２を駆動する回路は、トランジスタ４０３、４０５、フォトカプラ４０４、抵抗４０６、４０７、４０８、４０９を有している。

ＣＰＵ３１５は、サーミスタ３１４の温度の検知結果に基づいてヒータ３１１に対する電力供給量を算出する。ＣＰＵ３１５は、算出結果に応じて制御信号であるＦＳＲＤ信号をハイレベルとして出力することでトランジスタ４０３が導通状態となる。トランジスタ４０３が導通状態となると電源Ｖｃｃから抵抗４０６を介して電流が流れ、フォトカプラ４０４が導通状態となり、トランジスタ４０５が導通する。トランジスタ４０５が導通することでコンデンサ４２０からトライアック４０２のＴ１端子とトライアック４０２のゲート端子（以下、Ｇ端子とする）との間にゲートトリガ電圧が印加され、ゲートトリガ電流が流れる。ＦＳＲＤ信号に応じて印加されるゲートトリガ電圧を、以降、ゲートトリガ信号という。その結果、トライアック４０２のＴ１端子とＴ２端子間は導通状態となり、交流電源４０１からヒータ３１１へ電力が供給される。過昇温保護素子４１０はヒータ３１１の過昇温を防止するための素子である。コイル４１１は、トライアック４０２の導通開始時に発生するスイッチングノイズが画像形成装置外に放出されることを抑制する。ＣＰＵ３１５は、交流電源４０１の交流電圧の１半波を単位とした所定の制御周期で制御を行うものとする。

抵抗４１２、４１５、４１６、ダイオード４１３、フォトカプラ４１４、コンデンサ４１７はゼロクロス検知手段であるゼロクロス検知回路を構成する。ゼロクロス検知回路は、交流電源４０１の交流電圧波形に応じてハイレベル又はローレベルの信号（以下、ＺＥＲＯＸ信号とする）をＣＰＵ３１５に出力する。ＣＰＵ３１５は、交流電源４０１の電圧瞬時値に応じて変化するフォトカプラ４１４の出力に基づくＺＥＲＯＸ信号に同期して、すなわち、ゼロクロス検知回路の検知結果に基づいて、ＦＳＲＤ信号の出力タイミングを決定する。これによりＣＰＵ３１５は、トライアック４０２を交流電源４０１のゼロクロス点近傍で導通開始させる。

［電力源４１８］
ここでゲートトリガ信号の電力源４１８について説明する。電力源４１８は、ツェナーダイオード４１９、コンデンサ４２０、抵抗４２１、ダイオード４２２を有している。電力源４１８では、トライアック４０２のＴ１端子を基準電位とし、ツェナーダイオード４１９とコンデンサ４２０とによって直流電圧源が構成されている。コンデンサ４２０は、その両端電圧がツェナーダイオード４１９のツェナー電圧Ｖｚ（以下、Ｖｚ電圧とする）に到達するまでは、ダイオード４２２を介して交流電源４０１の交流電圧波形の半波毎に充電される。実施例１において、例えば交流電源４０１の交流電圧は交流１００Ｖ、周波数ｆ_ａｃは６０Ｈｚ、Ｖｚ電圧は１０Ｖ、抵抗４０９の抵抗値Ｒ４０９は１５０Ω、抵抗４０７の抵抗値Ｒ４０７は４．７ｋΩとする。また、トライアック４０２のトリガモードＩＩ及びＩＩＩのゲートトリガ電圧Ｖ_ｇｔは１．５Ｖ、最大ゲートトリガ電流Ｉ_{ｇｔ＿ｍａｘ}は５０ｍＡとする。そうすると、トライアック４０２を駆動するにあたり、コンデンサ４２０はゲートトリガ電圧Ｖ_ｇｔ（例えば１．５Ｖ）を超える電位差及び最大ゲートトリガ電流Ｉ_{ｇｔ＿ｍａｘ}（例えば５０ｍＡ）を超える電流を供給する必要がある。なお、実施例１におけるゼロクロス点検知における信号のマスク期間は交流電源４０１の１周期の半分とする。

［実施例１のゲートトリガ信号］
ここで、実施例１にて提案するトライアック４０２の電力供給制御について図３に示す。図３において、（ｉ）は交流電源４０１の電圧値［Ｖ］の波形を示し、（ｉｉ）はゼロクロス検知結果であるＺＥＲＯＸ信号のレベル（ハイレベル又はローレベル）を示す。（ｉｉｉ）はＣＰＵ３１５が出力するＦＳＲＤ信号を示し、（ｉｖ）はヒータ３１１に流れる電流（ヒータ電流）［Ａ］の波形を示す。横軸はいずれも時間［ｍｓｅｃ］である。なお、以下の説明において、ゲートトリガ信号はＦＳＲＤ信号に応じた信号（電圧）であるため、ＦＳＲＤ信号をゲートトリガ信号と言い換えて説明する場合もある。

ＣＰＵ３１５は、トライアック４０２を導通させるための交流電圧の半波（以下、導通対象半波という）のゼロクロス点を起点として、時間幅ｔ_ｗｘ＝２００μｓｅｃのゲートトリガ信号を供給する。ゼロクロス点を起点とした１つめのゲートトリガ信号を以下、第１のゲートトリガ信号という。ＣＰＵ３１５は、交流電源４０１の１周期（以下、交流電源周期という）Ｔ_ａｃ（＝１／ｆ_ａｃ）の例えば１／６の間隔で、導通対象半波中（１つの半波中）、さらにゲートトリガ信号を２回出力する。すなわち、ＣＰＵ３１５は、同一の電力供給の対象となる半波（以下、同一の電力供給対象半波という）において合計３回のゲートトリガ信号を供給している。なお、ゼロクロス点を起点とした第１のゲートトリガ信号の後に出力された少なくとも１つのゲートトリガ信号を、以下、他のゲートトリガ信号という。実施例１では、他のゲートトリガ信号は２つであり、具体的には、第１のゲートトリガ信号に続く２番目のゲートトリガ信号と３番目のゲートトリガ信号がある。このようにＣＰＵ３１５は、３回のゲートトリガ信号の出力間隔をゼロクロス検知結果に基づく交流電源４０１の周波数ｆ_ａｃに応じて決定している。このため、交流電源４０１の周波数ｆ_ａｃが変化しても電力供給の半波を３等分したタイミングでゲートトリガ信号を供給することができる。このように、ＣＰＵ３１５は、交流電圧の１半波内で交流電源４０１の周波数に応じたタイミングで複数の制御信号を出力する。

また、同一の電力供給対象半波に対する第１のゲートトリガ信号の出力タイミングは、ゼロクロス検知結果であるＺＥＲＯＸ信号に基づき交流電源４０１のゼロクロス点に合わせて出力されている。ここで、図４は交流電源４０１に波形歪が発生した場合の各波形を示し、（ｉ）は交流電源４０１の電圧値［Ｖ］の波形を示し、（ｉｉ）はＣＰＵ３１５が出力するゲートトリガ信号（又はＦＳＲＤ信号）を示す。（ｉｉｉ）はヒータ３１１に流れる電流［Ａ］の波形を示す。横軸はいずれも時間［ｍｓｅｃ］である。上述したようなゲートトリガ信号の供給を行うことで、次のような効果が得られる。すなわち、図４に示すような、タイミングｔ１で発生した波形歪によって電力供給対象半波が消灯した場合でも、後続のゲートトリガ信号、図４の場合はタイミングｔ２の２つめのゲートトリガ信号によって、トライアック４０２を再導通させることができる。これにより、定着装置３００の昇温不良を抑制することができる。このように、ＣＰＵ３１５は、交流電圧の１半波内で複数のＦＳＲＤ信号を出力する。

［コンデンサ４２０の容量］
このような電力供給制御を行った際に必要となるコンデンサ４２０の容量について説明する。電力供給対象半波における電力供給開始の時点で、コンデンサ４２０の両端の電位差ＶｃがＶｚ電圧まで充電されているとした場合、電力供給開始から時間ｔにおけるゲートトリガ電流Ｉ_ｇｔの関係は式（１）のように近似することができる。

式（１）においてトランジスタ４０５の飽和電圧、ゲートトリガ電圧Ｖ_ｇｔは省略している。

ここで、１つのゲートトリガ信号のハイレベルの時間（ゲートトリガ信号の時間幅でもある）をｔ_ｗｘとし、例えば２００μｓｅｃとする。１つの電力供給半波あたりのゲートトリガ信号の供給期間（合計の供給時間）ｔ_ｇｔは、｛時間幅ｔ_ｗｘ＝２００μｓｅｃ｝×３である。このため、式（１）より１つの電力供給半波中に流れたゲートトリガ電流Ｉ_ｇｔ（０．６ｍｓｅｃ）＞Ｉ_{ｇｔ＿ｍｉｎ}を満足するコンデンサ４２０の容量Ｃ_４２０は、１４μＦ以上となる。コンデンサ４２０は、複数のゲートトリガ信号が出力されたときに、トライアック４０２のＴ１端子とゲート端子との間に流れる電流の合計の値に基づいて決定される。コンデンサ４２０は交流電源４０１の半波毎にしか充電されないため、容量Ｃ_４２０は２倍の２８μＦ以上の容量を有することが好ましい。一方で、背景技術で説明したように電力供給対象半波の期間中、連続してゲートトリガ信号を供給した場合、供給期間ｔ_ｇｔは交流電源４０１の半波期間の約８．６７ｍｓｅｃとなり、コンデンサ４２０に必要な容量Ｃ_４２０は２００μＦ以上となる。

このように、実施例１のトライアック４０２の電力供給制御では、トライアック４０２のＴ１端子を基準とした直流電源部をゲートトリガ信号の電力源とする。そしてこのような電力供給制御回路において、同一の電力供給対象半波に対して複数のゲートトリガ信号を供給することで、直流電源部のサイズアップを制限しつつ、交流電源４０１に発生した波形歪による定着装置の昇温不良を抑制することができる。

なお、実施例１での同一の電力供給対象半波に対するゲートトリガ信号の供給数を一例として３回としている。しかし、２回以上すなわち複数回であれば同様の効果が得られる。また、同一の電力供給対象半波に対して供給する複数のゲートトリガ信号の間隔を交流電源４０１の周波数に応じた間隔としているが、固定又は非固定の出力タイミングであってもよい。さらに、実施例１では、トライアック４０２のトリガモードＩＩ及びＩＩＩを用いた場合の構成にて説明した。しかし、コンデンサ４２０のＴ１端子側を負側電位、Ｇ端子側を正側電位とするトリガモードＩ及びＩＶを用いた場合にも適用可能であり同様の効果を奏する。

以上、実施例１によれば、双方向サイリスタを駆動する回路の電源容量のサイズアップを抑制しつつ交流電圧の波形の歪による定着装置の昇温不良を防止することができる。

［実施例２のゲートトリガ信号］
実施例２の構成について実施例１と異なる点について説明し、共通する点についての説明は省略する。実施例１では、ＣＰＵ３１５はＺＥＲＯＸ信号に基づきＦＳＲＤ信号の出力タイミングを決定することで、トライアック４０２を交流電源４０１のゼロクロス点近傍で導通開始させている。しかしながらＺＥＲＯＸ信号の生成に用いるフォトカプラ４１４や抵抗４１２の量産ばらつき等により、交流電源４０１の真のゼロクロス点とＦＳＲＤ信号の出力タイミングとにずれが生じうる。このようなずれにより真のゼロクロス点の前にＦＳＲＤ信号をハイレベルとして出力した場合でも電力供給対象半波を確実に電力供給開始させるために、次のようにすることが好ましい。すなわち、電力供給対象半波に対する第１のゲートトリガ信号（１つめの制御信号に対応）の継続時間ｔ_ｗ１は、次のように決定することが好ましい。トライアック４０２が導通状態を保持（維持）するために必要なゲートトリガ電流のパルス幅ｔ_{ｗ＿ｍｉｎ}（要する時間）とずれ時間（ずれの時間）ｔ_ｇａｐとの合計値よりも長い方が好ましい（ｔ_ｗ１＞ｔ_{ｗ＿ｍｉｎ}＋ｔ_ｇａｐ）。

一方で、同一の電力供給対象半波に対する第１のゲートトリガ信号以外の他のゲートトリガ信号（１つめの制御信号を除いた他の制御信号に対応）はＴ１端子とＴ２端子とに電位差が生じている期間中に供給される。他のゲートトリガ信号の継続時間ｔ_ｗｙは、ゲートトリガ電流のパルス幅ｔ_{ｗ＿ｍｉｎ}よりも長ければよい（ｔ_ｗｙ＞ｔ_{ｗ＿ｍｉｎ}）。そのため、以下の式（２）を満足する関係であればよい。

ここでずれ時間ｔ_ｇａｐを１００μｓｅｃ、ゲートトリガ電流のパルス幅ｔ_{ｗ＿ｍｉｎ}を５０μｓｅｃとした場合、ゲートトリガ信号の継続時間ｔ_ｗ１を２００μｓｅｃ、他の信号の継続時間ｔ_ｗｙを１００μｓｅｃにする。これにより式（２）の関係を満足することができ、同一の電力供給対象半波に対する合計の供給時間（継続時間の合計）は４００μｓｅｃとなる。

式（１）に基づき３回目のゲートトリガ信号における電流がＩ_{ｇｔ＿ｍｉｎ}を上回るために必要なコンデンサ４２０の容量Ｃ_４２０（Ｉ_ｇｔ（０．４ｍｓｅｃ）＞Ｉ_{ｇｔ＿ｍｉｎ}）は１０μＦ程度となる。コンデンサ４２０は、交流電源４０１の半波毎にしか充電されないため、容量Ｃ_４２０として好ましい容量は２０μＦ程度となり、実施例１よりも小さい電力源を用いた電力供給の制御回路構成にて交流電源４０１の波形歪による定着装置の昇温不良を抑制できる。

図５は、実施例２の制御を示す図である。図５において、（ｉ）は交流電源４０１の電圧値［Ｖ］の波形を示し、（ｉｉ）はゼロクロス検知結果であるＸＥＲＯＸ信号のレベル（ハイレベル又はローレベル）を示す。（ｉｉｉ）はＣＰＵ３１５が出力するＦＳＲＤ信号を示し、（ｉｖ）はヒータ３１１に流れる電流［Ａ］の波形を示す。横軸はいずれも時間［ｍｓｅｃ］である。図５（ｉ）に示すように、実施例２では、ずれ時間ｔ_ｇａｐが生じている。また、交流電源４０１に波形歪が生じている。しかし、波形歪によって電力供給対象半波で消灯しても、連続する他の信号（２つ目の信号）によって、トライアック４０２を再導通させることができ、定着装置の昇温不良を抑制することができる。

このように、実施例２のトライアックの電力供給制御においても、トライアック４０２のＴ１端子を基準とする直流電源部をゲートトリガ信号の電力源とする電力供給制御回路を用いている。そして、同一の電力供給対象半波に対して複数のゲートトリガ信号を供給しつつ、電力供給対象半波に対する第１のゲートトリガ信号と他のゲートトリガ信号の供給期間を変更する。これにより直流電源部のサイズアップを制限しつつ、波形歪による定着装置の昇温不良を抑制することができる。

以上、実施例２によれば、双方向サイリスタを駆動する回路の電源容量のサイズアップを抑制しつつ交流電圧の波形の歪による定着装置の昇温不良を防止することができる。

実施例１、２は、交流電源４０１の波形歪によってトライアック４０２が電力供給対象半波の途中で導通が停止した際に、必ずトライアック４０２の導通を再開させる制御となっている。一方で、波形歪が断続的に発生する状況では、ヒータ３１１が単位時間当たりに必要とする電力量によって不足する電力の割合が異なる。なお、単位時間とは、例えば、交流電源４０１の２半波（１全波）を最小とする半波単位に相当する。ヒータ３１１への電力供給制御単位を、例えば交流電源４０１の１０半波とした場合について説明する。実施例３では、ＣＰＵ３１５は、決定した電力に応じて複数のＦＳＲＤ信号を出力するか否かを決定する。

定着装置３００の温度の立ち上げ開始時は、ヒータ３１１に連続して電力を供給する制御となる傾向があり、電力供給制御単位の電力供給比率は１００％となる。電力供給比率１００％となる制御において波形歪によって例えば１半波分の電力供給が停止した場合に投入される電力は９０％である。一方、定着装置３００の温度の維持を主とする際のヒータ３１１への電力供給比率は低下し、例えば３０％（３半波分）程度等になる。このため、波形歪によって１半波分の電力供給が停止した場合に投入される電力は６７％となり、定着装置３００の温度リプルの増加につながる。このような電力供給比率の低い制御が行われているときに、同一の電力供給対象半波に対して複数のゲートトリガ信号を供給することで、定着装置３００の温度リプルの増加を抑制することができる。

［電力供給制御］
図６に、例えば電力供給比率が５０％以下の場合に複数のゲートトリガ信号を供給する制御のフローチャートを示す。ＣＰＵ３１５は定着装置３００の温度制御を開始するとステップ（以下、Ｓとする）１以降の処理を実行する。Ｓ１でＣＰＵ３１５は、サーミスタ３１４の検知結果に基づきヒータ３１１への電力供給制御を開始する。Ｓ２でＣＰＵ３１５は、交流電源４０１の次の半波が電力供給対象であるか否かを判断する。ここで、次の半波とは、所定の制御周期（例えば、１０半波）における制御の対象となる所定の半波である。Ｓ２でＣＰＵ３１５は、次の半波が電力供給対象ではないと判断した場合、処理をＳ２に戻し、次の半波が電力供給対象であると判断した場合、処理をＳ３に進める。

Ｓ３でＣＰＵ３１５は、ＦＳＲＤ信号を出力しトライアック４０２に対して第１のゲートトリガ信号を供給する。Ｓ４でＣＰＵ３１５は、前の半波が電力供給対象ではなかった（以下、電力供給非対象という）か否かを判断する。Ｓ４でＣＰＵ３１５は、前の半波が電力供給対象であったと判断した場合、処理をＳ６に進め、前の半波が電力供給非対象であったと判断した場合、処理をＳ５に進める。Ｓ５でＣＰＵ３１５は、同一の電力供給対象半波において複数のＦＳＲＤ信号を出力する。なお、複数のＦＳＲＤ信号の出力は、実施例１、２で説明した時間間隔で出力する。Ｓ６でＣＰＵ３１５は、定着装置３００の温度制御を終了するか否かを判断する。Ｓ６でＣＰＵ３１５は、温度制御を継続すると判断した場合、処理をＳ２に戻し、温度制御を終了すると判断した場合は一連の処理を終了する。

図７に実施例３の制御を適用したヒータ３１１の電力供給制御におけるゲートトリガ信号の供給状態の例（半波１から半波４まで）を示す。図７で（ｉ）は交流電源４０１の電圧値［Ｖ］の波形を示し、（ｉｉ）はＣＰＵ３１５が出力するＦＳＲＤ信号を示し、（ｉｉｉ）はヒータ３１１に流れる電流［Ａ］の波形を示す。横軸はいずれも時間［ｍｓｅｃ］である。ここで、半波１及び半波４は電力供給非対象半波であり、半波２及び半波３は電力供給対象半波である。このため、半波２も半波３も、交流電源４０１のゼロクロス点近傍で第１のゲートトリガ信号が供給されている。半波２の場合、前の半波である半波１が電力供給非対象半波であるため、図６のＳ４の判断が「Ｙ」となり、半波２の途中でさらに２回のゲートトリガ信号が供給されている。

一方、半波３の場合は、前の半波である半波２が電力供給対象半波であるため、図６のＳ４の判断が「Ｎ」となり、半波３に対してはトライアック４０２の導通開始用の第１のゲートトリガ信号だけが供給され、他の信号は供給されない。すなわち、図６のＳ５の処理は実行されない。このように実施例３の制御を行うことにより、電力供給比率が５０％以下の場合にのみ、複数のゲートトリガ信号を供給することが可能となる。その結果、電力供給制御単位あたりに必要とするコンデンサ４２０の半分の容量で断続的に発生する波形歪によるトライアック４０２の導通停止を抑制し定着装置３００の温度リプルを低減することができる。

実施例３では、トライアック４０２のＴ１端子を基準とした直流電源部をゲートトリガ信号の電力源とする。このような電力供給制御回路において、電力供給比率に応じて同一の電力供給対象半波に供給するゲートトリガ信号の数を変更することで直流電源部のサイズアップを制限しつつ、波形歪による定着装置の温度リプルを抑制できる。なお、実施例３では前の半波の電力供給状況に応じて次の半波へのゲートトリガ信号の数を変更した。しかし、ＣＰＵ３１５による電力供給制御単位における電力供給比率の結果に応じてゲートトリガ信号の数を変更してもよい。また、前の半波の電力供給状況に応じて単一又は複数のゲートトリガ信号の数を変更したが、連続する電力供給非対象半波に応じて複数ゲートトリガ信号の数を変更してもよい。

以上、実施例３によれば、双方向サイリスタを駆動する回路の電源容量のサイズアップを抑制しつつ交流電圧の波形の歪による定着装置の昇温不良を防止することができる。

３１１ヒータ
３１５ＣＰＵ
４０２双方向サイリスタ
４１８電力源

Claims

ヒータを有し、被記録材に形成されたトナー画像を前記ヒータの熱で前記被記録材に定着する定着ユニットと、
交流電源から前記ヒータに電力を供給するときに導通し、前記交流電源から前記ヒータへの電力の供給を遮断するときに非導通となる双方向サイリスタと、
前記双方向サイリスタの導通又は非導通を制御するための制御信号を出力する制御手段と、
前記制御手段から出力された前記制御信号により前記双方向サイリスタが導通するための電力を供給する直流電圧源と、
を備え、前記制御手段が前記交流電源の交流電圧の１半波を単位とした所定の制御周期で前記ヒータの制御を行う画像形成装置であって、
前記制御手段は、前記交流電圧の１半波内で複数の前記制御信号を出力することを特徴とする画像形成装置。
前記制御手段は、前記交流電圧の１半波内で前記交流電源の周波数に応じたタイミングで前記複数の制御信号を出力することを特徴とする請求項１に記載の画像形成装置。
前記直流電圧源は、コンデンサを有し、
前記コンデンサの容量は、前記複数の制御信号が出力されたときに、前記双方向サイリスタのＴ１端子とゲート端子との間に流れる電流の合計の値に基づいて決定されることを特徴とする請求項１又は請求項２に記載の画像形成装置。
前記交流電圧のゼロクロス点を検知するゼロクロス検知手段を備え、
前記制御手段は、前記ゼロクロス検知手段の検知結果に基づいて前記複数の制御信号を出力することを特徴とする請求項１から請求項３のいずれか１項に記載の画像形成装置。
前記制御手段は、
前記複数の制御信号のうち１つめの制御信号をハイレベルとする時間幅を、前記双方向サイリスタが導通状態を維持するために要する時間と前記ゼロクロス点と前記ゼロクロス検知手段の検知結果とのずれの時間との合計よりも長い時間に決定し、
前記複数の制御信号のうち前記１つめの制御信号を除いた他の制御信号の前記時間幅を、前記双方向サイリスタが導通状態を維持するために要する時間よりも長く前記１つめの制御信号の時間幅よりも短い時間幅に決定することを特徴とする請求項４に記載の画像形成装置。
前記ヒータの温度を検知する温度検知手段を備え、
前記制御手段は、前記温度検知手段の検知結果に基づいて前記ヒータに供給する電力を決定することを特徴とする請求項５に記載の画像形成装置。
前記制御手段は、決定した前記電力に応じて前記複数の制御信号を出力するか否かを決定することを特徴とする請求項６に記載の画像形成装置。
前記制御手段は、前記所定の制御周期における制御の対象となる所定の半波において、前記所定の半波の前の半波で電力が供給されていた場合には前記１つめの制御信号のみを出力し、前記所定の半波の前の半波で電力が供給されていなかった場合には前記複数の制御信号を出力することを特徴とする請求項７に記載の画像形成装置。
前記定着ユニットは、筒状のフィルムと、前記フィルムの外周面に接触する加圧ローラと、を有し、
前記ヒータは前記フィルムの内部空間に配置されており、
前記被記録材は、前記フィルムを介して前記ヒータと前記加圧ローラによって形成される定着ニップ部で挟持搬送されつつ加熱されることを特徴とする請求項１から請求項８のいずれか１項に記載の画像形成装置。