JP2022007540A - アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体 - Google Patents

アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体 Download PDF

Info

Publication number
JP2022007540A
JP2022007540A JP2020110573A JP2020110573A JP2022007540A JP 2022007540 A JP2022007540 A JP 2022007540A JP 2020110573 A JP2020110573 A JP 2020110573A JP 2020110573 A JP2020110573 A JP 2020110573A JP 2022007540 A JP2022007540 A JP 2022007540A
Authority
JP
Japan
Prior art keywords
substrate
alignment
edge
information
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020110573A
Other languages
English (en)
Inventor
和憲 谷
Kazunori Tani
康信 小林
Yasunobu Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Priority to JP2020110573A priority Critical patent/JP2022007540A/ja
Priority to KR1020210080136A priority patent/KR102625055B1/ko
Priority to CN202110688650.XA priority patent/CN113851408A/zh
Publication of JP2022007540A publication Critical patent/JP2022007540A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682Mask-wafer alignment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/042Coating on selected surface areas, e.g. using masks using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50Substrate holders
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/52Means for observation of the coating process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67294Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68728Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of separate clamping members, e.g. clamping fingers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

Figure 2022007540000001
【課題】大型基板から切り出された基板のエッジアライメントに関し、搬送先の成膜室におけるアライメントの精度の低下を抑制する
【解決手段】 アライメント装置は、大型基板を分割して得られた複数の基板のうちのいずれかの基板を支持する基板支持手段と、基板支持手段に支持された基板のエッジを検知するエッジ検知手段と、基板支持手段に支持された基板の位置を調整する位置調整手段と、位置調整手段を制御する制御手段と、を備える。取得手段は、基板支持手段に支持されている基板の、分割前の大型基板における部位に関する基板情報を取得する。制御手段は、エッジ検知手段によって検知された基板のエッジの位置情報と、取得手段によって取得された基板情報と、に基づいて、位置調整手段を制御する。
【選択図】図9

Description

本発明は、アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体に関する。
有機ELディスプレイ等の製造では、基板を搬送する搬送ロボットが設けられる搬送室と、その周囲に配置された複数の成膜室とを含むブロックを複数繋げて製造ラインを構成することがある。このような製造ラインでは、上流側のブロックに基板が搬入されると、基板は複数の成膜工程を経ながら順次下流に流れていき、下流側のブロックから搬出される。特許文献1には、隣接するブロックの間に基板を受け渡すための受渡室が設けられる構成が開示されている。また、特許文献1では、受渡室において、基板のエッジを検知し、その検知結果に基づいて基板の位置を調整するエッジアライメントが実行される。このエッジアライメントは、成膜室にて行われる、基板及びマスクに形成されたアライメントマークを用いたアライメントを効率的に実行するための予備的なアライメントとして位置づけられる。
特開2019-192898号公報
有機ELディスプレイは、様々な成膜工程によって基板上に複数の層が形成されることで製造される。このとき、製造ラインの都合により、ある工程までは大型基板(マザーガラスとも称する)に対して処理を行い、その後その大型基板を切断して複数のより小さい基板に分割し、それ以降の工程では分割した基板に対して成膜等の処理を行う場合がある。例えば、スマートフォン用の有機ELディスプレイの製造においては、バックプレーン工程(TFT形成工程や陽極形成工程等)は第6世代の大型基板(約1500mm×約1850mm)に対して成膜処理等が行われる。その後、この大型基板を半分に切断し、第6世代のハーフカット基板(約1500mm×約925mm)とし、その後の工程はこの第6世代のハーフカット基板に対して成膜等の処理が行われる。
しかし、大型基板から切り出された基板においては、大型基板のどの部位から切り出されたかによって(例えば、マザーガラスの左側半分の部分なのか、或いは右側半分の部分なのかによって)、サイズ等の基板の特性が異なる場合がある。基板のサイズが異なる場合、エッジを基準とした基板の中心位置と、アライメントマークを基準とした基板の中心位置との位置関係がばらつくことがある。よって、サイズの異なる基板に対してエッジアライメントが実行され、その後基板が成膜室に搬送されると、アライメントマークを基準とした基板の中心位置がばらつくことがある。このばらつきは、成膜室におけるアライメントに影響を及ぼすことがある。
本発明は、大型基板から切り出された基板のエッジアライメントに関し、搬送先の成膜室におけるアライメントの精度の低下を抑制する技術を提供するものである。
本発明によれば、
大型基板を分割して得られた複数の基板のうちのいずれかの基板を支持する基板支持手段と、
前記基板支持手段に支持された前記基板のエッジを検知するエッジ検知手段と、
前記基板支持手段に支持された前記基板の位置を調整する位置調整手段と、
前記位置調整手段を制御する制御手段と、
を備えるアライメント装置であって、
前記基板支持手段に支持されている基板の、分割前の前記大型基板における部位に関する基板情報を取得する取得手段を備え、
前記制御手段は、前記エッジ検知手段によって検知された前記基板のエッジの位置情報と、前記取得手段によって取得された前記基板情報と、に基づいて、前記位置調整手段を制御する、
ことを特徴とするアライメント装置が提供される。
本発明によれば、大型基板から切り出された基板のエッジアライメントに関し、搬送先の成膜室におけるアライメントの精度の低下を抑制する技術を提供することができる。
電子デバイスの製造ラインの一部の模式図。 一実施形態に係る成膜装置の概略図。 エッジアライメント装置の概要を説明する図。 支持ユニットの構成を模式的に示す平面図。 (A)~(C)は、支持ユニットに支持された基板の搬出動作を説明する図。 エッジアライメントの概要を示す図で。 大型基板とカット基板の例を示す図。 アライメントマークを基準とした中心位置とエッジを基準とした中心位置の差を説明する図。 (A)は処理部3111の処理例を示すフローチャート、(B)電子デバイスの製造ラインの動作例を示すフローチャート。 記憶部3112が管理する情報の例を示す図。 (A)は有機EL表示装置の全体図、(B)は1画素の断面構造を示す図。
以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
<電子デバイスの製造ライン>
図1は、本発明の成膜装置が適用可能な電子デバイスの製造ラインの構成の一部を示す模式図である。図1の製造ラインは、例えば、スマートフォン用の有機EL表示装置の表示パネルの製造に用いられるもので、基板100が成膜ブロック301に順次搬送され、基板100に有機ELの成膜が行われる。
成膜ブロック301には、平面視で八角形の形状を有する搬送室302の周囲に、基板100に対する成膜処理が行われる複数の成膜室303a~303dと、使用前後のマスクが収納されるマスク格納室305とが配置されている。搬送室302には、基板100を搬送する搬送ロボット302aが配置されている。換言すれば、成膜ブロック301は、搬送ロボット302aの周囲を取り囲むように複数の成膜室303a~303dが配置されたクラスタ型の成膜ユニットである。なお、成膜室303a~303dを総称する場合、或いは、区別しない場合は成膜室303と表記する。
基板100の搬送方向(矢印方向)で、成膜ブロック301の上流側、下流側には、それぞれ、バッファ室306、旋回室307、受渡室16(パス室)が配置されている。製造過程において、各室は真空状態に維持される。なお、図1においては成膜ブロック301を1つしか図示していないが、本実施形態に係る製造ラインは複数の成膜ブロック301を有しており、複数の成膜ブロック301が、バッファ室306、旋回室307、受渡室308で構成される連結装置で連結された構成を有する。なお、連結装置の構成はこれに限定はされず、例えばバッファ室306又は受渡室308のみで構成されていてもよい。
搬送ロボット302aは、上流側の受渡室16から搬送室302への基板100の搬入、成膜室303間での基板100の搬送、マスク格納室305と成膜室303との間でのマスクの搬送、及び、搬送室302から下流側のバッファ室306への基板100の搬出、を行う。
バッファ室306は、製造ラインの稼働状況に応じて基板100を一時的に格納するための室である。バッファ室306には、複数枚の基板100を基板100の被処理面(被成膜面)が重力方向下方を向く水平状態を保ったまま収納可能な多段構造の基板収納棚(カセットとも呼ばれる)と、基板100を搬入又は搬出する段を搬送位置に合わせるために基板収納棚を昇降させる昇降機構とが設けられる。これにより、バッファ室306には複数の基板100を一時的に収容し、滞留させることができる。
旋回室307は基板100の向きを変更する装置を備えている。本実施形態では、旋回室307は、旋回室307に設けられた搬送ロボット(不図示)によって基板100の向きを180度回転させる。旋回室307に設けられた搬送ロボットは、バッファ室306で受け取った基板100を支持した状態で180度旋回し受渡室308に引き渡すことで、バッファ室306内と受渡室308とで基板の前端と後端が入れ替わる。これにより、成膜室303に基板100を搬入する際の向きが、各成膜ブロック301で同じ向きになるため、基板100に対する成膜のスキャン方向やマスクの向きを各成膜ブロック301において一致させることができる。このような構成とすることで、各成膜ブロック301においてマスク格納室305にマスクを設置する向きを揃えることができ、マスクの管理が簡易化されユーザビリティを高めることができる。
受渡室16は、旋回室307の装置により搬入された基板100を下流の成膜ブロック301の搬送ロボット302aに受け渡すための室である。本実施形態では、後述するように、受渡室16において基板100のエッジの位置を基準とした位置合わせであるエッジアライメントを行う。この点から観れば、本実施形態の受渡室16は、基板100のエッジアライメント装置としての機能を有している。以下、受渡室16をエッジアライメント装置16と称する場合がある。
製造ラインの制御系は、ホストコンピュータとしてライン全体を制御する上位装置300と、各構成を制御する制御装置14a~14d、309、310、311とを含み、これらは有線又は無線の通信回線300aを介して通信可能である。制御装置14a~14d(第2の制御手段)は、成膜室303a~303dに対応して設けられ、後述する成膜装置1を制御する。なお、制御装置14a~14dを総称する場合、或いは、区別しない場合は制御装置14と表記する。
制御装置309は、搬送ロボット302aを制御する。制御装置310は旋回室307の装置を制御する。制御装置311は、後述するエッジアライメント装置16を制御する。上位装置300は、基板100に関する情報や搬送タイミング等の指示を各制御装置14、309、310、311に送信し、各制御装置14、309、310、311は受信した指示に基づき各構成を制御する。
<成膜装置の概要>
図2は本発明の一実施形態に係る成膜装置1の概略図である。成膜装置1は、基板100に蒸着物質を成膜する装置であり、マスク101を用いて所定のパターンの蒸着物質の薄膜を形成する。成膜装置1で成膜が行われる基板100の材質は、ガラス、樹脂、金属等の材料を適宜選択可能であり、ガラス上にポリイミド等の樹脂層が形成されたものが好適に用いられる。蒸着物質としては、有機材料、無機材料(金属、金属酸化物など)などの物質である。成膜装置1は、例えば表示装置(フラットパネルディスプレイなど)や薄膜太陽電池、有機光電変換素子(有機薄膜撮像素子)等の電子デバイスや、光学部材等を製造する製造装置に適用可能であり、特に、有機ELパネルを製造する製造装置に適用可能である。以下の説明においては成膜装置1が真空蒸着によって基板100に成膜を行う例について説明するが、本発明はこれに限定はされず、スパッタやCVD等の各種成膜方法を適用可能である。なお、各図において矢印Zは上下方向(重力方向)を示し、矢印X及び矢印Yは互いに直交する水平方向を示す。
成膜装置1は、箱型の真空チャンバ3を有する。真空チャンバ3の内部空間3aは、真空雰囲気か、窒素ガスなどの不活性ガス雰囲気に維持されている。本実施形態では、真空チャンバ3は不図示の真空ポンプに接続されている。なお、本明細書において「真空」とは、大気圧より低い圧力の気体で満たされた状態、換言すれば減圧状態をいう。真空チャンバ3の内部空間3aには、基板100を水平姿勢で支持する基板支持ユニット6、マスク101を支持するマスク台5(マスク支持手段)、成膜ユニット4(成膜手段)、プレートユニット9が配置される。マスク101は、基板100上に形成する薄膜パターンに対応する開口パターンをもつメタルマスクであり、マスク台5の上に固定されている。マスク101としては、枠状のマスクフレームに数μm~数十μm程度の厚さのマスク箔が溶接固定された構造を有するマスクを用いることができる。マスク101の材質は特に限定はされないが、インバー材などの熱膨張係数の小さい金属を用いることが好ましい。成膜処理は、基板100がマスク101の上に載置され、基板100とマスク101とが互いに重ね合わされた状態で行われる。
プレートユニット9は、成膜時に基板100を冷却する冷却プレート10と、磁力によってマスク101を引き寄せ基板100とマスク101とを密着させる磁石プレート11と、を備える。プレートユニット9は、例えばボールねじ機構等を備えた昇降ユニット13によりZ方向に昇降可能に設けられている。
成膜ユニット4は、ヒータ、シャッタ、蒸発源の駆動機構、蒸発レートモニタなどから構成され、蒸着物質を基板100に蒸着する蒸着源である。より具体的には、本実施形態では、成膜ユニット4は複数のノズル(不図示)がX方向に並んで配置され、それぞれのノズルから蒸着材料が放出されるリニア蒸発源である。成膜ユニット4は、蒸発源移動機構(不図示)によってY方向(成膜室303と搬送室302の接続部から遠ざかる方向)に往復移動される。
また、成膜装置1は、基板100とマスク101とのアライメントを行うアライメント装置2(第2のアライメントユニット)を備える。概略として、アライメント装置2は、カメラ(撮像装置、アライメントマーク検知手段)7、8により基板100及びマスク101に形成されたアライメントマークを検知し、この検知結果に基づいて基板100とマスク101との相対位置を調整する。カメラ7、8は、真空チャンバ3の上壁の上方に配置され、上壁に形成された窓部(不図示)を介して真空チャンバ3内の画像を撮像可能である。カメラ7、8は、真空チャンバ3内に配置された基板100に設けられた基板アライメントマークとマスク101に設けられたマスクアライメントマークとを撮像する。得られた画像を不図示の画像処理手段によって処理することによって、基板100とマスク101の位置情報を取得することができる。
アライメント装置2は、基板100の周縁部を支持する基板支持ユニット6(第2の基板支持手段)を備える。基板支持ユニット6は、互いにX方向に離間して設けられ、Y方向に延びる一対のベース部62と、ベース部62から内側へ突出した複数の爪状の載置部61を備える。なお、載置部61は「受け爪」又は「フィンガ」とも呼ばれることがある。複数の載置部61は一対のベース部62のそれぞれに間隔を置いて配置されている。載置部61には基板100の周縁部の長辺側の部分が載置される。ベース部62は複数の支柱64を介して梁部材222に吊り下げられている。
本実施形態のようにベース部62がX方向に離間して一対に基板100の短辺側にベース部62が形成されない構成により、搬送ロボット302aが載置部61へと基板を受け渡す際の、搬送ロボット302aとベース部62との干渉を抑制することができる。しかしながら、ベース部62は、基板100の周縁部全体を囲うような矩形枠状であってもよい。これにより、基板100の搬送及び受け渡しの効率を向上させることができる。また、ベース部62は、部分的に切り欠きがある矩形枠状であってもよい。部分的に切り欠きがある矩形枠状とすることにより、搬送ロボット302aが載置部61へと基板を受け渡す際の、搬送ロボット302aとベース部62との干渉を抑制することができ、基板100の搬送及び受け渡しの効率を向上させることができる。
基板支持ユニット6は、また、クランプユニット63を備える。クランプユニット63は、複数のクランプ部66を備える。各クランプ部66は各載置部61に対応して設けられており、クランプ部66と載置部61とで基板100の周縁部を挟んで保持することが可能である。基板100の支持態様としては、このようにクランプ部66と載置部61とで基板100の周縁部を挟んで保持する態様の他、クランプ部66を設けずに載置部61に基板100を載置するだけの態様を採用可能である。
また、アライメント装置2は、基板支持ユニット6により周縁部が支持された基板100と、マスク101との相対位置を調整する調整ユニット20(第2の位置調整手段)を備える。調整ユニット20は、カメラ7、8による基板100及びマスク101に設けられたアライメント用マークの検知結果等に基づいて基板支持ユニット6をX-Y平面上で変位することにより、マスク101に対する基板100の相対位置を調整する。本実施形態では、マスク101の位置を固定し、基板100を変位してこれらの相対位置を調整するが、マスク101を変位させて調整してもよく、或いは、基板100とマスク101の双方を変位させてもよい。
また、アライメント装置2は、基板支持ユニット6を昇降することで、基板支持ユニット6によって周縁部が支持された基板100とマスク101とを基板100の厚み方向(Z方向)に接近及び離隔(離間)させる接離ユニット22を備える。換言すれば、接離ユニット22は、基板100とマスク101とを重ね合わせる方向に接近させることができる。接離ユニット22としては、例えばボールねじ機構を採用した電動アクチュエータ等が用いられてもよい。
<エッジアライメント装置>
図3~6を用いてエッジアライメント装置16(アライメント装置、第1のアライメントユニット)について説明する。図3は、エッジアライメント装置16の概要を説明する図である。図4は支持ユニット161の構成を模式的に示す平面図である。
エッジアライメント装置16は、外部装置である旋回室307内の装置から搬送されてきた基板100のエッジを検知し、その検知結果に基づいて基板100の位置調整を行うエッジアライメントを行う。なお、図3及び後述する図4~6、8では基板100の搬送方向(図中の矢印方向)をY方向とする、エッジアライメント装置16に対して固定された座標系が示されている。すなわち、図2のXY方向と図3~5のXY方向とは必ずしも一致しない。
エッジアライメント装置16は、支持ユニット161(基板支持手段、第1の基板支持手段)、位置調整機構162(位置調整手段、第1の位置調整手段)、検知ユニット163(検知手段)、チャンバ164(容器)、及び基準部材165(図6参照)を有する。
支持ユニット161は、外部装置から搬送されてくる基板100を支持するものであり、基板ステージとも称されることがある。本実施形態では、旋回室307から搬送されてくる基板100を支持する。しかしながら、製造ラインにバッファ室306及び旋回室307が設けられない場合、上流側の搬送ロボット302aから搬送されてくる基板100を支持し得る。支持ユニット161は、チャンバ164の内部において基板100を支持する支持部1611と、支持部1611をチャンバ164外部の位置調整機構に接続するシャフト1612とを含む。
支持部1611は、基板100の搬送方向に交差するX方向に離間して設けられる一対の枠部材1611aと、枠部材1611aから内側に延びて設けられ、基板100を受ける複数の受け爪1611bとを含む。枠部材1611aは、基板100の搬送方向(Y方向)に延びる長尺状の部分と、この長尺状の部分の両端から他方の枠部材1611a側(X方向)へと延びる部分とを含んで構成される。受け爪1611bは枠部材1611aのY方向に延びる部分及びX方向に延びる部分のそれぞれに設けられる。複数の受け爪1611bにより、基板100の周縁部が支持される。
シャフト1612は、チャンバ164に形成された開口を介して支持部1611をチャンバ164の外部の位置調整機構に接続する。シャフト1612は、真空ベローズ等の周知の技術によりチャンバ164内の真空状態を維持しながらチャンバ164に対して相対移動が可能に構成される。
図5(A)~(C)は、支持ユニット161に支持された基板100の搬出動作を説明する図である。まず、エッジアライメント装置16の下流側の搬送ロボット302aは、そのロボットハンドを支持部1611に支持された基板100の下方に移動させる(図5(A)(B))。その後、下流側の搬送ロボット302aは、そのロボットハンドを支持部1611よりも上方に移動させることにより、基板を持ち上げる(図5(C))。本実施形態では、一対の枠部材1611aがX方向に離間して設けられるため、搬送ロボット302aは一対の枠部材1611aの間を通って基板を持ち上げることができる。なお、上流側の装置が支持部1611に基板100を載置する際は、上述の説明と逆の動作を行う。
再び図3を参照する。位置調整機構162は、支持ユニット161に支持された基板100の位置を調整可能な機構である。本実施形態では、位置調整機構162は、支持ユニット161をX-Y方向に移動させたり、Z軸回りに回転させたりしてX-Y平面上で変位させることにより、基板100の位置調整を行うことができる。例えば、位置調整機構162は、設置場所に対して固定された固定部材(不図示)と、固定部材に対してXY方向に移動可能であり、シャフト1612に接続する可動部材(不図示)とを含んでもよい。そして、位置調整機構162は、X方向に伸縮可能な1つの電動シリンダ、及び、Y方向に伸縮可能でありX方向に離間して設けられる2つの電動シリンダにより、可動部材を変位させることにより、支持ユニット161をX-Y平面上で変位させてもよい。
検知ユニット163は、支持ユニット161に支持された基板100のエッジを検知する。本実施形態では、検知ユニット163はカメラであり、基板100の対角線上の2つの角の周囲を検知可能なように2つ設けられている。本実施形態では、検知ユニット163はチャンバ164の外部に設けられ、チャンバ164の底面に設けられた透明窓を介して基板100のエッジを検知する。また、本実施形態では、検知ユニット163は、チャンバ164の内部に設けられた、基準部材165が有する基準マークを検知する(図6参照)。なお、本明細書において、基板の「エッジ」は基板の端部全般を指し、「辺」だけでなく「角」も含む。
チャンバ164は、その内部空間164aを真空状態に保つ容器であり、支持ユニット161の支持部1611を収容する。なお、位置調整機構162や検知ユニット163等がチャンバ164内に収容される構成も採用可能である。また、本実施形態では、チャンバ164には後述の基準部材165が固定されている。
制御装置311は、エッジアライメント装置16の全体を制御する。さらに言えば、制御装置311は、位置調整機構162を制御する。制御装置311は、処理部3111(制御手段、第1の制御手段)、記憶部3112、入出力インタフェース(I/O)3113及び通信部3114を備える。
処理部3111は、CPU(Central Processing Unit)に代表されるプロセッサであり、記憶部3112に記憶されたプログラムを実行してエッジアライメント装置16を制御する。記憶部3112は、ROM(Read Only Memory)、RAM(Random Access Memory)、HDD(Hard Disk Drive)等の記憶デバイス(記憶手段)であり、処理部3111が実行するプログラムの他、各種の制御情報を記憶する。I/O(Input/Output)3113は、処理部3111と外部デバイスとの間の信号を送受信するインタフェースである。通信部3114は通信回線300aを介して上位装置300と通信を行う通信デバイスであり、処理部3111は通信部3114を介して上位装置300から情報を受信し、或いは、上位装置300へ情報を送信する。なお、制御装置311の全部又は一部がPLC(Programmable Logic Controller)やASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable Gate Array)で構成されてもよい。
<エッジアライメントの概略>
図6は、エッジアライメントの概要を示す図であり、チャンバ164内部を下側から見た図である。エッジアライメント装置16によるエッジアライメントは、上述の成膜装置1のアライメント装置2によるアライメントとの関係でいうと、アライメント装置2によるアライメントを効率的に実施するための予備的なアライメントに相当する。支持ユニット161に支持された基板100の位置がばらついていると、基板100が成膜装置1に搬送された際の基板支持ユニット6に対する基板100の位置もばらつくこととなる。基板支持ユニット6に載置された基板100の初期の位置、より具体的には基板100に形成されているアライメントマーク1002の位置、がばらつくと、初期の位置によってはアライメント装置2によるアライメント時間が長くなってしまったり、アライメント精度が低下してしまったりする場合があり、タクトタイムやアライメント精度が安定しなくなる。そこで、本実施形態では、成膜装置1に基板100が搬送された際の、成膜装置1に対する基板100の搬入位置の位置ずれを低減するために、エッジアライメント装置16でエッジアライメントを実行する。
まず、処理部3111は、検知ユニット163による検知処理を実行する。図6に示すように、検知ユニット163は、検知範囲163a内の基板100のエッジ1001及び基準部材165の基準マーク1651を検知する。
次に、処理部3111は、検知した基板100の2つのエッジ1001の位置情報に基づいて基板100の中心位置C1を算出するとともに、検知した2つの基準マーク1651の位置情報に基づいて基準マーク1651の中心位置C2を算出する。本実施形態では、基準マーク1651の中心位置C2を、エッジアライメントにおける位置合わせのための基準位置として用いる。本実施形態では、記憶部3112には、検知範囲163a内の座標系(カメラ座標系)と、エッジアライメント装置16全体における座標系(ワールド座標系)とを紐付けた情報が記憶されている。処理部3111は、それぞれの検知ユニット163の検知結果と、記憶部3112に記憶された情報と、に基づいて、基板100の中心位置C1及び基準マーク1651の中心位置C2のワールド座標系における位置情報を算出する。
続いて、処理部3111は、基板100の中心位置C1が基準マーク1651の中心位置C2と一致するように、位置調整機構162により支持ユニット161の位置を調整する。以上で、エッジアライメントが終了する。なお、処理部3111は、検知ユニット163の検知結果に基づいて、基板100の中心位置C1を算出することに加えて基板100の角度を算出してもよい。そして、処理部3111は、基板100の角度が基準となる角度に一致するように、位置調整機構162により基板100をZ軸回りに回転させてもよい。なお、基準となる角度は、検知ユニット163で検知した基準マーク1651の位置情報に基づいて算出することができる。
<基板>
本実施形態の基板100は、大型基板から切り出されたカット基板である。図7は大型基板とカット基板の例を示す図である。大型基板MGは、第6世代フルサイズ(約1500mm×約1850mm)のマザーガラスであり、矩形形状を有している。大型基板MGの一部の角部には、大型基板MGの向きを特定するためのオリエンテーションフラットOFが形成されている。
なお、ここでは大型基板MGの4つの角部のうちの1つの角部のみが切り落とされてオリエンテーションフラットOFが形成されている例を示したが、これに限定はされず、4つの角部全てが切り落とされているものの、1つの角部が他に比べて大きく切り落とされることで、オリエンテーションフラットOFが形成されてもよい。この場合には、他の角部と異なる形状に切り落とされている部分を、オリエンテーションフラットOFと捉えることができる。
上述の通り、例えば、スマートフォン用の有機ELディスプレイの製造においては、バックプレーン工程(TFT形成工程や陽極形成工程等)は第6世代フルサイズの大型基板MGに対して成膜処理等が行われる。その後、この大型基板MGが半分に切断され(切り出し工程)、切断して得られた第6世代のハーフカットサイズ(約1500mm×約925mm)の基板100が、本実施形態に係る製造ラインのうちの有機層の成膜を行う成膜ブロック301へと搬入される。成膜ブロック301に搬入される基板100は、大型基板MGから切り出して得られた2種類の分割基板のいずれかであり、本実施形態においては基板100A又は基板100Bである。大型基板MGは、その一辺である基準辺から距離Lの位置の切断線CTLで切断され、基板100Aと基板100Bとが得られる。図1に例示した製造ラインにおいては、基板100Aと基板100Bとが混在して、基板100として搬送され、各種の処理が行われる。
なお、ここでは大型基板MGを半分に切断するものとしたが、これに限定はされず、大型基板MGを切断して、略同じ大きさの複数の基板に分割すればよい。例えば、大型基板MGを4分割して4つの基板100とし、これを成膜ブロック301に搬入するようにしてもよい。
基板100Aと基板100Bとはサイズや剛性分布といった基板の特性が異なる場合がある。例えば、基板100Aは短辺の長さがLに採寸された基板となるが、基板100Bは短辺の長さが採寸されておらず、基板100Aと基板100Bとでは短辺の長さが異なる場合がある。この短辺の長さの相違は、基板100が成膜装置1に搬入された際の初期の位置ずれに影響を及ぼす場合がある。以下、詳述する。
図8は、基板100A又は基板100Bの、アライメントマークを基準とした中心位置とエッジを基準とした中心位置の差を説明する図である。本実施形態では、基板100Aは、短辺の長さがLに採寸されているため、アライメント装置2でのアライメントに用いられるアライメントマーク1002を基準とした中心位置と、エッジ1001を基準とした中心位置とが一致する(中心位置C10)。一方、基板100Bは、短辺の長さが採寸されておらず、図8の例では短辺の長さLBが長さLよりも長くなっている。このため、アライメントマーク1002を基準とした中心位置C111とエッジ1001を基準とした中心位置C112とに距離cのずれが生じている。
エッジアライメント装置16におけるエッジアライメントでは、エッジ1001の位置情報に基づいて算出される中心位置C112を、基準位置である中心位置C2に一致させるように位置合わせを行う。すなわち、エッジアライメントでは、基板100のエッジ1001を検出して基板100の位置情報を取得し、アライメントが行われる。換言すれば、エッジアライメントでは、基板100の外形を指標としたアライメントが行われる。基板100のエッジ1001を検出し、エッジ1001の位置情報に基づいてアライメントを行うことで、後述する成膜装置1におけるアライメントのようにアライメントマーク1002の位置情報に基づいてアライメントを行う場合よりも簡便にアライメントを行うことができる。
一方、成膜装置1におけるアライメント(以下、「マークアライメント」と呼ぶことがある)では、アライメントマーク1002の位置情報に基づいて算出される中心位置C111を、マスク101のアライメントマークの中心位置に一致させるように位置合わせを行う。すなわち、マークアライメントでは、基板100のアライメントマーク1002を検出して基板100の位置情報を取得し、アライメントが行われる。これにより成膜装置1では、マスク101のパターン上に開口が形成された有効領域の中心と、アライメントマーク1002で規定される基板100の被成膜領域の中心と、が一致するようにして、基板100上の所望の領域に成膜が行われる。アライメントマーク1002はフォトリソグラフィーなどの方法によって基板100上に精度良く形成されており、アライメントマーク1002を用いて基板100とマスク101の位置合わせを行うことで、基板100上の被成膜領域を、マスク101の有効領域と高精度に位置合わせすることができる。
このように、エッジアライメント装置16におけるエッジアライメントと、成膜装置1におけるアライメントとでは、基板100の位置情報を取得するために検出する対象(エッジアライメントではエッジ1001であり、マークアライメントではアライメントマーク1002である)が異なる。
上述のように、大型基板MGを切断して複数の基板に分割した場合には、外形に基づいて算出される基板の中心と、基板に形成されているアライメントマークに基づいて算出される基板の中心とが一致しない基板が生じ得る。このような場合には、エッジアライメントによってエッジの位置情報に基づいてアライメントされた結果と、マークアライメントによってアライメントマークの位置情報に基づいてアライメントされた結果と、がずれることとなる。さらに、外形に基づいて算出される基板の中心位置と、アライメントマークに基づいて算出される基板の中心位置との間のずれが分割されて得られた基板毎に異なる場合もある。この場合には、エッジアライメントの結果と、マークアライメント結果と、のずれが基板によってばらつくことになる。
本実施形態におけるエッジアライメントは、上述の通り、成膜装置1における成膜のためのマスク101とのマークアライメントを効率的に実施するために、予備的にアライメントを行っておくためのものである。すなわち、成膜装置1においてマークアライメントを行った後に基板100が位置するであろう成膜装置1内の位置又はその近傍の位置に基板100を搬送できるように、エッジアライメント装置16において予備的にアライメントを行うものである。しかしながら、上述のようにエッジアライメントの結果とマークアライメントの結果とがずれる場合には、エッジアライメント装置16における予備的なアライメントが、成膜装置1におけるマークアライメントを十分に効率化できない場合もある。
例えば、エッジアライメント装置16におけるエッジアライメントの結果、成膜装置1においてマークアライメントを行った後に基板100が位置するであろう成膜装置1内の位置から大きくずれた位置に搬送される位置に基板100がアライメントされてしまうような場合である。このような場合には、エッジアライメント装置16において、このずれを相殺するようにエッジアライメントの目標位置を補正することでこの課題を解消しうる。しかし、上述のように大型基板MGから分割された基板を対象とする場合には上記のずれが基板毎にばらつくことがあるため、単一の補正値で補正するだけでは不十分である。
また、基板100BにはオリエンテーションフラットOFがあるが、基板100Aにはこれがない。切断面における残留応力の大きさが、基板100Aと基板100Bとで異なる場合もある。また、切断面の位置が、基板100Aでは右辺であり基板100Bでは左辺であり、部位が異なる。こうした基板の特性の相違により基板100が支持ユニット161に支持されている際の撓み方等に差異が生じ、エッジアライメントの精度影響を及ぼすことがある。
そこで、本実施形態では以下に説明するように、基板100が切り出された大型基板MGの部位に応じた位置調整機構162の制御を行う。
<制御例>
制御装置311の処理部3111が実行するエッジアライメント装置16の制御例について説明する。図9(A)は、処理部3111の処理例を示すフローチャートである。本フローチャートは、例えば、処理部3111が上位装置300からエッジアライメントの実行指示を受けたことに基づいて開始する。
ステップS1(以下、単にS1と称する。他のステップについても同様とする。)で、処理部3111は、支持ユニット161に支持されている基板100の基板情報を取得する(取得工程)。本実施形態では、基板情報は、基板100の、分割される前の大型基板MGにおける相対位置に関する情報を含む。この情報は、換言すれば、基板100が切り出された大型基板MGの部位に関する部位情報であり、「切り出し情報」や「カット情報」とも呼ばれ得る。このように、処理部141は、基板100の、分割前の大型基板MGにおける部位に関する情報を取得する取得手段としての機能を有する。本実施形態では、図7において、大型基板MGの切断線CTLの左側の部位に対応し、カット位置が図面右側となる基板100AをAカット、大型基板MGの切断線CTLの右側の部位に対応し、カット位置が図面左側となる基板100BをBカットとする。処理部3111は、支持ユニット161に支持されている基板100がAカットであるかBカットであるかを部位情報として取得する。
また、本実施形態では、基板情報は、基板100のその他の情報と関連付けて上位装置300により管理されている。上位装置300は、各基板100を識別するための識別情報と、その基板100の部位情報(基板100Aか基板100Bか)とを対応付けて記憶している。そして、上位装置300が基板100のエッジアライメントの実行を処理部3111等に指示する場合、識別情報と部位情報を処理部3111に送信する。つまり、S1では、処理部3111は、通信部3114を介して上位装置300から基板100に関する情報を受信することで基板情報を取得する。なお、上位装置300は、例えば大型基板MGを切断する切断装置(基板分割装置)や製造ラインにおいて成膜装置1よりも上流側に配置されている他の装置、あるいは製造ラインの外部の装置から基板情報を取得してもよいし、製造ラインのオペレータの入力を受け付け、オペレータの入力によって基板情報を取得するようにしてもよい。
S2で、処理部3111は、検知ユニット163による検知処理を実行する。具体的には、処理部3111は、検知ユニット163に基板100のエッジ1001及び基準マーク1651を検知させる。
S3で、処理部3111は、目標位置設定を行う。目標位置は、位置合わせの目標となる基準位置ともいえる。具体的には、処理部3111は、S2での検知結果に基づいて基準マーク1651の中心位置C2(XC2,YC2)を算出し、中心位置C2を目標位置として設定する。
S4で、処理部3111は、S3で算出した目標位置を、S1で取得した基板情報に基づいて補正する。具体的には、基板100のアライメントマーク1002を基準とした中心位置の、基板100のエッジ1001を基準とした中心位置からのずれを相殺するためのエッジアライメント補正情報を、基板情報と対応付けて、記憶部3112に記憶しておく。そして、S4で、処理部3111は、基板情報に対応して記憶部3112に格納されているエッジアライメント補正情報を参照し、目標位置の補正を実行する。記憶部142には、1つの大型基板MGから切り出された基板100の数(すなわち、分割数)に対応した複数のエッジアライメント補正情報が格納されている。
本実施形態の場合、エッジアライメント補正情報は、基準位置に対して加算又は減算されて基準位置をオフセットさせるための補正量(オフセット量)である。例えば、図8の例では、基板100Bは、アライメントマーク1002に基づく中心位置C111が、エッジ1001に基づく中心位置C112に対して距離cだけX方向の負方向にずれている(Y方向にはずれは無い)。すなわち、アライメントマーク1002に基づく中心位置C111は、エッジ1001に基づく中心位置C112に対して(-c,0)だけずれている。図10は、記憶部3112が管理する情報の例を示す図である。図10に示すように、記憶部3112は、部位情報と、エッジアライメント補正情報とを関連付けて記憶している。
例えば、S1で取得した基板情報がBカットである場合、処理部3111はBカットの基板である基板100Bに対応して記憶されているエッジアライメント補正情報(c,0)を読み出す。そして、S3で算出した基準位置である、基準マーク1651の中心位置C2(XC2,YC2)にエッジアライメント補正情報を加え、補正された基準位置C2’(XC2+c,YC2)を取得する。この補正された基準位置C2’を、以降の位置合わせにおける、基板100のエッジ1001を基準とした中心位置C1の目標位置として用いる。これを目標位置として基板100のエッジ1001を基準とした中心位置C1の位置を合わせたときには、アライメントマーク1002に基づく中心位置C111は(XC2,YC2)に位置するようになる。
S5で、S2での検知結果に基づいて算出された基板100のエッジ1001を基準とした中心位置C1(XC1,YC1)と、S4で補正された目標位置としての基準位置C2’(XC2+c,YC2)とを比較する。S5では中心位置C1と基準位置C2’との間の位置ずれ量が許容範囲内か否かが判定される。中心位置C1と基準位置C2’との間の距離が閾値以下であれば許容範囲内と判定され、距離が閾値を超えている場合は許容範囲外と判定される。S5の判定結果が許容範囲内であればエッジアライメント動作を終了し、許容範囲外であればS6へ進む。
なお、ここでは単純のために中心位置C1と基準位置C2’との間の距離を閾値と比較することで位置合わせの判定を行う場合について説明したが、これに限定はされない。例えば、S4で補正された基準位置C2’に対応する複数の基準マーク1651の位置(すなわち、S2で検知された複数の基準マーク1651の位置をそれぞれエッジアライメント補正情報で補正した位置)と、各基準マーク1651と対応する基板100のエッジ1001の位置と、を比較して位置合わせの判定を行ってもよい。この場合には、基準マーク1651とエッジ1001の各組について、S4での補正後の基準マーク1651の位置とエッジ1001の位置との間の距離をそれぞれ算出する。そして、算出された距離の平均値や二乗和を、予め設定された閾値と比較して、距離が閾値以下であれば許容範囲内と判定され、距離が閾値を超えている場合は許容範囲外と判定されるようにしてもよい。
S6で、処理部3111は、位置調整機構162の制御量を設定する。例えば、処理部3111は、検知ユニット163の検知結果に基づく中心位置C1及びS4で補正された基準位置C2’の位置ずれ量に基づいて、中心位置C1及び基準位置C2’の位置ずれが許容範囲内に収まるように支持ユニット161のX方向及びY方向の変位量を設定する。典型的には、処理部3111は、中心位置C1が基準位置C2’と一致すように支持ユニット161のX方向及びY方向の変位量を設定する。また、例えば、基板100の角度も判定条件に含まれる場合、処理部3111は、S2での検知結果に基づいて基板100の基準からの角度のずれを算出し、基板100の角度のずれが許容範囲内に収まるように支持ユニット161のZ軸周りの回転角度を設定する。なお、制御量は、支持ユニット161の変位量に限られず、位置調整ユニットの制御パラメータ等であってもよい。
S7で、処理部3111は、S6で設定した制御量に基づいて位置調整機構162により基板100の位置を調整する位置調整処理を実行する。これにより、支持ユニット161がX-Y平面上で変位され、チャンバ164及び基準部材165に対する基板100の相対位置が調整される。
S8で、処理部3111は、検知ユニット163による検知処理を再度実行する。具体的には、処理部3111は、検知ユニット163に基板100のエッジ1001及び基準マーク1651を検知させる。その後、処理部3111はS5に戻り、中心位置C1及びS4で補正された基準位置C2’の位置ずれが許容範囲内に収まるまで上述の処理を繰り返す。
<エッジアライメントから成膜処理までの動作例>
図9(B)は電子デバイスの製造ラインの動作例を示すフローチャートであって、受渡室16におけるエッジアライメントから成膜装置1における成膜処理までの流れを示している。
S101で、エッジアライメント装置16はエッジアライメントを実行する。本実施形態では、エッジアライメント装置16は、処理部3111が図9(A)で示すフローチャートを実行することにより、基板100のエッジアライメントを実行する。
S102で、搬送ロボット302aは基板100を成膜室303へと搬送する。例えば、制御装置309は、制御装置311又は上位装置300から基板100の搬送指示を受け付けると、搬送ロボット302aに基板100を搬送させる。本実施形態では、搬送ロボット302aは、成膜室303に設けられる成膜装置1の基板支持ユニット6へと基板100を搬送する。
本実施形態では、S101でエッジアライメントが実行された後に基板100が搬送ロボット302aにより搬送される。このため、基板100の搬送時点には、アライメントマーク1002に基づく基板100の中心位置が一定の位置にくるように基板100の位置が調整されている。よって、搬送ロボット302aは、成膜装置1においてマークアライメントを行った後に基板100が位置するであろう成膜装置1内の位置又はその近傍の位置に基板100を搬送することができる。換言すれば、搬送ロボット302aは、受渡先である基板支持ユニット6に支持された基板100の、アライメントマーク1002に基づく基板100の中心位置が一定となるように(あるいは中心位置のばらつきが抑制されるように)、基板100を搬送することができる。
S103で、成膜装置1のアライメント装置2は、基板100のマークアライメントを実行する。例えば、アライメント装置2は、<成膜装置の概要>で説明した方法でマークアライメントを実行する。上述したように、基板支持ユニット6に支持された基板100は、マークアライメントの開始時点におけるアライメントマーク1002に基づく基板100の中心位置が一定となっている(あるいは中心位置のばらつきが抑制されている)。よって、アライメント装置はマークアライメントを効率的に実行することができる。
S104で、成膜装置1は基板100に対して成膜処理を実行する。例えば、制御装置303は、成膜ユニット4に成膜処理を実行させる。
以上説明したように、本実施形態では、処理部3111は検知ユニット163によって検知された基板100のエッジ1001の位置情報と、基板情報と、に基づいて位置調整機構162を制御する(S4~S7)。これにより、大型基板MGから切り出された基板100のエッジアライメントに関し、搬送先の成膜装置1におけるアライメントの精度の低下を抑制することができる。さらに言えば、本実施形態では、大型基板MGからの切り出し部位が異なる基板100A、100Bに対して基板情報に基づいた異なる制御量で位置調整機構162を制御する。これにより、切り出し部位の異なる基板100に対して、エッジ1001に基づく中心位置とアライメントマークに基づく中心位置のずれを加味してエッジアライメントを実行することができる。
また、本実施形態では、切り出し部位が異なっても、アライメントマークに基づく中心位置が一定の位置にくるように、エッジアライメントを実行することができる。これにより、エッジアライメント完了後に基板100が成膜装置1に搬送された際の、基板100のアライメントマークに基づく中心位置を、基板100の切り出し部位によらずに一定にすることができる。換言すれば、エッジアライメント装置16から搬送されてきた基板100を成膜装置1の基板支持ユニット6が最初に受け取る際の、基板100のアライメントマークに基づく中心位置を、基板100の切り出し部位によらずに一定にすることができる。この結果、搬送先の成膜装置1におけるアライメントの精度の低下や、アライメントに要する時間の増大を抑制することができる。
なお、本実施形態では、基板情報に基づいて位置合わせの基準位置を補正し、中心位置C1及び補正された基準位置C2’の位置ずれ量に基づいて、位置調整機構162の制御量を設定した。しかしながら、基板100の中心位置C1が基準マーク1651の中心位置C2と一致するように位置調整機構162の制御量が設定された後に、基板情報に基づいて制御量の補正が実行されてもよい。すなわち、基板情報による補正の対象は位置合わせの基準位置に限られず、位置調整機構162の制御量等であってもよい。
<電子デバイスの製造方法>
次に、電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機EL表示装置の構成及び製造方法を例示する。この例の場合、図1に例示した成膜ブロック301が、製造ライン上に、例えば、3か所、設けられる。
まず、製造する有機EL表示装置について説明する。図11(A)は有機EL表示装置50の全体図、図11(B)は1画素の断面構造を示す図である。
図11(A)に示すように、有機EL表示装置50の表示領域51には、発光素子を複数備える画素52がマトリクス状に複数配置されている。詳細は後で説明するが、発光素子のそれぞれは、一対の電極に挟まれた有機層を備えた構造を有している。
なお、ここでいう画素とは、表示領域51において所望の色の表示を可能とする最小単位を指している。カラー有機EL表示装置の場合、互いに異なる発光を示す第1発光素子52R、第2発光素子52G、第3発光素子52Bの複数の副画素の組み合わせにより画素52が構成されている。画素52は、赤色(R)発光素子と緑色(G)発光素子と青色(B)発光素子の3種類の副画素の組み合わせで構成されることが多いが、これに限定はされない。画素52は少なくとも1種類の副画素を含めばよく、2種類以上の副画素を含むことが好ましく、3種類以上の副画素を含むことがより好ましい。画素52を構成する副画素としては、例えば、赤色(R)発光素子と緑色(G)発光素子と青色(B)発光素子と黄色(Y)発光素子の4種類の副画素の組み合わせでもよい。
図11(B)は、図11(A)のA-B線における部分断面模式図である。画素52は、基板53上に、第1の電極(陽極)54と、正孔輸送層55と、赤色層56R・緑色層56G・青色層56Bのいずれかと、電子輸送層57と、第2の電極(陰極)58と、を備える有機EL素子で構成される複数の副画素を有している。これらのうち、正孔輸送層55、赤色層56R、緑色層56G、青色層56B、電子輸送層57が有機層に当たる。赤色層56R、緑色層56G、青色層56Bは、それぞれ赤色、緑色、青色を発する発光素子(有機EL素子と記述する場合もある)に対応するパターンに形成されている。
また、第1の電極54は、発光素子ごとに分離して形成されている。正孔輸送層55と電子輸送層57と第2の電極58は、複数の発光素子52R、52G、52Bにわたって共通で形成されていてもよいし、発光素子ごとに形成されていてもよい。すなわち、図11(B)に示すように正孔輸送層55が複数の副画素領域にわたって共通の層として形成された上に赤色層56R、緑色層56G、青色層56Bが副画素領域ごとに分離して形成され、さらにその上に電子輸送層57と第2の電極58が複数の副画素領域にわたって共通の層として形成されていてもよい。
なお、近接した第1の電極54の間でのショートを防ぐために、第1の電極54間に絶縁層59が設けられている。さらに、有機EL層は水分や酸素によって劣化するため、水分や酸素から有機EL素子を保護するための保護層60が設けられている。
図11(B)では正孔輸送層55や電子輸送層57が一つの層で示されているが、有機EL表示素子の構造によって、正孔ブロック層や電子ブロック層を有する複数の層で形成されてもよい。また、第1の電極54と正孔輸送層55との間には第1の電極54から正孔輸送層55への正孔の注入が円滑に行われるようにすることのできるエネルギーバンド構造を有する正孔注入層を形成してもよい。同様に、第2の電極58と電子輸送層57の間にも電子注入層を形成してもよい。
赤色層56R、緑色層56G、青色層56Bのそれぞれは、単一の発光層で形成されていてもよいし、複数の層を積層することで形成されていてもよい。例えば、赤色層56Rを2層で構成し、上側の層を赤色の発光層で形成し、下側の層を正孔輸送層又は電子ブロック層で形成してもよい。或いは、下側の層を赤色の発光層で形成し、上側の層を電子輸送層又は正孔ブロック層で形成してもよい。このように発光層の下側又は上側に層を設けることで、発光層における発光位置を調整し、光路長を調整することによって、発光素子の色純度を向上させる効果がある。
なお、ここでは赤色層56Rの例を示したが、緑色層56Gや青色層56Bでも同様の構造を採用してもよい。また、積層数は2層以上としてもよい。さらに、発光層と電子ブロック層のように異なる材料の層が積層されてもよいし、例えば発光層を2層以上積層するなど、同じ材料の層が積層されてもよい。
次に、有機EL表示装置の製造方法の例について具体的に説明する。ここでは、赤色層56Rが下側層56R1と上側層56R2の2層からなり、緑色層56Gと青色層56Bは単一の発光層からなる場合を想定する。
まず、有機EL表示装置を駆動するための回路(不図示)及び第1の電極54が形成された基板53を準備する。なお、基板53の材質は特に限定はされず、ガラス、プラスチック、金属などで構成することができる。本実施形態においては、基板53として、ガラス基板上にポリイミドのフィルムが積層された基板を用いる。
第1の電極54が形成された基板53の上にアクリル又はポリイミド等の樹脂層をバーコートやスピンコートでコートし、樹脂層をリソグラフィ法により、第1の電極54が形成された部分に開口が形成されるようにパターニングし絶縁層59を形成する。この開口部が、発光素子が実際に発光する発光領域に相当する。なお、本実施形態では、絶縁層59の形成までは大型基板に対して処理が行われ、絶縁層59の形成後に、基板53を分割する分割工程が実行される。
絶縁層59がパターニングされた基板53を第1の成膜室303に搬入し、正孔輸送層55を、表示領域の第1電極54の上に共通する層として成膜する。正孔輸送層55は、最終的に1つ1つの有機EL表示装置のパネル部分となる表示領域51ごとに開口が形成されたマスクを用いて成膜される。
次に、正孔輸送層55までが形成された基板53を第2の成膜室303に搬入する。基板53とマスクとのアライメントを行い、基板をマスクの上に載置し、正孔輸送層55の上の、基板53の赤色を発する素子を配置する部分(赤色の副画素を形成する領域)に、赤色層56Rを成膜する。ここで、第2の成膜室で用いるマスクは、有機EL表示装置の副画素となる基板53上における複数の領域のうち、赤色の副画素となる複数の領域にのみ開口が形成された高精細マスクである。これにより、赤色発光層を含む赤色層56Rは、基板53上の複数の副画素となる領域のうちの赤色の副画素となる領域のみに成膜される。換言すれば、赤色層56Rは、基板53上の複数の副画素となる領域のうちの青色の副画素となる領域や緑色の副画素となる領域には成膜されずに、赤色の副画素となる領域に選択的に成膜される。
赤色層56Rの成膜と同様に、第3の成膜室303において緑色層56Gを成膜し、さらに第4の成膜室303において青色層56Bを成膜する。赤色層56R、緑色層56G、青色層56Bの成膜が完了した後、第5の成膜室303において表示領域51の全体に電子輸送層57を成膜する。電子輸送層57は、3色の層56R、56G、56Bに共通の層として形成される。
電子輸送層57までが形成された基板を第6の成膜室303に移動し、第2電極58を成膜する。本実施形態では、第1の成膜室303~第6の成膜室303では真空蒸着によって各層の成膜を行う。しかし、本発明はこれに限定はされず、例えば第6の成膜室303における第2電極58の成膜はスパッタによって成膜するようにしてもよい。その後、第2電極58までが形成された基板を封止装置に移動してプラズマCVDによって保護層60を成膜して(封止工程)、有機EL表示装置50が完成する。なお、ここでは保護層60をCVD法によって形成するものとしたが、これに限定はされず、ALD法やインクジェット法によって形成してもよい。
ここで、第1の成膜室303~第6の成膜室303での成膜は、形成されるそれぞれの層のパターンに対応した開口が形成されたマスクを用いて成膜される。成膜の際には、基板53とマスクとの相対的な位置調整(アライメント)を行った後に、マスクの上に基板53を載置して成膜が行われる。ここで、各成膜室において行われるアライメント工程は、上述のアライメント工程の通り行われる。
<他の実施形態>
上記実施形態では、エッジアライメント装置16の記憶部3112が、基板情報と、中心位置C2(XC2,YC2)からの位置ずれ許容値、及び補正量を対応付けて記憶していた。しかし、これらの情報の一部又は全部を上位装置300が一括で管理してもよい。
また、上記実施形態では、処理部3111が基板情報を上位装置300から通信により取得した(ステップS1)。しかし、処理部3111による基板情報の取得は他の態様であってもよい。例えば、検知ユニット163或いは別途エッジアライメント装置16に設けられたカメラがオリエンテーションフラットOFの有無を検知し、処理部3111がその検知結果に基づいて基板情報を取得してもよい。また、例えば基板情報を示すコードを各基板100に付与しておき、コードを読み取ることで処理部3111が基板情報を取得してもよい。
また、上記実施形態では、基板情報と基板100の識別情報とが関連付けられて上位装置300により管理されているとしたが、基板100の識別情報自体に基板情報が含まれていてもよい。例えば、識別情報を構成する文字列等に、基板情報を表す部分が含まれていてもよい。この場合、処理部3111は、上位装置300から受信した基板100の識別情報から基板情報を取得することができる。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。
1 成膜装置、16 エッジアライメント装置(アライメント装置、第1のアライメントユニット)、161 支持ユニット(基板支持手段、第1の基板支持手段)、162 位置調整機構(位置調整手段、第1の位置調整手段)、163 検知ユニット(エッジ検知手段)、3111 処理部(取得手段、制御手段)、3112 記憶部(記憶手段)、100 基板、101 マスク

Claims (16)

  1. 大型基板を分割して得られた複数の基板のうちのいずれかの基板を支持する基板支持手段と、
    前記基板支持手段に支持された前記基板のエッジを検知するエッジ検知手段と、
    前記基板支持手段に支持された前記基板の位置を調整する位置調整手段と、
    前記位置調整手段を制御する制御手段と、
    を備えるアライメント装置であって、
    前記基板支持手段に支持されている基板の、分割前の前記大型基板における部位に関する基板情報を取得する取得手段を備え、
    前記制御手段は、前記エッジ検知手段によって検知された前記基板のエッジの位置情報と、前記取得手段によって取得された前記基板情報と、に基づいて、前記位置調整手段を制御する、
    ことを特徴とするアライメント装置。
  2. 前記基板にはアライメントマークが形成されており、
    前記制御手段は、分割前の前記大型基板における部位が異なる基板の、前記アライメントマークに基づく前記基板の中心位置のばらつきが抑制される方向に前記基板の位置がオフセットされるように、前記位置調整手段を制御する、
    ことを特徴とする請求項1に記載のアライメント装置。
  3. 前記位置調整手段によって位置が調整された基板を搬送する搬送手段と、
    前記搬送手段によって搬送された前記基板を支持する第2の基板支持手段と、
    マスクを支持するマスク支持手段と、
    前記第2の基板支持手段によって支持された前記基板に形成されているアライメントマークを検知するアライメントマーク検知手段と、
    前記第2の基板支持手段に支持された前記基板と前記マスク支持手段によって支持された前記マスクとの相対位置を調整する第2の位置調整手段と、
    前記アライメントマーク検知手段の検知結果に基づいて、前記位置調整手段を制御する第2の制御手段と、をさらに備える、
    ことを特徴とする請求項1又は2に記載のアライメント装置。
  4. 前記エッジ検知手段は、複数の前記エッジを検知するとともに複数の基準マークを検知し、
    前記制御手段は、前記エッジ検知手段によって検知された前記複数の基準マークの位置情報を前記基板情報に応じて補正し、補正された前記複数の基準マークの位置情報と、前記エッジ検知手段によって検知された前記複数の前記エッジの位置情報と、に基づいて、前記位置調整手段を制御する、
    ことを特徴とする請求項1~3のいずれか1項に記載のアライメント装置。
  5. 前記基板支持手段を収容する容器をさらに備え、
    前記基準マークを有する部材が、前記容器に対して固定されている、
    ことを特徴とする請求項4に記載のアライメント装置。
  6. 前記制御手段は、前記エッジ検知手段によって検知された前記複数の基準マークの位置情報を前記基板情報に応じてオフセットさせるように補正する、
    ことを特徴とする請求項4又は5に記載のアライメント装置。
  7. 前記基準マークの位置情報を補正する補正情報を、前記基板情報と対応付けて記憶する記憶手段をさらに有する、
    ことを特徴とする請求項4~6のいずれか1項に記載のアライメント装置。
  8. 前記基板情報は、前記基板を識別する識別情報に含まれることを特徴とする請求項1~7のいずれか1項に記載のアライメント装置。
  9. 前記アライメント装置は、外部装置から搬出される前記基板を、前記外部装置と異なる他の外部装置に受け渡すための受渡室として機能することを特徴とする請求項1~8のいずれか1項に記載のアライメント装置。
  10. 大型基板を分割して得られた複数の基板のうちのいずれかの基板を支持する第1の基板支持手段、
    前記第1の基板支持手段に支持された前記基板のエッジを検知するエッジ検知手段、
    前記第1の基板支持手段に支持された前記基板の位置を調整する第1の位置調整手段、及び、
    前記第1の位置調整手段を制御する第1の制御手段、
    を備える第1のアライメントユニットと、
    前記基板を支持する第2の基板支持手段、
    マスクを支持するマスク支持手段、
    前記第2の基板支持手段によって支持された前記基板のアライメントマークを検知するアライメントマーク検知手段、
    前記第2の基板支持手段に支持された前記基板と前記マスク支持手段によって支持された前記マスクとの相対位置を調整する第2の位置調整手段、及び、
    前記アライメントマーク検知手段によって検知された前記アライメントマークの位置情報に基づいて前記第2の位置調整手段を制御する第2の制御手段、
    を備え、前記第1のアライメントユニットから搬送されてきた、前記第1の位置調整手段により位置が調整された基板のアライメントを行う第2のアライメントユニットと、
    を備えるアライメント装置であって、
    前記第1の基板支持手段に支持されている基板の、分割前の前記大型基板における部位に関する基板情報を取得する取得手段を備え、
    前記第1の制御手段は、前記エッジ検知手段によって検知された前記基板のエッジの位置情報と、前記取得手段によって取得された前記基板情報と、に基づいて、前記第1の位置調整手段を制御する、
    ことを特徴とするアライメント装置。
  11. 請求項10に記載のアライメント装置と、
    前記マスクを介して前記基板上に成膜する成膜手段と、を備える、
    ことを特徴とする成膜装置。
  12. 大型基板を分割して得られた複数の基板のうちのいずれかの基板を支持する支持工程と、
    前記支持工程で支持した前記基板のエッジを検知するエッジ検知工程と、
    前記基板の位置を調整する位置調整工程と、を含むアライメント方法であって、
    位置調整を行う基板の、分割前の前記大型基板における部位に関する基板情報を取得する取得工程を備え、
    前記位置調整工程では、前記エッジ検知工程で検知された前記基板のエッジの位置情報と、前記取得工程で取得した前記基板情報とに基づいて、前記基板の位置を調整する、
    ことを特徴とするアライメント方法。
  13. 請求項12に記載のアライメント方法によって基板をアライメントするアライメント工程と、
    前記アライメント工程によりアライメントされた前記基板を成膜装置に搬入する搬入工程と、
    前記搬入工程により前記成膜装置に搬入された基板に成膜を行う成膜工程と、を含む、
    ことを特徴とする電子デバイスの製造方法。
  14. 前記成膜工程の前に、前記搬入工程で前記成膜装置に搬入された前記基板と、前記成膜装置に備えられたマスクと、の相対位置を、前記基板に形成されたアライメントマークの位置に基づいて調整する第2のアライメント工程をさらに含む、
    ことを特徴とする請求項13に記載の電子デバイスの製造方法。
  15. 請求項12に記載のアライメント方法の各工程をコンピュータに実行させるためのプログラム。
  16. 請求項12に記載のアライメント方法の各工程をコンピュータに実行させるためのプログラムを記憶した、コンピュータが読み取り可能な記憶媒体。
JP2020110573A 2020-06-26 2020-06-26 アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体 Pending JP2022007540A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020110573A JP2022007540A (ja) 2020-06-26 2020-06-26 アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体
KR1020210080136A KR102625055B1 (ko) 2020-06-26 2021-06-21 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램 및 기억 매체
CN202110688650.XA CN113851408A (zh) 2020-06-26 2021-06-22 对准装置、成膜装置、对准方法、电子器件的制造方法及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020110573A JP2022007540A (ja) 2020-06-26 2020-06-26 アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体

Publications (1)

Publication Number Publication Date
JP2022007540A true JP2022007540A (ja) 2022-01-13

Family

ID=78975072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020110573A Pending JP2022007540A (ja) 2020-06-26 2020-06-26 アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体

Country Status (3)

Country Link
JP (1) JP2022007540A (ja)
KR (1) KR102625055B1 (ja)
CN (1) CN113851408A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024004326A1 (ja) * 2022-06-29 2024-01-04 キヤノントッキ株式会社 アライメント装置、成膜装置及びアライメント方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114783865B (zh) * 2022-04-13 2023-02-10 苏州优力科瑞半导体科技有限公司 一种划片切割方法及系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6212507B2 (ja) * 2015-02-05 2017-10-11 Towa株式会社 切断装置及び切断方法
JP6876520B2 (ja) * 2016-06-24 2021-05-26 キヤノントッキ株式会社 基板の挟持方法、基板の挟持装置、成膜方法、成膜装置、及び電子デバイスの製造方法、基板載置方法、アライメント方法、基板載置装置
JP2018072541A (ja) * 2016-10-28 2018-05-10 キヤノン株式会社 パターン形成方法、基板の位置決め方法、位置決め装置、パターン形成装置、及び、物品の製造方法
KR101943268B1 (ko) 2018-04-26 2019-01-28 캐논 톡키 가부시키가이샤 진공 시스템, 기판 반송 시스템, 전자 디바이스의 제조 장치 및 전자 디바이스의 제조 방법
KR102355418B1 (ko) * 2018-04-26 2022-01-24 캐논 톡키 가부시키가이샤 기판 반송 시스템, 전자 디바이스 제조장치 및 전자 디바이스 제조방법
KR20190124610A (ko) * 2018-04-26 2019-11-05 캐논 톡키 가부시키가이샤 기판 반송 시스템, 전자 디바이스 제조장치 및 전자 디바이스 제조방법
KR102374037B1 (ko) 2018-06-29 2022-03-11 캐논 톡키 가부시키가이샤 기판 검사 시스템, 전자 디바이스 제조 시스템, 기판 검사 방법, 및 전자 디바이스 제조 방법
JP7188973B2 (ja) * 2018-10-15 2022-12-13 キヤノントッキ株式会社 成膜装置、製造システム、有機elパネルの製造システム、成膜方法、及び有機el素子の製造方法
KR102590797B1 (ko) * 2018-10-31 2023-10-17 캐논 톡키 가부시키가이샤 흡착 시스템, 흡착 방법, 및 이를 이용한 성막 장치, 성막 방법, 전자 디바이스의 제조 방법
KR102128888B1 (ko) * 2019-02-19 2020-07-01 캐논 톡키 가부시키가이샤 성막 장치, 성막 방법, 및 전자 디바이스 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024004326A1 (ja) * 2022-06-29 2024-01-04 キヤノントッキ株式会社 アライメント装置、成膜装置及びアライメント方法

Also Published As

Publication number Publication date
KR20220000831A (ko) 2022-01-04
CN113851408A (zh) 2021-12-28
KR102625055B1 (ko) 2024-01-12

Similar Documents

Publication Publication Date Title
JP7202858B2 (ja) 基板搬送システム、電子デバイスの製造装置及び電子デバイスの製造方法
JP7247013B2 (ja) アライメント方法、これを用いた蒸着方法及び電子デバイスの製造方法
KR102133900B1 (ko) 얼라인먼트 시스템, 성막 장치, 성막 방법, 및 전자 디바이스 제조방법
JP7244401B2 (ja) アライメント装置、成膜装置、アライメント方法、成膜方法、及び電子デバイスの製造方法
JP2018198232A (ja) 基板載置装置、基板載置方法、成膜装置、成膜方法、アライメント装置、アライメント方法、および、電子デバイスの製造方法
KR102625055B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램 및 기억 매체
KR102355418B1 (ko) 기판 반송 시스템, 전자 디바이스 제조장치 및 전자 디바이스 제조방법
JP7068381B2 (ja) アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体
KR102582584B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램, 및 기억 매체
KR102625048B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램, 및 기억 매체
JP7446169B2 (ja) 基板搬送装置、基板処理システム、基板搬送方法、電子デバイスの製造方法、プログラム及び記憶媒体
KR20210080048A (ko) 성막 장치, 성막 방법, 및 전자 디바이스의 제조방법
JP7450493B2 (ja) マスクアライメント方法、成膜方法、マスクアライメント装置、及び成膜装置
KR102578750B1 (ko) 얼라인먼트 시스템, 성막 장치, 성막 방법, 및 전자 디바이스 제조방법
WO2024034236A1 (ja) アライメント装置、成膜装置、制御方法、電子デバイスの製造方法、プログラム及び記憶媒体
WO2024029221A1 (ja) アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体
JP7424927B2 (ja) 膜厚測定装置、成膜装置、膜厚測定方法、電子デバイスの製造方法、プログラム及び記憶媒体

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210308

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240305