JP7424927B2 - 膜厚測定装置、成膜装置、膜厚測定方法、電子デバイスの製造方法、プログラム及び記憶媒体 - Google Patents

膜厚測定装置、成膜装置、膜厚測定方法、電子デバイスの製造方法、プログラム及び記憶媒体 Download PDF

Info

Publication number
JP7424927B2
JP7424927B2 JP2020110574A JP2020110574A JP7424927B2 JP 7424927 B2 JP7424927 B2 JP 7424927B2 JP 2020110574 A JP2020110574 A JP 2020110574A JP 2020110574 A JP2020110574 A JP 2020110574A JP 7424927 B2 JP7424927 B2 JP 7424927B2
Authority
JP
Japan
Prior art keywords
substrate
film thickness
film
thickness measuring
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020110574A
Other languages
English (en)
Other versions
JP2022007541A (ja
Inventor
祐希 佐藤
康信 小林
和憲 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Priority to JP2020110574A priority Critical patent/JP7424927B2/ja
Priority to KR1020210078455A priority patent/KR102659924B1/ko
Priority to CN202110675688.3A priority patent/CN113851386A/zh
Publication of JP2022007541A publication Critical patent/JP2022007541A/ja
Application granted granted Critical
Publication of JP7424927B2 publication Critical patent/JP7424927B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70Testing, e.g. accelerated lifetime tests
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/02Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67294Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Description

本発明は、膜厚測定装置、成膜装置、膜厚測定方法、電子デバイスの製造方法、プログラム及び記憶媒体に関する。
有機ELディスプレイ等の製造工程は、基板上に膜を成膜する成膜工程を含む。そして、成膜工程で成膜した膜の膜厚を確認するために、基板上に成膜された膜の膜厚を光学的な方法で測定することがある(特許文献1)。
特表2012-502177号公報
有機ELディスプレイは、様々な成膜工程によって基板上に複数の層が形成されることで製造される。このとき、製造ラインの都合により、ある工程までは大型基板(マザーガラスとも称する)に対して処理を行い、その後その大型基板を切断して複数のより小さい基板に分割し、それ以降の工程では分割した基板に対して成膜等の処理を行う場合がある。例えば、スマートフォン用の有機ELディスプレイの製造においては、バックプレーン工程(TFT形成工程や陽極形成工程等)は第6世代の大型基板(約1500mm×約1850mm)に対して成膜処理等が行われる。その後、この大型基板を半分に切断し、第6世代のハーフカット基板(約1500mm×約925mm)とし、その後の工程はこの第6世代のハーフカット基板に対して成膜等の処理が行われる。
この場合、分割工程よりも後の成膜工程で成膜された膜の膜厚測定を行う場合、切り出し部位が異なる基板に対して順次膜厚測定が行われることとなる。しかし、大型基板から切り出された基板においては、大型基板のどの部位から切り出されたかによって(例えば、マザーガラスの左側半分の部分なのか、あるいは右側半分の部分なのかによって)、サイズや剛性分布といった基板の特性が異なる場合がある。基板の特性が異なると基板の撓み方やうねり方も異なり、基板の特性ごとに膜厚の測定機器に対する基板の距離や傾き等の位置関係が変わってしまうことがある。その結果、膜厚測定時の測定条件が変わってしまい、測定精度に影響を及ぼすことがあった。
本発明は、大型基板から切り出された基板の膜厚の測定精度の低下を抑制する技術を提供するものである。
本発明によれば、
大型基板を分割して得られた複数の基板のうちのいずれかの基板を支持する基板支持手段と、
前記基板支持手段に支持された前記基板に形成されている膜の膜厚を光学的に測定する測定手段と、
前記測定手段を制御する制御手段と、
を備える膜厚測定装置であって、
前記基板支持手段に支持されている基板の、分割前の前記大型基板における部位に関する基板情報を取得する取得手段を備え、
前記制御手段は、前記取得手段が取得した前記基板情報に基づいて、前記測定手段の測定条件を決定する、
ことを特徴とする膜厚測定装置が提供される。
本発明によれば、大型基板から切り出された基板の膜厚の測定精度の低下を抑制する技術を提供することができる。
電子デバイスの製造ラインの一部の模式図。 一実施形態に係る成膜装置の概略図。 (A)は受渡室の内部構成を模式的に示す断面図、図3(B)は支持ユニットの構成を模式的に示す平面図。 受渡室に設けられる装置及びその制御装置のハードウェアの構成例を示すブロック図。 エッジアライメントの概要を示す図。 基板の構成を示す概略図。 大型基板とカット基板の例を示す図。 基板の短辺の長さの相違が膜厚測定に及ぼす影響を説明する図。 (A)及び(B)は、基板の特性の相違が膜厚測定に及ぼす影響を説明する図。 (A)及び(B)は処理部の処理例を示すフローチャート。 記憶部が管理する情報の例を示す図。 (A)は有機EL表示装置の全体図、(B)は1画素の断面構造を示す図。
以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
<電子デバイスの製造ライン>
図1は、本発明の成膜装置が適用可能な電子デバイスの製造ラインの構成の一部を示す模式図である。図1の製造ラインは、例えば、スマートフォン用の有機EL表示装置の表示パネルの製造に用いられるもので、基板100が成膜ブロック301に順次搬送され、基板100に有機ELの成膜が行われる。
成膜ブロック301には、平面視で八角形の形状を有する搬送室302の周囲に、基板100に対する成膜処理が行われる複数の成膜室303a~303dと、使用前後のマスクが収納されるマスク格納室305とが配置されている。搬送室302には、基板100を搬送する搬送ロボット302aが配置されている。搬送ロボット302aは、基板100を保持するハンドと、ハンドを水平方向に移動する多関節アームとを含む。換言すれば、成膜ブロック301は、搬送ロボット302aの周囲を取り囲むように複数の成膜室303a~303dが配置されたクラスタ型の成膜ユニットである。なお、以下の説明において、成膜室303a~303dを特に区別しない場合、成膜室303と称することがある。
基板100の搬送方向(矢印方向)で、成膜ブロック301の上流側、下流側には、それぞれ、バッファ室306、旋回室307、受渡室308(パス室とも称する)が配置されている。製造過程において、各室は真空状態に維持される。なお、図1においては成膜ブロック301を1つしか図示していないが、本実施形態に係る製造ラインは複数の成膜ブロック301を有しており、複数の成膜ブロック301が、バッファ室306、旋回室307、受渡室308で構成される連結装置で連結された構成を有する。なお、連結装置の構成はこれに限定はされず、例えばバッファ室306又は受渡室308のみで構成されていてもよい。
搬送ロボット302aは、上流側の受渡室308から搬送室302への基板100の搬入、成膜室303間での基板100の搬送、マスク格納室305と成膜室303との間でのマスクの搬送、及び、搬送室302から下流側のバッファ室306への基板100の搬出、を行う。
バッファ室306は、製造ラインの稼働状況に応じて基板100を一時的に格納するための室である。バッファ室306には、複数枚の基板100を基板100の被処理面(被成膜面)が重力方向下方を向く水平状態を保ったまま収納可能な多段構造の基板収納棚(カセットとも呼ばれる)と、基板100を搬入又は搬出する段を搬送位置に合わせるために基板収納棚を昇降させる昇降機構とが設けられる。これにより、バッファ室306には複数の基板100を一時的に収容し、滞留させることができる。
旋回室307は、基板100の向きを変更する装置を備えている。本実施形態では、旋回室307は、旋回室307に設けられた搬送ロボットによって基板100の向きを180度回転させる。旋回室307に設けられた搬送ロボットは、バッファ室306で受け取った基板100を支持した状態で180度旋回し受渡室308に引き渡すことで、バッファ室306内と受渡室308とで基板100の搬送方向(矢印方向)における前端と後端が入れ替わる。これにより、成膜室303に基板100を搬入する際の向きが、各成膜ブロック301で同じ向きになるため、基板100に対する成膜のスキャン方向やマスクの向きを各成膜ブロック301において一致させることができる。このような構成とすることで、各成膜ブロック301においてマスク格納室305にマスクを設置する向きを揃えることができ、マスクの管理が簡易化されユーザビリティを高めることができる。
受渡室308は、旋回室307の装置により搬入された基板100を下流の成膜ブロック301の搬送ロボット302aに受け渡すための室である。本実施形態では、後述するように、受渡室308において基板100のアライメント及び基板100に成膜された膜の膜厚測定を行う。
製造ラインの制御系は、ホストコンピュータとしてライン全体を制御する上位装置300と、各構成を制御する制御装置14a~14d、309、310、311とを含み、これらは有線又は無線の通信回線300aを介して通信可能である。制御装置14a~14dは、成膜室303a~303dに、対応して設けられ、後述する成膜装置1を制御する。制御装置309は、搬送ロボット302aを制御する。制御装置310は旋回室307に設けられた搬送ロボットを制御する。制御装置311は、受渡室308に設けられる、後述するアライメント機構16及び膜厚測定部17を制御する。上位装置300は、基板100に関する情報や搬送タイミング等の指示を各制御装置14a~14d、309、310、311に送信し、各制御装置14a~14d、309、310、311は受信した指示に基づき各構成を制御する。なお、以下の説明において、制御装置14a~14dを特に区別しない場合、制御装置14と称することがある。
<成膜装置の概要>
図2は本発明の一実施形態に係る成膜装置1の概略図である。成膜装置1は、基板100に蒸着物質を成膜する装置であり、マスク101を用いて所定のパターンの蒸着物質の薄膜を形成する。成膜装置1で成膜が行われる基板100の材質は、ガラス、樹脂、金属等の材料を適宜選択可能であり、ガラス上にポリイミド等の樹脂層が形成されたものが好適に用いられる。蒸着物質としては、有機材料、無機材料(金属、金属酸化物など)などの物質である。成膜装置1は、例えば表示装置(フラットパネルディスプレイなど)や薄膜太陽電池、有機光電変換素子(有機薄膜撮像素子)等の電子デバイスや、光学部材等を製造する製造装置に適用可能であり、特に、有機ELパネルを製造する製造装置に適用可能である。以下の説明においては成膜装置1が真空蒸着によって基板100に成膜を行う例について説明するが、本発明はこれに限定はされず、スパッタやCVD等の各種成膜方法を適用可能である。なお、各図において矢印Zは上下方向(重力方向)を示し、矢印X及び矢印Yは互いに直交する水平方向を示す。
成膜装置1は、箱型の真空チャンバ3を有する。真空チャンバ3の内部空間3aは、真空雰囲気か、窒素ガスなどの不活性ガス雰囲気に維持されている。本実施形態では、真空チャンバ3は不図示の真空ポンプに接続されている。なお、本明細書において「真空」とは、大気圧より低い圧力の気体で満たされた状態、換言すれば減圧状態をいう。真空チャンバ3の内部空間3aには、基板100を水平姿勢で支持する基板支持ユニット6、マスク101を支持するマスク台5、成膜ユニット4、プレートユニット9が配置される。マスク101は、基板100上に形成する薄膜パターンに対応する開口パターンをもつメタルマスクであり、マスク台5の上に固定されている。マスク101としては、枠状のマスクフレームに数μm~数十μm程度の厚さのマスク箔が溶接固定された構造を有するマスクを用いることができる。マスク101の材質は特に限定はされないが、インバー材などの熱膨張係数の小さい金属を用いることが好ましい。成膜処理は、基板100がマスク101の上に載置され、基板100とマスク101とが互いに重ね合わされた状態で行われる。
プレートユニット9は、成膜時に基板100を冷却する冷却プレート10と、磁力によってマスク101を引き寄せ基板100とマスク101とを密着させる磁石プレート11と、を備える。プレートユニット9は、例えばボールねじ機構等を備えた昇降ユニット13によりZ方向に昇降可能に設けられている。
成膜ユニット4は、ヒータ、シャッタ、蒸発源の駆動機構、蒸発レートモニタなどから構成され、蒸着物質を基板100に蒸着する蒸着源である。より具体的には、本実施形態では、成膜ユニット4は複数のノズル(不図示)がX方向に並んで配置され、それぞれのノズルから蒸着材料が放出されるリニア蒸発源である。成膜ユニット4は、蒸発源移動機構(不図示)によってY方向(成膜室303と搬送室302の接続部から遠ざかる方向)に往復移動される。
また、成膜装置1は、基板100とマスク101とのアライメントを行うアライメント装置2を備える。概略として、アライメント装置2は、カメラ7、8により基板100及びマスク101に形成されたアライメントマークを検知し、この検知結果に基づいて基板100とマスク101との相対位置を調整する。
アライメント装置2は、基板100の周縁部を支持する基板支持ユニット6を備える。基板支持ユニット6は、互いにX方向に離間して設けられ、Y方向に延びる一対のベース部62と、ベース部62から内側へ突出した複数の爪状の載置部61を備える。なお、載置部61は「受け爪」又は「フィンガ」とも呼ばれることがある。複数の載置部61は一対のベース部62のそれぞれに間隔を置いて配置されている。載置部61には基板100の周縁部の長辺側の部分が載置される。ベース部62は複数の支柱64を介して梁部材222に吊り下げられている。
本実施形態のようにベース部62がX方向に離間して一対に基板100の短辺側にベース部62が形成されない構成により、搬送ロボット302aが載置部61へと基板を受け渡す際の、搬送ロボット302aとベース部62との干渉を抑制することができる。しかしながら、ベース部62は、基板100の周縁部全体を囲うような矩形枠状であってもよい。これにより、基板100の搬送及び受け渡しの効率を向上させることができる。また、ベース部62は、部分的に切り欠きがある矩形枠状であってもよい。部分的に切り欠きがある矩形枠状とすることにより、搬送ロボット302aが載置部61へと基板を受け渡す際の、搬送ロボット302aとベース部62との干渉を抑制することができ、基板100の搬送及び受け渡しの効率を向上させることができる。
基板支持ユニット6は、また、クランプユニット63を備える。クランプユニット63は、複数のクランプ部66を備える。各クランプ部66は各載置部61に対応して設けられており、クランプ部66と載置部61とで基板100の周縁部を挟んで保持することが可能である。基板100の支持態様としては、このようにクランプ部66と載置部61とで基板100の周縁部を挟んで保持する態様の他、クランプ部66を設けずに載置部61に基板100を載置するだけの態様を採用可能である。
また、アライメント装置2は、基板支持ユニット6により周縁部が支持された基板100と、マスク101との相対位置を調整する調整ユニット20を備える。調整ユニット20は、カメラ7,8による基板100及びマスク101に設けられたアライメント用マークの検知結果等に基づいて基板支持ユニット6をX-Y平面上で変位することにより、マスク101に対する基板100の相対位置を調整する。本実施形態では、マスク101の位置を固定し、基板100を変位してこれらの相対位置を調整するが、マスク101を変位させて調整してもよく、或いは、基板100とマスク101の双方を変位させてもよい。
また、アライメント装置2は、基板支持ユニット6を昇降することで、基板支持ユニット6によって周縁部が支持された基板100とマスク101とを基板100の厚み方向(Z方向)に接近及び離隔(離間)させる接離ユニット22を備える。換言すれば、接離ユニット22は、基板100とマスク101とを重ね合わせる方向に接近させることができる。接離ユニット22としては、例えばボールねじ機構を採用した電動アクチュエータ等が用いられてもよい。
<受渡室の説明>
図3(A)は受渡室308の内部構成を模式的に示す断面図、図3(B)は支持ユニット161の構成を模式的に示す平面図である。図3及び後述する図5~6、8~9では基板100の搬送方向(図中の矢印方向)をY方向とする、受渡室308に対して固定された座標系が示されている。すなわち、図2のX-Y方向と図3、5~6、8~9のX-Y方向とは必ずしも一致しない。
受渡室308は、上述のように旋回室307により搬入された基板100を下流の成膜ブロック301の搬送ロボット302aに受け渡すための室である。本実施形態では、受渡室308は、内部空間3081aを真空雰囲気に維持する容器であるチャンバ3081と、アライメント機構16と、膜厚測定部17とを含む。
<<制御装置>>
まず、受渡室308に設けられるアライメント機構16及び膜厚測定部17を制御する制御装置311の構成について説明する。図4は、受渡室308に設けられる装置及びその制御装置311のハードウェアの構成例を示すブロック図である。制御装置311は、処理部3111(制御手段)、記憶部3112、入出力インタフェース(I/O)3113及び通信部3114を備える。
処理部3111は、CPU(Central Processing Unit)に代表されるプロセッサであり、記憶部3112に記憶されたプログラムを実行してアライメント機構16を制御する。記憶部3112は、ROM(Read Only Memory)、RAM(Random Access Memory)、HDD(Hard Disk Drive)等の記憶デバイス(記憶手段)であり、処理部3111が実行するプログラムの他、各種の制御情報を記憶する。I/O(Input/Output)3113は、処理部3111と外部デバイスとの間の信号を送受信するインタフェースである。通信部3114は通信回線300aを介して上位装置300と通信を行う通信デバイスであり、処理部3111は通信部3114を介して上位装置300から情報を受信し、或いは、上位装置300へ情報を送信する。なお、制御装置311の全部又は一部がPLC(Programmable Logic Controller)やASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable Gate Array)で構成されてもよい。制御装置311は膜厚測定部17を制御しており、ある側面から見れば、制御装置311と膜厚測定部17とにより基板100に成膜された膜の膜厚を測定する膜厚測定装置が構成されているといえる。
<<アライメント機構>>
(概要)
基板100は、搬送室302、バッファ室306及び旋回室307等を経て受渡室308へと搬送される。そのため、基板100は、その搬送過程において搬送に用いられた搬送ロボットの位置制御の精度等に起因した位置のばらつきが生じている場合がある。このばらつきが生じたまま下流側の成膜室303へと基板100が搬送されると、成膜室303におけるアライメントに影響を及ぼすことがある。そのため、本実施形態では、アライメント機構16により受渡室308において予備的なアライメントを実施した上で、基板100を成膜室303へと搬送する。これにより、基板100の搬送によって生じる位置のばらつきが成膜室303におけるアライメントへ及ぼす影響を抑制している。
図3(A)~図5を参照する。図5は、エッジアライメントの概要を示す図であり、チャンバ3081内部を下側から見た図である。アライメント機構16は、基板100のエッジの位置に基づくエッジアライメントを実行する。アライメント機構16は、位置調整機構162と、カメラ163とを含む。本実施形態では、アライメント機構16は、支持ユニット161に支持された基板100に対してアライメントを行う。
支持ユニット161(基板支持手段)は、大型基板を分割して得られた複数の基板のうちのいずれかの基板を支持するものであり、基板ステージとも称されることがある。本実施形態では、旋回室307から搬送されてくる基板100を支持する。しかしながら、製造ラインにバッファ室306及び旋回室307が設けられない場合等には、上流側の搬送ロボット302aによって搬送されてくる基板100を支持してもよい。支持ユニット161は、チャンバ3081の内部空間3081aにおいて基板100を支持する支持部1611と、支持部1611をチャンバ3081の外部に設けられる、アライメント機構16の位置調整機構162に接続するシャフト1612とを含む。
支持部1611は、基板100の搬送方向に交差する方向(X方向)に離間して設けられる一対の枠部材1611aと、枠部材1611aから内側に延びて設けられ、基板100を受ける複数の受け爪1611bとを含む。枠部材1611aは、基板100の搬送方向(Y方向)に延びる長尺状の部分と、この長尺状の部分の両端から他方の枠部材1611a側(X方向)へと延びる部分とを含んで構成される。受け爪1611bは枠部材1611aのY方向に延びる部分及びX方向に延びる部分のそれぞれに設けられる。複数の受け爪1611bにより、基板100の周縁部が支持される。
シャフト1612は、チャンバ3081に形成された開口を介して支持部1611をチャンバ3081の外部の位置調整機構162に接続する。シャフト1612は、真空ベローズ等の周知の技術によりチャンバ3081内の真空状態を維持しながらチャンバ3081に対して相対移動が可能に構成される。アライメント機構16によるエッジアライメントが行われる際は、位置調整機構162によりシャフト1612を介して支持部1611の位置が調整される。
位置調整機構162は、支持ユニット161に支持された基板100の位置を調整する機構である。本実施形態では、位置調整機構162は、支持ユニット161をX-Y方向に移動させたり、Z軸回りに回転させたりしてX-Y平面上で変位させることにより、基板100の位置調整を行うことができる。例えば、位置調整機構162は、X方向に変位可能な1つの電動シリンダ、及び、Y方向に変位可能でありX方向に離間して設けられる2つの電動シリンダの伸縮を制御することにより、支持ユニット161をX-Y平面上で変位させてもよい。
カメラ163は、支持ユニット161に支持された基板100のエッジを検知する。本実施形態では、カメラ163は、基板100の対角線上の2つの角の周囲を検知可能なように2つ設けられている。本実施形態では、カメラ163はチャンバ3081の外部に設けられ、チャンバ3081の底面に設けられた透明窓を介して基板100のエッジを検知する。また、本実施形態では、カメラ163は、チャンバ3081の内部に設けられた、基準マーク1651を検知可能に設けられている。なお、アライメント機構16は、構成要素のすべてがチャンバ3081内に設けられてもよいし、少なくとも一部の構成要素がチャンバ3081外に設けられてもよい。また、本明細書において、基板の「エッジ」は基板の端部全般を指し、「辺」だけでなく「角」も含む。
(エッジアライメントの例)
アライメント機構16によるエッジアライメントの一例について説明する。カメラ163の検知範囲163aは、基板100のエッジ1001及びチャンバ3081に固定されて設けられている基準部材165の基準マーク1651が収まるように設定されている。また、記憶部3112には、検知範囲163a内の座標系(カメラ座標系)と、アライメント機構16全体における座標系(ワールド座標系)とを紐付けた情報が記憶されている。
処理部3111は、基板100がチャンバ3081に搬入されると、カメラ163の撮影画像及び記憶部3112に記憶された情報に基づいて、基板100のエッジ1001及び基準マーク1651の中心位置C1及びC2をそれぞれ取得する。本実施形態では、この基準マーク1651の中心位置C2が基板100の中心位置C1の基準位置となる。次に、処理部3111は、基板100の中心位置C1と基準マーク1651の中心位置C2が一致するように、位置調整機構162により支持ユニット161の位置を調整する。以上によりエッジアライメントが終了する。なお、処理部3111は、カメラ163の検知結果に基づいて、中心位置C1に加えて基板100の角度を算出してもよい。そして、処理部3111は、基板100の角度が基準となる角度に一致するように、位置調整機構162により基板100をZ軸回りに回転させてもよい。
<<膜厚測定部>>
(概要)
図3(A)~図4を参照する。膜厚測定部17(測定手段)は、内部空間3081aにある、支持ユニット161に支持された基板100に成膜されている膜の膜厚を光学的に測定するものである。成膜室303の成膜装置1による成膜においては、前述の蒸発レートモニタ等によって成膜される膜の膜厚が目標値になるよう制御されている。しかしながら、蒸発レートモニタは基板100上に形成される膜の厚さを直接測定するものではなく、基板100とは別の位置に配置した水晶振動子によって膜厚を間接的に測定するものである。このため、水晶振動子への材料の堆積量や水晶振動子の温度などの様々な要因により、蒸発レートモニタの水晶振動子に堆積する膜の膜厚と基板100に堆積する膜の膜厚が異なったり、測定値自体に誤差が生じたりする場合がある。この測定誤差は基板100に成膜される膜の膜厚のばらつきを生み、パネル品質の低下や歩留まり低下につながることがある。そこで、本実施形態では、受渡室308において、上流側の成膜室303にて基板100に成膜された膜の膜厚を光学的に測定する。これにより、基板100に成膜された膜の膜厚を、直接測定することができる。本実施形態では、膜厚測定部17は、センサユニット172と、調整ユニット173と、を含む。
センサユニット172は、支持ユニット161に支持された基板100上に形成された膜の膜厚を測定するセンサ(光学センサ)であり、反射分光式の膜厚計である。本実施形態では、後述する複数の測定用パッチ1005に対応して複数のセンサユニット172が設けられている。センサユニット172は、センサヘッド1721、光源1722、分光器1723を含む。なお、本実施形態ではセンサユニット172を反射分光式の膜厚計としたが、センサユニット172は基板100上に形成された膜の膜厚を光学的に測定する膜厚計であればその種類は特に限定はされず、例えば分光エリプソメータであってもよい。
センサヘッド1721は、基板からの光を集光して本実施形態の光電変換素子である分光器1723へと集光した光を導く。センサヘッド1721は、例えばチャンバ3081の内部空間3081aの下部に設けられ、光ファイバ(不図示)を介して光源1722及び分光器1723に接続されている。センサヘッド1721は、光源1722から光ファイバを経由して導かれた光の照射エリアを設定する機能を有しており、光ファイバ及びピンホールやレンズ等の光学部品を用いることができる。
光源1722は、測定光を出力するデバイスであり、例えば重水素ランプやキセノンランプやハロゲンランプ等が用いられる。光源1722には、例えば200nmから1μmの範囲の波長の光を用いることができる。分光器1723(光電変換素子)はセンサヘッド1721から入力された反射光を分光しスペクトル(波長毎の強度)の測定を行うデバイスであり、例えば、分光素子(グレーティング、プリズムなど)と光電変換を行うディテクタなどで構成される。本実施形態では、センサヘッド1721、光源1722及び分光器1723が一体的にチャンバ3081の内部に設けられている。
ここで、センサユニット172による検知の対象である基板100の構成について説明する。図6は、基板100の構成を示す概略図であって、支持ユニット161に支持された基板100を下側から見た図である。基板100には、有機EL表示装置の表示パネルが形成される被成膜エリア1003と、これに重ならないように位置する膜厚測定エリア1004とが設けられている。本実施形態では、膜厚測定エリア1004は、基板100の周縁部に沿って2箇所設けられている(エリア1004a、エリア1004b)。各成膜室303における成膜処理時に、被成膜エリア1003への成膜と並行して、膜厚測定エリア1004内の予め決められた位置への成膜も行うことで、膜厚測定エリア1004内に膜厚測定用の薄膜(以後、測定用パッチ1005と称する。)が形成される。これは、各成膜室303で用いられるマスク101に、予め測定用パッチ1005のための開口を形成しておくことにより、容易に形成できる。
膜厚測定エリア1004は、複数の測定用パッチ1005を形成可能な面積に設定されており、膜厚の測定対象となる層単位で測定用パッチ1005の形成位置を変えるとよい。すなわち、1つの成膜室で形成された膜(単一膜又は複数の膜が積層された積層膜)の膜厚を測定したい場合は、測定用パッチ1005の部分にも1つの成膜室で形成される膜(単一膜又は積層膜)のみを成膜し、複数の成膜室を経て形成された積層膜の膜厚を測定したい場合は、測定用パッチ1005の部分にも測定したい積層膜と同じ積層膜を成膜するとよい。このように測定対象となる層ごとに測定用パッチ1005を異ならせることにより、各層の膜厚の正確な測定が実現できる。なお、1つの層を成膜する際に複数の測定用パッチ1005を形成するようにすれば、基板100上における当該層の膜厚の分布(X方向あるいはY方向の膜厚のばらつき)を計測するようにすることもできる。
また、本実施形態では、複数の測定用パッチ1005に対応して複数のセンサユニット172が設けられている。より具体的には、複数の測定用パッチ1005の下方にセンサヘッド1721がそれぞれ位置するように、センサユニット172が設けられている。
調整ユニット173は、支持ユニット161とセンサユニット172との相対位置を調整するユニットであり、本実施形態ではセンサユニット172を移動させることによりこれらの相対位置を調整する。例えば、調整ユニット173は、センサユニット172のセンサヘッド1721をZ方向に移動可能な鉛直方向移動部と、センサヘッド1721をX-Y方向に移動可能な水平方向移動部(いずれも不図示)とを有する。鉛直方向移動部及び水平方向移動部には、例えば電動シリンダ等の周知の技術が適用され得る。調整ユニット173は、鉛直方向移動部により支持ユニット161に支持された基板100とセンサヘッド1721との距離を調整し、水平方向移動部により基板100に対するセンサヘッド1721の、基板100の被成膜面に平行な方向(X-Y方向)の相対位置を調整する。
本実施形態では、複数のセンサユニット172が複数の測定用パッチ1005に対応して設けられている。よって、調整ユニット173は、各測定用パッチ1005に対する各センサユニット172の相対位置をそれぞれ調整する。例えば、調整ユニット173は、水平方向及び鉛直方向の両方についてセンサユニット172ごとに独立に調整してもよい。また例えば、水平方向の調整を複数のセンサユニット172に対して共通で行い、鉛直方向の調整を各センサユニット172に対して独立に行ってもよい。
なお、調整ユニット173は、センサユニット172のうちの一部の構成の位置を調整可能であってもよい。例えば、センサヘッド1721のみが内部空間3081aに設けられ、光源1722及び分光器1723がチャンバ3081の外部に設けられる場合、調整ユニット173はセンサヘッド1721の位置を調整可能に構成されてもよい。調整ユニット173は、センサユニット172の投光部及び受光部の位置を基板100に対して調整可能であればよい。
なお、膜厚測定部17は、その構成要素のすべてがチャンバ3081内に設けられてもよいし、少なくとも一部の構成要素がチャンバ3081外に設けられてもよい。例えば、センサヘッド1721のみをチャンバ3081の内部に設け、光源1722及び分光器1723をチャンバ3081の外部に設けてもよい。そして、チャンバ3081の内部に配置されたセンサヘッド1721と、チャンバ3081の外部に配置された光源1722及び分光器1723とを、チャンバ3081に設けられた開口を介して光ファイバによって接続してもよい。
(膜厚測定の例)
膜厚測定部17による膜厚測定の一例について説明する。処理部3111は、アライメント機構16によるエッジアライメントの終了後、膜厚測定部17による膜厚測定を実施する。処理部3111は、光源1722に測定光を出力させる。光源1722から出力された測定光は、光ファイバを経由してセンサヘッド1721に導かれ、センサヘッド1721から基板100に投射される。投射された光は、基板100で反射し、センサヘッド1721から光ファイバを経由して分光器1723に入力される。このとき、基板100上の薄膜の表面で反射した光と、薄膜とその下地層との界面で反射した光とが互いに干渉する。このようにして薄膜による干渉や吸収の影響を受けることで、反射スペクトルは、光路長差、すなわち膜厚の影響を受ける。処理部3111は、この反射スペクトルを解析することによって、薄膜の膜厚を測定することができる。例えば、処理部3111は、調整ユニット173を制御してセンサユニット172を走査させながら測定を行うことにより、X方向あるいはY方向の膜厚のばらつきを確認することもできる。
上記の反射分光式の膜厚評価は、数nmから数100nmの厚さの有機膜の評価に対しても、短時間で高精度での評価が可能であることから、有機EL素子の有機層の評価に用いることができる。ここで、有機層の材料としては、αNPD:α-ナフチルフェニルビフェニルジアミンなどの正孔輸送材料、Ir(ppy)3:イリジウム-フェニルピリミジン錯体などの発光材料、Alq3:トリス(8-キノリノラト)アルミニウムやLiq:8-ヒドロキシキノリノラト-リチウム)などの電子輸送材料などが挙げられる。さらには、上述の有機材料の混合膜にも適用できる。
<大型基板とカット基板の説明>
図7は大型基板とカット基板の例を示す図である。本実施形態の基板100は、大型基板から切り出されたカット基板である。大型基板MGは、第6世代フルサイズ(約1500mm×約1850mm)のマザーガラスであり、矩形形状を有している。大型基板MGの一部の角部には、大型基板MGの向きを特定するためのオリエンテーションフラットOFが形成されている。
なお、ここでは大型基板MGの4つの角部のうちの1つの角部のみが切り落とされてオリエンテーションフラットOFが形成されている例を示したが、これに限定はされず、4つの角部全てが切り落とされているものの、1つの角部が他に比べて大きく切り落とされることで、オリエンテーションフラットOFが形成されてもよい。この場合には、他の角部と異なる形状に切り落とされている部分を、オリエンテーションフラットOFと捉えることができる。
上述の通り、例えば、スマートフォン用の有機ELディスプレイの製造においては、バックプレーン工程(TFT形成工程や陽極形成工程等)は第6世代フルサイズの大型基板MGに対して成膜処理等が行われる。その後、この大型基板MGが半分に切断され(切り出し工程)、切断して得られた第6世代のハーフカットサイズ(約1500mm×約925mm)の基板100が、本実施形態に係る製造ラインのうちの有機層の成膜を行う成膜ブロック301へと搬入される。成膜ブロック301に搬入される基板100は、大型基板MGから切り出して得られた分割基板のいずれかであり、本実施形態においては基板100A又は基板100Bである。大型基板MGは、その一辺である基準辺から距離Lの位置の切断線CTLで切断され、基板100Aと基板100Bとが得られる。図1に例示した製造ラインにおいては、基板100Aと基板100Bとが混在して、基板100として搬送され、各種の処理が行われる。
なお、ここでは大型基板MGを半分に切断するものとしたが、これに限定はされず、大型基板MGを切断して、略同じ大きさの複数の基板に分割すればよい。例えば、大型基板MGを4分割して4つの基板100とし、これを成膜ブロック301に搬入するようにしてもよい。
ここで、基板100Aと基板100Bとはサイズや剛性分布といった基板の特性が異なる場合がある。例えば、基板100Aは短辺の長さがLに採寸された基板となるが、基板100Bは短辺の長さが採寸されておらず、基板100Aと基板100Bとでは短辺の長さが異なる場合がある。この短辺の長さの相違は、受渡室308において基板100の膜厚測定を行う際に影響を及ぼすことがある。以下、詳述する。
図8は、基板100の短辺の長さの相違が膜厚測定に及ぼす影響を説明する図である。本実施形態では、基板100Aは、短辺の長さがLに採寸されるため、アライメント装置2でのアライメントに用いられるアライメントマーク1002を基準とした中心位置と、エッジ1001を基準とした中心位置とが一致する(中心位置C10)。一方、基板100Bは、短辺の長さが採寸されておらず、図8の例では短辺の長さLBが長さLよりも長くなっている。このため、アライメントマーク1002を基準とした中心位置C111とエッジ1001を基準とした中心位置C112とに距離cのずれが生じている。
アライメント機構16におけるエッジアライメントでは、複数のエッジ1001の位置情報に基づいて算出される中心位置C10又はC112を、基準位置である基準マーク1651の中心位置に一致させるように位置合わせを行う。そのため、基板100Aと基板100Bとでアライメントマーク1002を基準とした中心位置がエッジアライメント後にずれてしまう場合がある。また、膜厚測定エリア1004はアライメントマーク1002の位置を基準に形成される。換言すれば、膜厚測定エリア1004は、アライメントマーク1002からの距離が所定の距離となる位置に設定される。そのため、アライメントマーク1002を基準とした中心位置がずれると、膜厚測定エリア1004の位置も基板100Aと基板100Bとでずれてしまう場合がある。結果として、膜厚測定部17による実際の測定位置と基板100に形成された膜厚測定エリア1004がずれてしまい、測定誤差の要因となってしまうことがある。
また、基板100の剛性分布等の特性の相違も、膜厚測定を行う際に影響を及ぼすことがある。図9(A)(B)は、基板100の特性の相違が膜厚測定に及ぼす影響を説明する図であって、図9(A)は支持ユニット161に支持された基板100の下方への撓みを例示している。周縁部が支持された基板100は、自重により中央部付近が下方へ撓む。基板100の特性の相違により、撓み量Hが異なる場合がある。撓み量Hが変わると、センサユニット172と基板100の測定位置との間の距離dが変わる。センサユニット172と基板100の測定位置との間の距離dが変わると、基板100からの反射光の光量が大きく変化し、距離dが大きくなると光量は著しく減少する。この結果、膜厚測定の結果に影響し得る。また、図9(B)は、図9(A)とは別の基板100について、基板100の撓みが最大量になる位置を例示している。基板100の剛性分布が均一であれば、基板100の幅W0(一方の長辺の位置のX座標を0とし、もう一方の長辺の位置のX座標をW0とする)に対して、撓みが最大量になる位置W1は、W1=1/2・W0となるが、剛性分布に偏りがあると、図示の例のように、W1≠1/2・W0となる。撓みの最大量となる位置の相違も、センサユニット172と基板100の測定位置との距離dの相違に繋がり、膜厚測定の結果に影響し得る。また、撓み量Hや撓みが最大量になる位置W1が変わると、センサユニット172に対する基板100の測定領域の傾きが変わる。この結果、膜厚測定の結果に影響し得る。
また、本実施形態では、基板100BにはオリエンテーションフラットOFがあるが、基板100Aにはこれがない。切断面における残留応力の大きさが、基板100Aと基板100Bとで異なる場合もある。また、切断面の位置が、基板100Aでは右辺であり基板100Bでは左辺であり、部位が異なる。こうした基板の特性の相違により基板100が支持ユニット161に支持されている際の撓み方等に差異が生じ、膜厚測定の結果に影響を及ぼすことがある。
そこで、本実施形態では以下に説明するように、基板100が切り出された大型基板MGの部位に応じた膜厚測定部の制御を行う。
<制御例>
制御装置311の処理部3111が実行する膜厚測定部17の制御例について説明する。図10(A)は、処理部3111の処理例を示すフローチャートである。本フローチャートは、例えば、処理部3111が上位装置300から膜厚測定の実行指示を受け付けたことに基づいて開始する。なお、上述のように、本実施形態では処理部3111が上位装置300から膜厚測定の実行指示を受けた時点ではアライメント機構16によるエッジアライメントが完了している。
ステップS1(以下、単にS1と称する。他のステップについても同様とする。)で、処理部3111は、支持ユニット161に支持されている基板100の基板情報を取得する(取得工程)。本実施形態では、基板情報は、基板100の、分割される前の大型基板MGにおける相対位置に関する情報を含む。この情報は、換言すれば、基板100が切り出された大型基板MGの部位に関する部位情報であり、「切り出し情報」や「カット情報」とも呼ばれ得る。このように、処理部3111は、基板100の、分割前の大型基板MGにおける部位に関する情報を取得する取得手段としての機能を有する。本実施形態では、図7において、大型基板MGの切断線CTLの左側の部位に対応し、カット位置が図面右側となる基板100AをAカット、大型基板MGの切断線CTLの右側の部位に対応し、カット位置が図面左側となる基板100BをBカットとする。処理部3111は、支持ユニット161に支持されている基板100がAカットであるかBカットであるかを部位情報として取得する。
また、本実施形態では、基板情報は、基板100のその他の情報と関連付けて上位装置300により管理されている。上位装置300は、各基板100を識別するための識別情報と、その基板100の部位情報(基板100Aか基板100Bか)とを対応付けて記憶している。そして、上位装置300が基板100の膜厚測定の実行を処理部3111等に指示する場合、識別情報と部位情報を処理部3111に送信する。つまり、S1では、処理部3111は、通信部3114を介して上位装置300から基板100に関する情報を受信することで基板情報を取得する。なお、上位装置300は、例えば大型基板MGを切断する切断装置(基板分割装置)や製造ラインにおいて成膜装置1よりも上流側に配置されている他の装置、あるいは製造ラインの外部の装置から基板情報を取得してもよいし、製造ラインのオペレータの入力を受け付け、オペレータの入力によって基板情報を取得するようにしてもよい。
S2で、処理部3111は、測定条件を決定する(測定条件決定工程)。さらに言えば、処理部3111は、S1で取得した基板情報に基づいて、膜厚測定部17の測定条件を決定する。これにより、膜厚測定部17による測定態様が変更される。
膜厚測定部17の測定条件の例としては、例えば、支持ユニット161に支持された基板100に対するセンサユニット172の相対位置や、光源1722に関する条件等が挙げられる。基板100に対するセンサユニット172の相対位置は、基板100とセンサユニット172との距離、及び/又は、支持ユニット161に支持された基板100に対して平行な方向(X-Y方向)の位置関係であってもよい。また、光源1722に関する条件は、例えば、光源1722が出力する測定光の強度、測定光の照射角度等であってもよい。つまり、処理部3111は、基板情報に基づいて、調整ユニット173に基板100とセンサユニット172の相対位置を調整させたり、光源1722の出力する測定光の強度の設定値を更新したりしてもよい。
S3で、処理部3111は、測定動作を実行する。具体的には、処理部3111は、S2で変更した測定態様で、上記(膜厚測定)で説明した測定動作を実行する。
図10(B)は、処理部3111の処理例を示すフローチャートであってS2の処理の具体例を示す。図10(B)では、膜厚測定部17による測定態様の一つである基板100とセンサユニット172の相対位置を、基板情報に基づいて変更する場合の例について示している。
S21で、処理部3111は、S1で取得した基板情報を確認し、AカットであればS22に進み、BカットであればS23に進む。S22で、処理部3111は、調整ユニット173による調整量を取得する。図11は、記憶部3112に記憶された情報の例を示す図である。本実施形態では、記憶部3112は、基板情報と、調整ユニット173による基板100とセンサユニット172の相対位置の調整量とを関係づけて記憶している。処理部3111は、Aカットに対応する調整量(X=x1,Y=y1,Z=z1)を取得する。一方、S23に進んだ場合、処理部3111は、Bカットに対応する調整量(X=x2,Y=y2,Z=z2)を取得する。
図8の例で言えば、エッジアライメント後に、基板100Bのアライメントマーク1002に基づく中心位置C111は、基板100Aのアライメントマーク002に基づく中心位置C10よりも-X方向に距離c分だけずれている。よって、Bカットの場合に、調整後のセンサユニット172の位置が、Aカットの場合の調整後のセンサユニット172の位置よりも-cだけずれるように、各基板情報に対する調整量のX成分が設定される。また、図8の例では、基板100Aと基板100Bとは長辺の長さは同一のため、各基板情報に対する調整量のY成分は同一(いずれも0の場合を含む)であってもよい。また、調整量のZ成分は、各カットの撓みの傾向等に基づいて設定されてもよい。これらの調整量は、事前のテスト等によって設定することができる。
S24で、処理部3111は、S22又はS23で取得した調整量に基づいて調整ユニット173を制御する。これにより、基板100がAカットの場合とBカットの場合とで、基板100とセンサユニット172の相対位置が変更される。
以上説明したように、本実施形態では、処理部3111は基板100の基板情報に基づいて、膜厚測定部17の測定態様が変更されるように、膜厚測定部17を制御する。これにより、大型基板から切り出された基板の膜厚の測定精度の低下を抑制することができる。さらに言えば、本実施形態では、大型基板MGからの切り出し部位が異なる基板100A、100Bに対して基板情報に基づいた異なる測定態様で膜厚測定を行う。これにより、切り出し部位の異なる基板100に対して、特性の相違による基板のサイズや撓みの傾向等を加味して膜厚測定を実行することができる。
また、本実施形態では、基板100Aと100Bとで、エッジアライメントにより生じた基板100の膜厚測定エリア1004と、センサユニット172による測定位置とのずれが抑制されるように膜厚測定部17の測定態様を変更する。これにより、大型基板から切り出された基板の特性の相違による膜厚測定への影響を抑制することができる。
なお、本実施形態では、図11で示すように、基板情報に対して調整ユニット173による基準位置からの調整量が1つ設定されている。しかし、基板情報に対して、複数のセンサユニット172ごとに、調整ユニット173による調整量がそれぞれ設定されてもよい。図9(A)で示すように、センサユニット172と基板100との距離dは、基板100の撓み等の影響によって基板100の中央付近では小さくなる傾向にある。したがって、基盤100の中央付近を測定するセンサユニット172ほど、Z方向で下方に位置するように、調整ユニット173による調整量がそれぞれ設定されてもよい。
<電子デバイスの製造方法>
次に、電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機EL表示装置の構成及び製造方法を例示する。この例の場合、図1に例示した成膜ブロック301が、製造ライン上に、例えば、3か所、設けられる。
まず、製造する有機EL表示装置について説明する。図12(A)は有機EL表示装置50の全体図、図12(B)は1画素の断面構造を示す図である。
図12(A)に示すように、有機EL表示装置50の表示領域51には、発光素子を複数備える画素52がマトリクス状に複数配置されている。詳細は後で説明するが、発光素子のそれぞれは、一対の電極に挟まれた有機層を備えた構造を有している。
なお、ここでいう画素とは、表示領域51において所望の色の表示を可能とする最小単位を指している。カラー有機EL表示装置の場合、互いに異なる発光を示す第1発光素子52R、第2発光素子52G、第3発光素子52Bの複数の副画素の組み合わせにより画素52が構成されている。画素52は、赤色(R)発光素子と緑色(G)発光素子と青色(B)発光素子の3種類の副画素の組み合わせで構成されることが多いが、これに限定はされない。画素52は少なくとも1種類の副画素を含めばよく、2種類以上の副画素を含むことが好ましく、3種類以上の副画素を含むことがより好ましい。画素52を構成する副画素としては、例えば、赤色(R)発光素子と緑色(G)発光素子と青色(B)発光素子と黄色(Y)発光素子の4種類の副画素の組み合わせでもよい。
図12(B)は、図12(A)のA-B線における部分断面模式図である。画素52は、基板53上に、第1の電極(陽極)54と、正孔輸送層55と、赤色層56R・緑色層56G・青色層56Bのいずれかと、電子輸送層57と、第2の電極(陰極)58と、を備える有機EL素子で構成される複数の副画素を有している。これらのうち、正孔輸送層55、赤色層56R、緑色層56G、青色層56B、電子輸送層57が有機層に当たる。赤色層56R、緑色層56G、青色層56Bは、それぞれ赤色、緑色、青色を発する発光素子(有機EL素子と記述する場合もある)に対応するパターンに形成されている。
また、第1の電極54は、発光素子ごとに分離して形成されている。正孔輸送層55と電子輸送層57と第2の電極58は、複数の発光素子52R、52G、52Bにわたって共通で形成されていてもよいし、発光素子ごとに形成されていてもよい。すなわち、図12(B)に示すように正孔輸送層55が複数の副画素領域にわたって共通の層として形成された上に赤色層56R、緑色層56G、青色層56Bが副画素領域ごとに分離して形成され、さらにその上に電子輸送層57と第2の電極58が複数の副画素領域にわたって共通の層として形成されていてもよい。
なお、近接した第1の電極54の間でのショートを防ぐために、第1の電極54間に絶縁層59が設けられている。さらに、有機EL層は水分や酸素によって劣化するため、水分や酸素から有機EL素子を保護するための保護層60が設けられている。
図12(B)では正孔輸送層55や電子輸送層57が一つの層で示されているが、有機EL表示素子の構造によって、正孔ブロック層や電子ブロック層を有する複数の層で形成されてもよい。また、第1の電極54と正孔輸送層55との間には第1の電極54から正孔輸送層55への正孔の注入が円滑に行われるようにすることのできるエネルギーバンド構造を有する正孔注入層を形成してもよい。同様に、第2の電極58と電子輸送層57の間にも電子注入層を形成してもよい。
赤色層56R、緑色層56G、青色層56Bのそれぞれは、単一の発光層で形成されていてもよいし、複数の層を積層することで形成されていてもよい。例えば、赤色層56Rを2層で構成し、上側の層を赤色の発光層で形成し、下側の層を正孔輸送層又は電子ブロック層で形成してもよい。あるいは、下側の層を赤色の発光層で形成し、上側の層を電子輸送層又は正孔ブロック層で形成してもよい。このように発光層の下側又は上側に層を設けることで、発光層における発光位置を調整し、光路長を調整することによって、発光素子の色純度を向上させる効果がある。
なお、ここでは赤色層56Rの例を示したが、緑色層56Gや青色層56Bでも同様の構造を採用してもよい。また、積層数は2層以上としてもよい。さらに、発光層と電子ブロック層のように異なる材料の層が積層されてもよいし、例えば発光層を2層以上積層するなど、同じ材料の層が積層されてもよい。
次に、有機EL表示装置の製造方法の例について具体的に説明する。ここでは、赤色層56Rが下側層56R1と上側層56R2の2層からなり、緑色層56Gと青色層56Bは単一の発光層からなる場合を想定する。
まず、有機EL表示装置を駆動するための回路(不図示)及び第1の電極54が形成された基板53を準備する。なお、基板53の材質は特に限定はされず、ガラス、プラスチック、金属などで構成することができる。本実施形態においては、基板53として、ガラス基板上にポリイミドのフィルムが積層された基板を用いる。
第1の電極54が形成された基板53の上にアクリル又はポリイミド等の樹脂層をバーコートやスピンコートでコートし、樹脂層をリソグラフィ法により、第1の電極54が形成された部分に開口が形成されるようにパターニングし絶縁層59を形成する。この開口部が、発光素子が実際に発光する発光領域に相当する。なお、本実施形態では、絶縁層59の形成までは大型基板に対して処理が行われ、絶縁層59の形成後に、基板53を分割する分割工程が実行される。
絶縁層59がパターニングされた基板53を第1の成膜室303に搬入し、正孔輸送層55を、表示領域の第1電極54の上に共通する層として成膜する。正孔輸送層55は、最終的に1つ1つの有機EL表示装置のパネル部分となる表示領域51ごとに開口が形成されたマスクを用いて成膜される。
次に、正孔輸送層55までが形成された基板53を第2の成膜室303に搬入する。基板53とマスクとのアライメントを行い、基板をマスクの上に載置し、正孔輸送層55の上の、基板53の赤色を発する素子を配置する部分(赤色の副画素を形成する領域)に、赤色層56Rを成膜する。ここで、第2の成膜室で用いるマスクは、有機EL表示装置の副画素となる基板53上における複数の領域のうち、赤色の副画素となる複数の領域にのみ開口が形成された高精細マスクである。これにより、赤色発光層を含む赤色層56Rは、基板53上の複数の副画素となる領域のうちの赤色の副画素となる領域のみに成膜される。換言すれば、赤色層56Rは、基板53上の複数の副画素となる領域のうちの青色の副画素となる領域や緑色の副画素となる領域には成膜されずに、赤色の副画素となる領域に選択的に成膜される。
赤色層56Rの成膜と同様に、第3の成膜室303において緑色層56Gを成膜し、さらに第4の成膜室303において青色層56Bを成膜する。赤色層56R、緑色層56G、青色層56Bの成膜が完了した後、第5の成膜室303において表示領域51の全体に電子輸送層57を成膜する。電子輸送層57は、3色の層56R、56G、56Bに共通の層として形成される。
電子輸送層57までが形成された基板を第6の成膜室303に移動し、第2電極58を成膜する。本実施形態では、第1の成膜室303~第6の成膜室303では真空蒸着によって各層の成膜を行う。しかし、本発明はこれに限定はされず、例えば第6の成膜室303における第2電極58の成膜はスパッタによって成膜するようにしてもよい。その後、第2電極58までが形成された基板を封止装置に移動してプラズマCVDによって保護層60を成膜して(封止工程)、有機EL表示装置50が完成する。なお、ここでは保護層60をCVD法によって形成するものとしたが、これに限定はされず、ALD法やインクジェット法によって形成してもよい。
ここで、第1の成膜室303~第6の成膜室303での成膜は、形成されるそれぞれの層のパターンに対応した開口が形成されたマスクを用いて成膜される。成膜の際には、基板53とマスクとの相対的な位置調整(アライメント)を行った後に、マスクの上に基板53を載置して成膜が行われる。ここで、各成膜室において行われるアライメント工程は、上述のアライメント工程の通り行われる。
<他の実施形態>
上記実施形態では、記憶部3112が、基板情報と、調整ユニット173の調整を対応付けて記憶していた。しかし、これらの情報を上位装置300が一括で管理してもよい。
また、上記実施形態では、処理部3111が基板情報を上位装置300から通信により取得した(ステップS1)。しかし、処理部3111による基板情報の取得は他の態様であってもよい。例えば、カメラ163あるいは別途受渡室308に設けられたカメラがオリエンテーションフラットOFの有無を検知し、処理部3111がその検知結果に基づいて基板情報を取得してもよい。また、例えば基板情報を示すコードを各基板100に付与しておき、コードを読み取ることで処理部3111が基板情報を取得してもよい。
また、上記実施形態では、基板情報と基板100の識別情報とが関連付けられて上位装置300により管理されているとしたが、基板100の識別情報自体に基板情報が含まれていてもよい。例えば、識別情報を構成する文字列等に、基板情報を表す部分が含まれていてもよい。この場合、処理部3111は、上位装置300から受信した基板100の識別情報から基板情報を取得することができる。
また、上記実施形態では、複数の測定用パッチ1005に対応して複数のセンサユニット172が設けられている、1つあるいは複数の測定用パッチ1005よりも少ない数のセンサユニット172を、各測定用パッチ1005の下方に移動させて測定を行ってもよい。例えば、1つのセンサユニット172をX-Y方向に移動させながら各測定用パッチ1005に対して測定を実行する場合、記憶部3112が、測定用パッチ1005ごとのセンサユニット172の基準位置と、基板情報ごとのこの基準位置からの調整量を記憶してもよい。処理部3111は、取得した基板情報と、記憶部3112に記憶された情報に基づいて、センサユニット172の位置を制御してもよい。
また、上記実施形態では、基板100とセンサユニット172との相対位置の調整を調整ユニット173により行っている。すなわち、センサユニット172を移動させることにより、これらの相対位置を調整している。しかしながら、基板100を支持する支持ユニット161の側の位置を調整してもよい。この場合、処理部3111は、位置調整機構162を制御して、支持ユニット161の位置を調整してもよい。つまり、位置調整機構162が、膜厚測定部17の調整ユニットとして機能してもよい。また、位置調整機構162とは別に、膜厚測定時に支持ユニット161を移動させる機構が設けられていてもよい。あるいは、調整ユニット173は、複数のセンサユニット172をそれぞれ独立にZ方向にのみ移動可能に構成され、X-Y方向の相対位置の調整を位置調整機構162により行い、Z方向の相対位置の調整を調整ユニット173により行ってもよい。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。
1 成膜装置、16 アライメント機構、 161 支持ユニット(基板支持手段)、17 膜厚測定部(測定手段)172 センサユニット、173 調整ユニット、3111 処理部(取得手段、制御手段)、100 基板、101 マスク

Claims (20)

  1. 大型基板を分割して得られた複数の基板のうちのいずれかの基板を支持する基板支持手段と、
    前記基板支持手段に支持された前記基板に形成されている膜の膜厚を光学的に測定する測定手段と、
    前記測定手段を制御する制御手段と、
    を備える膜厚測定装置であって、
    前記基板支持手段に支持されている基板の、分割前の前記大型基板における部位に関する基板情報を取得する取得手段を備え、
    前記制御手段は、前記取得手段が取得した前記基板情報に基づいて、前記測定手段の測定条件を決定する、
    ことを特徴とする膜厚測定装置。
  2. 大型基板を分割して得られた複数の基板のうちのいずれかの基板を支持する基板支持手段と、
    前記基板支持手段に支持された前記基板に形成されている膜の膜厚を光学的に測定する測定手段と、
    前記測定手段を制御する制御手段と、
    を備える膜厚測定装置であって、
    前記基板支持手段に支持されている基板の、分割前の前記大型基板における部位に関する基板情報を取得する取得手段を備え、
    前記測定手段は、前記取得手段が取得した前記基板情報によって異なる測定条件で膜厚を測定する、
    ことを特徴とする膜厚測定装置。
  3. 前記基板支持手段は、前記基板の周縁を支持する、
    ことを特徴とする請求項1又は2に記載の膜厚測定装置。
  4. 前記基板支持手段に支持された前記基板のエッジを検知するエッジ検知手段と、
    前記エッジ検知手段による検知結果に基づいて前記基板支持手段に支持された前記基板の位置を調整する位置調整手段と、をさらに備え、
    前記測定手段による測定は、前記基板に形成されたアライメントマークからの距離が所定の距離となる領域を対象に行われるものであり、
    前記測定手段による測定は、前記位置調整手段によって前記基板の位置が調整された後に実行される、
    ことを特徴とする請求項1~3のいずれか1項に記載の膜厚測定装置。
  5. 前記測定条件は、前記基板支持手段と前記測定手段との間の相対的な位置関係を含む、
    ことを特徴とする請求項1~4のいずれか1項に記載の膜厚測定装置。
  6. 前記測定手段は、
    光電変換素子と、
    前記基板からの光を受光して前記光電変換素子へと導くセンサヘッドと、
    前記基板支持手段および前記センサヘッドの少なくとも一方を移動させ、前記基板支持手段に支持された前記基板と前記センサヘッドとの相対位置を調整する調整ユニットと、を有し、
    前記制御手段は、前記基板支持手段に支持された前記基板に対する前記センサヘッドの相対的な位置関係を、前記基板情報に基づいて決定する、
    ことを特徴とする請求項5に記載の膜厚測定装置。
  7. 前記調整ユニットは、前記センサヘッドを移動させ、前記基板支持手段に支持された前記基板と前記センサヘッドとの相対位置を調整する、
    ことを特徴とする請求項6に記載の膜厚測定装置。
  8. 前記相対的な位置関係は、前記基板支持手段に支持された前記基板と前記センサヘッドとの距離を含む、
    ことを特徴とする請求項6又は7に記載の膜厚測定装置。
  9. 前記相対的な位置関係は、前記基板支持手段に支持された前記基板の被成膜面と平行な方向における、前記基板支持手段に支持された前記基板と前記センサヘッドとの位置関係を含むことを特徴とする請求項6~8のいずれか1項に記載の膜厚測定装置。
  10. 前記測定手段は、前記基板の膜厚を光学的に測定するセンサユニットを複数有し、
    前記制御手段は、前記取得手段が取得した前記基板情報に基づいて、複数の前記センサユニットの測定条件をそれぞれ決定する、
    ことを特徴とする請求項1~5のいずれか1項に記載の膜厚測定装置。
  11. 前記測定手段は、測定光を出力する光源を有し、
    前記測定条件は、前記光源から出力する測定光に関する条件を含む、
    ことを特徴とする請求項1~10のいずれか1項に記載の膜厚測定装置。
  12. 前記光源から出力する測定光に関する条件は、前記測定光の照度を含む、
    ことを特徴とする請求項11に記載の膜厚測定装置。
  13. 前記基板情報は、前記基板を識別する識別情報に含まれる、
    ことを特徴とする請求項1~12のいずれか1項に記載の膜厚測定装置。
  14. 前記測定手段は、外部装置から搬出された前記基板を前記外部装置と異なる他の外部装置とに受け渡すための受渡室内に設けられることを特徴とする、
    請求項1~13のいずれか1項に記載の膜厚測定装置。
  15. 基板に成膜する成膜手段と、
    前記成膜手段によって前記基板に成膜された膜の膜厚を測定する膜厚測定装置と、を有する成膜装置であって、
    前記膜厚測定装置は、請求項1~14のいずれか1項に記載の膜厚測定装置である、
    ことを特徴とする成膜装置。
  16. 大型基板を分割して得られた複数の基板のうちのいずれかの基板を支持する支持工程と、
    前記支持工程で支持した前記基板に形成された膜の膜厚を光学的に測定する測定工程と、を有する膜厚測定方法であって、
    測定対象の基板の、分割前の前記大型基板における部位に関する基板情報を取得する取得工程と、
    前記取得工程で取得された前記基板情報に基づいて、前記測定工程における測定条件を決定する決定工程と、を含む、
    ことを特徴とする膜厚測定方法。
  17. 大型基板を分割して得られた複数の基板のうちのいずれかの基板を支持する支持工程と、
    前記支持工程で支持した前記基板に形成された膜の膜厚を光学的に測定する測定工程と、を有する膜厚測定方法であって、
    測定対象の基板の、分割前の前記大型基板における部位に関する基板情報を取得する取得工程を備え、
    前記測定工程では、取得された前記基板情報によって異なる測定条件で膜厚を測定する、
    ことを特徴とする膜厚測定方法。
  18. 基板に成膜を行う成膜工程と、
    請求項16又は17に記載の膜厚測定方法によって前記成膜工程にて前記基板に成膜された膜の膜厚を測定する膜厚測定工程と、を含む、
    ことを特徴とする電子デバイスの製造方法。
  19. 請求項16又は17に記載の膜厚測定方法の各工程をコンピュータに実行させるためのプログラム。
  20. 請求項16又は17に記載の膜厚測定方法の各工程をコンピュータに実行させるためのプログラムを記憶した、コンピュータが読み取り可能な記憶媒体。
JP2020110574A 2020-06-26 2020-06-26 膜厚測定装置、成膜装置、膜厚測定方法、電子デバイスの製造方法、プログラム及び記憶媒体 Active JP7424927B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020110574A JP7424927B2 (ja) 2020-06-26 2020-06-26 膜厚測定装置、成膜装置、膜厚測定方法、電子デバイスの製造方法、プログラム及び記憶媒体
KR1020210078455A KR102659924B1 (ko) 2020-06-26 2021-06-17 막두께 측정 장치, 성막 장치, 막두께 측정 방법, 전자 디바이스의 제조 방법, 프로그램, 및 기억 매체
CN202110675688.3A CN113851386A (zh) 2020-06-26 2021-06-18 膜厚测定装置、成膜装置、膜厚测定方法、电子器件的制造方法及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020110574A JP7424927B2 (ja) 2020-06-26 2020-06-26 膜厚測定装置、成膜装置、膜厚測定方法、電子デバイスの製造方法、プログラム及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2022007541A JP2022007541A (ja) 2022-01-13
JP7424927B2 true JP7424927B2 (ja) 2024-01-30

Family

ID=78973043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020110574A Active JP7424927B2 (ja) 2020-06-26 2020-06-26 膜厚測定装置、成膜装置、膜厚測定方法、電子デバイスの製造方法、プログラム及び記憶媒体

Country Status (3)

Country Link
JP (1) JP7424927B2 (ja)
KR (1) KR102659924B1 (ja)
CN (1) CN113851386A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003114107A (ja) 2001-10-04 2003-04-18 Omron Corp 膜厚測定装置
US20110033957A1 (en) 2009-08-07 2011-02-10 Applied Materials, Inc. Integrated thin film metrology system used in a solar cell production line
JP2016172259A (ja) 2015-03-16 2016-09-29 東レエンジニアリング株式会社 描画装置
JP2018155842A (ja) 2017-03-16 2018-10-04 東芝メモリ株式会社 計測方法、計測プログラム、及び計測システム
JP2019039072A (ja) 2017-08-25 2019-03-14 キヤノントッキ株式会社 アライメント方法、アライメント装置、これを含む真空蒸着方法及び真空蒸着装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3647622B2 (ja) * 1997-11-26 2005-05-18 大日本スクリーン製造株式会社 膜厚測定装置
KR100848336B1 (ko) * 2006-10-30 2008-07-25 삼성에스디아이 주식회사 증착되는 박막의 두께를 실시간으로 측정가능한 증착 장치및 증착 방법
KR101018644B1 (ko) 2008-09-05 2011-03-03 에스엔유 프리시젼 주식회사 증착장치 및 이를 이용한 증착방법
WO2012021589A1 (en) * 2010-08-10 2012-02-16 Zonka & Associates, Llc Multi-media electronic greeting card with social media component
KR102355418B1 (ko) * 2018-04-26 2022-01-24 캐논 톡키 가부시키가이샤 기판 반송 시스템, 전자 디바이스 제조장치 및 전자 디바이스 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003114107A (ja) 2001-10-04 2003-04-18 Omron Corp 膜厚測定装置
US20110033957A1 (en) 2009-08-07 2011-02-10 Applied Materials, Inc. Integrated thin film metrology system used in a solar cell production line
JP2016172259A (ja) 2015-03-16 2016-09-29 東レエンジニアリング株式会社 描画装置
JP2018155842A (ja) 2017-03-16 2018-10-04 東芝メモリ株式会社 計測方法、計測プログラム、及び計測システム
JP2019039072A (ja) 2017-08-25 2019-03-14 キヤノントッキ株式会社 アライメント方法、アライメント装置、これを含む真空蒸着方法及び真空蒸着装置

Also Published As

Publication number Publication date
KR20220000825A (ko) 2022-01-04
JP2022007541A (ja) 2022-01-13
CN113851386A (zh) 2021-12-28
KR102659924B1 (ko) 2024-04-22

Similar Documents

Publication Publication Date Title
JP7202858B2 (ja) 基板搬送システム、電子デバイスの製造装置及び電子デバイスの製造方法
JP7247013B2 (ja) アライメント方法、これを用いた蒸着方法及び電子デバイスの製造方法
JP6724086B2 (ja) アライメント方法、アライメント装置、これを含む真空蒸着方法及び真空蒸着装置
JP6393802B1 (ja) 基板載置装置、基板載置方法、成膜装置、成膜方法、アライメント装置、アライメント方法、および、電子デバイスの製造方法
KR102374037B1 (ko) 기판 검사 시스템, 전자 디바이스 제조 시스템, 기판 검사 방법, 및 전자 디바이스 제조 방법
KR102625055B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램 및 기억 매체
KR102641462B1 (ko) 성막 장치, 조정 방법 및 전자 디바이스의 제조 방법
JP2022059618A (ja) 成膜装置、電子デバイスの製造装置、成膜方法、及び電子デバイスの製造方法
KR102617764B1 (ko) 성막 장치, 성막 방법, 및 전자 디바이스의 제조 방법
JP7424927B2 (ja) 膜厚測定装置、成膜装置、膜厚測定方法、電子デバイスの製造方法、プログラム及び記憶媒体
KR102625048B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램, 및 기억 매체
KR102582584B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램, 및 기억 매체
KR102582574B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램, 및 기억 매체
JP7150776B2 (ja) 成膜装置及び電子デバイスの製造方法
JP7472095B2 (ja) 動作設定装置、動作設定方法及び電子デバイスの製造方法
JP7446169B2 (ja) 基板搬送装置、基板処理システム、基板搬送方法、電子デバイスの製造方法、プログラム及び記憶媒体
WO2024034236A1 (ja) アライメント装置、成膜装置、制御方法、電子デバイスの製造方法、プログラム及び記憶媒体
JP7291098B2 (ja) 成膜装置、成膜方法、及び電子デバイスの製造方法
JP7431088B2 (ja) 成膜装置、成膜方法、及び電子デバイスの製造方法
WO2023210096A1 (ja) 成膜装置、成膜方法、および電子デバイスの製造方法
JP2022175839A (ja) 成膜装置、プログラム、位置検知精度の評価方法及び電子デバイスの製造方法
KR20230153052A (ko) 성막장치, 성막방법, 전자 디바이스의 제조방법 및 컴퓨터 프로그램 기록매체
KR20210018742A (ko) 마스크 얼라인먼트 방법, 성막 방법, 마스크 얼라인먼트 장치, 및 성막 장치

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210308

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240118

R150 Certificate of patent or registration of utility model

Ref document number: 7424927

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150