JP2022007536A - アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体 - Google Patents

アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体 Download PDF

Info

Publication number
JP2022007536A
JP2022007536A JP2020110569A JP2020110569A JP2022007536A JP 2022007536 A JP2022007536 A JP 2022007536A JP 2020110569 A JP2020110569 A JP 2020110569A JP 2020110569 A JP2020110569 A JP 2020110569A JP 2022007536 A JP2022007536 A JP 2022007536A
Authority
JP
Japan
Prior art keywords
substrate
mask
alignment
amount
misalignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020110569A
Other languages
English (en)
Other versions
JP7438865B2 (ja
JP2022007536A5 (ja
Inventor
和憲 谷
Kazunori Tani
康信 小林
Yasunobu Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Priority to JP2020110569A priority Critical patent/JP7438865B2/ja
Priority to CN202110645360.7A priority patent/CN113851406A/zh
Priority to KR1020210077273A priority patent/KR102582584B1/ko
Publication of JP2022007536A publication Critical patent/JP2022007536A/ja
Publication of JP2022007536A5 publication Critical patent/JP2022007536A5/ja
Application granted granted Critical
Publication of JP7438865B2 publication Critical patent/JP7438865B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/042Coating on selected surface areas, e.g. using masks using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24Vacuum evaporation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50Substrate holders
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/52Means for observation of the coating process
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54Controlling or regulating the coating process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67294Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682Mask-wafer alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68728Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of separate clamping members, e.g. clamping fingers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】大型基板から切り出された基板のアライメントに関し、切り出し部位の相違によるアライメント精度や時間のばらつきを抑制する。【解決手段】大型基板を分割して得られたいずれかの基板の周縁部を支持する基板支持手段と、前記基板及びマスクを重力方向に接近及び離隔させる接離手段と、前記基板と前記マスクとの位置ずれ量を計測する計測手段と、前記基板と前記マスクとの相対位置を調整する位置調整手段と、を備え、前記位置ずれ量が許容範囲内である場合に、前記基板と前記マスクとを互いに重ね合わせるアライメント装置であって、前記基板の、分割前の前記大型基板における部位に関する基板情報を取得する取得手段を備え、前記位置ずれ量を計測した後に、前記基板と前記マスクとを離隔させた状態で前記相対位置を調整する際に、前記位置ずれ量と、前記基板情報とに基づいて、前記位置調整手段を制御する。【選択図】図9

Description

本発明は、基板とマスクのアライメント技術に関する。
有機ELディスプレイ等の製造においては、マスクを用いて基板上に蒸着物質が成膜される。成膜の前処理としてマスクと基板とのアライメントが行われ、両者が重ね合わされる。アライメントにおいては、基板とマスクの位置ずれの計測と、計測結果に基づく基板とマスクとの相対位置の調整とが行われる。特許文献1には、装置固有の特性に起因する誤差を解消するように基板とマスクとの相対位置の調整を行うことが開示されている。
特開2008-4358号公報
有機ELディスプレイは、様々な成膜工程によって基板上に複数の層が形成されることで製造される。このとき、製造ラインの都合により、ある工程までは大型基板(マザーガラスとも称する)に対して処理を行い、その後その大型基板を切断して複数のより小さい基板に分割し、それ以降の工程では分割した基板に対して成膜等の処理を行う場合がある。例えば、スマートフォン用の有機ELディスプレイの製造においては、バックプレーン工程(TFT形成工程や陽極形成工程等)は第6世代の大型基板(約1500mm×約1850mm)に対して成膜処理等が行われる。その後、この大型基板を半分に切断し、第6世代のハーフカット基板(約1500mm×約925mm)とし、その後の工程はこの第6世代のハーフカット基板に対して成膜等の処理が行われる。
この場合、分割工程よりも後の成膜工程に用いられる成膜装置に備えられるアライメント装置には、切り出し部位が異なる基板が順次搬入され、アライメントが行われることとなる。しかし、大型基板から切り出された基板においては、大型基板のどの部位から切り出されたかによって(例えば、マザーガラスの左側半分の部分なのか、あるいは右側半分の部分なのかによって)、サイズや剛性分布といった基板の特性が異なる場合がある。基板の特性が異なる基板はアライメント時の挙動も異なる。この結果、基板間でアライメント精度や時間のばらつきを招く場合がある。
本発明は、大型基板から切り出された基板のアライメントに関し、切り出し部位の相違によるアライメント精度や時間のばらつきを抑制する技術を提供するものである。
本発明によれば、例えば、
大型基板を分割して得られた複数の基板のうちのいずれかの基板の周縁部を支持する基板支持手段と、
マスクを支持するマスク支持手段と、
前記基板支持手段によって支持された前記基板及び前記マスク支持手段によって支持された前記マスクを重力方向に接近及び離隔させる接離手段と、
前記基板と前記マスクとの位置ずれ量を計測する計測手段と、
前記基板と前記マスクとの相対位置を調整する位置調整手段と、
前記位置調整手段を制御する制御手段と、を備え、
前記位置ずれ量が許容範囲内である場合に、前記基板と前記マスクとを互いに重ね合わせるアライメント装置であって、
前記基板支持手段によって支持されている基板の、分割前の前記大型基板における部位に関する基板情報を取得する取得手段を備え、
前記制御手段は、前記基板と前記マスクとを部分的に接触させた状態で前記計測手段によって前記位置ずれ量を計測した後に、前記接離手段によって前記基板と前記マスクとを離隔させた状態で前記位置調整手段によって前記相対位置を調整する際に、前記計測手段によって計測された前記位置ずれ量と、前記取得手段が取得した前記基板情報とに基づいて、前記位置調整手段を制御する、
ことを特徴とするアライメント装置が提供される。
本発明によれば、大型基板から切り出された基板のアライメントに関し、切り出し部位の相違によるアライメント精度や時間のばらつきを抑制する技術を提供することができる。
電子デバイスの製造ラインの一部の模式図。 本発明の一実施形態に係る成膜装置の概略図。 基板支持ユニットの説明図。 調整ユニットの説明図。 計測ユニットの説明図。 大型基板とカット基板の例を示す図。 (A)及び(B)は基板の特性の影響の例を示す説明図。 制御処理例を示すフローチャート。 制御処理例を示すフローチャート。 (A)~(C)はアライメント装置の動作説明図。 (A)~(C)はアライメント装置の動作説明図。 (A)~(C)はアライメント装置の動作説明図。 (A)~(C)はアライメント装置の動作説明図。 (A)及び(B)はアライメント装置の動作説明図。 (A)は有機EL表示装置の全体図、(B)は1画素の断面構造を示す図。
以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
<電子デバイスの製造ライン>
図1は、本発明の成膜装置が適用可能な電子デバイスの製造ラインの構成の一部を示す模式図である。図1の製造ラインは、例えば、スマートフォン用の有機EL表示装置の表示パネルの製造に用いられるもので、基板100が成膜ブロック301に順次搬送され、基板100に有機ELの成膜が行われる。
成膜ブロック301には、平面視で八角形の形状を有する搬送室302の周囲に、基板100に対する成膜処理が行われる複数の成膜室303a~303dと、使用前後のマスクが収納されるマスク格納室305とが配置されている。搬送室302には、基板100を搬送する搬送ロボット(搬送手段)302aが配置されている。搬送ロボット302aは、基板100を保持するハンドと、ハンドを水平方向に移動する多関節アームとを含む。換言すれば、成膜ブロック301は、搬送ロボット302aの周囲を取り囲むように複数の成膜室303a~303dが配置されたクラスタ型の成膜ユニットである。なお、成膜室303a~303dを総称する場合、或いは、区別しない場合は成膜室303と表記する。
基板100の搬送方向(矢印方向)で、成膜ブロック301の上流側、下流側には、それぞれ、バッファ室306、旋回室307、受渡室308が配置されている。製造過程において、各室は真空状態に維持される。なお、図1においては成膜ブロック301を1つしか図示していないが、本実施形態に係る製造ラインは複数の成膜ブロック301を有しており、複数の成膜ブロック301が、バッファ室306、旋回室307、受渡室308で構成される連結装置で連結された構成を有する。なお、連結装置の構成はこれに限定はされず、例えばバッファ室306又は受渡室308のみで構成されていてもよい。
搬送ロボット302aは、上流側の受渡室308から搬送室302への基板100の搬入、成膜室303間での基板100の搬送、マスク格納室305と成膜室303との間でのマスクの搬送、及び、搬送室302から下流側のバッファ室306への基板100の搬出、を行う。
バッファ室306は、製造ラインの稼働状況に応じて基板100を一時的に格納するための室である。バッファ室306には、複数枚の基板100を基板100の被処理面(被成膜面)が重力方向下方を向く水平状態を保ったまま収納可能な多段構造の基板収納棚(カセットとも呼ばれる)と、基板100を搬入又は搬出する段を搬送位置に合わせるために基板収納棚を昇降させる昇降機構とが設けられる。これにより、バッファ室306には複数の基板100を一時的に収容し、滞留させることができる。
旋回室307は基板100の向きを変更する装置を備えている。本実施形態では、旋回室307は、旋回室307に設けられた搬送ロボットによって基板100の向きを180度回転させる。旋回室307に設けられた搬送ロボットは、バッファ室306で受け取った基板100を支持した状態で180度旋回し受渡室308に引き渡すことで、バッファ室306内と受渡室308とで基板の前端と後端が入れ替わる。これにより、成膜室303に基板100を搬入する際の向きが、各成膜ブロック301で同じ向きになるため、基板100に対する成膜のスキャン方向やマスクの向きを各成膜ブロック301において一致させることができる。このような構成とすることで、各成膜ブロック301においてマスク格納室305にマスクを設置する向きを揃えることができ、マスクの管理が簡易化されユーザビリティを高めることができる。
製造ラインの制御系は、ホストコンピュータとしてライン全体を制御する上位装置300と、各構成を制御する制御装置14a~14d、309、310とを含み、これらは有線又は無線の通信回線300aを介して通信可能である。制御装置14a~14dは、成膜室303a~303dに対応して設けられ、後述する成膜装置1を制御する。なお、制御装置14a~14dを総称する場合、或いは、区別しない場合は制御装置14と表記する。
制御装置309は搬送ロボット302aを制御する。制御装置310は旋回室307の装置を制御する。上位装置300は、基板100に関する情報や搬送タイミング等の指示を各制御装置14、309、310に送信し、各制御装置14、309、310は受信した指示に基づき各構成を制御する。
<成膜装置の概要>
図2は本発明の一実施形態に係る成膜装置1の概略図である。成膜装置1は、基板100に蒸着物質を成膜する装置であり、マスク101を用いて所定のパターンの蒸着物質の薄膜を形成する。成膜装置1で成膜が行われる基板100の材質は、ガラス、樹脂、金属等の材料を適宜選択可能であり、ガラス上にポリイミド等の樹脂層が形成されたものが好適に用いられる。蒸着物質としては、有機材料、無機材料(金属、金属酸化物など)などの物質である。成膜装置1は、例えば表示装置(フラットパネルディスプレイなど)や薄膜太陽電池、有機光電変換素子(有機薄膜撮像素子)等の電子デバイスや、光学部材等を製造する製造装置に適用可能であり、特に、有機ELパネルを製造する製造装置に適用可能である。以下の説明においては成膜装置1が真空蒸着によって基板100に成膜を行う例について説明するが、本発明はこれに限定はされず、スパッタやCVD等の各種成膜方法を適用可能である。なお、各図において矢印Zは上下方向(重力方向)を示し、矢印X及び矢印Yは互いに直交する水平方向を示す。
成膜装置1は、箱型の真空チャンバ3を有する。真空チャンバ3の内部空間3aは、真空雰囲気か、窒素ガスなどの不活性ガス雰囲気に維持されている。本実施形態では、真空チャンバ3は不図示の真空ポンプ(真空排気手段)に接続されている。なお、本明細書において「真空」とは、大気圧より低い圧力の気体で満たされた状態、換言すれば減圧状態をいう。真空チャンバ3の内部空間3aには、基板100を水平姿勢で支持する基板支持ユニット6(基板支持手段)、マスク101を支持するマスク台5(マスク支持手段)、成膜ユニット4、プレートユニット9が配置される。マスク101は、基板100上に形成する薄膜パターンに対応する開口パターンをもつメタルマスクであり、マスク台5の上に固定されている。マスク101としては、枠状のマスクフレームに数μm~数十μm程度の厚さのマスク箔が溶接固定された構造を有するマスクを用いることができる。マスク101の材質は特に限定はされないが、インバー材などの熱膨張係数の小さい金属を用いることが好ましい。成膜処理は、基板100がマスク101の上に載置され、基板100とマスク101とが互いに重ね合わされた状態で行われる。
プレートユニット9は、冷却プレート10と磁石プレート11とを備える。冷却プレート10は磁石プレート11の下に、磁石プレート11に対してZ方向に変位可能に吊り下げられている。冷却プレート10は、成膜時に基板100の被成膜面の反対側の面(裏面)と接触し、マスク101との間に基板100を挟み込むためのプレートである。冷却プレート10は基板100の裏面と接触することにより、成膜時に基板100を冷却する機能を有する。
なお、冷却プレート10は水冷機構等を備えて積極的に基板100を冷却するものに限定はされず、水冷機構等は設けられていないものの基板100と接触することによって基板100の熱を奪うような板状部材であってもよい。冷却プレート10は押さえ板と呼ぶこともできる。磁石プレート11は、磁力によってマスク101を引き寄せるプレートであり、基板100の上面に載置されて、成膜時に基板100とマスク101の密着性を向上する。成膜ユニット4は、ヒータ、シャッタ、蒸発源の駆動機構、蒸発レートモニタなどから構成され、蒸着物質を基板100に蒸着する蒸着源である。より具体的には、本実施形態では、成膜ユニット4は複数のノズル(不図示)がX方向に並んで配置され、それぞれのノズルから蒸着材料が放出されるリニア蒸発源である。蒸発源12は、蒸発源移動機構(不図示)によってY方向(装置の奥行き方向)に往復移動される。
<アライメント装置>
成膜装置1は、基板100とマスク101とのアライメントを行うアライメント装置2を備える。アライメント装置2は、基板100の周縁部を支持する基板支持ユニット6を備える。図2に加えて図3を参照して説明する。図3は基板支持ユニット6の説明図であり、その斜視図である。基板支持ユニット6は、矩形の枠状のベース部60と、ベース部60から内側へ突出した複数の爪状の載置部61及び62を備える。なお、載置部61及び62は「受け爪」又は「フィンガ」とも呼ばれることがある。複数の載置部61はベース部60の長辺側に間隔を置いて配置され、複数の載置部62はベース部60の短辺側に間隔を置いて配置されている。各載置部61、62には基板100の周縁部が載置される。ベース部60は複数の支柱64を介して梁部材222に吊り下げられている。
なお、図3の例ではベース部60は矩形状の基板100の外周を取り囲むような切れ目のない矩形枠形としたが、これに限定はされず、部分的に切り欠きがある矩形枠形であってもよい。ベース部60に切り欠きを設けることで、搬送ロボット302aから基板支持ユニット6の載置部61へと基板100を受け渡す際に搬送ロボット302aを、ベース部60を避けて退避させることができるようになり、基板100の搬送及び受け渡しの効率を向上させることができる。
基板支持ユニット6は、また、クランプユニット63(挟持部)を備える。クランプユニット63は、複数のクランプ部66を備える。各クランプ部66は各載置部61に対応して設けられており、クランプ部66と載置部61とで基板100の周縁部を挟んで保持することが可能である。基板100の支持態様としては、このようにクランプ部66と載置部61とで基板100の周縁部を挟んで保持する態様の他、クランプ部66を設けずに載置部61及び62に基板100を載置するだけの態様を採用可能である。
クランプユニット63は、また、複数のクランプ部66を支持する支持部材65を備えている。支持部材65はベース部60の長辺に沿って延設されている。支持部材65は軸R3を介してアクチュエータ64に連結されている。軸R3は、支持部材65から、梁部材222に形成された開口部及び真空チャンバ3の上壁部30に形成された開口部を通過して上方に延設されている。アクチュエータ64は例えば電動シリンダであり、支持部材65を昇降することでクランプ部66と載置部61とによる基板100の周縁部の挟持と挟持解除とを行う。クランプユニット63は、支持部材65、ロッドR3及びアクチュエータ64の組を2組備えている。
アライメント装置2は、基板支持ユニット6により周縁部が支持された基板100と、マスク101との相対位置を調整する位置調整ユニット20(位置調整手段)を備える。図2に加えて図4を参照して説明する。図4は位置調整ユニット20の斜視図(一部透過図)である。位置調整ユニット20は、基板支持ユニット6をX-Y平面上で変位することにより、マスク101に対する基板100の相対位置を調整する。位置調整ユニット20は、基板支持ユニット6をX方向、Y方向及びZ方向の軸周りの回転方向に変位することができる。本実施形態では、マスク101の位置を固定し、基板100を変位してこれらの相対位置を調整するが、マスク101を変位させて調整してもよく、或いは、基板100とマスク101の双方を変位させてもよい。
位置調整ユニット20は、固定プレート20aと、可動プレート20bと、これらのプレートの間に配置された複数のアクチュエータ201とを備える。固定プレート20aと、可動プレート20bは矩形の枠状のプレートであり、固定プレート20aは真空チャンバ3の上壁部30上に固定されている。アクチュエータ201は、本実施形態の場合、4つ設けられており、固定プレート20aの四隅に位置している。
各アクチュエータ201は、駆動源であるモータ2011と、ガイド2012に沿って移動可能なスライダ2013と、スライダ2013に設けられたスライダ2014と、スライダ2014に設けられた回転体2015とを備える。モータ2011の駆動力は、ボールねじ機構等の伝達機構を介してスライダ2013に伝達され、スライダ2013を線状のガイド2012に沿って移動させる。回転体2015はスライダ2013と直交する方向に自由移動可能にスライダ2014に支持されている。回転体2015は、スライダ2014に固定された固定部と、固定部に対してZ方向の軸周りに自由回転自在な回転部とを有しており、回転部に可動プレート20bが支持されている。
4つのアクチュエータ201のうち、固定プレート20aの対角上に位置する2つのアクチュエータ201のスライダ2013の移動方向はX方向であり、残り2つのアクチュエータ201のスライダ2013の移動方向はY方向である。4つのアクチュエータ201の各スライダ2013の移動量の組み合わせによって、固定プレート20aに対して可動プレート20bをX方向、Y方向及びZ方向の軸周りの回転方向に変位することができる。変位量は、例えば、各モータ2011の回転量を検知するロータリエンコーダ等のセンサの検知結果から制御することができる。
可動プレート20b上には、フレーム状の架台21が搭載されており、架台21には接離手段としての接離ユニット22(第1昇降ユニット)及び第2昇降ユニット13が支持されている。可動プレート20bが変位すると、架台21、接離ユニット22及び第2昇降ユニット13が一体的に変位する。
接離ユニット22は、基板支持ユニット6を昇降することで、基板支持ユニット6によって周縁部が支持された基板100とマスク101とを基板100の厚み方向(Z方向)に接近及び離隔(離間)させる。換言すれば、接離ユニット22は、基板100とマスク101とを重ね合わせる方向に接近させることができる。本実施形態では接離ユニット22は基板100を昇降させるユニットであるため、「基板昇降ユニット」とも呼ばれる。図2に示すように、接離ユニット22は第1昇降プレート220を備える。架台21の側部にはZ方向に延びるガイドレール21aが形成されており、第1昇降プレート220はガイドレール21aに沿ってZ方向に昇降自在である。クランプユニット63のアクチュエータ64は第1昇降プレート220に支持されている。真空チャンバ3の内部に備えられた基板支持ユニット6の梁部材222は、複数の軸R1を介して真空チャンバ3の外部に備えられた第1昇降プレート220に連結されており、第1昇降プレート220と一体的に昇降する。軸R1は、梁部材222から上方に延設されており、上壁部30の開口部を通過して第1昇降プレート220に連結されている。第1昇降プレート220は、基板100を支持する基板支持ユニット6と一体に昇降するプレートであるため、「基板昇降プレート」とも呼ばれる。
接離ユニット22は、また、架台21に支持され、第1昇降プレート220を昇降する駆動ユニット221を備えている。駆動ユニット221は、モータ221aを駆動源としてその駆動力を第1昇降プレート220に伝達する機構であり、伝達機構として本実施形態では、ボールねじ軸221bとボールナット221cとを有するボールねじ機構が採用されている。ボールねじ軸221bはZ方向に延設され、モータ221aの駆動力によりZ方向の軸周りに回転する。ボールナット221cは第1昇降プレート220に固定されており、ボールねじ軸221bと噛み合っている。ボールねじ軸221bの回転とその回転方向の切り替えによって、第1昇降プレート220をZ方向に昇降することができる。第1昇降プレート220の昇降量は、例えば、各モータ221aの回転量を検知するロータリエンコーダ等のセンサの検知結果から制御することができる。これにより、基板100を支持している載置部61及び62のZ方向における位置を制御し、基板100とマスク101との接触、離隔を制御することができる。
第2昇降ユニット13は、真空チャンバ3の外部に配置された第2昇降プレート12を昇降させることで、第2昇降プレート12に連結され、真空チャンバ3の内部に配置されたプレートユニット9を昇降する。プレートユニット9は複数の軸R2を介して第2昇降プレート12と連結されている。軸R2は、磁石プレート11から上方に延設されており、梁部材222の開口部、上壁部30の開口部、固定プレート20a及び可動プレート20bの各開口部、及び、昇降プレート220の開口部を通過して昇降プレート12に連結されている。第2昇降ユニット13は「冷却プレート昇降ユニット」又は「磁石プレート昇降ユニット」とも呼ばれ、第2昇降プレート12は「冷却プレート昇降プレート」又は「磁石プレート昇降プレート」とも呼ばれる。
第2昇降プレート12は案内軸12aに沿ってZ方向に昇降自在である。第2昇降ユニット13は、架台21に支持され、第2昇降プレート12を昇降する駆動機構を備えている。第2昇降ユニット13の備える駆動機構は、モータ13aを駆動源としてその駆動力を第2昇降プレート12に伝達する機構であり、伝達機構として本実施形態では、ボールねじ軸13bとボールナット13cとを有するボールねじ機構が採用されている。ボールねじ軸13bはZ方向に延設され、モータ13aの駆動力によりZ方向の軸周りに回転する。ボールナット13cは第2昇降プレート12に固定されており、ボールねじ軸13bと噛み合っている。ボールねじ軸13bの回転とその回転方向の切り替えによって、第2昇降プレート12をZ方向に昇降することができる。第2昇降プレート12の昇降量は、例えば、各モータ13aの回転量を検知するロータリエンコーダ等のセンサの検知結果から制御することができる。これにより、プレートユニット6のZ方向における位置を制御し、プレートユニット6と基板100との接触、離隔を制御することができる。
各軸R1~R3が通過する上壁部30の開口部は、各軸R1~R3がX方向及びY方向に変位可能な大きさを有している。真空チャンバ3の気密性を維持するため、各軸R1~R3が通過する上壁部30の開口部はベローズ等で覆われる。
アライメント装置2は、基板支持ユニット6により周縁部が支持された基板100とマスク101の位置ずれ量を計測する計測ユニット(第1計測ユニット7及び第2計測ユニット8(計測手段))を備える。図2に加えて図5を参照して説明する。図5は第1計測ユニット7及び第2計測ユニット8の説明図であり、基板100とマスク101の位置ずれ量の計測態様を示している。本実施形態の第1計測ユニット7及び第2計測ユニット8はいずれも画像を撮像する撮像装置(カメラ)である。第1計測ユニット7及び第2計測ユニット8は、上壁部30の上方に配置され、上壁部30に形成された窓部(不図示)を介して真空チャンバ3内の画像を撮像可能である。
基板100には基板ラフアライメントマーク100a及び基板ファインアライメントマーク100bが形成されており、マスク101にはマスクラフアライメントマーク101a及びマスクファインマーク101bが形成されている。以下、基板ラフアライメントマーク100aを基板ラフマーク100aと呼び、基板ファインアライメントマーク100bを基板ファインマーク100bと呼び、両者をまとめて基板マークと呼ぶことがある。また、マスクラフアライメントマーク101aをマスクラフマーク101aと呼び、マスクファインアライメントマーク101bをマスクファインマーク101bと呼び、両者をまとめてマスクマークと呼ぶことがある。
基板ラフマーク100aは、基板100の短辺中央部に形成されている。基板ファインマーク100bは、基板100の四隅に形成されている。マスクラフマーク101aは、基板ラフマーク100aに対応してマスク101の短辺中央部に形成されている。また、マスクファインマーク101bは基板ファインマーク101bに対応してマスク101の四隅に形成されている。
第2計測ユニット8は、対応する基板ファインマーク100bとマスクファインマーク101bの各組(本実施形態では4組)を撮像するように4つ設けられている。第2計測ユニット8は、相対的に視野が狭いが高い解像度(例えば数μmのオーダ)を有する高倍率CCDカメラ(ファインカメラ)であり、基板100とマスク101との位置ずれ量を高精度で計測する。第1計測ユニット7は、1つ設けられており、対応する基板ラフマーク100aとマスクラフマーク101aの各組(本実施形態では2組)を撮像する。
第1計測ユニット7は、相対的に視野が広いが低い解像度を有する低倍率CCDカメラ(ラフカメラ)であり、基板100とマスク101との大まかな位置ずれ量を計測する。図5の例では2組の基板ラフマーク100a及びマスクラフマーク101aの組を1つの第1計測ユニット7でまとめて撮像する構成を示したが、これに限定はされない。第2計測ユニット8と同様に、基板ラフマーク100a及びマスクラフマーク101aの各組をそれぞれ撮影するように、それぞれの組に対応する位置に第1計測ユニット7を2つ設けてもよい。
本実施形態では、第1計測ユニット7の計測結果に基づいて基板100とマスク101との位置調整(第1アライメント)を行った後、第2計測ユニット8の計測結果に基づいて基板100とマスク101との精密な位置調整(第2アライメント)を行う。
ここで、アライメントによる位置調整の精度を向上させるためには、計測ユニットによる各マークの検知精度を高めることが求められる。そのため、高い精度での位置調整が求められる第2アライメント(ファインアライメント)において用いられる第2計測ユニット8(ファインカメラ)としては、高い解像度で画像を取得可能なカメラを用いることが好ましい。しかしながら、カメラの解像度を高めると被写界深度が浅くなるため、撮影対象となる基板100に形成されているマークとマスク101に形成されているマークを同時に撮影するために両マークを第2計測ユニット8の光軸方向においてより一層接近させる必要がある。
そこで本実施形態では、第2アライメントにおいて基板ファインマーク100b及びマスクファインマーク101bを検知する際に、基板100が部分的にマスク101と接触する位置まで基板100をマスク101に接近させる。基板100は周縁部を支持されているために自重によって中央部が撓んだ状態となるため、典型的には、基板100の中央部が部分的にマスク101と接触した状態となる。
なお、第1アライメント(ラフアライメント)においては基板100とマスク101とが離隔した状態で、基板ラフマーク100a及びマスクラフマーク101aの検知と、基板100及びマスク101の位置の調整と、が行われる。第1アライメントにおいては、比較的被写界深度の深い第1計測ユニット7(ラフカメラ)を用いることで、基板100とマスク101とが離隔したままアライメントを行うことができる。本実施形態ではこのように、第1アライメントによって基板100とマスク101とを離隔させたまま大まかに位置の調整を行ってから、位置調整の精度がより高い第2アライメントを行うようにしている。
これにより、第2アライメントにおいてマークの検知のために基板100とマスク101を接近させて接触させた際には、基板100とマスク101はその相対位置が既にある程度調整されているため、基板100の上に形成されている膜のパターンとマスク101の開口パターンとがある程度整列した状態で接触するようになる。そのため、基板100とマスク101とが接触することによる基板100の上に形成されている膜へのダメージを低減することができる。
すなわち、本実施形態のように基板100とマスク101を離隔させたまま大まかに位置調整を行う第1アライメントと、基板100とマスク101とを部分的に接触させる工程を含む第2アライメントと、を組み合わせて実行することにより、基板100の上に形成されている膜へのダメージを低減しつつ高精度の位置調整を実現することができる。第1アライメント及び第2アライメントの詳細については後述する。
制御装置14は、成膜装置1の全体を制御する。制御装置14は、処理部(制御手段)141、記憶部142、入出力インタフェース(I/O)143及び通信部144を備える。処理部141は、CPUに代表されるプロセッサであり、記憶部142に記憶されたプログラムを実行して成膜装置1を制御する。記憶部142は、ROM、RAM、HDD等の記憶デバイス(記憶手段)であり、処理部141が実行するプログラムの他、各種の制御情報を記憶する。I/O143は、処理部141と外部デバイスとの間の信号を送受信するインタフェースである。通信部144は通信回線300aを介して上位装置300又は他の制御装置14、309、310等と通信を行う通信デバイスであり、処理部141は通信部144を介して上位装置300から情報を受信し、或いは、上位装置300へ情報を送信する。なお、制御装置14、309、310や上位装置300の全部又は一部がPLCやASIC、FPGAで構成されてもよい。
<基板>
本実施形態の基板100は、大型基板から切り出されたカット基板である。換言すれば、基板100は、大型基板を分割して得られた複数の基板のうちのいずれかの基板である。図6は大型基板とカット基板の例を示す図である。大型基板MGは、第6世代フルサイズ(約1500mm×約1850mm)のマザーガラスであり、矩形形状を有している。大型基板MGの一部の角部には、大型基板MGの向きを特定するためのオリエンテーションフラットOFが形成されている。
なお、ここでは大型基板MGの4つの角部のうちの1つの角部のみが切り落とされてオリエンテーションフラットOFが形成されている例を示したが、これに限定はされない。4つの角部全てが切り落とされているものの、1つの角部が他に比べて大きく切り落とされることで、オリエンテーションフラットOFが形成されてもよい。この場合には、他の角部と異なる形状に切り落とされている部分を、オリエンテーションフラットOFと捉えることができる。
上述の通り、例えば、スマートフォン用の有機ELディスプレイの製造においては、バックプレーン工程(TFT形成工程や陽極形成工程等)は第6世代フルサイズの大型基板MGに対して成膜処理等が行われる。その後、この大型基板MGが半分に切断され(切り出し工程)、切断して得られた第6世代のハーフカットサイズ(約1500mm×約925mm)の基板100が、本実施形態に係る製造ラインのうちの有機層の成膜を行う成膜ブロック301へと搬入される。成膜ブロック301に搬入される基板100は、大型基板MGから切り出して得られた2種類の分割基板のいずれかであり、本実施形態においては基板100A又は基板100Bである。大型基板MGは、その一辺である基準辺から距離Lの位置の切断線CTLで切断され、基板100Aと基板100Bとが得られる。図1に例示した製造ラインにおいては、基板100Aと基板100Bとが混在して、基板100として搬送され、各種の処理が行われる。
なお、ここでは大型基板MGを半分に切断するものとしたが、これに限定はされず、大型基板MGを切断して、略同じ大きさの複数の基板に分割すればよい。例えば、大型基板MGを4分割して4つの基板100とし、これを成膜ブロック301に搬入するようにしてもよい。
基板100Aと基板100Bとはサイズや剛性分布といった基板の特性が異なる場合がある。例えば、基板100Aは短辺の長さがLに採寸された基板となるが、基板100Bは短辺の長さが採寸されておらず、基板100Aと基板100Bとでは短辺の長さが異なる場合がある。また、基板100BにはオリエンテーションフラットOFがあるが、基板100Aにはこれがない。切断面における残留応力の大きさが、基板100Aと基板100Bとで異なる場合もある。また、切断面の位置が、基板100Aでは右辺であり基板100Bでは左辺であり、部位が異なる。
こうした基板の特性の相違は、アライメント時の基板100の挙動に影響する場合がある。図7(A)及び図7(B)はその説明図である。図7(A)は基板支持ユニット6に支持された基板100の下方への撓みを例示している。周縁部が支持された基板100は、自重により中央部付近が下方へ撓む。基板100の特性の相違により、撓み量Hが異なる場合がある。この撓み量Hの相違は、マスク101に基板100を接触させる場合や、マスク101に基板100を重ねる場合に、基板100の位置のずれ量に影響し得る。図7(B)は図7(A)とは別の基板100について、基板100の撓みが最大量になる位置を例示している。基板100の剛性分布が均一であれば、基板100の幅W0(一方の辺の位置を0とし、もう一方の辺の位置をW0とする)に対して、撓みが最大量になる位置W1は、図7(A)のようにW1=1/2・W0となるが、剛性分布に偏りがあると、図示の例のように、W1≠1/2・W0となる。撓みの最大量となる位置の相違も、マスク101に基板100を接触させる場合や、マスク101に基板100を重ねる場合に、基板100の位置ずれに影響し得る。
そこで、本実施形態では以下に説明するように、基板100が切り出された大型基板MGの部位に応じたアライメント制御を行う。
<制御例>
制御ユニット14の処理部141が実行する成膜装置1の制御例について説明する。図8及び図9は処理部141の処理例を示すフローチャートであり、図10~図14はアライメント装置2の動作説明図である。
ステップS1で、処理部141は、これから処理する基板100の基板情報を取得する(取得工程)。基板情報は、基板100の、基板100が切り出された大型基板MGの部位に関する部位情報(本実施形態では基板100Aか基板100Bか)を含む。この情報は、換言すれば、分割される前の大型基板MGにおける相対位置に関する情報であり、「切り出し情報」や「カット情報」とも呼ばれる。このように、処理部141は、基板100が大型基板MGのどの位置から切り出されたかに関する情報を取得する取得手段としての機能を有する。
本実施形態の場合、基板情報は上位装置300が管理する。上位装置300は、各基板100の識別情報と、その基板100の部位情報(基板100Aか基板100Bか)とを対応づけた基板情報を記憶している。そして、上位装置300が基板100の処理を制御装置14等に指示する場合、基板情報を指示先の制御装置14等に送信する。ステップS1では、処理部141が通信部144を介して上位装置300から基板情報を受信することで取得する。なお、上位装置300は、例えば大型基板MGを切断する切断装置(基板分割装置)や製造ラインにおいて成膜装置1よりも上流側に配置されている他の装置、あるいは製造ラインの外部の装置から基板情報を取得してもよいし、製造ラインのオペレータの入力を受け付け、オペレータの入力によって基板情報を取得するようにしてもよい。
ステップS2で、真空チャンバ3内に搬送ロボット302aによって基板100が搬送され、基板支持ユニット6に基板100が支持される。基板100はマスク101の上方で基板支持ユニット6によって支持され、マスク101から離隔した状態に維持される。ステップS2及びステップS3で基板100とマスク101とのアライメントが行われる。
ステップS3では第1アライメントが行われる。ここでは、第1計測ユニット7の計測結果に基づいて、基板100とマスク101との大まかな位置調整を行う。図10(A)~図10(C)はステップS3のアライメント動作を模式的に示している。図10(A)は第1計測ユニット7による基板ラフマーク100a及びマスクラフマーク101aの計測時の態様を示している。基板100はその周縁部が載置部61及び62に載置され、かつ、載置部61とクランプ部66との間に挟持されている。基板100は、その中央部が自重によって下向きに撓んでいる。プレートユニット9は基板100の上方に待機している。
第1計測ユニット7により、基板ラフマーク100a及びマスクラフマーク101aの相対位置が計測される。計測結果(基板100とマスク101の位置ずれ量)が許容範囲内であれば第1アライメントを終了する。計測結果が許容範囲外であれば、計測結果に基づいて位置ずれ量を許容範囲内に収めるための制御量(基板100の変位量)が設定される。なお、以下の説明において「位置ずれ量」とは、位置ずれの量そのものに加えて、位置ずれの方向を含むものとする。ここでいう位置ずれの量は、基板100およびマスク101を同一平面に対してZ方向に投影した投影図(垂直投影)における、基板100とマスク101との間の距離であり、いわゆる水平距離を指す。設定された制御量に基づいて、位置調整ユニット20が作動される。これにより、図10(B)に示すように、基板支持ユニット6がX-Y平面上で変位され、マスク101に対する基板100の相対位置が調整される。
計測結果が許容範囲内であるか否かの判定は、例えば、対応する基板ラフマーク100aとマスクラフマーク101aの間の距離をそれぞれ算出し、その距離の平均値や二乗和を、予め設定された閾値と比較することで行うことができる。あるいは、後述する第2アライメントの場合と同様に、基板100とマスク101とを位置合わせするためにそれぞれのマスクラフマーク101aが位置すべき理想的な位置(マスクラフマーク目標位置)を、それぞれのマスクラフマーク101aに対応する基板ラフマーク100aからそれぞれ算出してもよい。そして、対応するマスクラフマーク101aとマスクラフマーク目標位置との間の距離をそれぞれ算出し、その距離の平均値や二乗和を、予め設定された閾値と比較することで判定を行ってもよい。
相対位置の調整後、図10(C)に示すように、再度、第1計測ユニット7により、基板ラフマーク100a及びマスクラフマーク101aの相対位置が計測される。計測結果が許容範囲内であれば第1アライメントを終了する。計測結果が許容範囲外であれば、マスク101に対する基板100の相対位置が再度調整される。以降、計測結果が許容範囲内となるまで、計測と相対位置調整が繰り返される。第1アライメント中、基板100は終始マスク101から上方に離隔している。したがって、初回の第2アライメント(後述)が行われるまでは、基板100はマスク101から離隔した状態に維持されている。
第1アライメントを終了すると、図8のステップS4で第2アライメントが行われる。ここでは第2計測ユニット8の計測結果に基づいて、基板100とマスク101との精密な位置調整を行う。詳細は後述する。
第2アライメントを終了すると、図8のステップS5で基板100をマスク101に載置する処理が行われる。ここでは駆動ユニット221を駆動して基板支持ユニット6を降下させ、図13(A)に示すように基板100とマスク101とを重ね合わせる制御を実行する。具体的には、基板支持ユニット6の載置部61及び62の上面(基板支持面)の高さがマスク101の上面の高さと一致するように、基板支持ユニット6を降下させる。これにより、基板100はマスク101上に載置され、基板支持ユニット6及びマスク101によって支持された状態となる。この状態において、基板100は基板100の被処理面の全体がマスク101と接触する。
続いて第2昇降ユニット13を駆動してプレートユニット6を降下させ図13(B)に示すように基板100に冷却プレート10を接触させる。その後、第2昇降ユニット13を駆動して、冷却プレート10の高さを維持したまま磁石プレート11を冷却プレート10に対して降下させ、10(C)に示すように磁石プレート11を基板100およびマスク101に接近させる。磁石プレート11をマスク101に接近させることで、磁石プレート11による磁力によりマスク101を引き寄せ、マスク101を基板100に密着させることができる。
図8のステップS6では、基板100の周縁部のクランプを解除し、第2計測ユニット8による最終計測(「成膜前計測」とも呼ぶ)を行う。クランプの解除においてはアクチュエータ64の駆動により、図14(A)に示すように基板100の周縁部からクランプ部66を上昇させる。その後、基板支持ユニット6をさらに降下させて基板支持ユニット6を基板から離隔させるようにしてもよい。これにより、基板100がマスク100と冷却プレート10の2つのみと接触した状態とすることができる。最終計測においては、第2計測ユニット8により、基板100とマスク101の位置ずれ量が計測される。図14(B)は第2計測ユニット8による基板ファインマーク100b及びマスクファインマーク101bの計測時の態様を示している。4つの第2計測ユニット8により、4組の基板ファインマーク100b及びマスクファインマーク101bの相対位置が計測される。
ステップS7では、ステップS6の成膜前計測の結果に基づいて、第2アライメントにおける制御の目標位置を補正するための密着動作ずれ補正情報(メカオフセット量)の更新処理を行う(密着動作ずれ補正情報更新工程)。詳細は後述する。
ステップS8で、ステップS6での最終計測の計測結果(基板100とマスク101の位置ずれ量)が許容範囲内であるか否かが判定される。許容範囲内であればステップS9へ進み、許容範囲外であればステップS4へ戻って第2アライメントをやり直す。ステップS4へ戻る際には、基板100の周縁部を再度クランプし、プレートユニット6を上昇させて基板100から離隔させ、基板100を上昇させる動作が必要となる。なお、計測結果が許容範囲内であるか否かの判定は、ステップS3やステップS4(ただし後述するステップS13の密着動作ずれ補正は反映させない)と同様に行うことができる。
図8のステップS9では成膜処理が行われる。ここでは成膜ユニット4によりマスク101を介して基板100の下面に薄膜が形成される。成膜処理が終了するとステップS10で基板100を搬送ロボット302aにより真空チャンバ3から搬出する。以上により処理が終了する。
<第2アライメント>
ステップS4の第2アライメントの処理について説明する。図9はステップS4の第2アライメントの処理を示すフローチャートである。第2アライメントは、計測動作(ステップS11、S12、S19、S20)と、位置調整動作(ステップS15~S18)とを含む計測・位置調整動作を、計測動作における計測結果が許容範囲内になるまで繰り返す処理である。
ステップS11では基板100とマスク101とを基板100の厚み方向(Z方向)に接近させる接近動作が実行される。ここでは、駆動ユニット221を駆動して基板支持ユニット6を降下させ、基板100をマスク101に部分的に接触させる。
図11(A)は接近動作の例を示している。基板100は、下方へ撓んだ中央部がマスク101に接触する高さまで降下されている。基板100は中央部以外の部分はマスク101から離隔している。基板100とマスク101とが部分的に接触するまで基板100とマスク101とを接近させることで、基板100に形成された基板ファインマーク100bとマスク101に形成されたマスクファインマーク101bとを、被写界深度の浅い第2計測ユニットによって同時に撮影して位置ずれ量を計測することができる。
なお、計測の際に基板100とマスク101とを全体的に接触させず、部分的に接触させることで、基板100に既に形成された薄膜がマスク101との接触によって損傷を受けることを可及的に抑制することができる。
図9のステップS12では、第2計測ユニット8により、部分的に接触した基板100とマスク101の位置ずれ量が計測される。図11(B)は第2計測ユニット8による基板ファインマーク100b及びマスクファインマーク101bの計測時の態様を示している。4つの第2計測ユニット8により、4組の基板ファインマーク100b及びマスクファインマーク101bの相対位置が計測される。本実施形態では、第2計測ユニット8による基板ファインマーク100bの計測結果に基づいて、4つの基板ファインマーク100bにそれぞれ対応する4つのマスクファインマーク101bの目標位置(マスクファインマーク目標位置)をそれぞれ算出する。ここで、マスクファインマーク目標位置は、基板100とマスク101とを位置合わせするためにそれぞれのマスクファインマーク101bが位置すべき理想的な位置とし、各マークの位置の設計寸法に基づいて算出することができる。
図9のステップS13では、計測結果の密着動作ずれ補正が行われる。図8に示した通り、ステップS4の第2アライメントが完了すると、基板100をマスク101上に載置する載置動作、冷却プレート10を降下させて基板100の被成膜面の裏面側に密着させる冷却板密着動作、磁石プレート11を降下させマスク101を引き寄せて基板100の被成膜面に密着させるマスク密着動作、基板100の周縁のクランプを解除するクランプ解除動作、等の物理的な接触を伴う複数の機械的動作(以下、総称して密着動作と称する)が実行される(S5、S6)。この密着動作によって、第2アライメントの最後の計測からステップS6の成膜前計測までの間に、基板100とマスク101との間の相対位置が第2アライメントの最後の計測を行った状態からずれることがある。
このずれを考慮しなければ、第2アライメントの最後の計測においては許容範囲内(アライメントOK)となっても、成膜前計測において許容範囲外(アライメントNG)となってしまうことがある。成膜前計測において許容範囲外となると、クランプ部66によるクランプ動作、磁石プレート11の上昇動作、冷却プレート10の上昇動作、基板100の上昇動作などの各種動作を全て行ってから第2アライメントを再びやり直すことになるため、タクトタイムが大幅に増大してしまう。その結果、生産性が大きく低下してしまう。
そこで本実施形態では、ステップS13において、ステップS12の計測結果の密着動作ずれ補正を行う。具体的には、密着動作によって生じる基板100のずれ量を相殺するための密着動作ずれ補正情報142aを記憶部142に予め記憶しておく。そして、ステップS12で算出されたマスクファインマーク目標位置を、密着動作ずれ補正情報142bによって補正する。すなわち、第2アライメントの結果、密着動作で生じると予測されるずれの分だけ予め逆方向にずらした位置に基板100が位置する状態になるようにマスクファインマーク目標位置を予め補正しておく。これにより、ステップS14での判定結果と、密着動作を行った後のステップS8での判定結果とを近づけることができる。換言すれば、密着動作によるずれを織り込んで、ステップS14で位置ずれ量を評価することができるようになる。このようにすることで、密着動作の際の位置ずれによって第2アライメントのやり直しが発生することを抑制することができる。なお、ここでは密着動作ずれ補正においてマスクファインマーク目標位置を補正する例を説明したが、これに限定はされず、ステップS12の計測結果である基板ファインマーク100bの位置やマスクファインマーク101bの位置を直接補正するようにしてもよい。
密着動作によって生じる基板100のずれ量は、これから処理する基板100よりも前に処理した別の基板を処理した際の成膜前計測の結果に基づいて、記憶部142に記憶しておくことができる。つまり、図8のステップS7の更新処理において更新される。より好ましくは、その基板100よりも前に処理した別の複数の基板を処理した際の成膜前計測の結果に基づいて、記憶部142に記憶しておく。直近の複数枚の基板の成膜前計測の結果を、例えば移動平均をとって平均化処理して用いることで、環境の変化や装置の経時的な変化によるずれの変動にも対応することができ、アライメント精度を維持することができる。
なお、密着動作を行った際の基板100の位置ずれは、基板100Aと基板100Bとでずれ量やずれ方向の傾向が異なる。すなわち、基板100が大型基板MGのどの部位から切り出されたかによって、ずれ量やずれ方向の傾向が異なる。そのため、本実施形態では、基板情報と対応付けて、密着動作ずれ補正情報142aを記憶部142に記憶しておく。これにより、切り出し部位に起因する基板100の挙動を考慮した相対位置調整が可能となる。
図9のステップS14では、ステップS12の計測結果(基板100とマスク101の位置ずれ量)が許容範囲内か否かが判定される。ここでは、例えば、4組の基板ファインマーク100b及びマスクファインマーク101bのそれぞれについて、ステップS12で算出されてステップS13で補正されたマスクファインマーク目標位置と、マスクファインマーク101bの位置と、の間の距離をそれぞれ算出する。そして、算出された距離の平均値や二乗和を、予め設定された閾値と比較して、距離が閾値以下であれば許容範囲内と判定され、距離が閾値を超えている場合は許容範囲外と判定される。ステップS14の判定結果が許容範囲内であれば第2アライメントを終了し、許容範囲外であればステップS15へ進む。
ステップS15では基板100とマスク101とを基板100の厚み方向(Z方向)に離隔させる離隔動作が実行される。ここでは、駆動ユニット221を駆動して基板支持ユニット6を上昇させ、基板100をマスク101から離隔させる。図11(C)は離隔動作の例を示している。基板100は、下方へ撓んだ中央部がマスク101に接触しない高さまで上昇されている。基板100はマスク101から離隔しており、基板100はマスク101と接触していない。基板100とマスク101とを離隔することで、その後のステップS17の位置調整動作において、基板100の被成膜領域がマスク101と擦れて基板100に既に形成された薄膜が損傷を受けることを回避できる。
ステップS16とステップS17では、位置調整ユニット20を制御する制御量の設定に関する処理が行われる。まず、ステップS16ではステップS13で補正されたステップS12の計測結果に基づく制御量が設定される。この設定では、基板100とマスク101との位置ずれを許容範囲内に収めるための基本制御量(基板100の変位量)が設定される。例えば、許容範囲に対する基板100とマスク101との位置ずれの量と方向を特定し、特定した方向と逆方向に、特定した量だけ基板100が変位するように制御量が設定される。基板100とマスク101との位置ずれの量と方向は、例えば、ステップS12で算出されステップS13で補正されたマスクファインマーク目標位置と、ステップS12で計測されたマスクファインマーク101bの位置と、から算出することができる。
次に、ステップS17では、ステップS16で設定された制御量を、ステップS1(図8)で取得した基板情報に基づいて補正する。本実施形態の場合、基板情報に対応して記憶部142に格納されているステージ駆動補正情報142bを参照する。ステージ駆動補正情報142bは、基板100の切り出し部位に起因する基板100のアライメントの影響を相殺するための制御情報である。記憶部142には、1つの大型基板MGから切り出された基板100の数(すなわち、分割数)に対応した複数のステージ駆動補正情報142bが格納されている。
さらに、ステージ駆動補正情報142bは、位置調整動作(S18)の回数ごとに記憶されている。換言すれば、ステージ駆動補正情報142bは、基板100が切り出された大型基板MGの部位に関する部位情報を含む基板情報と、位置調整動作の回数の情報と、に対応して記憶されている。本実施形態の場合、分割数は2つであり、ステージ駆動補正情報142bは、基板情報A(基板100A)に対応した補正情報と、基板情報B(基板100B)に対応した補正情報と、が位置調整動作(S18)の回数に対応付けられて、記憶部142にそれぞれ複数格納されている。
処理部141は、ステップS1(図8)で取得した基板情報と、今回の位置調整動作の回数の情報に対応する補正情報142bを読み出し、ステップS16で設定した制御量を補正する。位置調整動作の回数の情報は、第2アライメントが開始したらカウントをリセットして「1」とし、後述する位置調整動作S18を行うたびにカウントを1ずつ増加させていく、等の方法で記憶部142に記憶しておけばよい。これにより、切り出し部位と、位置調整動作の回数に起因する基板100の挙動の相違を考慮した相対位置調整が可能となる。
本実施形態の場合、ステージ駆動補正情報142bは、基本制御量に対して加算又は減算される補正量(オフセット量)である。最終的な制御量は、制御量=基本制御量+オフセット量で設定される。別の例として、ステージ駆動補正情報142bは、基本制御量に対して乗算される係数であってもよい。この場合、最終的な制御量は、制御量=補正係数×基本制御量で設定される。ステージ駆動補正情報142bは事前のテスト等によって設定することができる。
図9のステップS18では、ステップS16及びステップS17で設定した制御量によって位置調整ユニット20を駆動し、基板100とマスク101の相対位置を調整する位置調整動作が実行される。これにより、図12(A)に示すように、基板支持ユニット6がX-Y平面上で変位され、マスク101に対する基板100の相対位置が調整される。
ステップS18の処理が終了すると、ステップS19及びステップS20において、ステップS11及びステップS12と同様の処理が実行される。すなわち、図12(A)の位置調整動作の後、図12(B)に示すように再び接近動作(ステップS19)が実行され、基板100の中央部がマスク101に接触する高さまで基板100が降下される。続いて図12(C)に示すように再び計測(ステップS20)が実行され、部分的に接触した基板100とマスク101の位置ずれ量が計測される。
ステップS21では、ステップS20の計測結果に基づいて、今回の位置調整動作の回数に対応したステージ駆動補正量142bの更新を行う。例えば1回目の位置調整動作(S18)を行った後の計測動作(ステップS20)の結果に基づいて、記憶部142に記憶されているステージ駆動補正情報142bのうちの1回目の位置調整動作の補正量を更新する。このようにステージ駆動補正量142aを随時更新するようにすることで、環境の変化や装置の経時的な変化に対応し、次以降に処理される基板の位置調整精度を維持することができる。なお、ステップS21の更新処理は必ずしも毎回実行しなくともよい。
ステップS21の処理の後、ステップS13に戻って同様の処理を繰り返すことになる。ステップS13の密着動作ずれ補正は、ステップS20の計測結果に対して行われる。
以上の通り、本実施形態では、ステップS17において、大型基板MGにおける基板100の切り出し部位(基板100A、100B)と、位置調整動作(S18)の回数と、に応じて制御量を補正した。これにより、切り出し部位及び位置調整動作の回数に起因するアライメント時の基板100の挙動の相違を相殺した制御を行うことができる。この結果、基板100のアライメントに関し、切り出し部位の相違によるアライメント精度や時間のばらつきを抑制することができる。
このことは、第2アライメントを精度よく、より短時間で行うことに寄与する。具体的に述べると、基板100がマスク101と部分的に接触すると、下向きに撓んだ基板100の中央部が、マスク101から上側への反力を受けることになる。この反力によって基板100は外側に広がるように変形し、基板100の周縁部を支持している基板支持ユニット6の支持位置が僅かにずれる。基板100の周縁部はクランプ部66と載置部61とで挟持されているが、基板100の周縁部が外側へと広がろうとする力がクランプ部66や載置部61と基板100との間に生じる摩擦力よりも大きい場合には、滑ってずれる。特に、クランプ部66をPEEK(ポリエーテルエーテルケトン樹脂)のような樹脂で構成した場合には、計測動作における部分的な接触の際の基板100の撓みの解消に伴う支持位置のずれが生じやすい。このとき、基板100Aと基板100Bとの特性の相違が顕著に表れる場合がある。
本実施形態では、基板100Aと基板100Bとの特性の相違が、補正によって制御量に織り込み済みとなるため、切り出し部位の相違によるアライメント精度や時間のばらつきを抑制することができる。
<電子デバイスの製造方法>
次に、電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機EL表示装置の構成及び製造方法を例示する。この例の場合、図1に例示した成膜ブロック301が、製造ライン上に、例えば、3か所、設けられる。
まず、製造する有機EL表示装置について説明する。図15(A)は有機EL表示装置50の全体図、図15(B)は1画素の断面構造を示す図である。
図15(A)に示すように、有機EL表示装置50の表示領域51には、発光素子を複数備える画素52がマトリクス状に複数配置されている。詳細は後で説明するが、発光素子のそれぞれは、一対の電極に挟まれた有機層を備えた構造を有している。
なお、ここでいう画素とは、表示領域51において所望の色の表示を可能とする最小単位を指している。カラー有機EL表示装置の場合、互いに異なる発光を示す第1発光素子52R、第2発光素子52G、第3発光素子52Bの複数の副画素の組み合わせにより画素52が構成されている。画素52は、赤色(R)発光素子と緑色(G)発光素子と青色(B)発光素子の3種類の副画素の組み合わせで構成されることが多いが、これに限定はされない。画素52は少なくとも1種類の副画素を含めばよく、2種類以上の副画素を含むことが好ましく、3種類以上の副画素を含むことがより好ましい。画素52を構成する副画素としては、例えば、赤色(R)発光素子と緑色(G)発光素子と青色(B)発光素子と黄色(Y)発光素子の4種類の副画素の組み合わせでもよい。
図15(B)は、図15(A)のA-B線における部分断面模式図である。画素52は、基板53上に、第1の電極(陽極)54と、正孔輸送層55と、赤色層56R・緑色層56G・青色層56Bのいずれかと、電子輸送層57と、第2の電極(陰極)58と、を備える有機EL素子で構成される複数の副画素を有している。これらのうち、正孔輸送層55、赤色層56R、緑色層56G、青色層56B、電子輸送層57が有機層に当たる。赤色層56R、緑色層56G、青色層56Bは、それぞれ赤色、緑色、青色を発する発光素子(有機EL素子と記述する場合もある)に対応するパターンに形成されている。
また、第1の電極54は、発光素子ごとに分離して形成されている。正孔輸送層55と電子輸送層57と第2の電極58は、複数の発光素子52R、52G、52Bにわたって共通で形成されていてもよいし、発光素子ごとに形成されていてもよい。すなわち、図15(B)に示すように正孔輸送層55が複数の副画素領域にわたって共通の層として形成された上に赤色層56R、緑色層56G、青色層56Bが副画素領域ごとに分離して形成され、さらにその上に電子輸送層57と第2の電極58が複数の副画素領域にわたって共通の層として形成されていてもよい。
なお、近接した第1の電極54の間でのショートを防ぐために、第1の電極54間に絶縁層59が設けられている。さらに、有機EL層は水分や酸素によって劣化するため、水分や酸素から有機EL素子を保護するための保護層60が設けられている。
図15(B)では正孔輸送層55や電子輸送層57が一つの層で示されているが、有機EL表示素子の構造によって、正孔ブロック層や電子ブロック層を有する複数の層で形成されてもよい。また、第1の電極54と正孔輸送層55との間には第1の電極54から正孔輸送層55への正孔の注入が円滑に行われるようにすることのできるエネルギーバンド構造を有する正孔注入層を形成してもよい。同様に、第2の電極58と電子輸送層57の間にも電子注入層を形成してもよい。
赤色層56R、緑色層56G、青色層56Bのそれぞれは、単一の発光層で形成されていてもよいし、複数の層を積層することで形成されていてもよい。例えば、赤色層56Rを2層で構成し、上側の層を赤色の発光層で形成し、下側の層を正孔輸送層又は電子ブロック層で形成してもよい。あるいは、下側の層を赤色の発光層で形成し、上側の層を電子輸送層又は正孔ブロック層で形成してもよい。このように発光層の下側又は上側に層を設けることで、発光層における発光位置を調整し、光路長を調整することによって、発光素子の色純度を向上させる効果がある。
なお、ここでは赤色層56Rの例を示したが、緑色層56Gや青色層56Bでも同様の構造を採用してもよい。また、積層数は2層以上としてもよい。さらに、発光層と電子ブロック層のように異なる材料の層が積層されてもよいし、例えば発光層を2層以上積層するなど、同じ材料の層が積層されてもよい。
次に、有機EL表示装置の製造方法の例について具体的に説明する。ここでは、赤色層56Rが下側層56R1と上側層56R2の2層からなり、緑色層56Gと青色層56Bは単一の発光層からなる場合を想定する。
まず、有機EL表示装置を駆動するための回路(不図示)及び第1の電極54が形成された基板53を準備する。なお、基板53の材質は特に限定はされず、ガラス、プラスチック、金属などで構成することができる。本実施形態においては、基板53として、ガラス基板上にポリイミドのフィルムが積層された基板を用いる。
第1の電極54が形成された基板53の上にアクリル又はポリイミド等の樹脂層をバーコートやスピンコートでコートし、樹脂層をリソグラフィ法により、第1の電極54が形成された部分に開口が形成されるようにパターニングし絶縁層59を形成する。この開口部が、発光素子が実際に発光する発光領域に相当する。なお、本実施形態では、絶縁層59の形成までは大型基板に対して処理が行われ、絶縁層59の形成後に、基板53を分割する分割工程が実行される。
絶縁層59がパターニングされた基板53を第1の成膜室303に搬入し、正孔輸送層55を、表示領域の第1電極54の上に共通する層として成膜する。正孔輸送層55は、最終的に1つ1つの有機EL表示装置のパネル部分となる表示領域51ごとに開口が形成されたマスクを用いて成膜される。
次に、正孔輸送層55までが形成された基板53を第2の成膜室303に搬入する。基板53とマスクとのアライメントを行い、基板をマスクの上に載置し、正孔輸送層55の上の、基板53の赤色を発する素子を配置する部分(赤色の副画素を形成する領域)に、赤色層56Rを成膜する。ここで、第2の成膜室で用いるマスクは、有機EL表示装置の副画素となる基板53上における複数の領域のうち、赤色の副画素となる複数の領域にのみ開口が形成された高精細マスクである。これにより、赤色発光層を含む赤色層56Rは、基板53上の複数の副画素となる領域のうちの赤色の副画素となる領域のみに成膜される。換言すれば、赤色層56Rは、基板53上の複数の副画素となる領域のうちの青色の副画素となる領域や緑色の副画素となる領域には成膜されずに、赤色の副画素となる領域に選択的に成膜される。
赤色層56Rの成膜と同様に、第3の成膜室303において緑色層56Gを成膜し、さらに第4の成膜室303において青色層56Bを成膜する。赤色層56R、緑色層56G、青色層56Bの成膜が完了した後、第5の成膜室303において表示領域51の全体に電子輸送層57を成膜する。電子輸送層57は、3色の層56R、56G、56Bに共通の層として形成される。
電子輸送層57までが形成された基板を第6の成膜室303に移動し、第2電極58を成膜する。本実施形態では、第1の成膜室303~第6の成膜室303では真空蒸着によって各層の成膜を行う。しかし、本発明はこれに限定はされず、例えば第6の成膜室303における第2電極58の成膜はスパッタによって成膜するようにしてもよい。その後、第2電極68までが形成された基板を封止装置に移動してプラズマCVDによって保護層60を成膜して(封止工程)、有機EL表示装置50が完成する。なお、ここでは保護層60をCVD法によって形成するものとしたが、これに限定はされず、ALD法やインクジェット法によって形成してもよい。
ここで、第1の成膜室303~第6の成膜室303での成膜は、形成されるそれぞれの層のパターンに対応した開口が形成されたマスクを用いて成膜される。成膜の際には、基板53とマスクとの相対的な位置調整(アライメント)を行った後に、マスクの上に基板53を載置して成膜が行われる。ここで、各成膜室において行われるアライメント工程は、上述のアライメント工程の通り行われる。
<他の実施形態>
上記実施形態では、補正情報142a及び142bを、各制御装置14の記憶部142に格納する構成とした。しかし、補正情報142a及び142bは上位装置300に、制御装置14毎に区別して格納し、各制御装置14は通信により上位装置300から補正情報142a及び142bを取得してもよい。
また、上記実施形態では、基板情報に基づく制御量の補正を、第2アライメントにおいて行ったが第1アライメントで行ってもよい。
また、上記実施形態では、第2アライメントにおいて、基板100とマスク101とを部分的に接触して位置ずれを計測したが、接触せずに両者を近接した状態で計測してもよい。
また、上記実施形態では、制御装置14が基板情報を上位装置300から取得した(ステップS1)。しかし、基板情報は、例えば、搬送ロボット302aを制御する制御装置309から通信により取得してもよい。
また、上記実施形態では、制御装置14が基板情報を上位装置300から通信により取得した(ステップS1)。しかし、基板情報は、例えば、各基板100に、基板情報を示すコードを付与しておき、コードを読み取ることで制御装置14が取得してもよい。コードの読取ユニットは制御装置14と電気的に接続され、成膜室303に配置されてもよいし、成膜装置1に設けられてもよい。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。
1 成膜装置、2 アライメント装置、5 マスク台(マスク支持手段)、6 基板支持ユニット(基板支持手段)、8 第2計測ユニット(計測手段)、141 処理部(制御手段、取得手段、更新手段)、142 記憶部(記憶手段)、20 位置調整ユニット(位置調整手段)、22 接離ユニット(接離手段)、100 基板、101 マスク

Claims (18)

  1. 大型基板を分割して得られた複数の基板のうちのいずれかの基板の周縁部を支持する基板支持手段と、
    マスクを支持するマスク支持手段と、
    前記基板支持手段によって支持された前記基板及び前記マスク支持手段によって支持された前記マスクを重力方向に接近及び離隔させる接離手段と、
    前記基板と前記マスクとの位置ずれ量を計測する計測手段と、
    前記基板と前記マスクとの相対位置を調整する位置調整手段と、
    前記位置調整手段を制御する制御手段と、を備え、
    前記位置ずれ量が許容範囲内である場合に、前記基板と前記マスクとを互いに重ね合わせるアライメント装置であって、
    前記基板支持手段によって支持されている基板の、分割前の前記大型基板における部位に関する基板情報を取得する取得手段を備え、
    前記制御手段は、前記基板と前記マスクとを部分的に接触させた状態で前記計測手段によって前記位置ずれ量を計測した後に、前記接離手段によって前記基板と前記マスクとを離隔させた状態で前記位置調整手段によって前記相対位置を調整する際に、前記計測手段によって計測された前記位置ずれ量と、前記取得手段が取得した前記基板情報とに基づいて、前記位置調整手段を制御する、
    ことを特徴とするアライメント装置。
  2. 前記位置ずれ量が許容範囲内になるまで前記計測手段による計測動作と前記位置調整手段による位置調整動作とが繰り返し実行される、
    ことを特徴とする請求項1に記載のアライメント装置。
  3. 前記制御手段は、前記計測手段によって計測された前記位置ずれ量と、前記取得手段が取得した前記基板情報と、前記位置調整動作の回数とに基づいて、前記位置調整手段を制御する、
    ことを特徴とする請求項2に記載のアライメント装置。
  4. 大型基板を分割して得られた複数の基板のうちのいずれかの基板の周縁部を支持する基板支持手段と、
    マスクを支持するマスク支持手段と、
    前記基板支持手段によって支持された前記基板及び前記マスク支持手段によって支持された前記マスクを重力方向に接近及び離隔させる接離手段と、
    前記基板と前記マスクとの位置ずれ量を計測する計測手段と、
    前記基板と前記マスクとの相対位置を調整する位置調整手段と、
    前記位置調整手段を制御する制御手段と、を備え、
    前記位置ずれ量が許容範囲内になるまで前記計測手段による計測動作と前記位置調整手段による位置調整動作とを繰り返し実行し、前記位置ずれ量が許容範囲内である場合に、前記基板と前記マスクとを互いに重ね合わせるアライメント装置であって、
    前記基板支持手段によって支持されている基板の、分割前の前記大型基板における部位に関する基板情報を取得する取得手段を備え、
    前記制御手段は、前記計測手段によって計測された前記位置ずれ量と、前記取得手段が取得した前記基板情報と、前記位置調整動作の回数とに基づいて、前記位置調整手段を制御する、
    ことを特徴とするアライメント装置。
  5. 前記位置調整動作の回数は、当該基板に対して前記位置ずれ量を許容範囲内にするために既に実行された前記位置調整動作の回数である、
    ことを特徴とする請求項3又は4に記載のアライメント装置。
  6. 前記大型基板の部位に対応づけられた補正情報を記憶する記憶手段を備え、
    前記制御手段は、
    前記計測手段によって計測された前記位置ずれ量に基づいて前記位置調整手段の制御量を設定し、かつ、
    前記基板情報が示す前記部位に対応した前記補正情報を前記記憶手段から読み出し、読み出した前記補正情報に従って前記制御量を補正する、
    ことを特徴とする請求項1又は2に記載のアライメント装置。
  7. 前記大型基板の部位と、前記位置調整動作の回数とに対応づけられた補正情報を記憶する記憶手段を備え、
    前記制御手段は、
    前記計測手段によって計測された前記位置ずれ量に基づいて前記位置調整手段の制御量を設定し、かつ、
    前記基板情報が示す前記部位に対応した前記補正情報を前記記憶手段から読み出し、読み出した前記補正情報に従って前記制御量を補正する、
    ことを特徴とする請求項3~5のいずれか1項に記載のアライメント装置。
  8. 前記補正情報を更新する更新手段を備える、
    ことを特徴とする請求項6又は7に記載のアライメント装置。
  9. 前記更新手段は、前記位置調整手段による位置調整動作後の前記計測手段による計測動作の計測結果に基づいて、前記補正情報を更新する、
    ことを特徴とする請求項8に記載のアライメント装置。
  10. 前記更新手段は、前記位置調整手段による位置調整動作後の前記計測手段による計測動作の計測結果に基づいて、当該位置調整動作の回数に対応した前記補正情報を更新する、
    ことを特徴とする請求項8に記載のアライメント装置。
  11. 前記位置調整手段は、前記基板支持手段を移動させて前記相対位置を調整し、
    前記接離手段は、前記基板支持手段を移動させて前記基板を前記マスクに対して接近及び離隔させる、
    ことを特徴とする請求項1~10のいずれか1項に記載のアライメント装置。
  12. 前記基板支持手段は、前記基板の前記周縁部の少なくとも一部を挟持する挟持部を含む、
    ことを特徴とする請求項1~11のいずれか1項に記載のアライメント装置。
  13. 請求項1~12のいずれか1項に記載のアライメント装置と、
    前記マスクを介して前記基板上に成膜する成膜手段と、を備える
    ことを特徴とする成膜装置。
  14. 大型基板を分割して得られた複数の基板のうちのいずれかの基板の周縁部を支持する支持工程と、
    前記基板とマスクとを部分的に接触させた状態で、前記基板と前記マスクの位置ずれ量を計測する計測工程と、
    前記計測工程の後に、前記基板と前記マスクとを離隔させた状態で前記計測工程で計測された前記位置ずれ量に基づいて前記基板と前記マスクとの相対位置を調整する位置調整工程と、を備え、
    前記位置ずれ量が許容範囲内である場合に、前記基板と前記マスクとを互いに重ね合わせるアライメント方法であって、
    相対位置の調整を行う基板の、分割前の前記大型基板における部位に関する基板情報を取得する取得工程を備え、
    前記位置調整工程では、前記計測工程で計測された前記位置ずれ量と、前記取得工程で取得した前記基板情報とに基づいて、前記基板と前記マスクとの相対位置を調整する、
    ことを特徴とするアライメント方法。
  15. 大型基板を分割して得られた複数の基板のうちのいずれかの基板の周縁部を支持する支持工程と、
    前記基板とマスクとを部分的に接触させた状態で、前記基板と前記マスクの位置ずれ量を計測する計測工程と、
    前記計測工程の後に、前記基板と前記マスクとを離隔させた状態で前記計測工程で計測された前記位置ずれ量に基づいて前記基板と前記マスクとの相対位置を調整する位置調整工程と、を備え、
    前記位置ずれ量が許容範囲内になるまで前記計測工程と前記位置調整工程とを繰り返し実行し、前記位置ずれ量が許容範囲内である場合に、前記基板と前記マスクとを互いに重ね合わせるアライメント方法であって、
    相対位置の調整を行う基板の、分割前の前記大型基板における部位に関する基板情報を取得する取得工程を備え、
    前記位置調整工程では、前記計測工程で計測された前記位置ずれ量と、前記取得工程で取得した前記基板情報と、前記位置調整工程の回数とに基づいて、前記基板と前記マスクとの相対位置を調整する、
    ことを特徴とするアライメント方法。
  16. 請求項14又は15に記載のアライメント方法によって基板とマスクのアライメントを行うアライメント工程と、
    前記アライメント工程によって相対的な位置調整が行われた前記マスクを介して前記基板に成膜を行う成膜工程と、を含む、
    ことを特徴とする電子デバイスの製造方法。
  17. 請求項14又は15に記載のアライメント方法をコンピュータに実行させるためのプログラム。
  18. 請求項14又は15に記載のアライメント方法をコンピュータに実行させるためのプログラムを記憶した、コンピュータが読み取り可能な記憶媒体。
JP2020110569A 2020-06-26 2020-06-26 アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体 Active JP7438865B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020110569A JP7438865B2 (ja) 2020-06-26 2020-06-26 アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体
CN202110645360.7A CN113851406A (zh) 2020-06-26 2021-06-10 对准装置、成膜装置、对准方法、电子器件的制造方法及存储介质
KR1020210077273A KR102582584B1 (ko) 2020-06-26 2021-06-15 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램, 및 기억 매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020110569A JP7438865B2 (ja) 2020-06-26 2020-06-26 アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体

Publications (3)

Publication Number Publication Date
JP2022007536A true JP2022007536A (ja) 2022-01-13
JP2022007536A5 JP2022007536A5 (ja) 2023-06-01
JP7438865B2 JP7438865B2 (ja) 2024-02-27

Family

ID=78973028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020110569A Active JP7438865B2 (ja) 2020-06-26 2020-06-26 アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体

Country Status (3)

Country Link
JP (1) JP7438865B2 (ja)
KR (1) KR102582584B1 (ja)
CN (1) CN113851406A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023238479A1 (ja) * 2022-06-09 2023-12-14 キヤノントッキ株式会社 アライメント装置、成膜装置、及びアライメント方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4865414B2 (ja) 2006-06-22 2012-02-01 トッキ株式会社 アライメント方法
JP6455176B2 (ja) 2015-01-23 2019-01-23 コニカミノルタ株式会社 光書き込み装置、画像形成装置及び光書き込み装置の製造方法
JP6212507B2 (ja) * 2015-02-05 2017-10-11 Towa株式会社 切断装置及び切断方法
JP2018072541A (ja) * 2016-10-28 2018-05-10 キヤノン株式会社 パターン形成方法、基板の位置決め方法、位置決め装置、パターン形成装置、及び、物品の製造方法
KR101893309B1 (ko) 2017-10-31 2018-08-29 캐논 톡키 가부시키가이샤 얼라인먼트 장치, 얼라인먼트 방법, 성막장치, 성막방법, 및 전자 디스바이스 제조방법
KR20190124610A (ko) * 2018-04-26 2019-11-05 캐논 톡키 가부시키가이샤 기판 반송 시스템, 전자 디바이스 제조장치 및 전자 디바이스 제조방법
KR102405438B1 (ko) * 2018-06-25 2022-06-03 캐논 톡키 가부시키가이샤 마스크 위치조정장치, 성막장치, 마스크 위치조정방법, 성막방법, 및 전자디바이스의 제조방법
KR102374037B1 (ko) * 2018-06-29 2022-03-11 캐논 톡키 가부시키가이샤 기판 검사 시스템, 전자 디바이스 제조 시스템, 기판 검사 방법, 및 전자 디바이스 제조 방법
JP7170524B2 (ja) * 2018-12-14 2022-11-14 キヤノントッキ株式会社 基板載置方法、成膜方法、成膜装置、有機elパネルの製造システム
KR102128888B1 (ko) * 2019-02-19 2020-07-01 캐논 톡키 가부시키가이샤 성막 장치, 성막 방법, 및 전자 디바이스 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023238479A1 (ja) * 2022-06-09 2023-12-14 キヤノントッキ株式会社 アライメント装置、成膜装置、及びアライメント方法

Also Published As

Publication number Publication date
JP7438865B2 (ja) 2024-02-27
KR20220000820A (ko) 2022-01-04
CN113851406A (zh) 2021-12-28
KR102582584B1 (ko) 2023-09-25

Similar Documents

Publication Publication Date Title
JP6461235B2 (ja) 基板載置装置、成膜装置、基板載置方法、成膜方法、および電子デバイスの製造方法
JP6393802B1 (ja) 基板載置装置、基板載置方法、成膜装置、成膜方法、アライメント装置、アライメント方法、および、電子デバイスの製造方法
JP7247013B2 (ja) アライメント方法、これを用いた蒸着方法及び電子デバイスの製造方法
KR20190124610A (ko) 기판 반송 시스템, 전자 디바이스 제조장치 및 전자 디바이스 제조방법
JP7244401B2 (ja) アライメント装置、成膜装置、アライメント方法、成膜方法、及び電子デバイスの製造方法
KR102128888B1 (ko) 성막 장치, 성막 방법, 및 전자 디바이스 제조방법
KR20200081636A (ko) 얼라인먼트 시스템, 성막 장치, 성막 방법, 및 전자 디바이스 제조방법
CN114318229B (zh) 成膜装置、调整方法及电子器件的制造方法
KR20200044765A (ko) 기판 반송 시스템, 전자 디바이스 제조장치 및 전자 디바이스 제조방법
KR102540726B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램 및 기억 매체
KR102625055B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램 및 기억 매체
JP2022057675A (ja) 成膜装置、検知装置、検知方法、及び電子デバイスの製造方法
KR102582584B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램, 및 기억 매체
KR102625048B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램, 및 기억 매체
KR102582574B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램, 및 기억 매체
JP2019060027A (ja) 基板載置装置、成膜装置、基板載置方法、成膜方法、および電子デバイスの製造方法
WO2024034236A1 (ja) アライメント装置、成膜装置、制御方法、電子デバイスの製造方法、プログラム及び記憶媒体
KR102665607B1 (ko) 얼라인먼트 장치, 얼라인먼트 방법, 성막 장치, 및 성막 방법
CN116330309A (zh) 动作设定装置、动作设定方法及电子器件的制造方法
JP2022057673A (ja) 成膜装置、調整装置、調整方法、及び電子デバイスの製造方法
KR20200081341A (ko) 얼라인먼트 시스템, 성막 장치, 성막 방법, 및 전자 디바이스 제조방법
JP2022057674A (ja) 成膜装置、基板吸着方法、及び電子デバイスの製造方法
CN113851390A (zh) 基板输送装置、基板处理系统、基板输送方法、电子器件的制造方法及存储介质

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230524

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240214

R150 Certificate of patent or registration of utility model

Ref document number: 7438865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150