JP2021530746A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2021530746A
JP2021530746A JP2021502997A JP2021502997A JP2021530746A JP 2021530746 A JP2021530746 A JP 2021530746A JP 2021502997 A JP2021502997 A JP 2021502997A JP 2021502997 A JP2021502997 A JP 2021502997A JP 2021530746 A JP2021530746 A JP 2021530746A
Authority
JP
Japan
Prior art keywords
data
line
display device
data line
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021502997A
Other languages
English (en)
Other versions
JPWO2020017835A5 (ja
Inventor
チョ,スン−ファン
チェ,ジョン−ヒョン
パク,ジュ−チャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2021530746A publication Critical patent/JP2021530746A/ja
Publication of JPWO2020017835A5 publication Critical patent/JPWO2020017835A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Optics & Photonics (AREA)

Abstract

表示装置は、映像が表示される表示領域と、非表示領域の周辺領域とを含む。前記表示装置は、ベース基板と、前記ベース基板上に前記表示領域に配置される第1のデータラインと、前記ベース基板上に少なくとも一部が前記表示領域に配置され、連結コンタクトホールを介して、前記第1のデータラインと電気的に連結される第1の連結ラインと、前記周辺領域に配置されるデータパッド部と、前記データパッド部と前記表示領域との間の前記周辺領域に配置され、前記第1の連結ライン及び前記データパッドと電気的に連結される第1のデータスパイダーラインとを含む。

Description

本発明は、表示装置に関し、より詳しくは、非表示領域である周辺領域が減少した表示装置に関する。
近年、技術の発展に伴い、小型化、軽量化されるとともに、性能は更に優れているディスプレイ製品が生産されている。今までのディスプレイ装置には、従来のブラウン管テレビ(CRT)が、性能や価格面で多くのメリットをもって広く使用されていたのであるが、小型化又は携帯性の側面から、CRTの不都合を克服し、小型化、軽量化、及び低電力消費などのメリットを有する表示装置、例えば、プラズマ表示装置、液晶表示装置、及び有機発光表示装置などが注目を受けている。
前記表示装置は、映像が表示される表示領域と、前記表示領域の周りの、非表示領域である周辺領域とを含む。ここで、前記周辺領域の幅を減らすための工夫がなされてきた。
本発明は、前記のような問題を解決するためになされたもので、本発明の目的は、非表示領域である周辺領域が減少した表示装置を提供することである。
前述した本発明の目的を実現するための一実施例による表示装置は、映像が表示される表示領域と、非表示領域の周辺領域とを含む表示装置であって、ベース基板と、前記ベース基板上にて前記表示領域に配置される第1のデータラインと、前記ベース基板上にて少なくとも一部が前記表示領域に配置され、連結コンタクトホールを介して、前記第1のデータラインと電気的に連結される第1の連結ラインと、前記周辺領域に配置されるデータパッド部と、前記データパッド部と前記表示領域との間の前記周辺領域に配置され、前記第1の連結ライン及び前記データパッドと電気的に連結される第1のデータスパイダーラインとを含むことを特徴とする。
前記ベース基板は、可撓性基板であり、前記表示装置は、前記データパッド部と前記表示領域の間に配置され、前記表示領域の縁に平行な第1の方向に延びる、折り曲げ領域を更に含み、前記第1のデータスパイダーラインは、前記折り曲げ領域と前記表示領域との間の前記周辺領域に配置され、前記第1の方向に垂直な第2の方向に一直線に延びる。
前記折り曲げ領域の前記第1の方向への長さは、前記表示領域の前記第1の方向への長さによりも小さい。
前記ベース基板上にて前記表示領域に配置され、前記第1のデータラインと平行に延びる複数のデータラインと、前記データパッド部と前記表示領域との間の前記周辺領域に配置され、それぞれの前記複数のデータラインと電気的に連結され、前記第1のデータスパイダーラインと平行に延びる複数のデータスパイダーラインとを更に含み、前記第1のデータスパイダーライン及び前記複数のデータスパイダーラインは、前記第2の方向に延びる。
前記連結コンタクトホールは、前記周辺領域に配置される。
前記第1のデータラインは、第1の方向に垂直な第2の方向に延び、前記第1の連結ラインは、前記第2の方向に延びる第1の部分と、前記第1の部分に連結され、前記第1の方向に延びる第2の部分と、前記第1の部分と平行な第3の部分とを含む。
前記連結コンタクトホールは、前記表示領域内に配置される。
前記ベース基板上にて前記表示領域に配置され、前記第1のデータラインに隣接して配置される第2のデータラインを更に含み、前記第1及び第2のデータラインは、前記周辺領域で互いに連結され、前記第1の連結ラインと電気的に連結される。
前記第1のデータラインと平行であり、前記第1の方向に沿って順次に配列される第n−1番目のデータライン、第n番目のデータライン、及び第n+1番目のデータラインを更に含み、前記データパッドには、前記第1の方向に沿って、前記第n番目のデータラインと電気的に連結される第nのパッド、前記第n−1番目のデータラインと電気的に連結される第n−1のパッド、前記第n+1番目のデータラインと電気的に連結される第n+1のパッド、及び前記第1のデータラインと電気的に連結される第nのパッドが配置される。
前記ベース基板上に少なくとも一部が前記表示領域に配置され、連結コンタクトホールを介して、前記第n−1番目のデータラインと電気的に連結される第n−1番目の連結ラインと、前記データパッド部と前記表示領域との間の前記周辺領域に配置され、前記第n−1番目の連結ライン及び前記データパッドと電気的に連結される第n−1番目のデータスパイダーラインと、前記データパッド部と前記表示領域との間の前記周辺領域に配置され、前記第n番目のデータライン及び前記データパッドと電気的に連結される第n番目のデータスパイダーラインと、前記データパッド部と前記表示領域との間の前記周辺領域に配置され、前記第n+1番目のデータライン及び前記データパッドと電気的に連結される第n+1番目のデータスパイダーラインとを更に含む。
前記周辺領域は、前記表示領域の左側に隣接する左側周辺領域と、前記表示領域の右側に隣接する右側周辺領域と、前記表示領域の上側に隣接する上側周辺領域と、前記表示領域の下側に隣接する下側周辺領域とを含み、前記データパッド部は、下側周辺領域に配置される。
前記第1のデータラインと電気的に連結される薄膜トランジスタと、前記薄膜トランジスタと電気的に連結される第1の電極と、前記第1の電極上に配置される第2の電極と、前記第1の電極と前記第2の電極との間に配置される発光層とを更に含む。
前記第1の連結電極と重なって配置されるシールド電極を更に含み、前記シールド電極には、第1の電源(ELVDD)又は第2の電源(ELVSS)が与えられる。
前記第1の連結ラインと、前記第1のスパイダーラインとは、前記周辺領域に形成されるスパイダーコンタクトホールを介して、互いに連結される。
また、前述した本発明の目的を実現するための一実施例による表示装置は、ベース基板と、前記ベース基板上に配置される薄膜トランジスタと、前記薄膜トランジスタと電気的に連結される第1のデータラインと、前記第1のデータラインと電気的に連結される第1の連結ラインと、前記第1のデータラインと前記第1の連結ラインとの間に配置され、前記データラインと前記第1の連結ラインとが互いに連結される第1の連結コンタクトホールが形成された第1の絶縁層と、前記第1の連結ラインと重なるシールド電極とを含むことを特徴とする。
前記薄膜トランジスタは、前記ベース基板上に配置されるアクティブパターンと、前記アクティブパターンと重なるゲート電極とを含み、更に、前記ゲート電極と同一層に形成され、前記第1の連結ラインと電気的に連結される第1のデータスパイダーラインを含む。
前記シールド電極は、前記薄膜トランジスタと前記連結ラインとの間に配置される。
前記シールド電極は、前記第1のデータラインと重なる。
前記第1のデータラインと隣接して平行に延びる第2のデータラインを更に含み、前記第1のデータライン及び前記第2のデータラインは、前記第1の連結ラインに電気的に連結され、前記シールド電極は、前記第1のデータライン及び前記第2のデータラインと重なる。
前述した本発明の目的を実現するための一実施例による表示装置は、ベース基板と、前記ベース基板上に配置される第1のデータライン及び第2のデータラインと、前記第1のデータラインとコンタクトホールを介して連結される連結ラインと、前記第1の連結ラインとコンタクトホールを介して連結される第1のスパイダーラインと、前記第2のデータラインとコンタクトホールを介して連結される第2のスパイダーラインと、前記第1のスパイダーライン及び前記第2のスパイダーラインに電気的に連結され、データ駆動チップが連結されるデータパッドとを含むことを特徴とする。
本発明によると、前記表示装置は、映像が表示される表示領域と、非表示領域の周辺領域とを含む。前記表示装置は、ベース基板と、前記ベース基板上にて前記表示領域に配置される第1のデータラインと、前記ベース基板上にて少なくとも一部が前記表示領域に配置され、連結コンタクトホールを介して、前記第1のデータラインと電気的に連結される第1の連結ラインと、前記周辺領域に配置されるデータパッド部と、前記データパッド部と前記表示領域との間の前記周辺領域に配置され、前記第1の連結ライン及び前記データパッドと電気的に連結される第1のデータスパイダーラインとを含む。前記第1の連結ラインが、前記周辺領域ではなく、前記表示領域内に配置されるので、前記周辺部の幅を減らして、非表示領域であるベゼル部分を減らした表示装置を具現することができる。
但し、本発明の効果は、これに限定されるものではなく、本発明の思想及び領域から逸脱しない範囲で様々に拡張される。
図1は、本発明の一実施例による表示装置の平面図である。 図2は、図1の本発明の一実施例による画素及び駆動部の実施例を示すブロック図である。 図3は、図2における画素の実施例を示す図である。 図4は、図1の表示装置の左下部の拡大図である。 図5は、図4の表示装置のデータライン及び連結ラインの連結関係を説明するための図である。 図6は、図4のI-I'線に沿う表示装置の断面図である。 図7は、図4のII-II'線に沿う表示装置の一部層に対する断面図である。 図8は、本発明の一実施例による表示装置の断面図である。 図9は、本発明の一実施例による表示装置の左下部の拡大図である。 図10は、図9の表示装置のデータライン及び連結ラインの連結関係を説明するための図である。 図11は、本発明の一実施例による表示装置のデータライン及び連結ラインの連結関係を説明するための図である。 図12は、本発明の一実施例による表示装置の断面図である。 図13は、本発明の一実施例による表示装置の断面図である。 図14は、本発明の一実施例による表示装置の断面図である。 図15は、本発明の一実施例による表示装置の断面図である。 図16は、本発明の実施例による電子機器を示すブロック図である。 図17aは、図16の電子機器がテレビとして具現された一例を示す図である。 図17bは、図16の電子機器がスマートフォンとして具現された一例を示す図である。
以下、図面を参照して、本発明の好適な実施例をより詳しく説明することにする。
図1は、本発明の一実施例による表示装置の平面図である。
図1を参照するならば、前記表示装置は、映像が表示される表示領域(AA)と、前記表示領域(AA)に隣接し前記表示領域(AA)を取り囲む、非表示領域の周辺領域(PA)とを含みうる。前記表示領域(AA)は、第1の方向(D1)、及び前記第1の方向(D1)に垂直な第2の方向(D2)がなす平面上にて、四角形状をなし、前記表示領域(AA)の隅角は、丸められた形状でありうる。本実施例において、前記表示領域(AA)は、丸められた隅角を有する四角形状であるが、これに限定されない。
前記周辺領域(PA)は、前記表示領域(AA)の左側に隣接する左側周辺領域と、前記表示領域(AA)の右側に隣接する右側周辺領域と、前記表示領域(AA)の上側に隣接する上側周辺領域と、前記表示領域(AA)の下側に隣接する下側周辺領域とを含みうる。
ここで、前記下側周辺領域に、駆動部を連結するためのデータパッド(COP)及びゲートパッド(FOP)が配置されるので、前記下側周辺領域は、前記の上側、左側、及び右側の周辺領域よりも大きな幅に形成されうる。前記下側周辺領域は、前記表示領域(AA)に直接に隣接する第1の周辺領域(PAa)と、折り曲げ領域(BA)と、第2の周辺領域(PAb)とを含みうる。前記データパッド(COP)及び前記ゲートパッド(FOP)は、前記第2の周辺領域(PAb)に配置されうる。
前記折り曲げ領域(BA)は、前記第2の周辺領域(PAb)を前記表示装置の後面(背面)に配置させるために折り曲げられる部分であり、前記第1の周辺領域(PAa)と前記第2の周辺領域(PAb)との間に配置されうる。
ここで、前記折り曲げ領域(BA)についての前記第1の方向(D1)への長さは、前記表示領域(AA)についての前記第1の方向(D1)への長さよりも小さいのでありうる。これに伴い、下側周辺領域に配置されるデータスパイダーライン(DSPL)よりも、前記第1の方向(D1)への外側に位置するデータラインは、連結ライン(CL)を介して、前記データスパイダーライン(DSPL)と連結されうる。
前記データスパイダーライン(DSPL)は、前記表示領域(AA)内のデータライン、及び、前記データパッド(COP)と電気的に連結されうる。一方、前記下側周辺領域における前記データスパイダーライン(DSPL)と隣接する箇所には、スキャン駆動部又はデータ駆動部と連結されるとともにゲートパッド(COP)と連結される、ゲートスパイダーライン(GSPL)が配置されうる。
前記データパッド(COP)には、データ駆動部を含むチップが連結されうる。前記ゲートパッド(COP)には、タイミング制御部を含む駆動基板が連結されうる。
図2は、図1の本発明の一実施例による画素及び駆動部の実施例を示すブロック図である。図3は、図2における画素の実施例を示す図である。図4は、図1の表示装置の左下部の拡大図である。図5は、図4の表示装置のデータライン及び連結ラインの連結関係を説明するための図である。
図1〜図5に示しているように、前記表示装置は、複数の画素(PX)と、駆動部と、配線部とを含む。
前記駆動部は、スキャン駆動部(SDV)と、発光駆動部(EDV)と、データ駆動部(DD)と、タイミング制御部(TC)とを含む。図2において、前記スキャン駆動部(SDV)、前記発光駆動部(EDV)、前記データ駆動部(DDV)、及び前記タイミング制御部(TC)の位置は、説明の便宜のために設定されたのであり、実際の表示装置を具現する場合は、表示装置内における他の位置に配置してもよい。
前記配線部は、前記駆動部の信号を各画素(PX)に提供するのであり、複数のスキャンライン(SL)と、複数のデータライン(DL1, DLn-1, DLn、DLn+1)と、複数の発光制御ライン(EL)と、複数の第1及び第2の電源ライン(図示せず)と、初期化電源ライン(図示せず)とを含む。
前記スキャンライン、前記データライン、及び前記発光制御ラインは、それぞれの画素(PX)に電気的に連結される。
前記の複数の画素(PX)は、前記複数のスキャンライン(SL)からスキャン信号が供給される際に、複数のデータライン(DL1, DLn-1, DLn、DLn+1)からデータ信号の供給を受ける。前記データ信号が供給された前記の複数の画素(PX)は、第1の電源(ELVDD)から有機発光素子(図示せず)を経て第2の電源(ELVSS)へと流れる電流の量を制御することができる。
前記スキャン駆動部(SDV)は、前記タイミング制御部(TC)からの第1のゲート制御信号(GCS1)に対応して、前記スキャンライン(SL)にスキャン信号を供給しうる。前記複数のスキャンライン(SL)にスキャン信号が順次に供給されると、前記の複数の画素(PX)が、水平ライン単位で順次に選択されうる。
前記発光駆動部(EDV)は、前記タイミング制御部(TC)からの第2のゲート制御信号(GCS2)に対応して、前記発光制御ライン(EL)に発光制御信号を供給する。前記発光駆動部(EDV)は、前記発光制御ライン(EL)に、発光制御信号を順次に供給することができる。
更に、前記発光制御信号は、前記の複数の画素(PX)に含まれるトランジスタがオフに切り換えられるように、ゲートオフ電圧(例えば、ハイ電圧)に設定されるのであり、スキャン信号は、複数の画素(PXL)に含まれるトランジスタがオンに切り換えられるように、ゲートオン電圧(例えば、ロー電圧)に設定される。
前記データ駆動部(DDV)は、データ制御信号(DCS)に対応して、前記複数のデータライン(DL1, DLn-1, DLn、DLn+1)にデータ信号を供給する。前記複数のデータライン(DL1, DLn-1,DLn、DLn+1)に供給された前記データ信号は、前記スキャン信号により選択された複数の画素(PX)へと供給される。
前記タイミング制御部(TC)は、外部から供給されるタイミング信号に基づいて生成された前記第1及び第2のゲート制御信号(GCS1、GCS2)を、前記スキャン駆動部(SDV)及び前記発光駆動部(EDV)に供給し、データ制御信号(DCS)を、前記データ駆動部(DD)に供給する。
前記第1及び第2のゲート制御信号(GCS1、GCS2)のそれぞれには、スタートパルス及びクロック信号が含まれうる。前記スタートパルスは、初回のスキャン信号又は初回の発光制御信号のタイミングを制御することができる。前記クロック信号は、前記スタートパルスをシフトするために用いられうる。
前記データ制御信号(DCS)には、前記スタートパルス及び前記クロック信号が含まれうる。前記スタートパルスは、データのサンプリング開始時点を制御する。前記クロック信号は、サンプリング動作を制御するために用いられうる。
ここで、前記データラインは、第1のデータライン(DL1)と、第n−1番目のデータライン(DLn-1)と、第n番目のデータライン(DLn)と、第n+1番目のデータライン(DLn+1)とを含みうる。
前記第1のデータライン(DL1)、前記第n−1番目のデータライン(DLn-1)、前記第n番目のデータライン(DLn)、及び前記第n+1番目のデータライン(DLn+1)は、第1の方向(D1)に沿って配列されるとともに、前記第1の方向(D1)に垂直な第2の方向(D2)に沿って延びるのでありうる。
前記データラインは、連結コンタクトホール(CCNT)を介して連結ライン(CL)と連結されるのであり、前記連結ライン(CL)は、スパイダーコンタクトホール(SCNT)を介して、スパイダーライン(SPDL)と連結されたりするのであり、前記データラインは、スパイダーコンタクトホール(SCNT)を介して、スパイダーライン(SPDL)と直接連結されうる。
例えば、前記第1のデータライン(DL1)は、第1の連結コンタクトホール(CCNT1)を介して、第1の連結ライン(CL)と連結されうる。前記連結コンタクトホールは、前記周辺領域(PA)内に形成されうる。前記第1の連結ライン(CL)は、前記表示領域(AA)を通り過ぎて、前記周辺領域(PA)にて、第1のデータスパイダーライン(DSPL1)と第1のスパイダーコンタクトホール(SCNT1)を介して連結されうる。ここで、前記第1の連結ライン(CL)は、前記第2の方向(D2)に延びる第1の部分(CL1a)と、前記第1の部分(CL1a)と連結され、前記第1の方向(D2)に延びる第2の部分(CL1b)と、前記第1の部分(CL1a)に平行な第3の部分(CL1c)とを含みうる。
前記第n−1番目のデータライン(DL1)は、前記表示領域(AA)の下側の前記周辺領域(PA)内において、連結コンタクトホール(CCNT)を介して、第n−1番目の連結ライン(CLn-1)と連結されうる。前記第n−1番目の連結ライン(CLn-1)は、前記表示領域(AA)を通り過ぎて、前記周辺領域(PA)において、データスパイダーライン(DSPL)とスパイダーコンタクトホール(SCNT)を介して連結されうる。
一方、前記第n番目のデータライン(DLn)及び前記第n+1番目のデータライン(DLn+1)は、連結ラインを介さずに、前記周辺領域(PA)にて、データスパイダーライン(DSPL)に、スパイダーコンタクトホール(SCNT)を介して直接連結されうる。図5においては、nが589である場合が概念的に示されている。
ここで、前記の複数のデータスパイダーライン(DSPL1, DSPL)は、前記折り曲げ領域(BA)と前記表示領域(AA)との間の前記周辺領域(PA)において、それぞれが前記第2の方向に延び、互いに平行に配置される。これにより、前記データスパイダーライン(DSPL1, DSPL)が、前記第2の方向(D2)に所定の角度折れた形状である従来技術と比較して、前記の複数のデータスパイダーライン(DSPL1, DSPL)における相互間の距離を十分確保することができ、これによって、前記データスパイダーライン(DSPL1, DSPL)の配線抵抗を減らすことができる。
本実施例によると、前記表示装置は、映像が表示される表示領域と、非表示領域である周辺領域とを含む。前記表示装置は、ベース基板と、前記ベース基板上にて前記表示領域に配置される第1のデータラインと、前記ベース基板上にて少なくとも一部が前記表示領域に配置され、連結コンタクトホールを介して、前記第1のデータラインに電気的に連結される第1の連結ラインと、前記周辺領域に配置されるデータパッド部と、前記データパッド部と前記表示領域との間の前記周辺領域に配置されて、前記第1の連結ライン及び前記データパッドに電気的に連結される第1のデータスパイダーラインとを含む。前記第1の連結ラインが、前記周辺領域ではなく、前記表示領域内に配置されるので、前記周辺部の幅を減らして、非表示領域であるベゼル部分を減らした表示装置を具現することができる。
一方、本実施例において、前記スキャン駆動部(SDV)は、表示領域(AA)の左側に隣接する周辺領域(PA)に配置され、前記発光駆動部(EDV)は、前記表示領域(AA)の右側に隣接する周辺領域(PA)に配置されるものとして説明したが、これに限定されるものではない。例えば、左側及び右側の周辺領域のいずれにも、スキャンライン及び発光制御ラインでもって互いに連結されるスキャン駆動部及び発光駆動部が配置され、画素に、左側及び右側から、互いに同期化した信号を供給するようにすることができる。
図3を再び参照すると、説明の便宜のために、第mのデータライン(Dm)、及びi番目の第1のスキャンライン(S1i)に接続された画素を示すこととしている。
本発明の実施例による画素(PX)は、有機発光素子(OLED)と、第1のトランジスタ(T1)乃至第7のトランジスタ(T7)と、蓄積キャパシタ(Cst)とを備えうる。
前記有機発光素子(OLED)のアノードは、前記第6のトランジスタ(T6)を経て、前記第1のトランジスタ(T1)に接続され、カソードは、第2の電源(ELVSS)に接続されうる。このような有機発光素子(OLED)は、前記第1のトランジスタ(T1)から供給される電流量に対応して、所定輝度の光を生成することができる。
前記有機発光素子(OLED)に電流が流れうるように、第1の電源(ELVDD)は、第2の電源(ELVSS)よりも高い電圧に設定されうる。
前記第7のトランジスタ(T7)は、初期化電源(Vint)と、前記有機発光素子(OLED)のアノードとの間に接続されうる。そして、前記第7のトランジスタ(T7)のゲート電極は、i+1番目の第1のスキャンライン(S1i+1)、又はi−1番目の第1のスキャンライン(S1i-1)に接続されうる。このような前記第7のトランジスタ(T7)は、i番目の第1のスキャンライン(S1i)にスキャン信号が供給されるとき、オンとなり、初期化電源(Vint)の電圧を前記有機発光素子(OLED)のアノードに供給することができる。ここで、初期化電源(Vint)は、データ信号よりも低い電圧に設定されうる。
前記第6のトランジスタ(T6)は、前記第1のトランジスタ(T1)と前記有機発光素子(OLED)との間に接続される。そして、前記第6のトランジスタ(T6)のゲート電極は、i番目の第1の発光制御ライン(E1i)に接続されうる。このような第6のトランジスタ(T6)は、i番目の第1の発光制御ライン(E1i)に発光制御信号が供給されるとき、オフとなり、その他の場合、オンとなる。
前記第5のトランジスタ(T5)は、前記第1の電源(ELVDD)と前記第1のトランジスタ(T1)との間に接続される。そして、前記第5のトランジスタ(T5)のゲート電極は、i番目の第1の発光制御ライン(E1i)に接続される。このような前記第5のトランジスタ(T5)は、i番目の第1の発光制御ライン(E1i)に発光制御信号が供給されるとき、オフとなり、その他の場合、オンとなる。
前記第1のトランジスタ(T1; 駆動トランジスタ)の第1の電極は、前記第5のトランジスタ(T5)を経て、第1の電源(ELVDD)に接続され、第2の電極は、前記第6のトランジスタ(T6)を経て、前記有機発光素子(OLED)のアノードに接続される。そして、前記第1のトランジスタ(T1)のゲート電極は、第1のノード(N1)に接続される。このような前記第1のトランジスタ(T1)は、第1のノード(N1)の電圧に対応して、前記第1の電源(ELVDD)から前記有機発光素子(OLED)を経て、前記第2の電源(ELVSS)に流れる電流の量を制御することができる。
前記第3のトランジスタ(T3)は、前記第1のトランジスタ(T1)の第2の電極と、前記第1のノード(N1)との間に接続されうる。そして、前記第3のトランジスタ(T3)のゲート電極は、i番目の第1のスキャンライン(S1i)に接続される。このような前記第3のトランジスタ(T3)は、i番目の第1のスキャンライン(S1i)にスキャン信号が供給されるとき、オンとなり、前記第1のトランジスタ(T1)の第2の電極と、第1のノード(N1)とを電気的に接続させることができる。したがって、前記第3のトランジスタ(T3)がオンとなるとき、第1のトランジスタ(T1)は、ダイオードの形態に接続されうる。
前記第4のトランジスタ(T4)は、第1のノード(N1)と初期化電源(Vint)の間に接続されうる。そして、前記第4のトランジスタ(T4)のゲート電極は、i−1番目の第1のスキャンライン(S1i-1)に接続されうる。このような前記第4のトランジスタ(T4)は、i−1番目の第1のスキャンライン(S1i-1)にスキャン信号が供給されるとき、オンとなり、前記第1のノード(N1)に初期化電源(Vint)の電圧を供給することができる。
前記第2のトランジスタ(T2)は、第mのデータライン(Dm)と、第1のトランジスタ(T1)の第1の電極との間に接続されうる。そして、前記第2のトランジスタ(T2)のゲート電極は、i番目の第1のスキャンライン(S1i)に接続されうる。このような前記第2のトランジスタ(T2)は、i番目の第1のスキャンライン(S1i)にスキャン信号が供給されるとき、オンとなり、第mのデータライン(Dm)と、前記第1のトランジスタ(T1)の第1の電極とを電気的に接続させることができる。
前記蓄積キャパシタ(Cst)は、前記第1の電源(ELVDD)と、前記第1のノード(N1)との間に接続される。このような蓄積キャパシタ(Cst)は、データ信号及び前記第1のトランジスタ(T1)のしきい値電圧に対応する電圧を格納することができる。
図6は、図4のI-I'線に沿う表示装置の断面図である。図7は、図4のII-II'線に
沿う表示装置の一部層に対する断面図である。
図4〜図7に示しているように、前記表示装置は、ベース基板100と、バッファ層110と、アクティブパターン(ACT)と、第1のゲート絶縁層120と、第1のゲートパターン、第2のゲート絶縁層130と、第2のゲートパターン(GAT2)と、層間絶縁層140と、第1のデータパターンと、第1の絶縁層160と、連結ラインパターンと、第2の絶縁層170と、画素区画膜(PDL)と、発光構造物180と、薄膜封止層(TFE)とを含みうる。
前記ベース基板100は、透明絶縁基板を含みうる。例えば、前記ベース基板100は、可撓性の前記透明樹脂基板であり得る。前記透明樹脂基板は、ポリイミド系樹脂、アクリル系樹脂、ポリアクリレート系樹脂、ポリカーボネート系樹脂、ポリエーテル系樹脂、スルホン酸系樹脂、ポリエチレンテレフタレート系樹脂などを含む。好ましくは、前記ベース基板100は、ポリイミド(PI)樹脂フィルムである。
前記バッファ層110は、前記ベース基板100から金属原子や不純物が拡散する現象を防止し、後述するアクティブパターン(ACT)を形成するための結晶化工程の期間中に、熱の伝達速度を調節して、実質的に均一なアクティブパターン(ACT)を得るようにしうる。また、前記バッファ層110は、前記ベース基板100の表面にムラがある場合、前記ベース基板100の表面の平坦度を向上させる役割を果たすのでもありうる。前記バッファ層110は、シリコン酸化物(SiOx)、シリコン窒化物(SiNx)、シリコン酸窒化物(SiOxNy)、シリコン酸炭化物(SiOxCy)、シリコン炭窒化物(SiCxNy)などのシリコン化合物を用いて形成されうる。
前記バッファ層110は、前記周辺領域(PA)の折り曲げ領域(BA)に対しては、形成されないのでありうる。すなわち、前記バッファ層110が、前記折り曲げ領域(FA)には、形成されないか、除去されるのでありうる。これは、前記折り曲げ領域(BA)が、最終製品における折り曲げられる箇所であるので、無機膜である前記バッファ層110が前記折り曲げ領域(BA)に形成されると、前記バッファ層110にクラックなどの損傷が生じうるからである。これと同様に、無機膜で形成される絶縁層120、130などは、前記折り曲げ領域(BA)に対しては、形成されないのでありうる。
前記アクティブパターン(ACT1, ACT2)が、前記バッファ層110上に配置されうる。前記アクティブパターン(ACT1, ACT2)は、前記表示領域(DA)内に配置されて画素構造をなす薄膜トランジスタ(TFT2, TFT6)、及び、前記周辺領域(PA)内に配置されて駆動回路をなすアクティブパターン(図示せず)を含みうる。前記駆動回路は、ASG(アモルファスシリコンゲート)回路であり得る。
前記薄膜トランジスタ(TFT2, TFT6)におけるそれぞれの前記アクティブパターン(ACT1, ACT2)は、不純物がドープされたドレイン領域(D2, D6)及びソース領域(S2, S6)、及び、前記ドレイン領域(D2, D6)と前記ソース領域(S2, S6)との間のチャンネル領域(C2, C6)を含む。前記薄膜トランジスタ(TFT2, TFT6)は、それぞれ、図3の第2のトランジスタ及び第6のトランジスタである。
前記第1のゲート絶縁層120は、前記アクティブパターン(ACT1, ACT2)が配置された前記バッファ層110上に配置されうる。前記第1のゲート絶縁層120は、シリコン化合物、金属酸化物などを含みうる。
前記第1のゲートパターンは、前記第1のゲート絶縁層120上に配置されうる。前記第1のゲートパターンは、前記薄膜トランジスタ(TFT2, TFT6)のゲート電極(GE)、及び前記画素を駆動するための信号を伝達するゲートラインのような信号ラインなどを含みうる。前記第1のゲートパターンは、金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを用いて形成されうる。例えば、前記第1のゲートパターンは、銅、アルミニウム、モリブデンなどの金属から形成されうる。また、前記第1のゲートパターンは、複数の層状構造を有することができる。例えば、前記ゲート導電パターンは、銅層、及び前記銅層上のモリブデン層を含みうる。
前記第2のゲート絶縁層130は、前記第1のゲートパターンが配置された前記第1のゲート絶縁層120上に配置されうる。前記第2のゲート絶縁層130は、シリコン酸化物(SiOx)、シリコン窒化物(SiNx)、シリコン酸窒化物(SiOxNy)、シリコン酸炭化物(SiOxCy)、シリコン炭窒化物(SiCxNy)などのシリコン化合物を用いて形成されうる。
前記第2のゲートパターン(GAT2)が、前記第2のゲート絶縁層130上に配置されうる。前記第2のゲートパターン(GAT2)は、金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを用いて形成されうる。例えば、前記第2のゲートパターン(GAT2)は、銅、アルミニウム、モリブデンなどの金属から形成されうる。また、前記第2のゲートパターン(GAT2)は、複数の層状構造を有することができる。例えば、前記第2のゲートパターン(GAT2)は、銅層、及び前記銅層上のモリブデン層を含みうる。
ここで、データスパイダーライン(DSPL)は、前記第1のゲートパターン及び前記第2のゲートパターンに交互に形成可能である。すなわち、図7に示しているように、隣接する2つのデータスパイダーライン(DSPL)は、互いに異なる層に形成されて、それぞれのデータスパイダーライン(DSPL)の線幅を最大化することができ、これにより、1つのデータスパイダーライン(DSPL)を配置させるための幅(W)を最小化することができる。
前記層間絶縁層140は、前記第2のゲートパターン(GAT2)が配置された前記第2のゲート絶縁層130上に配置されうる。
前記第1のデータパターンが、前記層間絶縁層140上に配置されうる。前記第1のデータパターンは、データライン(DL)と、シールド電極(SH)と、第1のコンタクトパッド(CP1)とを含みうる。前記第1のデータパターンは、金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを用いて形成されうる。例えば、前記第1のデータパターンは、伝導性の高い銅、アルミニウムなどの金属からなる。前記第1のデータパターンは、複数の層状構造を有することができる。例えば、前記第1のデータパターンは、チタン層、前記チタン層上のアルミニウム層、及び前記アルミニウム層上のチタンを含みうる。
前記シールド電極(SH)には、第1の電源電圧(ELVDD)が加えられて、前記第1の連結ライン(CL)と、他の画素構造との間のカップリングキャパシタの形成を防止することができる。前記シールド電極(SH)は、前記薄膜トランジスタ(TFT)と、前記第1の連結ライン(CL1)との間に配置されうる。前記シールド電極(SH)は、前記データライン(DL)に平行に延びる第1の電源配線の一部であり得る。
一方、詳細に示していないが、前記第1のデータパターンは、前記折り曲げ領域(BA)にて、スパイダーライン(DSPL)を構成する配線を含みうる。すなわち、前記スパイダーライン(DSPL)は、前記折り曲げ領域(BA)にて、前記第1のデータパターンで形成され、前記連結ライン(CL)と連結される部分では、前記第1又は第2のゲートパターンで形成され、これらが互いにコンタクトホールを介して、連結されうる。
前記第1の絶縁層160は、前記第1のデータパターンが配置された前記層間絶縁層140上に配置されうる。前記層間絶縁層140は、有機絶縁物質を含み、前記第1のデータパターンを十分に覆うことで、実質的に平坦な上面を有することができる。
前記第1の絶縁層160上に、前記連結ラインパターンが配置される。前記連結ラインパターンは、第1の連結ライン(CL1)と、第2のコンタクトパッド(CP2)とを含みうる。前記連結ラインパターンは、金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを用いて形成されうる。
前記第2の絶縁層170は、前記連結ラインパターンが配置された前記第1の絶縁層160上に配置されうる。前記第2の絶縁層170は、有機絶縁物質を含み、前記連結ラインパターンを十分に覆うことで、実質的に平坦な上面を有することができる。
前記発光構造物180は、第1の電極181と、発光層182と、第2の電極183とを含みうる。
前記第1の電極181は、前記第2の絶縁層170上に配置される。前記第1の電極181は、前記第2の絶縁層170を通じて形成されるコンタクトホールを介して、前記薄膜トランジスタ(TFT6)に電気的に連結される。例えば、前記第1の電極181は、前記第2のコンタクトパッド(CP2)及び前記第1のコンタクトパッド(CP1)を介して、前記薄膜トランジスタ(TFT6)に連結される。
前記表示装置の発光方式に応じて、前記第1の電極181は、反射性を有する物質又は透光性を有する物質を用いて形成されうる。例えば、前記第1の電極181は、アルミニウム、アルミニウムを含有する合金、アルミニウム窒化物、銀、銀を含有する合金、タングステン、タングステン窒化物、銅、銅を含有する合金、ニッケル、クロム、クロム窒化物、モリブデン、モリブデンを含有する合金、チタン、チタン窒化物、白金、タンタル、タンタル窒化物、ネオジム、スカンジウム、ストロンチウムルテニウム酸化物、亜鉛酸化物、インジウム錫酸化物、錫酸化物、インジウム酸化物、ガリウム酸化物、インジウム亜鉛酸化物などを含みうる。これらは、単独又は互いに組み合わせて使用されうる。例示的な実施例において、前記第1の電極181は、金属膜、合金膜、金属窒化物膜、導電性金属酸化物膜、及び/又は透明導電性物質膜を含む単層構造又は積層構造から形成されうる。
前記画素区画膜(PDL)は、前記第1の電極181が配置された前記第2の絶縁層170上に配置されうる。前記画素区画膜(PDL)は、有機物質、無機物質などを用いて形成されうる。例えば、前記画素区画膜(PDL)は、フォトレジスト、ポリアクリル系樹脂、ポリイミド系樹脂、アクリル系樹脂、シリコン化合物などを用いて形成されうる。例示的な実施例によると、前記画素区画膜(PDL)をエッチングして、前記第1の電極181を部分的に露出させる開口を形成することができる。このような前記画素区画膜(PDL)の開口により、前記表示装置の表示領域と非表示領域を区画することができる。例えば、前記画素区画膜(PDL)の開口が位置する部分が、前記表示領域に該当し、前記非表示領域は、前記画素区画膜(PDL)における開口に隣接する部分に該当する。
前記発光層182は、前記画素区画膜(PDL)の開口を通じて露出する前記第1の電極181上に配置されうる。また、前記発光層182は、前記画素区画膜(PDL)における前記開口の側壁上へ延在しうる。例示的な実施例において、前記発光層182は、有機発光層(EL)、正孔注入層(HIL)、正孔輸送層(HTL)、電子輸送層(ETL)、電子注入層(EIL)などを含む積層構造を有することができる。他の実施例において、前記有機発光層を除き、前記正孔注入層、前記正孔輸送層、前記電子輸送層、及び前記電子注入層などは、複数の画素に対応するように数の画素に共通に形成されうる。前記発光層182の有機発光層は、前記表示装置の各画素によって、赤色光、緑色光、青色光などのような互いに異なる色光を発生させる発光物質を用いて形成されうる。他の例示的な実施例によると、前記発光層182の有機発光層は、赤色光、緑色光、青色光などの異なる色光を具現する複数の発光物質が積層されて、白色光を発光する構造を有することもできる。ここで、前記発光構造物は、複数の画素に対応するように共通に形成され、前記カラーフィルタ層により、それぞれの画素が区分されるのでありうる。
前記第2の電極183は、前記画素区画膜(PDL)及び前記発光層182の上に配置されうる。前記表示装置の発光方式に応じて、前記第2の電極183は、透光性を有する物質、又は反射性を有する物質を含みうる。例えば、前記第2の電極183は、アルミニウム、アルミニウムを含有する合金、アルミニウム窒化物、銀、銀を含有する合金、タングステン、タングステン窒化物、銅、銅を含有する合金、ニッケル、クロム、クロム窒化物、モリブデン、モリブデンを含有する合金、チタン、チタン窒化物、白金、タンタル、タンタル窒化物、ネオジム、スカンジウム、ストロンチウムルテニウム酸化物、亜鉛酸化物、インジウム錫酸化物、錫酸化物、インジウム酸化物、ガリウム酸化物、インジウム亜鉛酸化物などを含みうる。これらは、単独又は互いに組み合わせて使用することができる。例示的な実施例において、前記第2の電極183も、金属膜、合金膜、金属窒化物膜、導電性金属酸化物膜、及び/又は透明導電性物質膜を含む単層構造又は積層構造で形成することができる。
前記薄膜封止層(TFE)が、前記第2の電極183上に配置されうる。前記薄膜封止層(TFE)は、外部からの湿気及び酸素の浸透を防止することができる。前記薄膜封止層(TFE)は、少なくとも1つの有機層と、少なくとも1つの無機層とを備えうる。少なくとも1つの有機層と少なくとも1つの無機層は、互いに交互に積層されうる。例えば、前記薄膜封止層(TFE)は、2つの無機層と、これらの間の1つの有機層とを含むことができるが、これに限定されない。他の実施例において、前記薄膜封止層の代わりに、外気及び水分が前記表示装置内に浸透することを遮断するための封止基板を提供することができる。
図8は、本発明の一実施例による表示装置の断面図である。
図8に示しているように、前記表示装置は、無機絶縁層150を更に含み、シールド電極(SH)がデータライン(DL)と重なることを除き、図6の表示装置と同様である。そこで、繰り返しの説明は、省略することにする。
前記表示装置は、層間絶縁層140と第1の絶縁層160との間に配置される無機絶縁層150を更に含みうる。前記無機絶縁層150は、無機絶縁物質を含むことができる。
前記シールド電極(SH)は、第1の連結ライン(CL1)及びデータライン(DL)と重なりうる。これにより、前記シールド電極(SH)が、前記第1の連結ライン(CL1)だけではなく、前記データライン(DL)もシールドして、他の画素構造との間のカップリングキャパシタの形成を防止することができる。
図9は、本発明の一実施例による表示装置の左下部の拡大図である。図10は、図9の表示装置におけるデータラインと連結ラインとの連結関係を説明するための図である。
図1、図9及び図10に示しているように、前記表示装置は、連結ラインとデータラインとが連結される連結コンタクトホールが、周辺領域ではなく、表示領域に配置されるということと、これに伴い、データスパイダーラインに電気的に連結される複数のデータラインが順次に配置されるということを除くと、図4及び5の表示装置と同様である。そこで、繰り返しの説明は、省略することにする。
第1の連結ライン(CL1)は、表示領域(AA)内に配置される第1の連結コンタクトホール(CCNT1)を介して、第1のデータライン(DL1)と連結されうる。前記第1の連結ライン(CL1)は、第1の方向(D1)に延びる部分(CL1b)と、第1の方向(D1)に垂直な第2の方向(D2)に延びる部分(CL1c)とを含みうる。
図10を再び参照すると、前記データライン(DATA LINE)は、前記データスパイダーライン(DATA SPIDER LINE)の配列順と同じ順で互いに電気的に連結されうる。これにより、図4及び5の表示装置とは異なり、前記データスパイダーラインに連結されるデータ駆動チップにおける出力信号の順番を変更する必要がなく、一般的なものとして設計されたデータ駆動チップをそのまま使用することができる。
図11は、本発明の一実施例による表示装置におけるデータライン及び連結ラインとの連結関係を説明するための図である。
図11を参照すると、前記表示装置は、2つのデータライン(DATA LINE)あたり、1つの連結ライン(CONNECTING LINE)が連結されることを除き、図4及び5の表示装置と同様である。前記2つのデータラインあたり、1つの連結ライン及び1つのデータスパイダーライン(DATA SPIDER LINE)が対応するので、例えば、デマルチプレクサー(demultiplexer、demux)の構造が適用された表示装置などが該当しうる。これにより、表示領域に配置される連結ラインの数を減らすことができる。
図12乃至図15は、本発明のそれぞれの一実施例による表示装置の断面図である。
図12〜図15には、連結ライン(CL)、データライン(DL_E、DL_0)、及びシールド電極(SH)の位置が多様に変更された表示装置の実施例が示されている。ここで、前記データラインは、偶数番目のデータライン(DL_E)及び奇数番目のデータライン(DL_0)を含み、1つの画素に2つのデータラインが対応するTDL(two data line)構造、デマルチプレクサー(demultiplexer、demux)構造などが適用された表示装置などが該当する。
図16は、本発明の実施例による電子機器を示すブロック図であり、図17aは、図16の電子機器がテレビとして具現された一例を示し、図17bは、図16の電子機器がスマートフォンとして具現された一例を示している。
図16〜図17bを参照すると、電子機器500は、プロセッサ510と、メモリ装置520と、ストレージ装置530と、入出力装置540と、パワーサプライ550と、表示装置560とを含む。ここで、前記表示装置560は、図1の表示装置に対応しうる。前記電子機器500は、ビデオカード、サウンドカード、メモリカード、USB装置などと通信するか、又は他のシステムと通信可能な複数のポート(port)を更に含むことができる。一実施例において、図11aに示しているように、前記電子機器500は、テレビとして具現されうる。他の実施例において、図11bに示しているように、前記電子機器500は、スマートフォンとして具現されうる。但し、これは例示に過ぎず、前記電子機器500は、それに限定されない。例えば、前記電子機器500は、携帯電話、ビデオフォン、スマートパッド、スマートウォッチ、タブレットPC、車両用ナビゲーション、コンピュータモニタ、ノート型パソコン、ヘッドマウントディスプレイ(head mounted display; HMD)などとして具現可能である。
前記プロセッサ510は、特定の計算又はタスク(task)を行うことができる。実施例によって、前記プロセッサ510は、マイクロプロセッサ、中央処理ユニット(CPU)、アプリケーションプロセッサ(AP)などでありうる。前記プロセッサ510は、アドレスバス、制御バス、及びデータバスなどを介して、他の構成要素に連結されうる。実施例によって、前記プロセッサ510は、周辺構成要素相互接続(Peripheral Component Interconnect; PCI)バスのような拡張バスにも連結されうる。前記メモリ装置520は、前記電子機器500の動作に必要なデータを格納しうる。例えば、前記メモリ装置520は、EPROM(Erasable Programmable Read-Only Memory)装置、EEPROM(Electrically Erasable Programmable Read-Only Memory)装置、フラッシュメモリ装置、PRAM(Phase Change Random Access Memory)装置、ReRAM(Resistance Random Access Memory)装置、NFGM(Nano Floating Gate Memory)装置、PoRAM(Polymer Random Access Memory)装置、MRAM(Magnetic Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)装置などのような不揮発性メモリ装置、及び/又はDRAM(Dynamic Random Access Memory)装置、SRAM(Static Random Access Memory)装置、モバイルDRAM装置などのような揮発性メモリ装置を含みうる。前記ストレージ装置530は、ソリッドステートドライブ(Solid State Drive; SSD)、ハードディスクドライブ(Hard Disk Drive; HDD)、CD−ROMなどを含みうる。前記入出力装置540は、キーボード、キーパッド、タッチパッド、タッチスクリーン、マウスなどといった入力手段、及びスピーカー、プリンターなどのといった出力手段を含む。前記パワーサプライ550は、前記電子機器500の動作に必要なパワーを供給しうる。
前記表示装置560は、前記バス又は他の通信リンクを通じて、他の構成要素に連結されうる。実施例により、前記表示装置560は、前記入出力装置540に含まれうる。上述したように、前記表示装置560は、表示領域の縁の一部に対するデータスパイダーラインが、連結ラインを介して、データラインと連結される構造を有することで、表示装置の縁Lカット部(図4など参照)の非表示領域であるベゼル幅を減らすことができる。また、シールド電極によって、前記連結ラインが他の信号配線から遮蔽される。但し、これについては、前述しているので、それに関する重複する説明は、省略することにする。
本発明は、有機発光表示装置及びこれを含む多様な電子機器に適用可能である。例えば、本発明は、携帯電話、スマートフォン、ビデオフォン、スマートパッド、スマートウォッチ、タブレットPC、車両用ナビゲーション、テレビ、コンピュータモニタ、ノート型パソコン、ヘッドマウントディスプレイなどに適用可能である。
以上では、本発明の例示的な実施例を参照して説明したが、該当技術の分野における通常の知識を有する者であれば、下記の特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で、本発明を様々に修正及び変更できることを理解されるだろう。
100: ベース基板
110: バッファ層
120: 第1のゲート絶縁層
130: 第2のゲート絶縁層
140: 層間絶縁層
160: 第1の絶縁層
170: 第2の絶縁層
180: 発光構造物
TFT: 薄膜トランジスタ
CL: 連結ライン
DL: データライン

Claims (20)

  1. 映像が表示される表示領域と、非表示領域の周辺領域とを含む表示装置であって、
    ベース基板と、
    前記ベース基板上にて前記表示領域に配置される第1のデータラインと、
    前記ベース基板上にて少なくとも一部が前記表示領域に配置され、連結コンタクトホールを介して、前記第1のデータラインと電気的に連結される第1の連結ラインと、
    前記周辺領域に配置されるデータパッド部と、
    前記データパッド部と前記表示領域との間の前記周辺領域に配置され、前記第1の連結ライン及び前記データパッドと電気的に連結される第1のデータスパイダーラインとを含むことを特徴とする表示装置。
  2. 前記ベース基板は、可撓性基板であり、
    前記表示装置は、前記データパッド部と前記表示領域の間に配置され、前記表示領域の縁に平行な第1の方向に延びる、折り曲げ領域を更に含み、
    前記第1のデータスパイダーラインは、前記折り曲げ領域と前記表示領域との間の前記周辺領域に配置され、前記第1の方向に垂直な第2の方向に一直線に延びることを特徴とする請求項1に記載の表示装置。
  3. 前記折り曲げ領域の前記第1の方向への長さは、前記表示領域の前記第1の方向への長さによりも小さいことを特徴とする請求項2に記載の表示装置。
  4. 前記ベース基板上にて前記表示領域に配置され、前記第1のデータラインと平行に延びる複数のデータラインと、
    前記データパッド部と前記表示領域の間の前記周辺領域に配置され、それぞれの前記複数のデータラインと電気的に連結され、前記第1のデータスパイダーラインと平行に延びる複数のデータスパイダーラインとを更に含み、
    前記第1のデータスパイダーライン及び前記複数のデータスパイダーラインは、前記第2の方向に延びることを特徴とする請求項2に記載の表示装置。
  5. 前記連結コンタクトホールは、前記周辺領域に配置されることを特徴とする請求項1に記載の表示装置。
  6. 前記第1のデータラインは、第1の方向に垂直な第2の方向に延び、
    前記第1の連結ラインは、前記第2の方向に延びる第1の部分と、前記第1の部分に連結され、前記第1の方向に延びる第2の部分と、前記第1の部分と平行な第3の部分とを含むことを特徴とする請求項5に記載の表示装置。
  7. 前記連結コンタクトホールは、前記表示領域内に配置されることを特徴とする請求項1に記載の表示装置。
  8. 前記ベース基板上にて前記表示領域に配置され、前記第1のデータラインに隣接して配置される第2のデータラインを更に含み、
    前記第1及び第2のデータラインは、前記周辺領域で互いに連結され、前記第1の連結ラインと電気的に連結されることを特徴とする請求項1に記載の表示装置。
  9. 前記第1のデータラインと平行であり、前記第1の方向に沿って順次に配列される第n−1番目のデータライン、第n番目のデータライン、及び第n+1番目のデータラインを更に含み、
    前記データパッドには、前記第1の方向に沿って前記第n番目のデータラインと電気的に連結される第nのパッド、前記第n−1番目のデータラインと電気的に連結される第n−1のパッド、前記第n+1番目のデータラインと電気的に連結される第n+1のパッド、及び前記第1のデータラインと電気的に連結される第nのパッドが配置されることを特徴とする請求項1に記載の表示装置。
  10. 前記ベース基板上に少なくとも一部が前記表示領域に配置され、連結コンタクトホールを介して、前記第n−1番目のデータラインと電気的に連結される第n−1番目の連結ラインと、
    前記データパッド部と前記表示領域との間の前記周辺領域に配置され、前記第n−1番目の連結ライン及び前記データパッドと電気的に連結される第n−1番目のデータスパイダーラインと、
    前記データパッド部と前記表示領域との間の前記周辺領域に配置され、前記第n番目のデータライン及び前記データパッドと電気的に連結される第n番目のデータスパイダーラインと、
    前記データパッド部と前記表示領域との間の前記周辺領域に配置され、前記第n+1番目のデータライン及び前記データパッドと電気的に連結される第n+1番目のデータスパイダーラインとを更に含むことを特徴とする請求項9に記載の表示装置。
  11. 前記周辺領域は、前記表示領域の左側に隣接する左側周辺領域と、前記表示領域の右側に隣接する右側周辺領域と、前記表示領域の上側に隣接する上側周辺領域と、前記表示領域の下側に隣接する下側周辺領域とを含み、
    前記データパッド部は、下側周辺領域に配置されることを特徴とする請求項1に記載の表示装置。
  12. 更に、前記第1のデータラインと電気的に連結される薄膜トランジスタと、
    前記薄膜トランジスタと電気的に連結される第1の電極と、
    前記第1の電極の上に配置される第2の電極と、
    前記第1の電極と前記第2の電極との間に配置される発光層とを含むことを特徴とする請求項1に記載の表示装置。
  13. 前記第1の連結電極と重なって配置されるシールド電極を更に含み、
    前記シールド電極には、第1の電源(ELVDD)又は第2の電源(ELVSS)が加えられることを特徴とする請求項12に記載の表示装置。
  14. 前記第1の連結ラインと、前記第1のスパイダーラインとは、前記周辺領域に形成されるスパイダーコンタクトホールを介して、互いに連結されることを特徴とする請求項1に記載の表示装置。
  15. ベース基板と、
    前記ベース基板上に配置される薄膜トランジスタと、
    前記薄膜トランジスタと電気的に連結される第1のデータラインと、
    前記第1のデータラインと電気的に連結される第1の連結ラインと、
    前記第1のデータラインと前記第1の連結ラインとの間に配置され、前記データラインと前記第1の連結ラインとが互いに連結される第1の連結コンタクトホールが形成された第1の絶縁層と、
    前記第1の連結ラインと重なるシールド電極とを含むことを特徴とする表示装置。
  16. 前記薄膜トランジスタは、前記ベース基板上に配置されるアクティブパターンと、前記アクティブパターンと重なるゲート電極とを含み、
    更に、前記ゲート電極と同一の層に形成され、前記第1の連結ラインと電気的に連結される第1のデータスパイダーラインを含むことを特徴とする請求項15に記載の表示装置。
  17. 前記シールド電極は、前記薄膜トランジスタと前記連結ラインとの間に配置されることを特徴とする請求項15に記載の表示装置。
  18. 前記シールド電極は、前記第1のデータラインと重なることを特徴とする請求項15に記載の表示装置。
  19. 前記第1のデータラインと隣接して平行に延びる第2のデータラインを更に含み、
    前記第1のデータライン及び前記第2のデータラインは、前記第1の連結ラインに電気的に連結され、
    前記シールド電極は、前記第1のデータライン及び前記第2のデータラインと重なることを特徴とする請求項15に記載の表示装置。
  20. ベース基板と、
    前記ベース基板上に配置される第1のデータライン及び第2のデータラインと、
    前記第1のデータラインとコンタクトホールを介して連結される連結ラインと、
    前記第1の連結ラインとコンタクトホールを介して連結される第1のスパイダーラインと、
    前記第2のデータラインとコンタクトホールを介して連結される第2のスパイダーラインと、
    前記第1のスパイダーライン及び前記第2のスパイダーラインに電気的に連結され、データ駆動チップが連結されるデータパッドとを含むことを特徴とする表示装置。
JP2021502997A 2018-07-19 2019-07-12 表示装置 Pending JP2021530746A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2018-0083825 2018-07-19
KR1020180083825A KR102528500B1 (ko) 2018-07-19 2018-07-19 표시 장치
PCT/KR2019/008669 WO2020017835A1 (ko) 2018-07-19 2019-07-12 표시 장치

Publications (2)

Publication Number Publication Date
JP2021530746A true JP2021530746A (ja) 2021-11-11
JPWO2020017835A5 JPWO2020017835A5 (ja) 2022-07-22

Family

ID=69164613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021502997A Pending JP2021530746A (ja) 2018-07-19 2019-07-12 表示装置

Country Status (6)

Country Link
US (1) US20210273035A1 (ja)
EP (1) EP3813137A4 (ja)
JP (1) JP2021530746A (ja)
KR (2) KR102528500B1 (ja)
CN (1) CN112840475A (ja)
WO (1) WO2020017835A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200116583A (ko) 2019-04-01 2020-10-13 삼성디스플레이 주식회사 전자 장치
KR20210018646A (ko) * 2019-08-07 2021-02-18 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR20210029339A (ko) 2019-09-05 2021-03-16 삼성디스플레이 주식회사 표시 장치
KR20210032615A (ko) 2019-09-16 2021-03-25 삼성디스플레이 주식회사 표시 장치
KR20210037786A (ko) 2019-09-27 2021-04-07 삼성디스플레이 주식회사 표시장치
US11404009B2 (en) 2020-05-07 2022-08-02 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display device
KR20210148547A (ko) * 2020-05-29 2021-12-08 삼성디스플레이 주식회사 디스플레이 장치
KR20220077323A (ko) * 2020-12-01 2022-06-09 삼성디스플레이 주식회사 표시 장치
GB2610957A (en) * 2021-01-29 2023-03-22 Boe Technology Group Co Ltd Display substrate and display device
KR20230016764A (ko) * 2021-07-26 2023-02-03 삼성디스플레이 주식회사 표시장치
TWI822016B (zh) * 2022-04-28 2023-11-11 元太科技工業股份有限公司 顯示裝置
US20230397462A1 (en) * 2022-06-03 2023-12-07 Samsung Display Co., Ltd. Display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003288044A (ja) * 2002-03-28 2003-10-10 Tdk Corp ディスプレイ装置
JP2014197181A (ja) * 2013-03-07 2014-10-16 株式会社半導体エネルギー研究所 表示装置
WO2016140281A1 (ja) * 2015-03-02 2016-09-09 シャープ株式会社 アクティブマトリクス基板、及びそれを備えた表示装置
WO2018062023A1 (ja) * 2016-09-27 2018-04-05 シャープ株式会社 表示パネル
US20180130856A1 (en) * 2016-11-08 2018-05-10 Samsung Display Co., Ltd. Display device
KR20180078672A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 표시장치와 그의 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060001702A (ko) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 부식방지를 위한 액정표시소자 및 그 제조방법
KR100603836B1 (ko) * 2004-11-30 2006-07-24 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
KR100721949B1 (ko) * 2005-09-16 2007-05-25 삼성에스디아이 주식회사 유기 전계발광 표시장치
KR101433109B1 (ko) * 2007-10-16 2014-08-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR20100075058A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101602332B1 (ko) * 2009-12-01 2016-03-11 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR102481377B1 (ko) * 2015-08-13 2022-12-27 삼성디스플레이 주식회사 어레이 기판
KR102427312B1 (ko) * 2015-11-27 2022-08-01 엘지디스플레이 주식회사 유기발광표시패널 및 유기발광표시장치
KR102594020B1 (ko) * 2016-12-07 2023-10-27 삼성디스플레이 주식회사 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003288044A (ja) * 2002-03-28 2003-10-10 Tdk Corp ディスプレイ装置
JP2014197181A (ja) * 2013-03-07 2014-10-16 株式会社半導体エネルギー研究所 表示装置
WO2016140281A1 (ja) * 2015-03-02 2016-09-09 シャープ株式会社 アクティブマトリクス基板、及びそれを備えた表示装置
WO2018062023A1 (ja) * 2016-09-27 2018-04-05 シャープ株式会社 表示パネル
US20180130856A1 (en) * 2016-11-08 2018-05-10 Samsung Display Co., Ltd. Display device
KR20180078672A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 표시장치와 그의 제조방법

Also Published As

Publication number Publication date
CN112840475A (zh) 2021-05-25
KR20230062521A (ko) 2023-05-09
KR102632740B1 (ko) 2024-02-05
EP3813137A1 (en) 2021-04-28
WO2020017835A1 (ko) 2020-01-23
KR102528500B1 (ko) 2023-05-04
KR20200010697A (ko) 2020-01-31
US20210273035A1 (en) 2021-09-02
EP3813137A4 (en) 2021-08-11

Similar Documents

Publication Publication Date Title
KR102632740B1 (ko) 표시 장치
US20200402460A1 (en) Display apparatus having a notch
US10591753B2 (en) Electroluminescent display
WO2021213062A1 (zh) 显示基板和显示装置
US20180097016A1 (en) Display device and manufacturing method thereof
KR102568920B1 (ko) 표시 장치
KR102555841B1 (ko) 표시 장치
US9064835B2 (en) Thin-film transistor array substrate and display device including the same
JP2020166239A (ja) 表示装置
US11276743B2 (en) Display apparatus
US11665938B2 (en) Display apparatus
US20230141982A1 (en) Display apparatus
US11450722B2 (en) Display device
US11031447B2 (en) Flexible display
US11024697B2 (en) Display apparatus and method of manufacturing the same
US11616112B2 (en) Display apparatus including power supply wires inhabiting non-display area
US20220199750A1 (en) Display device
US20220336558A1 (en) Display device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305