JP2021526318A - 抗偏向層を有する半導体デバイス - Google Patents

抗偏向層を有する半導体デバイス Download PDF

Info

Publication number
JP2021526318A
JP2021526318A JP2021516524A JP2021516524A JP2021526318A JP 2021526318 A JP2021526318 A JP 2021526318A JP 2021516524 A JP2021516524 A JP 2021516524A JP 2021516524 A JP2021516524 A JP 2021516524A JP 2021526318 A JP2021526318 A JP 2021526318A
Authority
JP
Japan
Prior art keywords
layer
tension
depositing
compression
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021516524A
Other languages
English (en)
Other versions
JP7072121B2 (ja
Inventor
ジェイ． ロンドン，マイケル
ジェイ． ロンドン，マイケル
ピー． クラーク，アンドリュー
ピー． クラーク，アンドリュー
グラマ，ジョージ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2021526318A publication Critical patent/JP2021526318A/ja
Application granted granted Critical
Publication of JP7072121B2 publication Critical patent/JP7072121B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C23C14/0652—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C23C14/5853—Oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

半導体デバイスが、デバイスの単一の主要表面（面）を覆って堆積された圧縮層及び引張層の両方を有する基板を有する。引張層は、デバイスの基板上に直接堆積されてよく、圧縮層は引張層を覆っている。遷移材料が、引張層と圧縮層との間に配置されてもよい。遷移材料は、引張層及び圧縮層の一方又は両方の成分を含む化合物であってもよい。特定の実施形態では、引張材料は窒化ケイ素であってよく、圧縮層は酸化ケイ素であってよく、遷移材料は引張窒化ケイ素層の表面を酸化することによって形成されるシリコンオキシ窒化物であってもよい。デバイスの同一面上に引張層と圧縮層の両方を堆積させることによって、反対側の主面（面）は処理のために自由となる。

Description

本発明は、偏向を防止する機構を備える半導体デバイスの分野におけるものである。
半導体デバイスでは、デバイスが湾曲しないように保持することが望ましい。湾曲を防止する１つのアプローチは、半導体ウェハの両側（主表面）に材料を堆積させることであった。例えば、前面及び後面の両方に圧縮応力材料を堆積させることが、応力のバランスをとり、湾曲を防止する。しかしながら、材料を両方の主要表面上に堆積することは、必ずしも望ましくないし、実用的でもない。
半導体デバイスが、基板の一表面上に中立偏向二重層を有し、引張層及び圧縮層を有する。
半導体デバイスが、基板の一表面上に窒化シリコン引張層を有し、該窒化シリコン層の酸化された表面上に酸化シリコン圧縮層を備える。
本発明の一態様によれば、半導体デバイスは、 基板； 前記基板の主要表面を覆う引張層；
前記主要表面を覆う圧縮層；を含み、前記引張層及び前記圧縮層の両方が、前記基板に力を加えて、前記基板が湾曲しないよう保持する。
本概要のパラグラフの一実施形態によれば、デバイスは、前記引張層と前記圧縮層との間に中間層をさらに備える。
本概要の任意のパラグラフの実施形態によれば、前記中間層は前記引張層と前記圧縮層との間で応力を伝達する。
本概要の任意のパラグラフの実施形態によれば、前記中間層が前記圧縮層及び前記引張層よりも薄い。
本概要の任意のパラグラフの実施形態によれば、前記中間層が前記圧縮層又は前記引張層の酸化表面である。
本概要の任意のパラグラフの実施形態によれば、前記引張層は、前記圧縮層よりも前記基板に近接している。
本概要の任意のパラグラフの実施形態によれば、前記引張層は、窒化ケイ素層である。
本概要のパラグラフの実施形態によれば、前記圧縮層は、酸化ケイ素層である。
本概要のパラグラフのいずれかの実施形態によれば、前記中間層は、シリコンオキシ窒化物層である。
本概要の任意のパラグラフの実施形態によれば、前記引張層の引張力が、前記圧縮層の圧縮力にバランスをとる。
本発明の別の態様によれば、半導体デバイスを製造する方法は、当該半導体デバイスの基板の主要表面を覆う引張層を堆積するステップ； 前記主要表面を覆う圧縮層を堆積するステップ；を含み、前記引張層及び前記圧縮層の両方が、前記基板に力を加えて、前記基板が湾曲しないよう保持する。
本概要の任意のパラグラフの実施形態によれば、前記圧縮層を堆積するステップの前に、前記引張層を堆積するステップが生じ、前記前記圧縮層は前記引張層の上に堆積される。
本概要の任意のパラグラフの実施形態によれば、本方法は、前記引張層と前記圧縮層との間に中間層を形成するステップをさらに含む。
本概要の任意のパラグラフの実施形態によれば、前記引張層を堆積するステップの後、前記圧縮層を堆積するステップの前に、前記中間層が形成される。
本概要の任意のパラグラフの実施形態によれば、前記中間層は、前記引張層の表面を酸化することによって形成される。
本概要のパラグラフの一実施形態によれば、前記引張層を堆積するステップは、窒化ケイ素を堆積するステップを含む。
本概要のパラグラフの一実施形態によれば、前記窒化ケイ素を堆積するステップは、物理蒸着によって前記窒化ケイ素を堆積するステップを含む。
本概要のパラグラフの一実施形態によれば、前記窒化ケイ素を堆積するステップは、前記窒化ケイ素の柱状堆積を含む。
本概要のパラグラフのいずれかの実施形態によれば、前記中間層を形成するステップは、前記窒化ケイ素の表面を酸化して、シリコンオキシ窒化物を形成する参加ステップを含む。
本概要のパラグラフの一実施形態によれば、前記酸化ステップは、前記窒化ケイ素の表面を空気に曝すことを含む。
本概要のパラグラフの一実施形態によれば、前記圧縮層を堆積するステップは、前記シリコンオキシ窒化物の上に酸化ケイ素を堆積するステップを含む。
本概要のパラグラフの一実施形態によれば、前記酸化ケイ素を堆積するステップは、物理蒸着によって前記酸化ケイ素を堆積するステップを含む。
前述の及びこれに関連した目的を達成するために、本発明は、以下に詳細に記載されかつ特許請求の範囲に特に示された特徴を含んでいる。以下の記載及び添付の図面は、本発明の例示的な実施形態を詳細に示している。しかしながら、これらの実施形態は、本発明の原理が使用され得る種々の方法のうちのいくつかを示しているにすぎない。本発明の他の目的、利点及び新規な特徴は、図面を参照して、本発明の詳細な記載から明らかになるであろう。
添付の図面は、本発明の種々の態様を示す。
本発明の一実施形態に従った半導体デバイスの側面断面図である。 図１の半導体デバイスの側面断面図であり、追加の構成部品が取り付けられている。 本発明の一実施形態に従った半導体デバイスを製造する方法の上位フローチャートである。 本発明の別の実施形態に従った半導体デバイスの側面断面図である。 本発明のさらに別の実施形態に従った半導体デバイスの側面断面図である。
半導体デバイスが基板を有し、当該デバイスの単一の主要表面（前面）を覆って堆積された圧縮層及び引張層の両方を有する。引張層は、デバイスの基板上に直接堆積されてもよく、圧縮層は引張層を覆っている。遷移材料（中間層）が、引張層と圧縮層との間に配置されてもよい。遷移材料は、引張層及び圧縮層の一方又は両方の成分を含む化合物であってもよい。特定の実施形態では、引張材料は窒化ケイ素又はシリコン窒化物であってもよく、圧縮層は酸化ケイ素又はシリコン酸化物であってもよく、遷移材料は引張窒化ケイ素層の表面を酸化することによって形成され得るシリコンオキシ窒化物（silicon oxy-nitride）であってもよい。材料は、物理的蒸着を用いて堆積されてもよい。蒸着条件は、引張層及び圧縮層の所望の成長速度及び／又は特性を達成するように制御することができる。デバイスの同一面上に引張層と圧縮層の両方を堆積させることによって、反対側の主面（面）は処理のために自由となる。
図１は、半導体デバイス１０を示し、半導体デバイス１０は、基板１２を含み、基板１２の主表面（前面）１６を覆う引張層１４と、引張層１４と前面１６の両方を覆う圧縮層１８とを有する。また、引張層１４と圧縮層１６との間に中間層（又は遷移層）２２を設けてもよい。以下に詳細に説明するように、中間層２２は、圧縮層１８から引張層１４及び基板１２へと応力を伝達する。中間層２２は、引張層１４及び／又は圧縮層１６内にある１つ以上の成分を含む化合物であってもよい。或いは、中間層２２は、引張層１４の表面上に酸化物層を形成することなどにより、引張層１４の表面の化学合成によって形成されてもよい。
中間層２２は、引張層１４を覆う圧縮層１８の堆積を促進するために使用することができる。中間層２２は、基板１２の湾曲を防止することができるという点で、より一貫性のあるデバイス１０の性能を実現することができる。この目的に向けて、中間層２２は、応力の一貫性及び／又は圧縮層１８から引張層１４への応力の伝達を促進することができる。しかしながら、これらの可能性は、決定的なものでも、網羅的なものでもなく、中間層２２は、デバイス１０に対して異なる、又は追加の利点を提供し得る。
前面１６を覆う引張層１４及び圧縮層１８の両方の形成により、基板１２の背面（主要面）２６に対して操作（operation）を行うことができる。例えば、背面２６に沿って材料を除去することによって、必要に応じてデバイス１０の厚さを薄くすることができる。或いは、後側２６を、センシティブなデバイス（コンポーネント）の配置、或いはウェハ又は半導体デバイスの積層のための他の構造への結合のような他の目的に利用可能な状態に保つことが重要である。
一実施形態では、引張層１４は窒化シリコンであり、圧縮層１８は酸化シリコンであり、中間層２２はシリコンオキシ窒化物（silicon oxy-nitride）である。これらは単なる例示材料であり、他の適切な材料が代替として可能である。これらの層は、基板１２が湾曲しないようにするために、基板１２に所望の応力をかけるような組成物及び厚さを有して形成されてもよい。
窒化シリコン引張層１４は、例えば０.６±０.０２μmの厚さを含む、０.１μm〜１μmの厚さを有することができる。酸化ケイ素圧縮層１８は、０.５±０.０２μmなど、１μm未満の厚さを有してもよい。シリコンオキシ窒化物（silicon oxy-nitride）中間層２２は、２００±５０Å（２００±５０オングストローム）のように、約２００Å（２００オングストローム）の厚さを有することができる。これらの値は例示であって、限定として解釈されるべきではない。例えば、層の厚さの一般比を維持しながら、他の層の厚さを広範囲に変えることができる。例えば、窒化ケイ素の酸化ケイ素に対する厚さの比を６:５に保つと、薄膜の場合、０.１〜１０μmのオーダーで湾曲をゼロに近づける。
代替的な化学量論的窒化タンタル及びタンタルを、サブ化学量論的（sub-stoichiometric）窒化タンタルの中間遷移層と共に使用することができる。窒化タンタルは、圧縮性であり、タンタルは、引張り性があり、サブ化学量論窒化タンタルは、引張り応力とともにタンタルを成長させる。別の可能性としては、窒化タンタルと銅の二重層を使用し、タンタルオキシ窒化物（tantalum oxy-nitride）の中間層を備える。この中間層は、窒化タンタル膜を大気中に曝して酸化することによって形成することができる。
図２は、電子コンポーネント４０が前面１６上に配置された場合、例えば、基板１２上の導電性トレース及び／又はビアに係合した後の処理段階におけるデバイス１０の図を示す。層１４、１８、及び２２の一部は、基板１２上に部品４０を形成又は配置するために、選択的エッチングなどによって除去されてもよい。他の実施形態では、層１４、１８及び２２は、既存の構成要素及び構造の上又は周囲に堆積されてもよい。層１４、１８及び２２は、特定の離散した位置でのみ除去され得、層１４、１８及び２２の残りの部分は、前面１６の大きな部分を覆う連続した層として残されることが理解されよう。
電子部品４０が互いに電気的に絶縁されることが望ましいことが多い。従って、層１４、１８２２に使用される材料は、誘電体（電気的に絶縁性）であることが望ましい。本発明の一実施形態で使用される酸化ケイ素、窒化ケイ素、及びシリコンオキシ窒化物（silicon oxy-nitride）材料は、この条件を満たす。さらに、窒化ケイ素は、電子デバイスに使用されるほとんどの基板に強固に接着するという特徴を有する。
デバイス１０は、最初に、その基板のためのウェハを有してもよく、ウェハは、個々のデバイスに細分される。個々のデバイスは、多種多様な製品のいずれかに使用することができ、導電性トレース、スイッチ、キャパシタなどのような様々な構成要素のいずれかを有することができる。デバイス１０のようなデバイスは、例えば、３Ｄウェハ積層のために、より大きな電子デバイスの一部として積層されてもよい。
次に、図３を参照して、デバイス１０（図１）を製造する方法１００のステップを示す。図３に示され、以下に記載されるステップは、最終デバイスを形成する際に使用されるステップのほんの一部であり、図示されるステップは、湾曲又は他のたわみを防止するプロセスに焦点を当てる。
ステップ１０２において、引張層１４（図１）が、基板１２の主表面（前面）１６を覆って堆積される。堆積は、物理気相堆積（PVD）によることができ、これは、通常、この材料を堆積するために使用されるプラズマ強化化学気相堆積（PECVD）とは異なるプロセスである。PVDの利点は、カセットウェハ処理を容易にすること、より短いサイクル時間及びより高いスループットを提供すること、低い材料消費率、及び低い汚染リスクを含む。
PVDプロセスは、気体原料が圧力制御雰囲気中に密閉されたチャンバ内で実施される。チャンバ圧力が増加するにつれて、堆積層（引張層１４（図１））の引張膜応力は増加するが、堆積速度は低下することが判明した。かくして、堆積材料に対する望ましい引張応力と、より速い堆積速度との間にある種のバランスをとる必要がある。さらに、堆積される必要がある引張材料の量を最小化（又は低減）するように、圧縮層１８（図１）の材料と同程度の応力を有する堆積材料を生成するように、チャンバ圧力を選択することができる。堆積の量を少なくすることは、堆積プロセスを迅速かつ低コストで進行させるので、好ましい。さらに、堆積された窒化ケイ素は、その堆積方法に依存して、圧縮性又は引張性のいずれにすることも可能である。引張層１４については、もちろん、引張窒化ケイ素が望ましい。
ステップ１０２におけるPVDプロセスのためのチャンバ圧力は、約３ mTorrであってもよく、例えば、非限定的な例示値として、３.１±０.１ mTorrであってもよい。チャンバ圧力のための一次供給源は、アルゴンのような不活性ガスであってもよい。窒素ガスの流れは、堆積に使用されるターゲット上の材料がスパッタリングプロセスよりも速く蓄積する有害性を防止するために制御され得る。スパッタリングのためのターゲットへのダメージを防止するために、及び／又は基板（ウェハ）１２及び／又は堆積材料への有害な影響を回避するために、チャンバ内の温度を制御してもよく、及び／又は処理時間を制御してもよい。
チャンバ内の圧力が増加すると、柱状構造（columnar structure）内に窒化ケイ素が成長し、より多孔質で引張り性あるフィルムが生成される。柱状粒子（columnar grains）間の間隔は、典型的な化学量論的窒化ケイ素（Si３N４）より低い屈折率を生じるが、引張層１４に使用され得る多孔質柱状形態は、同じ化学量論的窒化ケイ素を有し得る。
窒化ケイ素は、単一の非限定的な例示値として、引張層１４の厚さ１μmごとに−４９μmのウェハ湾曲をもたらすことが判明した。層１４及び１８の厚さは、基板１２上の張力及び圧縮力のバランスを取るように選択することができる。
ステップ１０４において、中間層２２（図１）が形成される。中間層２２は、引張層１４の頂部を酸化し、例えば、窒化ケイ素の表面を酸化して、オキシ窒化物（oxy-nitride）を形成することによって形成することができる。これは、窒化ケイ素の頂部層を酸化するのに十分な時間、窒化ケイ素を空気に曝すことにより行うことができ、中間層２２を生成することができる。これは、窒化シリコン引張層１４から中間層２２のシリコンオキシ窒化物へのフィルム勾配を形成する。これは、酸化ケイ素圧縮層１８のその後の形成のための固体ベースを形成する。
窒化ケイ素は、１００±５０オングストロームのシリコンオキシ窒化物の厚さを有するなどの、表面層を形成するために、室温及び大気圧で酸化され得る。窒化ケイ素の頂部単層は、空気暴露の最初の５〜１０分以内に酸化される。
窒化ケイ素上に酸化ケイ素を直接堆積させると、望ましくない、及び／又は予測できない結果を生じることがある。酸化ケイ素の応力は、酸化ケイ素が成長する表面によって影響を受ける。酸化ケイ素が窒化ケイ素上に直接堆積され（成長す）ると、多孔質窒化ケイ素は酸化ケイ素中に柱状成長を誘起すると考えられる。このことは、例えば、堆積された１μm毎に−３３μmの湾曲を有する引張シリコン酸化物を生成してしまい、下層１４の引張力に対抗する力を基板１２に提供するためにシリコン酸化物が圧縮性であることが望ましい場合に起こってしまう。しかし、窒化ケイ素表面が最初に酸化されると、頂部酸化単分子層はコンパクトなフィルム表面を形成し、これにより酸化ケイ素の形態が高密度に成長し、圧縮性フィルムを生成することを可能にする。例えば、酸化シリコンは、酸化シリコンの厚さが１μmになるごとに+８５μmのウェハ湾曲を有することができる。このことにより、窒化ケイ素からの引張力に対抗する圧縮層の形成が可能となる。
上記のメカニズムは、中間層２２を有するデバイスの観察された有利な性能に対する推測である。材料成長の実際のメカニズムは、上述のメカニズムとは異なる可能性があることが認識されるべきである。
最後に、ステップ１０６において、圧縮層１８（図１）が引張層１４の上に堆積される。より具体的には、中間層２２を使用して、引張層１４を覆う圧縮層１８の堆積を容易化することができる。圧縮層１８は、PVD又は他の適切な堆積又は形成プロセスによって堆積されてもよい。PVDを使用する場合、圧縮フィルムは０.１〜２ mTorrのオーダーの低圧で形成される。例えば、３ mTorrで堆積された引張窒化ケイ素膜からの偏向をバランスさせるために、包括的な二酸化ケイ素膜を０.６ mTorrで堆積させることができる。或いは、圧縮誘電体膜、例えば、酸化シリコン及び窒化シリコンが、電子ビーム蒸着を用いて堆積されてもよい。圧縮フィルムの他の材料セット、代表的には金属を電気メッキを用いて堆積させることができる。
図４は、基板２１２の前面２１６を覆う圧縮層２１８を有する半導体デバイス２１０の代替構成を示す。引張層２１４が圧縮層２１８を覆い、層２１４と２１８との間に中間層２２２を伴う。デバイス２１０は、湾曲又は変形に対する抵抗に関して、デバイス１０（図１）と同様に機能することができる。特定の材料セット、例えば窒化タンタル及び銅によって、圧縮性フィルムが最初に堆積され（窒化タンタル）、そして引張性フィルムが頂部に堆積される（銅）ことを可能にする。場合によっては、タンタルの中間層を窒化タンタル層と銅層との間に使用して、銅の接着を促進することができる。
図５は、基板３１２の前面３１６上に引張層３１４を有し、圧縮層３１８が引張層３１４上に直接形成される、別の代替の半導体デバイス３１０を示す。中間層２２（図１）は、この実施形態では省略される。中間層は、上述したように、利点を有するが、中間層を、ある種の材料など、ある種の状況では省略することが可能である。一例として、圧縮窒化タンタル上に引張銅を直接堆積させて、平衡フィルム積層体を形成することができる。２枚のフィルムは相補的な偏向を有し、偏向は中間フィルムの助けなしに相殺することができる。
本発明を或る用途及び実施に対して図示して説明してきたが、この明細書と添付された図面とを読んで理解すると他の当業者にも同等の変更や修正ができるものと認識することができる。特に、上述のエレメント（コンポーネント、アセンブリ、デバイス、組成物等）によって実行される種々の機能に関して、そのようなエレメントを記述するために使用される用語（「手段」への言及を含む）は、別段の指示がない限り、本発明の本明細書に示された例示的な実施形態においてその機能を実行する開示された構造と構造的に等価ではないとしても、記載されたエレメントの特定の機能（すなわち、機能的に同等である）を実行する任意のエレメントに対応することを意図している。さらに、本発明の特定の特徴は、例示されたいくつかの実施形態のうちの１つ又は複数のみに関して上述したが、このような特徴は、任意の与えられた又は特定の用途に対して所望かつ有利であり得るように、他の実施形態の１つ又は複数の他の特徴と組み合わせることができる。

Claims (20)

  1. 半導体デバイスであって：
    基板；
    前記基板の主要表面を覆う引張層；
    前記主要表面を覆う圧縮層；
    を含み、
    前記引張層及び前記圧縮層の両方が、前記基板に力を加えて、前記基板が湾曲しないよう保持する、半導体デバイス。
  2. 前記引張層と前記圧縮層との間に中間層をさらに備え、
    前記中間層は前記引張層と前記圧縮層との間で応力を伝達する、請求項１に記載の半導体デバイス。
  3. 前記中間層が前記圧縮層及び前記引張層よりも薄い、請求項２に記載の半導体デバイス。
  4. 前記中間層が前記圧縮層又は前記引張層の酸化表面である、請求項２に記載の半導体デバイス。
  5. 前記引張層は、前記圧縮層よりも前記基板に近接している、請求項１乃至４のいずれか一項に記載の半導体デバイス。
  6. 前記引張層は、窒化ケイ素層であり、
    前記圧縮層は、酸化ケイ素層である、
    請求項１乃至５のいずれか１項に記載の半導体デバイス。
  7. 引張層と圧縮層との間の中間層をさらに備え；
    前記中間層は、シリコンオキシ窒化物層である、請求項６に記載の半導体デバイス。
  8. 前記引張層の引張力が、前記圧縮層の圧縮力にバランスをとる、請求項１乃至７のいずれか一項に記載の半導体デバイス。
  9. 半導体デバイスを製造する方法であって：
    当該半導体デバイスの基板の主要表面を覆う引張層を堆積するステップ；
    前記主要表面を覆う圧縮層を堆積するステップ；
    を含み、
    前記引張層及び前記圧縮層の両方が、前記基板に力を加えて、前記基板が湾曲しないよう保持する、方法。
  10. 前記圧縮層を堆積するステップの前に、前記引張層を堆積するステップが生じ、
    前記圧縮層は前記引張層の上に堆積される、ことを特徴とする請求項９に記載の方法。
  11. 前記引張層と前記圧縮層との間に中間層を形成するステップをさらに含む、請求項９又は１０に記載の方法。
  12. 前記引張層を堆積するステップの後、前記圧縮層を堆積するステップの前に、前記中間層が形成される、請求項１１に記載の方法。
  13. 前記中間層は、前記引張層の表面を酸化することによって形成される、請求項１２に記載の方法。
  14. 前記引張層を堆積するステップは、窒化ケイ素を堆積するステップを含む、請求項１１乃至１３のいずれか一項に記載の方法。
  15. 前記窒化ケイ素を堆積するステップは、物理蒸着によって前記窒化ケイ素を堆積するステップを含む、請求項１４に記載の方法。
  16. 前記窒化ケイ素を堆積するステップは、前記窒化ケイ素の柱状堆積を含む、請求項１４に記載の方法。
  17. 前記中間層を形成するステップは、前記窒化ケイ素の表面を酸化して、シリコンオキシ窒化物を形成する酸化ステップを含む、請求項１４乃至１６のいずれか一項に記載の方法。
  18. 前記酸化ステップは、前記窒化ケイ素の表面を空気に曝すことを含む、請求項１７に記載の方法。
  19. 前記圧縮層を堆積するステップは、前記シリコンオキシ窒化物の上に酸化ケイ素を堆積するステップを含む、請求項１７又は１８に記載の方法。
  20. 前記酸化ケイ素を堆積するステップは、物理蒸着によって前記酸化ケイ素を堆積するステップを含む、請求項１９に記載の方法。
JP2021516524A 2018-06-18 2019-05-06 抗偏向層を有する半導体デバイス Active JP7072121B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/010,571 US10515905B1 (en) 2018-06-18 2018-06-18 Semiconductor device with anti-deflection layers
US16/010,571 2018-06-18
PCT/US2019/030856 WO2019245660A1 (en) 2018-06-18 2019-05-06 Semiconductor device with anti-deflection layers

Publications (2)

Publication Number Publication Date
JP2021526318A true JP2021526318A (ja) 2021-09-30
JP7072121B2 JP7072121B2 (ja) 2022-05-19

Family

ID=66625281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021516524A Active JP7072121B2 (ja) 2018-06-18 2019-05-06 抗偏向層を有する半導体デバイス

Country Status (10)

Country Link
US (1) US10515905B1 (ja)
EP (1) EP3807928A1 (ja)
JP (1) JP7072121B2 (ja)
KR (1) KR102478822B1 (ja)
CN (1) CN112640092A (ja)
CA (1) CA3104245C (ja)
IL (1) IL276506B (ja)
SG (1) SG11202012678WA (ja)
TW (1) TWI720487B (ja)
WO (1) WO2019245660A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10896821B2 (en) * 2018-09-28 2021-01-19 Lam Research Corporation Asymmetric wafer bow compensation by physical vapor deposition
US11410937B2 (en) * 2020-03-06 2022-08-09 Raytheon Company Semiconductor device with aluminum nitride anti-deflection layer
JP7076490B2 (ja) 2020-03-24 2022-05-27 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US11569134B2 (en) * 2020-04-14 2023-01-31 International Business Machines Corporation Wafer backside engineering for wafer stress control
US12002773B2 (en) 2021-03-03 2024-06-04 Raytheon Company Hybrid pocket post and tailored via dielectric for 3D-integrated electrical device
US11894477B2 (en) * 2021-05-17 2024-02-06 Raytheon Company Electrical device with stress buffer layer and stress compensation layer
US11851785B2 (en) 2021-05-21 2023-12-26 Raytheon Company Aluminum nitride passivation layer for mercury cadmium telluride in an electrical device
US20220384290A1 (en) * 2021-06-01 2022-12-01 Wolfspeed, Inc. Multilayer encapsulation for humidity robustness and highly accelerated stress tests and related fabrication methods
US20220384366A1 (en) * 2021-06-01 2022-12-01 Cree, Inc. Multilayer encapsulation for humidity robustness and related fabrication methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03151637A (ja) * 1989-11-09 1991-06-27 Kowa Kurieitaa:Kk 半導体装置の製造方法及びプラズマｃｖｄ装置
US20070259533A1 (en) * 2006-05-02 2007-11-08 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
JP2009094494A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010093241A (ja) * 2008-09-11 2010-04-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013145805A (ja) * 2012-01-13 2013-07-25 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2013546169A (ja) * 2010-10-06 2013-12-26 アプライド マテリアルズ インコーポレイテッド ３ｄメモリに適用するｐｅｃｖｄ酸化物−窒化物スタック及び酸化物−シリコンスタック

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2822656B2 (ja) 1990-10-17 1998-11-11 株式会社デンソー 半導体装置およびその製造方法
JP3632256B2 (ja) 1994-09-30 2005-03-23 株式会社デンソー 窒化シリコン膜を有する半導体装置の製造方法
JP2002076336A (ja) 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびｓｏｉ基板
JP2002158213A (ja) * 2000-11-21 2002-05-31 Sharp Corp 半導体装置の製造方法
JP4597479B2 (ja) 2000-11-22 2010-12-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US6984892B2 (en) * 2001-03-28 2006-01-10 Lam Research Corporation Semiconductor structure implementing low-K dielectric materials and supporting stubs
US6548422B1 (en) 2001-09-27 2003-04-15 Agere Systems, Inc. Method and structure for oxide/silicon nitride interface substructure improvements
CN1244144C (zh) * 2002-04-09 2006-03-01 台湾积体电路制造股份有限公司 形成低介电常数介电层的方法及导电内连线结构
US7834399B2 (en) * 2007-06-05 2010-11-16 International Business Machines Corporation Dual stress memorization technique for CMOS application
US7998800B2 (en) * 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009076605A (ja) * 2007-09-19 2009-04-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法
US20090159958A1 (en) 2007-12-20 2009-06-25 Spansion Llc Electronic device including a silicon nitride layer and a process of forming the same
US7807586B2 (en) 2008-03-28 2010-10-05 Tokyo Electron Limited Method of forming a stressed passivation film using a non-ionizing electromagnetic radiation-assisted oxidation process
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5384291B2 (ja) 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
KR102329497B1 (ko) * 2009-11-13 2021-11-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
CN107611012B (zh) 2017-08-31 2020-10-02 长江存储科技有限责任公司 一种预制背面薄膜的应力控制方法及结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03151637A (ja) * 1989-11-09 1991-06-27 Kowa Kurieitaa:Kk 半導体装置の製造方法及びプラズマｃｖｄ装置
US20070259533A1 (en) * 2006-05-02 2007-11-08 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
JP2009094494A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010093241A (ja) * 2008-09-11 2010-04-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013546169A (ja) * 2010-10-06 2013-12-26 アプライド マテリアルズ インコーポレイテッド ３ｄメモリに適用するｐｅｃｖｄ酸化物−窒化物スタック及び酸化物−シリコンスタック
JP2013145805A (ja) * 2012-01-13 2013-07-25 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
CA3104245A1 (en) 2019-12-26
US10515905B1 (en) 2019-12-24
TWI720487B (zh) 2021-03-01
EP3807928A1 (en) 2021-04-21
IL276506B (en) 2021-04-29
IL276506A (en) 2020-09-30
JP7072121B2 (ja) 2022-05-19
CN112640092A (zh) 2021-04-09
WO2019245660A1 (en) 2019-12-26
KR20200111244A (ko) 2020-09-28
CA3104245C (en) 2023-03-28
US20190385954A1 (en) 2019-12-19
TW202002235A (zh) 2020-01-01
SG11202012678WA (en) 2021-01-28
KR102478822B1 (ko) 2022-12-16

Similar Documents

Publication Publication Date Title
JP7072121B2 (ja) 抗偏向層を有する半導体デバイス
JP2020522130A (ja) ３ｄ−ｎａｎｄデバイスでのワードライン分離のための方法
TWI281953B (en) A deposition method of TiN thin film having a multi-layer structure
TW201819675A (zh) 複合膜製造方法
TW201933395A (zh) 電容、電容製作方法及半導體設備
JP2002329680A (ja) ＡＬＣＶＤによるＣｕインターコネクトのための多層バリアメタル薄膜
JP4381814B2 (ja) 電子装置の製造方法
TW414957B (en) X-ray mask and method of fabricating the same
JP2004327844A (ja) 窒化シリコン膜、およびその製造方法、ならびに機能デバイス
JP2007180394A (ja) キャパシタ
KR102318516B1 (ko) 물질막 및 타겟 패턴의 선택적 제조 방법
JPH07153820A (ja) 半導体製造用サセプタおよびその製造方法
JPH0193117A (ja) 膜の製造方法
TW569383B (en) Method for forming metal wire using titanium film in semiconductor device having contact holes
CN107873107B (zh) 多层金属介电膜的物理气相沉积及退火处理
US7276777B2 (en) Thin film resistor and method of making the same
JP2012169480A (ja) 半導体装置及びその製造方法
US20090166874A1 (en) Semiconductor Device and Method of Fabricating the Same
TW202242179A (zh) 用於先進技術節點之單一前驅物低k薄膜沉積及uv固化
CN113838858A (zh) 制备三维存储器的方法
US20050153462A1 (en) Method for fabricating semiconductor device and semiconductor device
JPS60236245A (ja) 半導体装置の製造方法
JPH0499031A (ja) 半導体集積回路装置の製造方法
JPH02113531A (ja) 半導体装置の金属膜
KR20070003035A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220509

R150 Certificate of patent or registration of utility model

Ref document number: 7072121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150