JP2021521626A - 超伝導デバイスにおけるｐｃｂからダイへの遷移部のクロストーク軽減 - Google Patents

Abstract

【課題】本開示は、一般には、スーパーコンピューティング・チップセットのためのワイヤボンドにおける伝送線間のクロストークを低減するために、特定のそれぞれの寸法を有する磁気遮蔽壁を実装する方法に関する。【解決手段】一実施形態では、デバイスが、超伝導体からなるチップセットと、１組のワイヤボンドによってチップセット・ダイに取り付けられた少なくとも１つの超伝導データ線と、１組のワイヤボンドをそれぞれ分離する磁気遮蔽壁とを含む。【選択図】図９

Description

本発明は、一般には、スーパーコンピューティング・チップセットのためのワイヤボンドにおける伝送線間のクロストークを低減するための磁気遮蔽壁を実装する方法に関する。

以下に、本発明の１つまたは複数の実施形態の基本的理解を与えるための概要を示す。本概要は、主要または重要な要素を特定すること、特定の実施形態の範囲または特許請求の範囲を規定することを意図していない。その唯一の目的は、後述のより詳細な説明の前置きとして概念を簡略的な形で示すことである。本明細書に記載の１つまたは複数の実施形態において、ある状況において最終製品の製造を容易にするシステム、コンピュータ実装方法、装置またはコンピュータ・プログラム製品あるいはこれらの組み合わせについて説明する。

電子回路におけるクロストークとは、伝送線（またはシステム）の１つの回路またはチャネルで送信される信号が、別の回路またはチャネルで意図しない実質的な影響を生じさせる場合であると定義することができる。この事象は、典型的には、１つの電気通信信号の電界または磁界が隣接する回路における信号に影響を及ぼすことによって生じる。スーパーコンピューティング・デバイス（例えばクロストーク耐性がきわめて問題となる）の場合、クロストークの影響は、信号破損のリスクを大幅に増大させ、予測不能な、または不良回路動作を結果として引き起こす可能性がある。

スーパーコンピューティング技術デバイスを利用する場合、ＰＣＢ（プリント回路基板）部分、ダイ上のチップ伝送線路部分、またはＰＣＢを量子チップ・ダイ伝送線路に接続するワイヤボンドなど、クロストークの影響が生じる可能性があるいくつかの特定の部分が観察されることがある。ワイヤボンドは、典型的には隣接ワイヤボンドに物理的にきわめて近接しており、したがって、電磁干渉または漏れ電圧あるいはその両方に起因して各ワイヤボンド信号の歪みを増大させる可能性がある。

本新技術は、クロストークをスーパーコンピューティング・デバイス上のクロストークにとって十分な閾値未満（例えば−５０ｄＢ未満）に軽減するようにワイヤボンド間に磁気遮蔽壁を挿入することによって、スーパーコンピューティング・デバイス上のワイヤボンドのサブセット（例えばＰＣＢとチップ・ダイとの間の遷移ワイヤ）間のクロストークを軽減する新規な解決策を実現する。これらの壁は、それぞれの信号をそのような許容されるあらかじめ定められたレベルまで結合解除するはずである。

ワイヤボンドは、通常、アルミニウム、銅、銀または金のうちの１つの材料からなり、直径は、一般に１５μｍから始まって高性能用途の場合は数百マイクロメートルにまでなることがある。本新技術は、隣接する高リスクの対象ワイヤボンド間に磁気遮蔽壁を採用する。これらの壁は、任意の適合する材料（例えば非スーパーコンピューティング材料または第一種超伝導金属）を使用することができ、特定のワイヤボンド間のクロストークを許容閾値未満（例えば−５０ｄＢ未満）に軽減するようにする。

一実施形態によると、デバイスが、１組のワイヤボンドによって少なくとも１つの超伝導伝送線がチップセット・ダイに取り付けられた、超伝導体からなるチップセットと、それぞれのワイヤボンドをそれぞれに分離し、クロストークｄＢレベルを−５０ｄＢ未満に低減する磁気遮蔽壁とを含む。

一実装形態による、シリコン基板上の超伝導伝送線を示す図である。 一実装形態による、量子デバイス、例えば量子ビットに接続された超伝導伝送線を示す図である。 一実装形態による、試験場所ポートが追加された図１Ａに示す量子チップを示す図である。 一実装形態による、図３に示す量子チップ上の伝送線間のクロストーク・レベルを散乱パラメータ・グラフ上にｄＢ単位で示す図である。 一実装形態によるＰＣＢおよびダイ上の伝送線のクロストーク・レベルを散乱パラメータ・グラフ上にｄＢ単位で示す図である。 一実装形態によるＰＣＢおよびダイ上の伝送線のクロストーク・レベルを散乱パラメータ・グラフ上にｄＢ単位で示す図である。 一実装形態によるＰＣＢおよびダイ上の伝送線のクロストーク・レベルを散乱パラメータ・グラフ上にｄＢ単位で示す図である。 一実装形態による、ワイヤボンド間の磁気遮蔽壁の寸法とレイアウトとを示す図である。 一実装形態による、特定の伝送場所間に配置された磁気壁を示す図である。 一実装形態による、磁気壁を挿入した後の伝送線間のクロストーク・レベルを散乱パラメータ・グラフ上にｄＢ単位で示す図である。 磁気遮蔽構造の様々な非限定的実施形態を示す図である。 磁気遮蔽構造の様々な非限定的実施形態を示す図である。 一実施形態による方法を示す図である。

以下の詳細な説明は、例示に過ぎず、実施形態または実施形態の適用もしくは用途、あるいはその両方を限定することを意図していない。また、上記の「発明の概要」の項または「発明を実施するための形態」の項に示されているいかなる明示的または暗黙的情報によっても限定されることを意図していない。以下、１つまたは複数の実施形態について図面を参照しながら説明するが、図面全体を通じて同様の要素を指すために同様の参照番号が使用されている。以下の説明では、１つまたは複数の実施形態をよりよく理解することができるように、説明のために多くの具体的な詳細が記載されている。しかし、様々な場合において、１つまたは複数の実施形態はこれらの具体的な詳細がなくても実施可能であることは明らかである。

超伝導体は、ある特定の温度まで冷却されるとある特定の特性を示す物質である。そのような物質が特定の温度に達すると、抵抗が約ゼロのほぼ理想的な導体となる。したがって、超伝導体内の電流は、たとえ損失があるとしても大きな損失なしに流れることができる。

超伝導体は、非超伝導体と比較して、雑音と、適用を行うのに不可欠な伝送信号の潜在的破損に非常に敏感である。本新技術では、超伝導データ保全性に影響を与え、その機能を損なう可能性がある回路内の起こり得る破壊的形態の干渉の侵入を、そのような悪影響を軽減する本新技術の解決策とともに開示する。

本新技術が対処する課題は、（差分線ではなく）シングル・エンド線を使用する超伝導デバイスにおける「クロストーク」の悪影響を低減することである。

超伝導量子ビットは、５ＧＨｚ範囲付近の狭い帯域幅（例えば１００ＭＨｚ）内で動作し、量子ビットの制御のための追加の構成要素は、約６ＧＨｚと１０ＧＨｚの間で動作する。以下の図面で説明するシミュレーションは、（図４、図６、図７および図１０に示すように）１ＧＨｚから１０ＧＨｚ以内のクロストーク結果をプロットしている。クロストークは、高速プリント回路基板の設計における性能低下および信号保全性問題にとって重大な破壊源になっており、周波数が高くなるにつれて悪化する。超伝導デバイス内の相互接続の高密度化により伝送線路は一般に近接している必要があるため、隣接する線からの１つの信号を破損させるリスクの可能性がきわめて高くなる。クロストークの一般的な症状は再伝送であり、それによって予測不能な結果と回路の起こり得る障害につながる大幅なランダム速度低下が生じる可能性がある。

クロストークを軽減するために多年にわたって採られてきた多くの選択肢がある。隣接線間のクロストークを低減するために提案された様々な信号ルーティング・トポロジなどの概念が適用されてきたが、これは、プリント回路基板上の必要占有面積を増大させる。ドライバ・サイズ、配線間隔、規定されたワイヤボンド配置構成、光学固有技術などの他の試みも、バッファリングおよびルーティングと併せて、クロストーク雑音の低減のために開発されてきた。しかし、半導体業界における従来の用途の場合、高品質信号に−３０ｄＢで十分であるとみなされているため、これらの既存の解決策は−５０ｄＢ近いクロストーク低減を実現しない。これらの解決策候補の中には回路設計後に実装可能なものもあるが、目的は製造前に軽減機能を回路に組み込むように設計することである。

本新技術はシングル・エンド線を使用して超伝導デバイス上のクロストークを−５０ｄＢ未満に軽減または低減することができる。上述のように、従来の用途では、−３０ｄＢの分離で十分な場合が多かったが、量子デバイスは、高感度化とより高い耐性要件のためにさらなる分離を必要とする。

以下の項における図面は、磁気遮蔽壁の実装後のクロストーク低減を反映する実際の試験結果を示す。試験は、明確な段階的プロセスに従う。すなわち、回路上の特定の伝送線端点（またはポート）間にクロストークがないかチェックする。クロストークの測定値が−５０ｄＢの制限を上回る場合、特定の領域で破壊的雑音が発生している可能性がある。これらの領域は、ダイ上の伝送線（トレースと呼ぶ）の間、ＰＣＢ自体の線の間、またはトレース線をＰＣＢ線に接続するワイヤボンド伝送線の間（ＰＣＢからダイへの遷移と呼ぶ）である。試験データは、全体的クロストークが観察されたことを示し、シミュレーションは、クロストークがトレース・レベルまたはＰＣＢ伝送線レベルの雑音によって駆動されたものではないことを示している。したがって、クロストークはワイヤボンド・レベルで有意であり、これは本新技術が対象とする分野である。このデータは、観察された（例えば、同じ初期比較データ点から壁挿入後の同じデータ点への）クロストークが、磁気遮蔽壁の形成および組み付けによって低減されたことを示している。

図１Ａに、チップ（１０２）と画定された各領域内の基本伝送線の略図を示す。ダイ上の伝送線がチップ１０２上に「１」として画定されている。ＰＣＢ上の伝送線が「２」として示され、ＰＣＢとダイ伝送線を接続するワイヤボンド１０６が「３」に示されている。図１Ｂで、１０４は、チップのワイヤボンド１０６の拡大図を示し、ワイヤボンド１０６間の距離は約１．５ｍｍである。ワイヤボンド１０６は、ダイ線とＰＣＢ線との間の遷移接続ワイヤである。図２は、図１Ａのチップ上の［１］に示されているダイ上の伝送線を示す、実際の物理量子チップ回路１０８を示している。

図３および図４は、特定の点またはポート１−８（図３）間のクロストークの試験による初期データを示す。図３には試験するチップ２０２が示され、図４では、様々なレベルのクロストーク干渉がチャート２０４に示されている。４つの異なる線（ポート）の間で取られた具体的なシミュレーションがある。線２０６は、線（またはポート）４と５（図３）の間のクロストーク・レベルを示す。線２０８は、線（またはポート）３と５（図３）の間のクロストーク・レベルを示す。線２１０は、線（またはポート）１と５（図３）の間のクロストーク・レベルを示す。線２１２は、線（またはポート）１と８（図３）の間のクロストーク・レベルを示す。

この試験の結果は以下のことを示している。線４と６の間のクロストークは、約８ＧＨｚにおいて最大−２７ｄＢである。２０６で指し示されている部分はこの特定のデータ点に焦点を合わせている。線３と５の間のクロストークは、約８．５ＧＨｚにおいて最大−３０ｄＢである。２０８で指し示されている部分はこの特定のデータ点に焦点を合わせている。線１と５の間のクロストークは、約８．５ＧＨｚにおいて最大−４５ｄＢである。２１０で指し示されている部分は、この特定のデータ点に焦点を合わせている。これらの３つのレベルはすべて、デバイスの線間の許容クロストークと見なされる−５０ｄＢを上回っている。最後のシミュレーション２１２は、散乱パラメータ・グラフ上の周波数スペクトル全体で−５０ｄＢ未満であり、したがって許容レベルである。これは、これらの２つの線の間の物理的距離が他と比べて最大であることに起因する可能性が高い。

図５ないし図７に、特定の場所的領域内の伝送線間で得られ、散乱パラメータ・グラフ上に表示されたクロストーク・データを示す。図５Ａは、ＰＣＢ上にある４つの（Ｐ２、Ｐ３、Ｐ４およびＰ６）伝送線の物理的場所を示す。図５Ｂは、ダイ３０８上の６つの並列伝送線ポート（番号１ないし６）を示す。図５Ｂ中の番号１ないし６は、３つの隣接する線に付随する入力ポートと出力ポートである。図６は、ＰＣＢ上の線間のクロストーク・レベルの試験の結果を示し、すべてのクロストーク・レベルが−５０ｄＢ未満であり、１０ＧＨｚ周波数レベル付近（３１０）で−６０ｄＢに近づいていることを示している。図７は、ダイ３０８上の線間のクロストーク・レベルの試験の結果を示しており、周波数範囲（５ＧＨｚから７ＧＨｚ）の中央のピークが約−６０ｄＢ（３１４）であり、１０ＧＨｚ（３１２）の最大範囲で−５０ｄＢにより近くなっているため、すべてのクロストーク・レベルが−５０ｄＢの最低要件未満であることを示している。この試験の結果は、このデバイス内でのクロストークはＰＣＢまたはダイ伝送レベルでは発生せず、ワイヤボンド・レベルで発生することを示している。

図８に、図のような寸法（Ａ（幅）、Ｂ（高さ）およびＣ（長さ））を有する磁気遮蔽壁４０２がワイヤボンド４０４を分離している本新技術の一態様を示す。本新技術では、銅などの非スーパーコンピューティング材料を使用した壁４０２の厚さ（Ａ）は、表皮厚さより厚い必要がある。壁４０２が第一種超伝導体（例えばアルミニウム）からなる場合、厚さはロンドン侵入（ロンドン侵入長は、超伝導電流が外部磁界に対抗するように流れる厚さを規定する）によって制限される。少なくとも１つの非限定的実施形態では、壁４０２の長さ（Ｃ）は、ワイヤボンド４０４伸長部の少なくとも５倍である必要があり、壁４０２の高さ（Ｂ）は、ワイヤボンド高さの少なくとも２倍である必要がある。これらの壁４０２は、回路の製作の一部として形成するか、または後ではんだ付けすることができる。寸法の比率は、様々なパラメータおよび条件に応じて実施形態で異なり得ることを理解されたい。

図９および図１０に、形成または挿入された磁気遮蔽壁４０２使用後のクロストークｄＢレベルを有するようになった、図３に関連して試験した同じ場所のポートからのクロストーク・データを示す。図９は、（図３の２０２のような）チップセットであるが、磁気遮蔽壁４０２が付加されたチップセットを示す。図９中の番号は、各線の入力ポートおよび出力ポートを示す。各線について２つのポートがある。ポート６−５を有する線は、ポート３−４を有する線から遮蔽されている。これらのポート番号は、図１０中および同様のプロット中の散乱パラメータに採用されている。プロットの凡例に、Ｓ（４，５）と記載されているのが見えるが、これはポート４とポート５に関連する散乱パラメータ、例えば、ポート４とポート５の間の電力の流れである。図１０は、図３に関して行われたのと同じ試験の後のクロストークｄＢレベルを反映したクロストーク・データ・チャートを示す。線５０８は、ポート４とポート５との間のクロストーク・レベルを示すデータ線である。壁４０２の挿入の前のクロストークｄＢ試験では、クロストークｄＢレベルは−２７ｄＢ（図４）であったが、壁挿入後の比較では、同じ点の間の新たなクロストークｄＢレベルは−５１ｄＢである。別の比較では、３と５のクロストーク・レベルを示す線５１０は、前は壁４０２なしで−３０ｄＢであったが、磁気遮蔽壁の配置後は、−５０ｄＢとなっている。線５１２は、ポート１とポート５の新たなｄＢレベルが−４５ｄＢから−７５ｄＢに下がったことを示している。最後に、線５１４は、ポート１とポート８のクロストーク・レベルを示し、−６０ｄＢから−７０ｄＢに下がっている。これらのクロストーク試験の結果は、磁気遮蔽壁の採用後、すべての比較点においてクロストーク・レベルの明らかな顕著な低下があったことを示している。

図１１および図１２は、磁気遮蔽壁４０２が屋根部または囲い部６０２、６０４を含み得る別の実施形態を示す。屋根部は、それぞれのワイヤボンド間のクロストークの軽減を促進するために必要に応じて、平坦、曲面状、中実または非中実とすることができる。超伝導量子回路用途のための所望の範囲に応じて、クロストーク・レベルを−５０ｄＢ未満に軽減することに関連して、任意の適合する磁気遮蔽材料および壁の厚さ、高さおよび奥行きを使用することができることを理解されたい。

図１３は、チップセット（例えば量子コンピューティング・チップセット）のワイヤボンド４０４（図８および図９）を分離し、それぞれのワイヤボンド間のクロストークを軽減するために、磁気遮蔽壁４０２（図８および図９）を選択し、使用する方法を開示するフローチャートを示す。動作７０２は、超伝導体からなるチップセットを形成することを含む。動作７０８は、１組のワイヤボンド４０４によってチップセット・ダイに少なくとも１つの超伝導データ線を取り付けることを示す。動作７１４で、それぞれのワイヤボンド４０４をそれぞれ分離する磁気遮蔽壁が形成される。動作７１６で、それぞれの分離されたワイヤボンド間のクロストークが−５０ｄＢ未満であるか否かを判断するために試験が行われる。ＮＯの場合、適合する１組の磁気遮蔽壁を形成するように動作７１４が繰り返される（例えば、厚さ、高さ、長さまたは材料を修正することができる）。７１６でＹＥＳの場合、動作７１８で、クロストークを−５０ｄＢまたは（例えば所与の量子コンピューティング用途のための）任意の適合する閾値未満に軽減するように、それぞれのワイヤボンドを分離するために磁気遮蔽壁４０２が使用される。

本出願で使用する「コンポーネント」、「システム」、「プラットフォーム」、「インターフェース」などの用語は、コンピュータ関連実体、または１つまたは複数の特定の機能を備えた実働マシンに関連する実体を指すか、または含むか、あるいはその両方であり得る。本明細書で開示されている実体は、ハードウェア、ハードウェアとソフトウェアの組み合わせ、ソフトウェア、または実行時のソフトウェアとすることができる。例えば、コンポーネントは、プロセッサ上で実行されるプロセス、プロセッサ、オブジェクト、実行可能ファイル、実行のスレッド、プログラム、またはコンピュータ、あるいはこれらの組み合わせであり得るが、これらには限定されない。例として、サーバ上で実行されるアプリケーションとそのサーバの両方がコンポーネントであり得る。１つまたは複数のコンポーネントがプロセスまたは実行のスレッドあるいはその両方内に存在可能であり、コンポーネントは１つのコンピュータ上に局所的に存在するか、または２つ以上のコンピュータに分散されるか、あるいはその両方であってよい。別の実施例では、それぞれのコンポーネントが、様々なデータ構造が記憶された様々なコンピュータ可読媒体から実行され得る。コンポーネントは、１つまたは複数のデータ・パケットを有する信号（例えば、ローカル・システム内、分散システム内、または他のシステムを有するインターネットなどのネットワークあるいはこれらの組み合わせにわたり、別のコンポーネントと信号を介して対話する１つのコンポーネントからのデータ）に従うなどして、ローカル・プロセスまたはリモート・プロセスあるいはその両方を介して通信することができる。別の例として、コンポーネントは、プロセッサによって実行されるソフトウェア・アプリケーションまたはファームウェア・アプリケーションによって動作させられる、電気回路または電子回路によって動作させられる機械的部品によって提供される特定の機能を備えた装置とすることができる。そのような場合、プロセッサは、装置の内部または外部のプロセッサとすることができ、ソフトウェア・アプリケーションまたはファームウェア・アプリケーションの少なくとも一部を実行することができる。さらに別の例としては、コンポーネントは、機械的部品のない電子コンポーネントによって特定の機能を提供する装置とすることができ、電子コンポーネントは、電子コンポーネントの機能を少なくとも部分的に与えるソフトウェアまたはファームウェアを実行するプロセッサまたはその他の手段を含み得る。一態様では、コンポーネントは、例えばサーバ・コンピューティング・システム内の仮想マシンを介して電子コンポーネントをエミュレートすることができる。

また、「または（or）」という用語は、排他的「または（or）」ではなく包含的「または（or）」を意味することが意図されている。すなわち、別に明記されているか文脈から明らかでない限り、「ＸがＡまたはＢを採用する」は、自然な包含的置換のいずれかを意味することが意図されている。すなわち、ＸがＡを採用するか、ＸがＢを採用するか、またはＸがＡとＢの両方を採用する場合、上記事例のいずれかの下で「ＸがＡまたはＢを採用する」が満たされる。また、別に明記されているか文脈から単数形であることが指示されていることが明らかでない限り、本明細書および添付図面で使用されている冠詞「ａ」および「ａｎ」は一般に、「１つまたは複数」を意味するものと解釈されるべきである。本明細書で使用されている「例」または「例示の」あるいはその両方の用語は、例、事例または例示となることを意味するために使用されている。疑義を避けるために、本明細書で開示されている主題はそのような例によって限定されない。さらに、本明細書で「例」または「例示の」あるいはその両方として記載されているいずれの態様または設計も、必ずしも他の態様または設計より好ましいかまたは有利であるものと解釈されるべきではなく、当業者に知られている同等の例示の構造および技術を排除することを意味していない。

上記で説明した内容は、システム、コンピュータ・プログラム製品およびコンピュータ実装方法の単なる例を含む。当然ながら、本開示を説明するために、コンポーネント、製品またはコンピュータ実装方法あるいはその組み合わせの考えられるあらゆる組み合わせを記載することは不可能であるが、当業者は、本開示の多くの他の組み合わせおよび置換が可能であることを認識することができる。また、詳細な説明、特許請求の範囲、付属書および添付図面において「含んでいる（include）」、「有している（has）」、「保有している（possesses）」などの用語が使用されている範囲において、そのような用語は、「含む（comprising）」が請求項における移行語として採用されている場合に解釈されるように、「含む（comprising）」という用語と同様に包含的であることが意図されている。様々な実施形態の説明は例示のために示したものであり、網羅的であること、または開示されている実施形態に限定されることは意図されていない。記載されている実施形態の範囲および思想から逸脱することなく、当業者には多くの修正および変形が明らかであろう。本明細書で使用されている用語は、実施形態の原理、実際の適用、または市場に見られる技術に優る技術的改良を最も良く説明するため、または当業者が本明細書で開示されている実施形態を理解することができるようにするために選択されている。

Claims (20)

1. デバイスであって、
   超伝導体からなるチップと、
   １組のワイヤボンドによって前記チップに取り付けられた少なくとも１つの超伝導データ線と、
   前記１組のワイヤボンドをそれぞれ分離する磁気遮蔽壁とを含むデバイス。
2. 前記磁気遮蔽壁のうちの少なくとも１つの磁気遮蔽壁が、少なくとも１つのワイヤボンド伸長部の高さの２倍以上の高さを有する、請求項１に記載のデバイス。
3. 前記磁気遮蔽壁のうちの少なくとも１つの磁気遮蔽壁が、少なくとも１つのワイヤボンド伸長部の高さの約５倍以上の長さを有する、請求項１または２に記載のデバイス。
4. 前記磁気遮蔽壁のうちの少なくとも１つの磁気遮蔽壁が、ほぼ表皮厚さ以上の厚さを有する、請求項１に記載のデバイス。
5. １組の磁気遮蔽壁が、前記少なくとも１つの超伝導データ線をクロストークから遮蔽する、請求項１に記載のデバイス。
6. 前記少なくとも１つの超伝導データ線の各端を２対の磁気遮蔽壁がそれぞれ遮蔽する、請求項５に記載のデバイス。
7. 前記少なくとも１つの超伝導データ線が第一種超伝導体を含み、１組の前記遮蔽壁がロンドン侵入の関数である厚さを有する、請求項１に記載のデバイス。
8. 前記磁気遮蔽壁のうちの少なくとも１つの前記磁気遮蔽壁が前記量子チップセットの遷移部にはんだ付けされた、請求項１に記載のデバイス。
9. 前記磁気遮蔽壁がクロストークを−５０ｄＢ未満に減衰させる、請求項１に記載のデバイス。
10. 前記磁気遮蔽壁がクロストークを−６０ｄＢ未満に減衰させる、請求項１に記載のデバイス。
11. 前記磁気遮蔽壁がクロストークを−７０ｄＢ未満に減衰させる、請求項１に記載のデバイス。
12. 量子コンピューティング・デバイスである、請求項１に記載のデバイス。
13. デバイスを製作する方法であって、
    超伝導体からなるチップセットを形成する動作と、
    １組のワイヤボンドによってチップセット・ダイに少なくとも１つの超伝導データ線を取り付ける動作と、
    それぞれのワイヤボンドをそれぞれ分離する磁気遮蔽壁を形成する動作とを含む方法。
14. 前記磁気遮蔽壁のうちの少なくとも１つの磁気遮蔽壁を、少なくとも１つのワイヤボンド伸長部の高さの約２倍以上の高さを有するように形成することをさらに含む、請求項１３に記載の方法。
15. 前記磁気遮蔽壁のうちの少なくとも１つの磁気遮蔽壁を、少なくとも１つのワイヤボンド伸長部の高さの約５倍以上の長さを有するように形成することをさらに含む、請求項１３に記載の方法。
16. 前記少なくとも１つの超伝導データ線をクロストークから遮蔽するように１組の磁気遮蔽壁を形成する、請求項１３に記載の方法。
17. 前記磁気遮蔽壁を、超伝導データ線間のクロストークを−５０ｄＢ未満に減衰させるように形成することをさらに含む、請求項１３に記載の方法。
18. デバイスであって、
    超伝導体からなるチップセットと、
    １組のワイヤボンドによってチップセット・ダイに取り付けられた少なくとも１つの超伝導データ線と、
    それぞれのワイヤボンドをそれぞれ分離する磁気遮蔽壁とを含むデバイスであって、
    前記磁気遮蔽壁のうちの少なくとも１つの磁気遮蔽壁が、少なくとも１つのワイヤボンド伸長部の高さの約２倍以上の高さを有し、
    前記磁気遮蔽壁のうちの少なくとも１つの磁気遮蔽壁が、少なくとも１つのワイヤボンド伸長部の高さの約５倍以上の長さを有し、
    ２対の磁気遮蔽壁が、前記少なくとも１つの超伝導データ線の各端をそれぞれ遮蔽するデバイス。
19. 前記磁気遮蔽壁がクロストークを−５０ｄＢ未満に減衰させる、請求項１８に記載のデバイス。
20. 前記磁気遮蔽壁が、クロストークを−６０ｄＢ未満に減衰させる、請求項１８に記載のデバイス。

Images