JP2021503119A5 - - Google Patents

Claims (13)

1. コンピューティング環境内の処理を容易にするためのコンピュータ・プログラムであって、
   構成状態レジスタへのアクセスの要求を取得することと、
   前記構成状態レジスタがプロセッサ内ではなくメモリ内にあるということを決定することと、
   前記構成状態レジスタがメモリ内にあるということの決定に基づいて、前記アクセスを、プロセッサ内アクセス動作からメモリ内アクセス動作に変換することとをコンピュータに実行させる、コンピュータ・プログラム。
2. 前記メモリ内アクセス動作が、前記要求に応じて読み込み動作または格納動作を含んでいる、請求項１に記載のコンピュータ・プログラム。
3. 前記変換することが、前記アクセスを読み込み動作に変換することを含んでおり、前記読み込み動作に前記変換することが、
   メモリ・ベース・アドレスを取得することと、
   前記構成状態レジスタの指示を取得することと、
   前記構成状態レジスタの前記指示をメモリ・オフセットにマッピングすることと、
   前記ベース・アドレスおよび前記メモリ・オフセットを使用して決定されたアドレスから値を読み込むこととを含んでいる、請求項１に記載のコンピュータ・プログラム。
4. 前記変換することが、前記アクセスを格納動作に変換することを含んでおり、前記格納動作に前記変換することが、
   メモリ・ベース・アドレスを取得することと、
   前記構成状態レジスタの指示を取得することと、
   前記構成状態レジスタの前記指示をメモリ・オフセットにマッピングすることと、
   前記ベース・アドレスおよび前記メモリ・オフセットを使用して決定されたアドレスに値を格納することとを含んでいる、請求項１に記載のコンピュータ・プログラム。
5. 前記方法が、
   定義された期間内に前記構成状態レジスタが複数回アクセスされたということを決定することと、
   前記決定に基づいて、前記構成状態レジスタの値をキャッシュに格納することとをさらに含んでいる、請求項１に記載のコンピュータ・プログラム。
6. 前記方法が、１つまたは複数の構成状態レジスタを使用するシステムの初期ブートに基づいて、１つまたは複数のメモリ内メモリ・ユニットを前記１つまたは複数の構成状態レジスタに割り当てることをさらに含んでいる、請求項１に記載のコンピュータ・プログラム。
7. 前記１つまたは複数のメモリ内メモリ・ユニットが、ファームウェアによって所有されるメモリ内にある、請求項６に記載のコンピュータ・プログラム。
8. 前記１つまたは複数のメモリ内メモリ・ユニットが、制御プログラムによって所有されるメモリ内にある、請求項６に記載のコンピュータ・プログラム。
9. 前記制御プログラムがオペレーティング・システムまたはハイパーバイザを含んでいる、請求項８に記載のコンピュータ・プログラム。
10. 前記構成状態レジスタが、構成状態レジスタ用に定義されたメモリの領域内にある、請求項１に記載のコンピュータ・プログラム。
11. コンピューティング環境内の処理を容易にするためのコンピュータ・システムであって、前記コンピュータ・システムが、
    メモリと、
    前記メモリと通信するプロセッサとを備えており、前記コンピュータ・システムが方法を実行するように構成されており、前記方法が、
    構成状態レジスタへのアクセスの要求を取得することと、
    前記構成状態レジスタがプロセッサ内ではなくメモリ内にあるということを決定することと、
    前記構成状態レジスタがメモリ内にあるということの決定に基づいて、前記アクセスを、プロセッサ内アクセス動作からメモリ内アクセス動作に変換することとを含んでいる、コンピュータ・システム。
12. 前記構成状態レジスタが、構成状態レジスタ用に定義されたメモリの領域内にある、請求項１１に記載のコンピュータ・システム。
13. コンピューティング環境内の処理を容易にするコンピュータ実装方法であって、前記コンピュータ実装方法が、
    プロセッサによって、構成状態レジスタへのアクセスの要求を取得することと、
    前記構成状態レジスタがプロセッサ内ではなくメモリ内にあるということを決定することと、
    前記構成状態レジスタがメモリ内にあるということの決定に基づいて、前記アクセスを、プロセッサ内アクセス動作からメモリ内アクセス動作に変換することとを含んでいる、コンピュータ実装方法。