JP7049476B2 - ハイブリッドメモリシステム - Google Patents
ハイブリッドメモリシステム Download PDFInfo
- Publication number
- JP7049476B2 JP7049476B2 JP2020550636A JP2020550636A JP7049476B2 JP 7049476 B2 JP7049476 B2 JP 7049476B2 JP 2020550636 A JP2020550636 A JP 2020550636A JP 2020550636 A JP2020550636 A JP 2020550636A JP 7049476 B2 JP7049476 B2 JP 7049476B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- hybrid
- write
- data
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0608—Saving storage space on storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0647—Migration mechanisms
- G06F3/0649—Lifecycle management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0662—Virtualisation aspects
- G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/068—Hybrid storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1024—Latency reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/21—Employing a record carrier using a specific recording technology
- G06F2212/217—Hybrid disk, e.g. using both magnetic and solid state storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
Claims (12)
- 第1の不揮発性メモリ(NVM)リソースと、第2のNVMリソースと、コントローラとを含むハイブリッドメモリシステムを備えた装置であって、
前記コントローラは、
スワップ動作の実行に対応したコマンドに感度を割り当てることであって、前記コマンドは、前記ハイブリッドメモリシステムとは別個に設けられ且つ前記ハイブリッドメモリシステムに結合可能であるホストのメインメモリに関連付けられており、前記感度は、前記コマンドの実行の頻度と、前記コマンドの実行に関連付けられた書き込み待ち時間とに基づく、ことと、
前記コマンドが特定のタイプのファイルシステム書き込みに更に対応していると判定することであって、前記特定のタイプのファイルシステム書き込みは、前記特定のタイプのファイルシステム書き込みに関連付けられた判定可能な書き込みパターンを有する、ことと、
前記ハイブリッドメモリシステムとは別個に設けられ且つ前記ハイブリッドメモリシステムに結合可能である前記ホストの前記メインメモリに関連付けられたデータを記憶するように、前記ハイブリッドメモリシステムの一部分を割り当てることであって、前記ハイブリッドメモリシステムの前記一部分は、前記第1のNVMリソース又は前記第2のNVMリソースのうちの一方に割り当てられ、前記第1のNVMリソース又は前記第2のNVMリソースのうちの前記一方は、前記第1のNVMリソース又は前記第2のNVMリソースのうちの他方に対して一層低い待ち時間と一層高い耐久性とを示すように構成されており、前記ハイブリッドメモリシステムの前記一部分は、前記ハイブリッドメモリシステムの前記割り当てられた一部分と前記ホストとの間でデータが転送されることを可能にするように構成される、ことと、
前記コマンドの実行に関連付けられた前記書き込み待ち時間が閾値書き込み待ち時間を上回ったとの判定に応答して、前記割り当てられた感度と、前記特定のタイプのファイルシステム書き込みに対応する前記コマンドと、前記特定のタイプのファイルシステム書き込みに関連付けられた前記判定可能な書き込みパターンを有する前記特定のタイプのファイルシステム書き込みとに少なくとも部分的に基づいて、前記コマンドを処理する時に、前記一層低い待ち時間と前記一層高い耐久性とを示すように構成された前記第1のNVMリソース又は前記第2のNVMリソースのうちの前記一方に、前記ホストの前記メインメモリに関連付けられた論理ブロックアドレス(LBA)をマッピングすることにより、前記スワップ動作の実行の一部として、前記ホストの仮想メモリ位置に関連付けられた前記メインメモリのデータのページの一部分を前記ハイブリッドメモリシステムの前記第1のNVMリソース又は前記第2のNVMリソースへ選択的に転送することと、
を行うように構成される、装置。 - 前記コントローラは、前記ハイブリッドメモリシステム内に前記データを選択的に転送することによって、前記データの実行速度を最適化するように更に構成されている、請求項1に記載の装置。
- 前記データは、データのプロセスワーキングセットに対応するデータを含む、請求項1~2のいずれか1項に記載の装置。
- コントローラと、第1の不揮発性メモリ(NVM)リソースと、第2のNVMリソースとを含むハイブリッドメモリシステムを備えたシステムであって、
前記コントローラは、
スワップ動作の実行に対応したコマンドに感度を割り当てることであって、前記コマンドは、前記ハイブリッドメモリシステムとは別個に設けられ且つ前記ハイブリッドメモリシステムに結合可能であるホストのメインメモリに関連付けられており、前記感度は、前記コマンドの実行の頻度と、前記コマンドの実行に関連付けられた書き込み待ち時間とに基づく、ことと、
前記コマンドが特定のタイプのファイルシステム書き込みに更に対応していると判定することであって、前記特定のタイプのファイルシステム書き込みは、前記特定のタイプのファイルシステム書き込みに関連付けられた判定可能な書き込みパターンを有する、ことと、
前記ハイブリッドメモリシステムとは別個に設けられ且つ前記ハイブリッドメモリシステムに結合可能である前記ホストの前記メインメモリに関連付けられたデータを記憶するように、前記ハイブリッドメモリシステムの一部分を割り当てることであって、前記ハイブリッドメモリシステムの前記一部分は、前記第1のNVMリソース又は前記第2のNVMリソースのうちの一方に割り当てられ、前記第1のNVMリソース又は前記第2のNVMリソースのうちの前記一方は、前記第1のNVMリソース又は前記第2のNVMリソースのうちの他方に対して一層低い待ち時間と一層高い耐久性とを示すように構成されており、前記ハイブリッドメモリシステムの前記一部分は、前記ハイブリッドメモリシステムの前記割り当てられた一部分と前記ホストとの間で前記データが転送されることを可能にするように構成される、ことと、
前記スワップ動作の実行に対応する前記メインメモリのデータのページの一部分を、前記ホストから前記ハイブリッドメモリシステムの前記割り当てられた一部分へ選択的に転送することにより、前記スワップ動作を実行することと、
前記割り当てられた感度と、前記特定のタイプのファイルシステム書き込みに対応する前記コマンドと、前記特定のタイプのファイルシステム書き込みに関連付けられた前記判定可能な書き込みパターンを有する前記特定のタイプのファイルシステム書き込みとに少なくとも部分的に基づいて、前記コマンドを処理する時に、前記一層低い待ち時間と前記一層高い耐久性とを示すように構成された前記第1のNVMリソース又は前記第2のNVMリソースのうちの前記一方に、前記ハイブリッドメモリシステムに結合された前記ホストの前記メインメモリに関連付けられた論理ブロックアドレス(LBA)をマッピングすることにより、前記スワップ動作の実行の一部として、前記メインメモリのデータのページの前記一部分を前記ハイブリッドメモリシステムの前記第1のNVMリソース又は前記第2のNVMリソースに選択的に記憶することであって、前記メインメモリのデータの前記ページの前記一部分が、前記スワップ動作の実行に少なくとも部分的に基づいて、前記ハイブリッドメモリシステムの前記第1のNVMリソース又は前記第2のNVMリソースに選択的に記憶される、ことと、
を行うように構成される、システム。 - 前記第1のNVMリソースは、前記第2のNVMリソースに対して一層速いアクセス時間及び一層高いメモリ耐久性のうちの少なくとも一方によって特徴付けられる、請求項4に記載のシステム。
- 前記コントローラは、
前記ハイブリッドメモリシステムの前記割り当てられた一部分に前記データを選択的に転送することによって、前記スワップ動作の実行と関連付けられた時間の量を最適化することと、
前記データが前記ホストによって参照されたとの判定に応答して、前記ホストに前記データを返送することと、
を行うように構成されている、請求項4~5のいずれか1項に記載のシステム。 - 前記スワップ動作に対応する前記データは、前記ホストと関連付けられた仮想メモリページによってアクセスされたデータのプロセスワーキングセットに対応し、
前記コントローラは、前記プロセスワーキングセットに対応するメモリの量を実行することに関連付けられた前記書き込み待ち時間が閾値書き込み待ち時間を上回ったとの判定に応答して、前記スワップ動作を実行させるように構成されている、請求項4に記載のシステム。 - ホストの仮想メモリ位置に対応するデータを記憶するよう、フラッシュメモリデバイス及び抵抗可変メモリデバイスを含むハイブリッドメモリシステムの一部分を割り当てることと、
スワップ動作の実行に対応したコマンドに感度を割り当てることであって、前記コマンドは、前記ハイブリッドメモリシステムとは別個に設けられ且つ前記ハイブリッドメモリシステムに結合可能である前記ホストのメインメモリに関連付けられており、前記感度は、前記コマンドの実行の頻度と、前記コマンドの実行に関連付けられた書き込み待ち時間とに基づく、ことと、
前記コマンドが特定のタイプのファイルシステム書き込みに更に対応していると判定することであって、前記特定のタイプのファイルシステム書き込みは、前記特定のタイプのファイルシステム書き込みに関連付けられた判定可能な書き込みパターンを有する、ことと、
前記ハイブリッドメモリシステムとは別個に設けられ且つ前記ハイブリッドメモリシステムに結合可能である前記ホストの前記メインメモリに関連付けられた、前記スワップ動作の実行に対応するデータを記憶するように、前記ハイブリッドメモリシステムの一部分を割り当てることであって、前記ハイブリッドメモリシステムの前記一部分は、前記フラッシュメモリデバイス又は前記抵抗可変メモリデバイスのうちの一方に割り当てられ、前記フラッシュメモリデバイス又は前記抵抗可変メモリデバイスのうちの前記一方は、前記フラッシュメモリデバイス又は前記抵抗可変メモリデバイスのうちの他方に対して一層低い待ち時間と一層高い耐久性とを示すように構成されており、前記ハイブリッドメモリシステムの前記一部分は、前記ハイブリッドメモリシステムの前記割り当てられた一部分と前記ホストとの間でデータが転送されることを可能にするように構成される、ことと、
前記割り当てられた感度と、前記特定のタイプのファイルシステム書き込みに対応する前記コマンドと、前記特定のタイプのファイルシステム書き込みに関連付けられた前記判定可能な書き込みパターンを有する前記特定のタイプのファイルシステム書き込みとに少なくとも部分的に基づいて、前記コマンドを処理する時に、前記一層低い待ち時間と前記一層高い耐久性とを示すように構成された前記フラッシュメモリデバイス又は前記抵抗可変メモリデバイスのうちの前記一方に、前記ホストの前記メインメモリに関連付けられた論理ブロックアドレス(LBA)をマッピングすることにより、前記スワップ動作の実行の一部として、前記ホストに関連付けられた仮想メモリ位置によって参照される前記メインメモリのデータのページの一部分を、前記ハイブリッドメモリシステムの前記フラッシュメモリデバイス又は前記抵抗可変メモリデバイスの前記割り当てられた一部分へ選択的に転送することと、
を含む方法。 - データを記憶するよう前記ハイブリッドメモリシステムの前記一部分を割り当てることは、前記データを記憶するよう前記ハイブリッドメモリシステムの論理ブロックアドレス範囲を割り当てることを更に含む、請求項8に記載の方法。
- 前記データは、データのアノニマスページを含み、データの前記アノニマスページは、データのプロセスワーキングセットに対応するデータを含む、請求項8に記載の方法。
- 前記ホストが前記データを参照していると判定したことに応答して、前記ハイブリッドメモリシステムの前記割り当てられた一部分から前記ホストに前記データを返送すること、を更に含む、請求項8~10のいずれか1項に記載の方法。
- 前記ホストと関連付けられた物理メモリ位置が前記ホストと関連付けられた1つよりも多い仮想メモリ位置によって参照されたと判定したことに応答して、前記ホストから前記ハイブリッドメモリシステムの前記割り当てられた一部分に前記データを選択的に転送すること、を更に含む、請求項8~11のいずれか1項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/927,383 | 2018-03-21 | ||
US15/927,383 US10809942B2 (en) | 2018-03-21 | 2018-03-21 | Latency-based storage in a hybrid memory system |
PCT/US2019/021960 WO2019182824A1 (en) | 2018-03-21 | 2019-03-13 | Hybrid memory system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021518605A JP2021518605A (ja) | 2021-08-02 |
JP7049476B2 true JP7049476B2 (ja) | 2022-04-06 |
Family
ID=67985188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020550636A Active JP7049476B2 (ja) | 2018-03-21 | 2019-03-13 | ハイブリッドメモリシステム |
Country Status (7)
Country | Link |
---|---|
US (2) | US10809942B2 (ja) |
EP (1) | EP3769227A4 (ja) |
JP (1) | JP7049476B2 (ja) |
KR (1) | KR102434170B1 (ja) |
CN (1) | CN111919201B (ja) |
TW (1) | TWI696188B (ja) |
WO (1) | WO2019182824A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10705747B2 (en) * | 2018-03-21 | 2020-07-07 | Micron Technology, Inc. | Latency-based storage in a hybrid memory system |
US10705963B2 (en) * | 2018-03-21 | 2020-07-07 | Micron Technology, Inc. | Latency-based storage in a hybrid memory system |
US10923178B1 (en) | 2020-02-27 | 2021-02-16 | Western Digital Technologies, Inc. | Data storage with improved write performance for preferred user data |
RU2757659C1 (ru) * | 2020-06-16 | 2021-10-19 | Александр Георгиевич Носков | Накопитель магнитный с разделёнными областями |
US11947839B2 (en) * | 2021-05-10 | 2024-04-02 | Samsung Electronics Co., Ltd. | Storage device, system, and method for customizable metadata |
US11860773B2 (en) * | 2022-02-03 | 2024-01-02 | Micron Technology, Inc. | Memory access statistics monitoring |
CN114936007A (zh) * | 2022-06-02 | 2022-08-23 | 三星(中国)半导体有限公司 | 存储数据的方法和装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008310793A (ja) | 2007-05-14 | 2008-12-25 | Buffalo Inc | 記憶装置 |
US20120137055A1 (en) | 2010-11-29 | 2012-05-31 | Dong Yang Lee | Hybrid memory system and method managing the same |
JP2014178913A (ja) | 2013-03-15 | 2014-09-25 | Sony Corp | 電子機器、スナップショットイメージの作成方法及びプログラム |
US20150074339A1 (en) | 2013-09-10 | 2015-03-12 | Hicamp Systems, Inc. | Hybrid main memory using a fine-grain level of remapping |
JP2017138853A (ja) | 2016-02-04 | 2017-08-10 | 株式会社東芝 | 情報処理装置およびプログラム |
Family Cites Families (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH047763A (ja) * | 1990-04-26 | 1992-01-13 | Oki Electric Ind Co Ltd | 主記憶割り当て管理方式 |
US8452912B2 (en) | 2007-10-11 | 2013-05-28 | Super Talent Electronics, Inc. | Flash-memory system with enhanced smart-storage switch and packed meta-data cache for mitigating write amplification by delaying and merging writes until a host read |
US6581142B1 (en) * | 2000-09-01 | 2003-06-17 | International Business Machines Corporation | Computer program product and method for partial paging and eviction of microprocessor instructions in an embedded computer |
US20090193184A1 (en) * | 2003-12-02 | 2009-07-30 | Super Talent Electronics Inc. | Hybrid 2-Level Mapping Tables for Hybrid Block- and Page-Mode Flash-Memory System |
KR100843543B1 (ko) * | 2006-10-25 | 2008-07-04 | 삼성전자주식회사 | 플래시 메모리 장치를 포함하는 시스템 및 그것의 데이터복구 방법 |
US7584335B2 (en) * | 2006-11-02 | 2009-09-01 | International Business Machines Corporation | Methods and arrangements for hybrid data storage |
KR100881187B1 (ko) * | 2007-01-16 | 2009-02-05 | 삼성전자주식회사 | 하이브리드 하드 디스크 드라이브, 하이브리드 하드 디스크드라이브를 내장하는 컴퓨터 시스템, 그리고 하이브리드하드 디스크 드라이브의 플래시 메모리 dma 회로 |
TWI338856B (en) * | 2007-03-09 | 2011-03-11 | Ite Tech Inc | A flash memory storing device and a data storing method thereof |
US20100169602A1 (en) * | 2008-12-29 | 2010-07-01 | Jared E Hulbert | Method and Apparatus for Efficient Memory Placement |
US20100241815A1 (en) * | 2009-03-20 | 2010-09-23 | Google Inc. | Hybrid Storage Device |
US8307151B1 (en) * | 2009-11-30 | 2012-11-06 | Micron Technology, Inc. | Multi-partitioning feature on e-MMC |
US20110167197A1 (en) * | 2010-01-05 | 2011-07-07 | Mark Leinwander | Nonvolatile Storage with Disparate Memory Types |
US8725963B1 (en) | 2011-04-15 | 2014-05-13 | Parallels IP Holdings GmbH | System and method for managing a virtual swap file for virtual environments |
US9514838B2 (en) * | 2011-05-31 | 2016-12-06 | Micron Technology, Inc. | Apparatus including memory system controllers and related methods for memory management using block tables |
KR20130032772A (ko) * | 2011-09-23 | 2013-04-02 | 삼성전자주식회사 | 하이브리드 메모리 장치, 이를 포함하는 컴퓨터 시스템, 및 하이브리드 메모리장치의 데이터 기입 및 독출 방법 |
JP5971547B2 (ja) * | 2012-02-15 | 2016-08-17 | 国立大学法人 東京大学 | メモリコントローラ,データ記憶装置およびメモリの制御方法 |
US9430386B2 (en) * | 2013-03-15 | 2016-08-30 | Bitmicro Networks, Inc. | Multi-leveled cache management in a hybrid storage system |
US10372551B2 (en) | 2013-03-15 | 2019-08-06 | Netlist, Inc. | Hybrid memory system with configurable error thresholds and failure analysis capability |
US9946495B2 (en) * | 2013-04-25 | 2018-04-17 | Microsoft Technology Licensing, Llc | Dirty data management for hybrid drives |
US9436600B2 (en) | 2013-06-11 | 2016-09-06 | Svic No. 28 New Technology Business Investment L.L.P. | Non-volatile memory storage for multi-channel memory system |
US9921980B2 (en) | 2013-08-12 | 2018-03-20 | Micron Technology, Inc. | Apparatuses and methods for configuring I/Os of memory for hybrid memory modules |
WO2015047326A1 (en) * | 2013-09-27 | 2015-04-02 | Hewlett-Packard Development Company, L.P. | Data management on memory modules |
KR20150043102A (ko) * | 2013-10-14 | 2015-04-22 | 한국전자통신연구원 | 하이브리드 메모리의 데이터 관리 장치 및 방법 |
US9430508B2 (en) | 2013-12-30 | 2016-08-30 | Microsoft Technology Licensing, Llc | Disk optimized paging for column oriented databases |
US9509771B2 (en) * | 2014-01-14 | 2016-11-29 | International Business Machines Corporation | Prioritizing storage array management commands |
KR20150089538A (ko) * | 2014-01-28 | 2015-08-05 | 한국전자통신연구원 | 인-메모리 데이터 관리 장치 및 인-메모리 데이터 관리 방법 |
US9772776B2 (en) | 2014-02-27 | 2017-09-26 | Red Hat Israel, Ltd. | Per-memory group swap device |
US9711194B2 (en) * | 2015-01-28 | 2017-07-18 | Xilinx, Inc. | Circuits for and methods of controlling the operation of a hybrid memory system |
EP3097671B1 (en) * | 2015-02-18 | 2021-05-19 | Intel Corporation | Traffic class arbitration based on priority and bandwidth allocation |
US9459802B1 (en) * | 2015-03-30 | 2016-10-04 | Kabushiki Kaisha Toshiba | Hybrid-HDD that limits dirty data in NAND |
US10007435B2 (en) | 2015-05-21 | 2018-06-26 | Micron Technology, Inc. | Translation lookaside buffer in memory |
US9760479B2 (en) * | 2015-12-02 | 2017-09-12 | Pure Storage, Inc. | Writing data in a storage system that includes a first type of storage device and a second type of storage device |
US10678704B2 (en) * | 2016-03-29 | 2020-06-09 | Samsung Electronics Co., Ltd. | Method and apparatus for enabling larger memory capacity than physical memory size |
US9772943B1 (en) * | 2016-04-01 | 2017-09-26 | Cavium, Inc. | Managing synonyms in virtual-address caches |
US20170300422A1 (en) | 2016-04-14 | 2017-10-19 | Micron Technology, Inc. | Memory device with direct read access |
US10108555B2 (en) * | 2016-05-26 | 2018-10-23 | Macronix International Co., Ltd. | Memory system and memory management method thereof |
US10698732B2 (en) * | 2016-07-19 | 2020-06-30 | Sap Se | Page ranking in operating system virtual pages in hybrid memory systems |
US10540098B2 (en) * | 2016-07-19 | 2020-01-21 | Sap Se | Workload-aware page management for in-memory databases in hybrid main memory systems |
US11977484B2 (en) * | 2016-07-19 | 2024-05-07 | Sap Se | Adapting in-memory database in hybrid memory systems and operating system interface |
US10152427B2 (en) * | 2016-08-12 | 2018-12-11 | Google Llc | Hybrid memory management |
US10649665B2 (en) * | 2016-11-08 | 2020-05-12 | Micron Technology, Inc. | Data relocation in hybrid memory |
KR20180094372A (ko) * | 2017-02-15 | 2018-08-23 | 에스케이하이닉스 주식회사 | 하이브리드 메모리 시스템 및 그 제어 방법 |
US10901894B2 (en) * | 2017-03-10 | 2021-01-26 | Oracle International Corporation | Allocating and accessing memory pages with near and far memory blocks from heterogeneous memories |
US10430329B2 (en) * | 2017-06-23 | 2019-10-01 | Western Digital Technologies, Inc. | Quality of service aware storage class memory/NAND flash hybrid solid state drive |
US10152428B1 (en) * | 2017-07-13 | 2018-12-11 | EMC IP Holding Company LLC | Virtual memory service levels |
US10705963B2 (en) * | 2018-03-21 | 2020-07-07 | Micron Technology, Inc. | Latency-based storage in a hybrid memory system |
US10705747B2 (en) * | 2018-03-21 | 2020-07-07 | Micron Technology, Inc. | Latency-based storage in a hybrid memory system |
-
2018
- 2018-03-21 US US15/927,383 patent/US10809942B2/en active Active
-
2019
- 2019-03-13 WO PCT/US2019/021960 patent/WO2019182824A1/en unknown
- 2019-03-13 KR KR1020207029008A patent/KR102434170B1/ko active IP Right Grant
- 2019-03-13 CN CN201980020352.4A patent/CN111919201B/zh active Active
- 2019-03-13 JP JP2020550636A patent/JP7049476B2/ja active Active
- 2019-03-13 EP EP19771806.7A patent/EP3769227A4/en active Pending
- 2019-03-18 TW TW108109072A patent/TWI696188B/zh active
-
2020
- 2020-09-11 US US17/018,371 patent/US20200409607A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008310793A (ja) | 2007-05-14 | 2008-12-25 | Buffalo Inc | 記憶装置 |
US20120137055A1 (en) | 2010-11-29 | 2012-05-31 | Dong Yang Lee | Hybrid memory system and method managing the same |
JP2014178913A (ja) | 2013-03-15 | 2014-09-25 | Sony Corp | 電子機器、スナップショットイメージの作成方法及びプログラム |
US20150074339A1 (en) | 2013-09-10 | 2015-03-12 | Hicamp Systems, Inc. | Hybrid main memory using a fine-grain level of remapping |
JP2017138853A (ja) | 2016-02-04 | 2017-08-10 | 株式会社東芝 | 情報処理装置およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
KR20200121372A (ko) | 2020-10-23 |
TWI696188B (zh) | 2020-06-11 |
CN111919201B (zh) | 2024-05-14 |
US10809942B2 (en) | 2020-10-20 |
TW201941197A (zh) | 2019-10-16 |
JP2021518605A (ja) | 2021-08-02 |
CN111919201A (zh) | 2020-11-10 |
US20190294363A1 (en) | 2019-09-26 |
EP3769227A1 (en) | 2021-01-27 |
WO2019182824A1 (en) | 2019-09-26 |
KR102434170B1 (ko) | 2022-08-19 |
EP3769227A4 (en) | 2021-12-22 |
US20200409607A1 (en) | 2020-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7049476B2 (ja) | ハイブリッドメモリシステム | |
JP7057435B2 (ja) | ハイブリッドメモリシステム | |
WO2008055272A2 (en) | Integrating data from symmetric and asymmetric memory | |
JP7038227B2 (ja) | ハイブリッドメモリシステム | |
JP5801933B2 (ja) | ブート・データをキャッシュするソリッドステートドライブ | |
JP2021149374A (ja) | データ処理装置 | |
US11782854B2 (en) | Cache architecture for a storage device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220325 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7049476 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |