JPH047763A - 主記憶割り当て管理方式 - Google Patents
主記憶割り当て管理方式Info
- Publication number
- JPH047763A JPH047763A JP2108681A JP10868190A JPH047763A JP H047763 A JPH047763 A JP H047763A JP 2108681 A JP2108681 A JP 2108681A JP 10868190 A JP10868190 A JP 10868190A JP H047763 A JPH047763 A JP H047763A
- Authority
- JP
- Japan
- Prior art keywords
- page
- main memory
- page table
- table entry
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007726 management method Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、仮想記憶計算機の主記憶ページ割り当て管理
方式に関するものである。
方式に関するものである。
[従来の技術]
第2図は、本発明が対象としているハードウェアのアド
レス変換機構の概略図である。従来、このハードウェア
を次のように制御することにより仮想記憶を実現してい
た。
レス変換機構の概略図である。従来、このハードウェア
を次のように制御することにより仮想記憶を実現してい
た。
C,PiJ21から出される論理アドレスは、論理アド
レスページテーブルエントリ変換機構22を通して、主
記憶ページテーブル23のページテーブルエントリを参
照することにより主記憶24上の実アドレスに変換され
る。
レスページテーブルエントリ変換機構22を通して、主
記憶ページテーブル23のページテーブルエントリを参
照することにより主記憶24上の実アドレスに変換され
る。
第3図に示すように、ページテーブルエントリを参照し
たとき(ステ、ブ30])、論理アドレスに該当するペ
ージテーブルエントリが見付からなかった場合には、C
PU21はページフォールトの例外を発生する(ステッ
プ302)。
たとき(ステ、ブ30])、論理アドレスに該当するペ
ージテーブルエントリが見付からなかった場合には、C
PU21はページフォールトの例外を発生する(ステッ
プ302)。
ページフォールトの例外の取扱いでは、主記憶を割り当
て、二次記憶装置(磁気ドラムやハードディスク装置等
の外部記憶装置)から該当ページを割り当てられた主記
憶上にページインし、ページテーブルエントリを設定す
る(ステップ303〜3o5)。こうして例外の発生し
たべ一ノは使用可能となる。なお、主記憶ページチーフ
ル23のページチーフルエントリ231におけるバリッ
ドビット(有効ビット)はアクセスの可否を示すビット
である。
て、二次記憶装置(磁気ドラムやハードディスク装置等
の外部記憶装置)から該当ページを割り当てられた主記
憶上にページインし、ページテーブルエントリを設定す
る(ステップ303〜3o5)。こうして例外の発生し
たべ一ノは使用可能となる。なお、主記憶ページチーフ
ル23のページチーフルエントリ231におけるバリッ
ドビット(有効ビット)はアクセスの可否を示すビット
である。
また、ページフォールトを発生した時に主記憶を速やか
に割り当てるために、第4図に示すように、主記憶41
はO8(オペレーティング・/ステム)によって常にあ
る規定量以上の未割り当てページを持つように制御され
ている。これは、プロセスごと、あるいは主記憶全体で
割り当て量を制限して、この規定値を越えた場合には適
当なアルゴリズムによって主記憶41上のあるヘーシヲ
選択し、そのページの内容を二次記憶装置42にページ
アウトし、主記憶を解放してページテーブルエントリを
消去することによって行われる。
に割り当てるために、第4図に示すように、主記憶41
はO8(オペレーティング・/ステム)によって常にあ
る規定量以上の未割り当てページを持つように制御され
ている。これは、プロセスごと、あるいは主記憶全体で
割り当て量を制限して、この規定値を越えた場合には適
当なアルゴリズムによって主記憶41上のあるヘーシヲ
選択し、そのページの内容を二次記憶装置42にページ
アウトし、主記憶を解放してページテーブルエントリを
消去することによって行われる。
[発明が解決しようとする課題]
しかしながら、上記した従来の制御方式では次のような
欠点があった。
欠点があった。
(1)運悪くページアウトされた直後に、そのページが
参照される場合がある。この場合、上記の方式ではペー
ジアウトしたとき主記憶を解放してページテーブルエン
トリを消去するので、二次記憶装置にページアウトした
ページを■/○を介して主記憶に再ページインしなけれ
ばならない。ところが、ページインを実行するIloは
CPUの速度に比べて非常に遅いので、これは/ステム
にとって大きな負荷となる。
参照される場合がある。この場合、上記の方式ではペー
ジアウトしたとき主記憶を解放してページテーブルエン
トリを消去するので、二次記憶装置にページアウトした
ページを■/○を介して主記憶に再ページインしなけれ
ばならない。ところが、ページインを実行するIloは
CPUの速度に比べて非常に遅いので、これは/ステム
にとって大きな負荷となる。
(2)またプロセスごとに主記憶割り当て量か制限され
ている場合、従来の制御方式ではプロセスの数が少ない
場合には、主記憶の中で使用されない領域が数多く発生
するため主記憶が有効利用されない。
ている場合、従来の制御方式ではプロセスの数が少ない
場合には、主記憶の中で使用されない領域が数多く発生
するため主記憶が有効利用されない。
本発明の目的は、O8が主記憶をある一定の余裕をもっ
て使うように管理する場合において、上述した従来技術
の問題点を解消し、主記憶を有効に活用して、二次記憶
装置から主記憶への再ページインのオーバーへノドが少
ない主記憶割り当て管理方式を提供することにある。
て使うように管理する場合において、上述した従来技術
の問題点を解消し、主記憶を有効に活用して、二次記憶
装置から主記憶への再ページインのオーバーへノドが少
ない主記憶割り当て管理方式を提供することにある。
[課題を解決するための手段]
本発明の主記憶割り当て管理方式は、主記憶をある一定
のページ余裕をもって使用する仮想記憶方式の計算機に
おいて、主記憶上のべ一ノを記憶しておくための主記憶
べ一7テーブルにハードウェア的に使用中であるか否か
の情報に加えてソフトウェア的に使用中であるか否かの
情報を新たにもたせる。
のページ余裕をもって使用する仮想記憶方式の計算機に
おいて、主記憶上のべ一ノを記憶しておくための主記憶
べ一7テーブルにハードウェア的に使用中であるか否か
の情報に加えてソフトウェア的に使用中であるか否かの
情報を新たにもたせる。
そして、ページ余裕を作るために主記憶を解放するとき
は、パー/チーフルエントリをハードウェア的に無効に
するだけて、そのエントリおよびページはそのまま残し
ておくことによりページを再使用可能に設定する。しか
も、設定した順序でこの再使用可能ページが使用される
ように古い順に配列する。
は、パー/チーフルエントリをハードウェア的に無効に
するだけて、そのエントリおよびページはそのまま残し
ておくことによりページを再使用可能に設定する。しか
も、設定した順序でこの再使用可能ページが使用される
ように古い順に配列する。
一方、主記憶を割り当てるときは、ページテーブルエン
トリを調べてページが再使用可能であるかどうか判断す
る。その結果、ページが再使用可能であると判断された
ときは、ページテーブルエントリをハードウェア的に有
効にする操作を行う。
トリを調べてページが再使用可能であるかどうか判断す
る。その結果、ページが再使用可能であると判断された
ときは、ページテーブルエントリをハードウェア的に有
効にする操作を行う。
[作用]
本発明は、1度使用したページは解放した後もなるべく
長期開催の用途に使用されないようにして、次に参照さ
れた時に主記憶中に残っている確率が高くなるようにし
たものである。
長期開催の用途に使用されないようにして、次に参照さ
れた時に主記憶中に残っている確率が高くなるようにし
たものである。
本発明では、ページテーブルはハードウェア情報に加え
て、ソフトウェア的に使用中であるか否かの情報を持っ
ており、主記憶が解放されるときは、ページテーブルエ
ントリはハードウェア的に無効になるだけで、ソフトウ
ェア的には有効で、しかもそのエントリおよびページは
消去されずにそのまま残される。
て、ソフトウェア的に使用中であるか否かの情報を持っ
ており、主記憶が解放されるときは、ページテーブルエ
ントリはハードウェア的に無効になるだけで、ソフトウ
ェア的には有効で、しかもそのエントリおよびページは
消去されずにそのまま残される。
従って、主記憶を割り当てるときには、ページテーブル
エントリを調べるだけで、ページが再使用可能であるか
どうかが判断できることになる。
エントリを調べるだけで、ページが再使用可能であるか
どうかが判断できることになる。
この判断で、ページが再使用可能であるとされた場合に
は、再使用可能ページが古い順に配列されて再使用可能
ページができるだけ長く主記憶中に残るようになってい
るので、二次記憶装置からページの内容を主記憶に読み
込む必要がなく、主記憶中に残ったページ内容がそのま
ま使用される。
は、再使用可能ページが古い順に配列されて再使用可能
ページができるだけ長く主記憶中に残るようになってい
るので、二次記憶装置からページの内容を主記憶に読み
込む必要がなく、主記憶中に残ったページ内容がそのま
ま使用される。
その結果、二次記憶装置から主記憶へのページインの回
数が少なくなる。
数が少なくなる。
[実施例]
以下、本発明の実施例を第1図、第5図〜第7図を用い
て説明する。
て説明する。
第1図は本発明の実施例による主記憶の管理情況を示す
図であり、主記憶ページテーブル110と主記憶割り当
て管理部130とから主記憶120を管理するように構
成されている。
図であり、主記憶ページテーブル110と主記憶割り当
て管理部130とから主記憶120を管理するように構
成されている。
主記憶ページテーブル〕10は、主記憶120上のペー
ジを記憶しておくためのテーブルであり、その主記憶ペ
ージテーブルエントリ1]3には、バリッドビット、ペ
ージテーブルエントリリスト。
ジを記憶しておくためのテーブルであり、その主記憶ペ
ージテーブルエントリ1]3には、バリッドビット、ペ
ージテーブルエントリリスト。
ページ番号等の情報が設定される。このうち)X+ソリ
ッドットには、ハードウェアで主記憶120上のページ
をチエツクするバリッドビット111の他に、特にソフ
トウェア的にページテーブルエントリ113が使用中か
否かを示すビット情報を持っている。このビット情報を
本実施例ではソフトウェアバリッドビット112という
。これら両ビット111,112の組合せ内容は次の通
りである。
ッドットには、ハードウェアで主記憶120上のページ
をチエツクするバリッドビット111の他に、特にソフ
トウェア的にページテーブルエントリ113が使用中か
否かを示すビット情報を持っている。このビット情報を
本実施例ではソフトウェアバリッドビット112という
。これら両ビット111,112の組合せ内容は次の通
りである。
ハードウェア、ソフトウェアの両バリッドピント111
112が共にオフ「0」ならばそのエントリ113は
未使用である。ハードウエアバリッドビ71−111が
オフrOJ、ソフトウェアバリ。
112が共にオフ「0」ならばそのエントリ113は
未使用である。ハードウエアバリッドビ71−111が
オフrOJ、ソフトウェアバリ。
ドビソト1]2がオン「10のエントリ113はソフト
ウェア的に意味のある情報を持っているが、CPIJが
そのページを参照するとページフォールトの例外を発生
する。このとき、主記憶上のページは”再割り当て可能
”となっている。ノ\−ドウエア、ソフトウェアの両バ
リッドビット111112が共にオン「1」ならばその
エントリ113は使用中である。
ウェア的に意味のある情報を持っているが、CPIJが
そのページを参照するとページフォールトの例外を発生
する。このとき、主記憶上のページは”再割り当て可能
”となっている。ノ\−ドウエア、ソフトウェアの両バ
リッドビット111112が共にオン「1」ならばその
エントリ113は使用中である。
一方、主記憶120の中は3種類のページに分割される
。主記憶ページテーブル110のとのページテーブルエ
ントリ113からも指されていない未使用ページ121
、ノ・−ドウエア的にバソ、ツドなページテーブルエン
トリ113から指されている使用中ページ122、及び
ハードウェア的にはバリッドでないがソフトウェア的に
はパリ、ドなページテーブルエントリ113から指され
ている再割り当て可能ページ123がある。これらのペ
ージは主記憶ページテーブル110のベーンテーブルエ
ントリ113内のページ番号114により指される。
。主記憶ページテーブル110のとのページテーブルエ
ントリ113からも指されていない未使用ページ121
、ノ・−ドウエア的にバソ、ツドなページテーブルエン
トリ113から指されている使用中ページ122、及び
ハードウェア的にはバリッドでないがソフトウェア的に
はパリ、ドなページテーブルエントリ113から指され
ている再割り当て可能ページ123がある。これらのペ
ージは主記憶ページテーブル110のベーンテーブルエ
ントリ113内のページ番号114により指される。
また、主記憶割り当て管理部130は○S1即ち監視プ
ログラムによるノ・−ドウエア資源の管理を行う機能を
有する。主記憶割り当て管理部130には、主記憶12
0の未使用ページ121の割り当て管理を行なう主記憶
割り当て管理表132、および再割り当て可能なページ
123を指すページテーブルエントリ113のリストの
先頭を指す再割り当て可能ページテーブルエントリリス
トヘッダ131がある。
ログラムによるノ・−ドウエア資源の管理を行う機能を
有する。主記憶割り当て管理部130には、主記憶12
0の未使用ページ121の割り当て管理を行なう主記憶
割り当て管理表132、および再割り当て可能なページ
123を指すページテーブルエントリ113のリストの
先頭を指す再割り当て可能ページテーブルエントリリス
トヘッダ131がある。
なお、本実施例では、図示するように再割り当て可能ペ
ージテーブルエントリリスト115を主記憶ページテー
ブル110の中に構成して、この再割り当て可能ページ
テーブルエントリリスト115は主記憶割り当て管理部
130のページテーブルエントリリストヘッダ131に
より指されるようになっている。
ージテーブルエントリリスト115を主記憶ページテー
ブル110の中に構成して、この再割り当て可能ページ
テーブルエントリリスト115は主記憶割り当て管理部
130のページテーブルエントリリストヘッダ131に
より指されるようになっている。
さて、次に上記のように構成した本実施例の主記憶解放
手順を第5図に従って説明する。
手順を第5図に従って説明する。
ページフォールトの例外が発生すると、O8は主記憶に
余裕をつくるため主記憶120上のあるページを選択し
、そのページ内容を二次記憶装置にページアウトして主
記憶を解放するが、このとき、ページテーブルエントリ
113は消去せず、ページテーブルエントリ113のノ
\−トウエアノ\リッドビット111のみをオフ「0」
にする(ステップ501)。すなわち、ページテーブル
エンドリ113をハードウェア的に無効にするだけで、
エントリおよびページはそのままにしでおく。ここで、
ハードウェアバリッドビットのみをrOJとし、ソフト
ウェアバリッドビットを「1」のままにしておくのは、
ソフトウェアバリッドピントもオフrOJにすると、完
全に解放されて利用者以外の者に使われてしまうからで
あり、またエントリおよびページをそのままにしておく
のは記録を残しておくためである。
余裕をつくるため主記憶120上のあるページを選択し
、そのページ内容を二次記憶装置にページアウトして主
記憶を解放するが、このとき、ページテーブルエントリ
113は消去せず、ページテーブルエントリ113のノ
\−トウエアノ\リッドビット111のみをオフ「0」
にする(ステップ501)。すなわち、ページテーブル
エンドリ113をハードウェア的に無効にするだけで、
エントリおよびページはそのままにしでおく。ここで、
ハードウェアバリッドビットのみをrOJとし、ソフト
ウェアバリッドビットを「1」のままにしておくのは、
ソフトウェアバリッドピントもオフrOJにすると、完
全に解放されて利用者以外の者に使われてしまうからで
あり、またエントリおよびページをそのままにしておく
のは記録を残しておくためである。
そして、ページテーブルエントリ113を再割り当て可
能ページテーブルエントリリスト115の後尾につなぐ
(ステップ502)。上記のようにして予め生成された
再割り当て可能ベーンはポインタにより順次つないでい
き、先頭から使ってい(ようにするためである。
能ページテーブルエントリリスト115の後尾につなぐ
(ステップ502)。上記のようにして予め生成された
再割り当て可能ベーンはポインタにより順次つないでい
き、先頭から使ってい(ようにするためである。
次に、本発明の主記憶割り当て手順を第6図に従って説
明する。
明する。
先ず、主記憶を割り当てようとするアドレスのページテ
ーブルエントリを調ヘ ページか再割り当て可能か否か
判断する(ステ、プロ01.602)。
ーブルエントリを調ヘ ページか再割り当て可能か否か
判断する(ステ、プロ01.602)。
ページが再割り当て可能の場合(ハードウェアバリ、ド
ビット「0」、ソフトウェアバリッドビット「1」)、
主記憶ページテーブル110の当該ページテーブルエン
トリ113を再割り当て可能ページテーブルエントリリ
スト115から取り除き、ハードウェア的にもバリッド
な状態(ハードウェアバリッドビット「1」、ソフトウ
ェアバリッドピント「1」)、即ち使用中にして終了す
る(ステップ803.604)。この場合において、解
放したページがそのまま主記憶中に残っているので、二
次記憶装置からページの内容を主記憶に読み込む必要が
なくなる。
ビット「0」、ソフトウェアバリッドビット「1」)、
主記憶ページテーブル110の当該ページテーブルエン
トリ113を再割り当て可能ページテーブルエントリリ
スト115から取り除き、ハードウェア的にもバリッド
な状態(ハードウェアバリッドビット「1」、ソフトウ
ェアバリッドピント「1」)、即ち使用中にして終了す
る(ステップ803.604)。この場合において、解
放したページがそのまま主記憶中に残っているので、二
次記憶装置からページの内容を主記憶に読み込む必要が
なくなる。
ステップ602でページが再割り当て可能でない場合に
は、新しく主記憶を割り当てる必要があるが、このとき
主記憶中に未使用ページかあるかないかで処理が分かれ
る(ステップ605)。
は、新しく主記憶を割り当てる必要があるが、このとき
主記憶中に未使用ページかあるかないかで処理が分かれ
る(ステップ605)。
主記憶割り当て管理部130の主記憶割り当て管理表1
32を調べた結果、未使用ページが存在する場合、該当
ページを割り当て済みにしてページイン処理を行ない、
ページテーブルエントリ113に情報を設定して終了す
る(ステップ606〜608)。この処理は第3図で説
明した従来例と同じである。
32を調べた結果、未使用ページが存在する場合、該当
ページを割り当て済みにしてページイン処理を行ない、
ページテーブルエントリ113に情報を設定して終了す
る(ステップ606〜608)。この処理は第3図で説
明した従来例と同じである。
上記ステップ605において、未使用ページ121が存
在しない場合、再割り当て可能ページテーブルエントリ
リスト115の先頭のエントリ113を取り外して、そ
のエントリ113の指している主記憶ページを主記憶割
り当て管理表132内で未割り当て状態にすることによ
り解放し、エントリ113はソフトウェアバリッドピン
ト112をオフrOJにして未使用状態にする(ステッ
プ609)。 その後は、未使用ページが存在する場合
とまったく同じ手順で主記憶を割り当てる(ステップ6
06〜608)。
在しない場合、再割り当て可能ページテーブルエントリ
リスト115の先頭のエントリ113を取り外して、そ
のエントリ113の指している主記憶ページを主記憶割
り当て管理表132内で未割り当て状態にすることによ
り解放し、エントリ113はソフトウェアバリッドピン
ト112をオフrOJにして未使用状態にする(ステッ
プ609)。 その後は、未使用ページが存在する場合
とまったく同じ手順で主記憶を割り当てる(ステップ6
06〜608)。
なお上記した未使用ページが存在しない場合(ステ、プ
ロ 05. 609)の説明においては簡単化のために
、再割り当て可能ページをいったん解放して新しいエン
トリのために割り当てるようにしたが、再割り当て可能
ページのページ番号をソノまま新しいエントリのために
使うことも可能である。
ロ 05. 609)の説明においては簡単化のために
、再割り当て可能ページをいったん解放して新しいエン
トリのために割り当てるようにしたが、再割り当て可能
ページのページ番号をソノまま新しいエントリのために
使うことも可能である。
また、第1図においては再割り当て可能ページテーブル
エントリリスト115を主記憶ページテーブル110の
中に構成したが、このリス)115の構成方法は本発明
の本質とは関係がない。例えば、ページテーブル110
の中にリストを構成するだけの余裕がなければ、第7図
に示すように主記憶ページテーブル110の外に再割り
当て可能ページテーブルエントリリスト7]0を構成す
ることも可能である。
エントリリスト115を主記憶ページテーブル110の
中に構成したが、このリス)115の構成方法は本発明
の本質とは関係がない。例えば、ページテーブル110
の中にリストを構成するだけの余裕がなければ、第7図
に示すように主記憶ページテーブル110の外に再割り
当て可能ページテーブルエントリリスト7]0を構成す
ることも可能である。
さらに第1図および第7図中では単方向リストとしたが
、双方向リストを使ってもよい。
、双方向リストを使ってもよい。
以上述べたように本実施例によれば、主記憶ページテー
ブルにソフトウェア的に使用中であるが否かの情報であ
るソフトウェアバリッドビットを持たせ、主記憶を解放
するときは、ページテーブルエントリをハードウェア的
に無効にするだけで、エントリおよびページはそのまま
残しておき、主記憶を割り当てるときには、ページテー
ブルエントリを調べるだけで、ページが再使用可能であ
るかどうかを判断でき、しかも、新規に生成した再使用
可能ページができるだけ長(主記憶中に残るように再使
用可能ページを生成した順番に並べるようにして、古い
ものから主記憶を割り当てることにより、二次記憶装置
から主記憶へのページインの回数を少なくすることがで
きる。
ブルにソフトウェア的に使用中であるが否かの情報であ
るソフトウェアバリッドビットを持たせ、主記憶を解放
するときは、ページテーブルエントリをハードウェア的
に無効にするだけで、エントリおよびページはそのまま
残しておき、主記憶を割り当てるときには、ページテー
ブルエントリを調べるだけで、ページが再使用可能であ
るかどうかを判断でき、しかも、新規に生成した再使用
可能ページができるだけ長(主記憶中に残るように再使
用可能ページを生成した順番に並べるようにして、古い
ものから主記憶を割り当てることにより、二次記憶装置
から主記憶へのページインの回数を少なくすることがで
きる。
したがって、運悪くページアウトされた直後に、そのペ
ージが参照されるような場合であっても、当該ページテ
ーブルエントリが再割り当て可能ページテーブルエント
リリストに残っている限り、主記憶上の当該ページはそ
の内容に何らの変更もされていないページであるから、
ベーンアウトしたときのページテーブルエントリ、およ
びページが残っているので、二次記憶装置にページアウ
トしたページを主記憶にページインする必要がなく、参
照できる。従って、このような場合の参照には1/○を
介さずCPtJ速度で実行できるので、システムにとっ
て負荷とはならない。
ージが参照されるような場合であっても、当該ページテ
ーブルエントリが再割り当て可能ページテーブルエント
リリストに残っている限り、主記憶上の当該ページはそ
の内容に何らの変更もされていないページであるから、
ベーンアウトしたときのページテーブルエントリ、およ
びページが残っているので、二次記憶装置にページアウ
トしたページを主記憶にページインする必要がなく、参
照できる。従って、このような場合の参照には1/○を
介さずCPtJ速度で実行できるので、システムにとっ
て負荷とはならない。
[発明の効果]
以上、本発明によれば次の効果を発揮する。
(1)主記憶中に再使用可能なページを設け、主記憶を
この再使用可能ページを使って割り当てるようにしたの
で、主記憶を有効利用できる。また、解放したページが
そのまま主記憶中に残っている場合、二次記憶装置から
ページの内容を主記憶に読み込む必要がないので、シス
テムの負荷が大幅に軽減される。
この再使用可能ページを使って割り当てるようにしたの
で、主記憶を有効利用できる。また、解放したページが
そのまま主記憶中に残っている場合、二次記憶装置から
ページの内容を主記憶に読み込む必要がないので、シス
テムの負荷が大幅に軽減される。
(2)さらに、ページが再割り当て可能であるかどうか
はページテーブルを調べればわかるで、実現に要するオ
ーバヘッドは少ない。また、ソフトウェア的なビットを
付加するというソフトウェア上の変更で済むので、既存
のハードウェアだけで実現できる。
はページテーブルを調べればわかるで、実現に要するオ
ーバヘッドは少ない。また、ソフトウェア的なビットを
付加するというソフトウェア上の変更で済むので、既存
のハードウェアだけで実現できる。
第1図は本発明の主記憶割り当て管理方式の実施例を示
す説明図、第2図は本発明が対象とするハードウェアの
アドレス変換機構の概略図、第3図はページフォールト
の例外が発生した場合の従来の処理説明図、第4図は従
来方式のページアウトの説明図、第5図は本実施例によ
る主記憶解放を説明するフローチャート、第6図は同じ
く本実施例による主記憶割り当てを説明するフローチャ
ート、第7図はページテーブル中にリストを構成するこ
とができない場合の、再割り当て可能ページテーブルエ
ントリリストの他の実施例を示す説明図である。 110は主記憶ページテーブル、111はハードウェア
バリッドビット、112はソフトウェアバリ、ドビット
、113はページテーブルエントリ、114はページ番
号、115はページテーブルエントリリスト、120は
主記憶、121は未使用ページ、122は使用中ページ
、133は再割り当て可能ページ、130は主記憶割り
当て管理部、131は割り当て可能ページテーブルエン
トリリストヘンダ、132は主記憶割り当て管理表であ
る。 本実施例の構成 第1図 本発明の対象とするバー)゛つ+7の7ドレス変換機構
の概略図第2図 ヘ1り゛ 他の実施例のリスト 第 図
す説明図、第2図は本発明が対象とするハードウェアの
アドレス変換機構の概略図、第3図はページフォールト
の例外が発生した場合の従来の処理説明図、第4図は従
来方式のページアウトの説明図、第5図は本実施例によ
る主記憶解放を説明するフローチャート、第6図は同じ
く本実施例による主記憶割り当てを説明するフローチャ
ート、第7図はページテーブル中にリストを構成するこ
とができない場合の、再割り当て可能ページテーブルエ
ントリリストの他の実施例を示す説明図である。 110は主記憶ページテーブル、111はハードウェア
バリッドビット、112はソフトウェアバリ、ドビット
、113はページテーブルエントリ、114はページ番
号、115はページテーブルエントリリスト、120は
主記憶、121は未使用ページ、122は使用中ページ
、133は再割り当て可能ページ、130は主記憶割り
当て管理部、131は割り当て可能ページテーブルエン
トリリストヘンダ、132は主記憶割り当て管理表であ
る。 本実施例の構成 第1図 本発明の対象とするバー)゛つ+7の7ドレス変換機構
の概略図第2図 ヘ1り゛ 他の実施例のリスト 第 図
Claims (1)
- 【特許請求の範囲】 主記憶をある一定のページ余裕をもって使用する仮想記
憶方式の計算機において、 主記憶上のページを記憶しておくための主記憶ページテ
ーブルにハードウェア的に使用中であるか否かの情報に
加えてソフトウェア的に使用中であるか否かの情報をも
たせ、 ページ余裕を作るために主記憶を解放するときは、ペー
ジテーブルエントリをハードウェア的に無効にするだけ
で、そのエントリおよびページはそのまま残しておくこ
とによりページを再使用可能に設定すると共に、設定し
た順序でこの再使用可能ページが使用されるように配列
し、 主記憶を割り当てるときは、ページテーブルエントリを
調べてページが再使用可能であるかどうか判断し、ペー
ジが再使用可能であるときは、ページテーブルエントリ
をハードウェア的に有効にすることにより、 外部記憶装置から主記憶へのページインの回数を少なく
したことを特徴とする主記憶割り当て管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2108681A JPH047763A (ja) | 1990-04-26 | 1990-04-26 | 主記憶割り当て管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2108681A JPH047763A (ja) | 1990-04-26 | 1990-04-26 | 主記憶割り当て管理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH047763A true JPH047763A (ja) | 1992-01-13 |
Family
ID=14490974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2108681A Pending JPH047763A (ja) | 1990-04-26 | 1990-04-26 | 主記憶割り当て管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH047763A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021518605A (ja) * | 2018-03-21 | 2021-08-02 | マイクロン テクノロジー,インク. | ハイブリッドメモリシステム |
-
1990
- 1990-04-26 JP JP2108681A patent/JPH047763A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021518605A (ja) * | 2018-03-21 | 2021-08-02 | マイクロン テクノロジー,インク. | ハイブリッドメモリシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7065617B2 (en) | Efficient write-watch mechanism useful for garbage collection in a computer system | |
| EP3121731A1 (en) | Memory management method and device | |
| CN100543703C (zh) | 利用转换后备缓冲器选中的多处理器系统和方法 | |
| JPS61141055A (ja) | 情報処理装置のアドレス変換方式 | |
| JP2000200219A (ja) | 仮想メモリ管理方式 | |
| EP0995155B1 (en) | Microprocessor cache consistency | |
| JPH05210584A (ja) | 改善されたぺージングを有するディジタルデータプロセッサ | |
| GB2337348A (en) | Improving memory performance by using an overlay memory | |
| CN101013404A (zh) | 面向异构多核体系的分页式存储空间管理方法 | |
| JPH0115903B2 (ja) | ||
| JPH07248967A (ja) | メモリ制御方式 | |
| JPH04155465A (ja) | ファイル共用方法 | |
| US20240202031A1 (en) | Resource Management Method and Corresponding Apparatus | |
| JPH047763A (ja) | 主記憶割り当て管理方式 | |
| JPH11312092A (ja) | タスク切り替え方法及びデータ処理装置 | |
| JP2535584B2 (ja) | 実記憶固定処理計算機 | |
| JP3342597B2 (ja) | ディスクサブシステムおよび共有資源の排他制御方法 | |
| JP3542894B2 (ja) | ファイルシステム | |
| CN121029068A (zh) | 任务处理方法、设备、程序产品及存储介质 | |
| JPH09212465A (ja) | メモリ割り当て装置 | |
| WO2025152658A1 (zh) | 访问方法及装置 | |
| JPH06131264A (ja) | キャッシュメモリ制御方式 | |
| JPS6031664A (ja) | キヤツシユ先行アクセス方式 | |
| JPH076045A (ja) | 多重処理システムにおけるメモリ管理方法 | |
| JPH09204358A (ja) | ディスクキャッシュ管理装置 |