JP2021190588A - 電子部品、回路基板および電子部品の製造方法 - Google Patents

電子部品、回路基板および電子部品の製造方法 Download PDF

Info

Publication number
JP2021190588A
JP2021190588A JP2020095333A JP2020095333A JP2021190588A JP 2021190588 A JP2021190588 A JP 2021190588A JP 2020095333 A JP2020095333 A JP 2020095333A JP 2020095333 A JP2020095333 A JP 2020095333A JP 2021190588 A JP2021190588 A JP 2021190588A
Authority
JP
Japan
Prior art keywords
layer
base layer
electronic component
element body
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020095333A
Other languages
English (en)
Other versions
JP7483506B2 (ja
Inventor
清志郎 谷田川
Seishiro Yatagawa
智司 小林
Tomoji Kobayashi
良介 星野
Ryosuke Hoshino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2020095333A priority Critical patent/JP7483506B2/ja
Priority to US17/331,559 priority patent/US11631542B2/en
Priority to CN202110598301.9A priority patent/CN113764186A/zh
Publication of JP2021190588A publication Critical patent/JP2021190588A/ja
Priority to JP2024073426A priority patent/JP2024099773A/ja
Application granted granted Critical
Publication of JP7483506B2 publication Critical patent/JP7483506B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】実装面からのはんだのはみ出し量を抑制しつつ、実装面と反対側の面まではんだが濡れ上ることを防止する。【解決手段】誘電体と内部電極が設けられた素体と、前記素体上の複数の面に形成され前記内部電極と接続し金属を含む下地層と、前記素体の実装面側および前記内部電極が前記下地層に接続する側面側の前記下地層上に形成されためっき層と、前記実装面の反対側の面の前記下地層上の少なくとも一部に形成され前記めっき層よりもはんだの濡れ性が低い被覆層とを備える外部電極と、を備える。【選択図】 図1

Description

本発明は、電子部品、回路基板および電子部品の製造方法に関する。
電子機器の小型化に伴って電子部品の実装面積を低減するため、内部電極が設けられた素体に外部電極を形成する場合がある。このとき、はんだを介して外部電極と回路基板とを接続することにより、電子部品が回路基板上に実装される。
ここで、外部電極は、素体の実装面だけでなく、素体の側面および上面にも形成されることがある。この場合、はんだが外部電極の側面を介して上面まで濡れ上がり、回路基板の高さの増大を招くことがあった。
はんだが端子電極の側面および上面に濡れ上るのを防止するため、特許文献1には、電子部品の側面に形成された部分である第一および第二の端子電極の側面部分を酸化膜で覆った構成が開示されている。
特開2014−53599号公報
しかしながら、端子電極の側面部分の表面を酸化膜で覆った構成では、はんだが過剰に供給されると、予期できない方向に実装面からのはんだのはみ出し量が増大し、電子部品の高密度実装の支障になることがあった。また、外部電極の全面にはんだが濡れる一般的な構成では、はんだが外部電極の側面を介して上面まで濡れ上がり、部品を実装した回路基板が本来の設計よりも高くなってしまうことがあった。
そこで、本発明は、実装面からのはんだのはみ出し量を抑制しつつ、実装面と反対側の面まではんだが濡れ上ることを防止することが可能な電子部品、回路基板および電子部品の製造方法を提供することを目的とする。
上記課題を解決するために、本発明の一態様に係る電子部品によれば、誘電体と内部電極が設けられた素体と、前記素体上の複数の面に形成され前記内部電極と接続し金属を含む下地層と、前記素体の実装面側および前記内部電極が前記下地層に接続する側面側の前記下地層上に形成されためっき層と、前記実装面の反対側の面の前記下地層上の少なくとも一部に形成され前記めっき層よりもはんだの濡れ性が低い被覆層とを備える外部電極と、を備える。
前記下地層は、前記素体の側面から前後面および上下面にかけて延伸され、前記実装面は、前記素体の下面側に設けられ、前記被覆層は、前記素体の上面側に設けられ、前記めっき層は、さらに前記素体の前面側および後面側の前記下地層上に形成されてもよい。
前記被覆層は、前記金属の酸化膜を含んでもよい。
前記下地層は、前記金属と混在する共材を含み、前記被覆層は、前記共材を備えてもよい。
前記下地層に含まれる前記共材と、前記被覆層に含まれる前記共材は、同一の組成であってもよい。
前記共材は、前記誘電体を含む酸化物セラミックであってもよい。
前記被覆層は、樹脂を含むレジスト膜であってもよい。
前記下地層は、ガラス成分を含み、
前記被覆層は、前記下地層に含まれるガラス成分と同一組成のガラス相を備えてもよい。
前記下地層の前記金属は、Cu、Fe、Zn、AlおよびNiから選択される少なくとも1つを含む金属または合金であってもよい。
前記めっき層は、Niめっき層と、前記Niめっき層上に形成されたSnめっき層とを備えてもよい。
前記被覆層は、前記外部電極の実装面の反対側の面において、側面および前後面とそれぞれ接する縁に沿って連続した帯状に配置されてもよい。
前記下地層は、前記下地層の稜部が面取りされた面取り面を備え、前記被覆層の端部の少なくとも一部は、前記下地層の面取り面に沿って位置してもよい。
前記被覆層の端部が前記下地層の側面と接する位置における前記面取り面の接線と、前記外部電極の実装面の反対側の面とが成す角度は、45°より大きくてもよい。
前記素体は、第1内部電極層と第2内部電極層が、前記誘電体を介して交互に積層された積層体を備え、前記外部電極は、前記積層体の互いに対向する側面に設けられた第1外部電極および第2外部電極とを備え、前記第1内部電極層は、前記第1外部電極に接続され、前記第2内部電極層は、前記第2外部電極に接続されてもよい。
また、本発明の一態様に係る回路基板によれば、上記のいずれかの電子部品が実装された回路基板であって、前記電子部品は、前記外部電極の側面へ前記はんだ層が濡れ上がった状態で、前記実装面側の前記めっき層に付着されたはんだ層を介して前記回路基板に接続される。
また、本発明の一態様に係る電子部品の製造方法によれば、誘電体と内部電極が設けられた素体を形成する工程と、金属を含む電極材料を前記素体の側面および周囲に塗布する工程と、前記電極材料を焼成し、前記金属を含む下地層を前記素体の側面および周囲に形成する工程と、前記下地層の表面を覆う被覆層を形成する工程と、前記素体の実装面側と反対側の面に前記被覆層を残した状態で、前記外部電極の実装面側および側面側の前記被覆層を除去する工程と、前記外部電極の実装面側および側面側の前記下地層上にめっき層を形成する工程とを備え、前記被覆層は、前記めっき層よりもはんだの濡れ性が低い。
前記下地層の表面を覆う被覆層を形成する工程は、前記金属を酸化し、前記金属の酸化膜を前記下地層の表面に形成する工程を備えてもよい。
前記電極材料はガラス成分を含み、
前記下地層の表面を覆う被覆層を形成する工程は、前記電極材料の焼成時において、前記ガラス成分で構成されるガラス相を前記下地層の表面に浮き上がらせる工程を備えてもよい。
前記外部電極の実装面側および側面側の前記被覆層を除去する工程は、前記下地層の実装面側から前記被覆層をブラスト研磨する工程を備えてもよい。
本発明によれば、実装面からのはんだのはみ出し量を抑制しつつ、実装面と反対側の面まではんだが濡れ上ることを防止することができる。
第1実施形態に係る積層セラミックコンデンサの構成を示す斜視図である。 図1の積層セラミックコンデンサを長さ方向に切断した断面図である。 第2実施形態に係る積層セラミックコンデンサの製造方法を示すフローチャートである。 第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 図4Iの工程の一例を示す平面図である。 図5Aの工程を長さ方向に切断した断面図である。 第3実施形態に係る積層セラミックコンデンサの被覆層の端部の構成例を示す断面図である。 第3実施形態に係る積層セラミックコンデンサの被覆層の端部と下地層との界面の構成例を示す断面図である。 第4実施形態に係る積層セラミックコンデンサが実装された回路基板の構成を示す断面図である。 第1比較例に係る積層セラミックコンデンサが実装された回路基板の構成を示す断面図である。 第2比較例に係る積層セラミックコンデンサが実装された回路基板の構成を示す断面図である。 第5実施形態に係る積層セラミックコンデンサの構成を示す平面図である。 第6実施形態に係る積層セラミックコンデンサの製造方法を示すフローチャートである。 第7実施形態に係る電子部品の構成を示す斜視図である。 第8実施形態に係る電子部品の構成を示す斜視図である。
以下、添付の図面を参照しながら、本発明の実施形態を詳細に説明する。なお、以下の実施形態は本発明を限定するものではなく、実施形態で説明されている特徴の組み合わせの全てが本発明の構成に必須のものとは限らない。実施形態の構成は、本発明が適用される装置の仕様や各種条件(使用条件、使用環境等)によって適宜修正または変更され得る。本発明の技術的範囲は、特許請求の範囲によって確定され、以下の個別の実施形態によって限定されない。また、以下の説明に用いる図面は、各構成を分かり易くするため、実際の構造と縮尺および形状などを異ならせることがある。
(第1実施形態)
図1は、第1実施形態に係る積層セラミックコンデンサの構成を示す斜視図、図2は、図1の積層セラミックコンデンサを長さ方向に切断した断面図である。
図1および図2において、積層セラミックコンデンサ1Aは、素体2および外部電極6A、6Bを備える。素体2は、積層体2A、下カバー層5Aおよび上カバー層5Bを備える。積層体2Aは、内部電極層3A、3Bおよび誘電体層4を備える。
積層体2Aの下層には下カバー層5Aが設けられ、積層体2Aの上層には上カバー層5Bが設けられている。内部電極層3A、3Bは、誘電体層4を介して交互に積層されている。このとき、素体2および積層体2Aの形状は、略直方体形状とすることができる。素体2は、素体2の稜線に沿って面取りされていてもよい。なお、以下の説明では、素体2の側面が互いに対向する方向を長さ方向DL、素体2の前後面が互いに対向する方向を幅方向DW、素体2の上下面が互いに対向する方向を積層方向DSと言うことがある。
外部電極6A、6Bは、互いに分離された状態で素体2の互いに対向する側面に位置する。各外部電極6A、6Bは、素体2の各側面から前後面および上下面にかけて延伸されている。
長さ方向DLにおいて、内部電極層3A、3Bは、積層体2A内で交互に異なる位置に配置されている。このとき、内部電極層3Aは、内部電極層3Bに対して素体2の一方の側面側に配置し、内部電極層3Bは、内部電極層3Aに対して素体2の他方の側面側に配置することができる。そして、内部電極層3Aの端部は、素体2の長さ方向DLの一方の側面側で誘電体層4の端部に引き出され、外部電極6Aに接続される。内部電極層3Bの端部は、素体2の長さ方向DLの他方の側面側で誘電体層4の端部に引き出され、外部電極6Bに接続される。
一方、素体2の側面が対向する方向(長さ方向DL)と直交する方向(幅方向DW)において、内部電極層3A、3Bの端部は、誘電体層4にて覆われている。幅方向DWでは、内部電極層3A、3Bの端部の位置は揃っていてもよい。
なお、積層セラミックコンデンサ1Aの外形サイズは、一例として、長さ>幅>高さであってもよく、または長さ>幅=高さであってもよい。例えば、長さが1.0mm、幅が0.5mm、高さが0.15mmまたは長さが1.0mm、幅が0.5mm、高さが0.5mmとすることができる。また、内部電極層3A、3Bおよび誘電体層4の積層方向DSの厚さはそれぞれ、0.05μm〜5μmの範囲内とすることができ、例えば、0.3μmである。
内部電極層3A、3Bの材料は、例えば、Cu(銅)、Ni(ニッケル)、Ti(チタン)、Ag(銀)、Au(金)、Pt(白金)、Pd(パラジウム)、Ta(タンタル)およびW(タングステン)などの金属から選択することができ、これらの金属を含む合金であってもよい。
誘電体層4の材料は、例えば、ペロブスカイト構造を有するセラミック材料を主成分とすることができる。なお、主成分は、50at%以上の割合で含まれていればよい。誘電体層4のセラミック材料は、例えば、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸カルシウム、ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよび酸化チタンなどから選択することができる。
下カバー層5Aおよび上カバー層5Bの材料は、例えば、セラミック材料を主成分とすることができる。このとき、下カバー層5Aおよび上カバー層5Bのセラミック材料の主成分は、誘電体層4のセラミック材料の主成分と同一であってもよい。
各外部電極6A、6Bは、素体2上に形成された下地層7と下地層7上に形成されためっき層9を備える。各外部電極6A、6Bは、それぞれ実装面M1と、側面M2と、上面M3とを持つ。実装面M1は、積層セラミックコンデンサ1Aが実装される回路基板に対向する面である。実装面M1は、素体2の下面側に設けられる。上面M3は、実装面M1と反対側の面である。
各外部電極6A、6Bの実装面M1および側面M2以外の面(上面M3)は、被覆層8で被覆されている。各外部電極6A、6Bの実装面M1および側面M2側の下地層7上には、めっき層9が形成されている。なお、めっき層9は、素体2の実装面M1側および一対の側面M2側だけでなく、素体2の前面側および後面側(M4側)の下地層7上にも設けることができる。実装面M1および側面M2側および前後面M4側の各外部電極6A、6Bの厚さは、例えば10〜40μmである。
下地層7の導電性材料は、例えば、Cu、Fe(鉄)、Zn(亜鉛)、Al(アルミニウム)、Ni、Pt、Pd、Ag、AuおよびSn(錫)から選択される少なくとも1つを含む金属または合金を主成分とすることができる。下地層7は、粒子状の共材を含んでもよい。共材は、下地層7中に島状に混在することで素体2と下地層7との間の熱膨張率の差を低減し、下地層7にかかる応力を緩和することができる。共材は、例えば、誘電体層4の主成分であるセラミック成分である。下地層7は、ガラス成分を含んでいてもよい。ガラス成分は、下地層7と混在することで下地層7の緻密化などに用いられる。このガラス成分は、例えば、Ba(バリウム)、Sr(ストロンチウム)、Ca(カルシウム)、Zn、Al、Si(ケイ素)またはB(ホウ素)などの酸化物である。
各外部電極6A、6Bの上面M3では下地層7上に被覆層8が形成されている。被覆層8は、下地層7の金属が酸化した酸化膜と下地層7の共材が表面に露出した表層を含んでおり、被覆層8の表面には、下地層7の酸化膜と下地層7の共材が混在している。このように被覆層8の材料は、下地層7の導電性材料として用いられる金属の酸化膜を含む。さらに被覆層8の材料は、下地層7の共材を含んでいてもよい。酸化膜の厚さは、例えば、0.05〜3μmである。酸化膜の成分は、例えば、酸化ニッケルまたは酸化銅である。下地層7の共材は、例えば、誘電体層4の主成分である酸化物セラミックであり、その主成分はチタン酸バリウムである。被覆層8の表面は、金属の酸化膜と共材が混在しているため、はんだが濡れにくい
下地層7および被覆層8は、素体2に含まれる金属成分を含んでいてもよい。この金属成分は、例えば、Mg(Ni、Cr、Sr、Al、Na、Feが微量含まれていてもよい)である。このとき、下地層7および被覆層8は、下地層7の導電性材料として用いられる金属と素体2に含まれる金属と酸素との化合物として、例えば、Mg、Ni、Oを含む化合物を含むことができる。
めっき層9の材料は、例えば、Cu、Ni、Al、Zn、Snなどの金属またはこれらの2以上の合金を主成分とする。めっき層9は、単一金属成分のめっき層でもよく、互いに異なる金属成分の複数のめっき層でもよい。めっき層9は、例えば、図2に示すように、下地層7上に形成されたCuめっき層9Aと、Cuめっき層9A上に形成されたNiめっき層9Bと、Niめっき層9B上に形成されたSnめっき層9Cの3層構造とすることができる。Cuめっき層9Aは、下地層7へのめっき層9の密着性を向上させることができる。Niめっき層9Bは、はんだ付け時の各外部電極6A、6Bの耐熱性を向上させることができる。Snめっき層9Cは、めっき層9のはんだの濡れ性を向上させることができる。めっき層9は、下地層7上の一部に形成されて内部電極層と導通する。また、めっき層9は、はんだを介して回路基板の端子と導通する。なお、下地層7の金属成分をCuとしたとき、Cuめっき層9Aは、形成しなくても良く、このとき、めっき層9はNiめっき層9Bと、Niめっき層9B上に形成されたSnめっき層9Cの2層構造としてもよい。
以上説明したように、上述した第1実施形態によれば、各外部電極6A、6Bの上面M3は被覆層8で被覆され、各外部電極6A、6Bの実装面M1および側面M2にはめっき層9が形成される。これにより、外部電極6A、6Bの上面M3にはんだが濡れ上がるのを防止しつつ、外部電極6A、6Bの側面M2にはんだを濡れ上がせることができる。このため、はんだが過剰に供給された場合においても、積層セラミックコンデンサ1Aの実装領域からのはんだのはみ出しを抑制しつつ、積層セラミックコンデンサ1Aの実装時の高さの増大を防止することができる。このため、電子部品が実装された回路基板が設計外に高くなるのを防止しつつ、回路基板上に実装される電子部品の高密度実装を図ることができる。また、素体2の上面の被覆層は、上方から機械的応力が加わったときにこれを緩衝し、素体へクラックや割れや欠けが生じることを防止できる。
(第2実施形態)
図3は、第2実施形態に係る積層セラミックコンデンサの製造方法を示すフローチャート、図4Aから図4Jは、第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。なお、図4Cから図4Jでは、誘電体層4を介して内部電極層3A、3Bが交互に2層分だけ積層される場合を示した。
図3のS1において、分散剤および成形助剤としての有機バインダおよび有機溶剤を誘電体材料粉末に加え、粉砕・混合して泥状のスラリを生成する。誘電体材料粉末は、例えば、セラミック粉末を含む。誘電体材料粉末は、添加物を含んでいてもよい。添加物は、例えば、Mg、Mn、V、Cr、Y、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Co、Ni、Li、B、Na、KまたはSiの酸化物もしくはガラスである。有機バインダは、例えば、ポリビニルブチラール樹脂またはポリビニルアセタール樹脂である。有機溶剤、例えば、エタノールまたはトルエンである。
次に、図3のS2および図4Aに示すように、セラミック粉末を含むスラリをキャリアフィルム上にシート状に塗布して乾燥させたグリーンシート24を作製する。キャリアフィルムは、例えば、PET(ポリエチレンテレフタレート)フィルムである。スラリの塗布には、ドクターブレード法、ダイコータ法またはグラビアコータ法などを用いることができる。
次に、図3のS3および図4Bに示すように、複数枚のグリーンシートのうち図1の内部電極層3A、3Bを形成する層のグリーンシート24に内部電極用導電ペーストを所定のパターンとなるように塗布し、内部電極パターン23を形成する。このとき、1枚のグリーンシート24には、グリーンシート24の長手方向に分離された複数の内部電極パターン23を形成することができる。内部電極用導電ペーストは、内部電極層3A、3Bの材料として用いられる金属の粉末を含む。例えば、内部電極層3A、3Bの材料として用いられる金属がNiの場合、内部電極用導電ペーストは、Niの粉末を含む。また、内部電極用導電ペーストは、バインダと、溶剤と、必要に応じて助剤とを含む。内部電極用導電ペーストは、共材として、誘電体層4の主成分であるセラミック材料を含んでいてもよい。内部電極用導電ペーストの塗布には、スクリーン印刷法、インクジェット印刷法またはグラビア印刷法などを用いることができる。
次に、図3のS4および図4Cに示すように、内部電極パターン23が形成されたグリーンシート24と、内部電極パターンが形成されていない外層用のグリーンシートを所定の順序で複数枚数だけ積み重ねた積層ブロックを作製する。このとき、積層方向に隣接するグリーンシート24の内部電極パターン23A、23Bが、グリーンシート24の長手方向に交互にずらされるように積み重ねる。また、内部電極パターン23Aのみが積層方向に積み重ねられる部分と、内部電極パターン23A、23Bが積層方向に交互に積み重ねられる部分と、内部電極パターン23Bのみが積層方向に積み重ねられる部分とができるようにする。
次に、図3のS5および図4Dに示すように、図3のS4の成型工程で得られた積層ブロックをプレスし、グリーンシート24を圧着する。積層ブロックをプレスする方法として、例えば、積層ブロックを樹脂フィルムで挟み、静水圧プレスする方法などを用いることができる。
次に、図3のS6および図4Eに示すように、プレスされた積層ブロックを切断し、直方体形状の素体に個片化する。積層ブロックの切断は、内部電極パターン23Aのみが積層方向に積み重ねられる部分と、内部電極パターン23Bのみが積層方向に積み重ねられる部分で行う。積層ブロックの切断には、例えば、ブレードダイシングなどの方法を用いることができる。
このとき、図4Fに示すように、個片化された素体2には、誘電体層4を介して交互に積層された内部電極層3A、3Bが形成される。内部電極層3Aは、素体2の一方の側面で誘電体層4の表面から引き出され、内部電極層3Bは、素体2の他方の側面で誘電体層4の表面から引き出される。
次に、図3のS7に示すように、図3のS6で個片化された素体2に含まれるバインダを除去する。バインダの除去では、例えば、約350℃のN2雰囲気中で素体を加熱する。
次に、図3のS8に示すように、図3のS7でバインダが除去された素体2の両側面と、各側面の周面の4つの面に下地層用導電ペーストを塗布して乾燥させる。下地層用導電ペーストは、下地層7の導電性材料として用いられる金属の粉末またはフィラーを含む。例えば、下地層7の導電性材料として用いられる金属がNiの場合、下地層用導電ペーストは、Niの粉末またはフィラーを含む。また、下地層用導電ペーストは、共材として、例えば、誘電体層4の主成分であるセラミック成分を含む。例えば、下地層用導電ペーストには、共材として、チタン酸バリウムを主成分とする酸化物セラミックの粒子(D50粒子径で0.8μm〜4μm)が混入される。また、下地層用導電ペーストは、バインダと、溶剤とを含む。
次に、図3のS9および図4Gに示すように、図3のS8で下地層用導電ペーストが塗布された素体2を焼成し、内部電極層3A、3Bと誘電体層4を一体化するとともに、素体2に一体化された下地層7を形成する。素体2の焼成は、例えば、焼成炉にて1000〜1350℃で10分〜2時間だけ行う。内部電極層3A、3BにNiまたはCuなどの卑金属を使用している場合は、内部電極層3A、3Bの酸化を防止するため、焼成炉内を還元雰囲気にして焼成することができる。
次に、図3のS10および図4Hに示すように、下地層7の表面に露出した金属を酸化することにより、その金属の酸化膜を含む被覆層8を下地層7の表面に形成する。被覆層8は、下地層7の共材を含んでいてもよい。下地層7の表面に露出した金属の酸化では、例えば、N2ガス雰囲気中で600℃〜1000℃で再酸化処理を行うことができる。なお、下地層7の表面に露出した金属の酸化膜が十分な厚さに形成されるように、再酸化処理の雰囲気ガスに酸素を添加してもよい。
次に、図3のS11および図4Iに示すように、めっき前処理として、ブラスト研磨により、実装面M1側および一対の側面M2側および前後面側の下地層7上の酸化膜を除去し、下地層7に含まれる金属を実装面M1側および一対の側面M2側および前後面側で露出させる。ブラスト研磨では、図5Aのように実装面M1側が上方を向くように素体2をブラスト処理装置内の基板31上に上面M3側が接するように設置し、その素体2の真上からブラストメディアを投射する。このとき、真上から投射されたブラストメディアは素体2の一対の側面と前後面側に回り込む一方で上面M3側には回り込まない。このため、上面M3側で下地層7上の酸化膜を残しつつ、実装面M1側および一対の側面M2側および前後面側で下地層7上の酸化膜を除去することができる。
次に、図3のS12および図4Jに示すように、実装面M1側および側面M2側の下地層7上にめっき層9を形成する。めっき層9の形成では、例えば、Cuめっき、NiめっきおよびSnめっきを順次行うことができる。このとき、実装面M1側および側面M2側の下地層7上の酸化膜が除去された素体2を、めっき液とともにバレルに収容し、バレルを回転させつつ通電することにより、めっき層9を形成することができる。このとき、上面M3側には下地層7上に酸化膜があるので、めっき層は形成されない。
図5Aは、図4Iの工程の一例を示す平面図、図5Bは、図5Aの工程を長さ方向に切断した断面図である。
図5Aおよび図5Bにおいて、下地層7の表面に酸化膜が形成された素体2を基板31上に配置する。このとき、固定用テープ32を介し素体2の上面M3側を基板31上に貼り付け、素体2の実装面M1側が上方を向くようにする。そして、素体2の真上に設置されたノズル33からブラストメディア34を素体2に投射する。ブラストメディア34は、例えば、ジルコン製またはアルミナ製の粒子である。
投射条件は、主に投射速度、投射量および投射領域を設定することができる。投射速度は、ブラストメディア34の圧力および経路で調整する。投射量は、メディア循環および投射時間で調整する。投射領域は、ノズル形状および素体2とノズル33との間の距離で調整する。
このとき、ノズル33から投射されたブラストメディア34は素体2の一対の側面と前面と後面に回り込む。このため、上面M3側で下地層7上の酸化膜を残しつつ、実装面M1側および一対の側面M2側および前後面で下地層7上の酸化膜が除去される。なお、実装面M1側および一対の側面M2側および前後面側の下地層7上の酸化膜の研磨量は、実装面M1側および側面M2側および前後面の下地層7上にめっき層9を形成可能な範囲に設定することができる。
以上説明したように、上述した第2実施形態によれば、各外部電極6A、6Bの実装面M1および側面M2および前後面の下地層7上の酸化膜をブラスト研磨にて除去することにより、各外部電極6A、6Bの上面M3が被覆層8で被覆されたままにしつつ、各外部電極6A、6Bの実装面M1および側面M2および前後面にめっき層9を選択的に効率よく形成することができる。このため、工程数の増大を抑制しつつ、電子部品が実装された回路基板が設計外に高くなるのを防止することが可能となるとともに、回路基板上に実装される電子部品の高密度実装化を図ることができる。
なお、上述した実施形態では、各外部電極6A、6Bの実装面M1および側面M2および前後面の被覆層8を除去するために、ブラスト研磨を用いる方法について説明したが、プラズマエッチングなどの等方性ドライエッチングを用いるようにしてもよいし、ウェットエッチングなどの化学研磨を用いるようにしてもよい。
(第3実施形態)
図6Aは、第3実施形態に係る積層セラミックコンデンサの被覆層の端部の構成例を示す断面図である。
図6Aにおいて、下地層7は、下地層7の稜部が面取りされた面取り面7Aを備える。下地層7の面取り面7Aは、下地層7の稜部が切り取られた形状であってもよいし、曲線形状であってもよい。例えば、下地層7の面取り面7Aの曲率半径は、1μm〜50μmの範囲内とすることができる。
被覆層8の端部の少なくとも一部は、下地層7の面取り面7Aに沿って位置する。これにより、下地層7の側面M2から被覆層8の端部に渡ってはんだが濡れる面積を十分に確保しつつ、下地層7の上面M3へのはんだの回り込みを抑制することができる。
被覆層8の端部が下地層7の側面M2と接する位置における面取り面7Aの接線と、外部電極6Aの上面M3とが成す角度θは、45°より大きくすることができる。これにより、側面M2から上面M3へのはんだの回り込みを有効に抑制することができる。なお、角度θは、図5Aおよび図5Bにおけるブラスト研磨時の投射条件により制御することができる。
図6Bは、第3実施形態に係る積層セラミックコンデンサの被覆層の端部と下地層との界面の構成例を示す断面図である。
図6Bにおいて、下地層7の面取り面7A上の被覆層8の端部には、凹凸8Aが設けられている。この凹凸8Aは、図5Bのブラストメディア34の素体2の側面への回り込みのバラツキに起因する。被覆層8の端部の凹凸8Aの高低差THの範囲は、ブラスト研磨のノズル33の位置を処理中に変化させて前記バラツキを制御することで、例えば0.1μm〜10μmの範囲内とすることができる。これにより、被覆層8の端部まではんだが濡れ上がった場合においても、クラックが直線状に伸張しにくくすることができる。
以上説明したように、上述した第3実施形態によれば、下地層7の面取り面7Aに沿って被覆層8の端部を配置することにより、はんだが濡れる面積を十分に確保することができ、積層セラミックコンデンサ1Aの実装領域からのはんだのはみ出しを低減することができる。
(第4実施形態)
図7Aは、第4実施形態に係る積層セラミックコンデンサが実装された回路基板の構成を示す断面図である。
図7Aにおいて、回路基板41上には、ランド電極42A、42Bが形成されている。積層セラミックコンデンサ1Aは、各外部電極6A、6BのSnめっき層9Cに付着された各はんだ層43A、43Bを介してランド電極42A、42Bに接続される。ここで、各外部電極6A、6Bの上面M3は被覆層8で被覆され、各外部電極6A、6Bの実装面M1および側面M2にはめっき層9A〜9Cが形成される。これにより、回路基板41上に積層セラミックコンデンサ1Aを実装する際に、外部電極6A、6Bの上面M3にはんだが濡れ上がるのを防止しつつ、各外部電極6A、6Bの側面M2および前後面にはんだを濡れ上らせて吸収することができる。このため、ランド電極42A、42B上にはんだが過剰に供給された場合においても、積層セラミックコンデンサ1Aが実装された回路基板41が設計外に高くなるのを防止しつつ、ランド電極42A、42Bからのはんだのはみ出しを抑制することができる。このため、回路基板41上に実装される電子部品間の短絡を抑制しつつ、回路基板41上に実装される電子部品間の間隔を狭くすることができ、電子部品の高密度実装を図ることができる。
このとき、Snめっき層9Cがみえなくなるまではんだを濡れ上らせることができ、被覆層8が各外部電極6A、6Bの側面M2にある場合に比べて、はんだの吸収面積を増大させることができる。
また、各外部電極6A、6Bの側面M2にはんだを濡れ上らせることにより、各外部電極6A、6Bの実装面M1および側面M2で積層セラミックコンデンサ1Aを回路基板41上に支持させることができる。このため、各外部電極6A、6Bの実装面M1だけで積層セラミックコンデンサ1Aを回路基板41上に支持させた場合に比べて、積層セラミックコンデンサ1Aの実装強度を向上させることができ、回路基板41を車載用として用いた場合においても、振動などによる回路基板41からの積層セラミックコンデンサ1Aの脱落を抑制することができる。
さらに、素体2の上からの応力を外部電極6A、6Bの上面M3の下地層7および被覆層8で吸収させることができ、クラックが素体2に入りにくくすることができる。
以上説明したように、上述した第4実施形態によれば、各外部電極6A、6Bの実装面M1および側面M2のはんだ濡れを可能としつつ、各外部電極6A、6Bの上面M3に被覆層8を設けることにより、回路基板41上に実装される積層セラミックコンデンサ1Aの信頼性を向上させつつ、回路基板41上での電子部品の実装密度を向上させることができる。
(第1比較例)
図7Bは、第1比較例に係る積層セラミックコンデンサが実装された回路基板の構成を示す断面図である。
図7Bにおいて、積層セラミックコンデンサ1A´は、図7Aの外部電極6A、6Bの代わりに外部電極6A´、6B´を備える。各外部電極6A´、6B´は、図7Aの被覆層8、Cuめっき層9A、Niめっき層9BおよびSnめっき層9Cの代わりに被覆層8´、Cuめっき層9A´、Niめっき層9B´およびSnめっき層9C´を備える。
外部電極6A´、6B´の実装面M1の以外の面(側面M2および上面M3)は、被覆層8´で被覆されている。各外部電極6A´、6B´の実装面M1および側面M2側の下地層7上には、Cuめっき層9A´、Niめっき層9B´およびSnめっき層9C´が形成されている。
一方、回路基板41上には、ランド電極42A´、42B´が形成されている。積層セラミックコンデンサ1A´は、各外部電極6A´、6B´のSnめっき層9C´に付着された各はんだ層43A´、43B´を介してランド電極42A´、42B´に接続される。このとき、各外部電極6A´、6B´の側面M2は、被覆層8´で被覆されているため、各外部電極6A´、6B´の側面M2にはんだが濡れ上ることはない。このため、はんだが過剰に供給されると、はんだ層43A´、43B´が実装面M1から回路基板41上にはみ出し、電子部品の高密度実装の支障になることがある。
(第2比較例)
図7Cは、第2比較例に係る積層セラミックコンデンサが実装された回路基板の構成を示す断面図である。
図7Cにおいて、積層セラミックコンデンサ1A´´は、図7Aの外部電極6A、6Bの代わりに外部電極6A´´、6B´´を備える。外部電極6A´´、6B´´は、図7Aの被覆層8、Cuめっき層9A、Niめっき層9BおよびSnめっき層9Cの代わりにCuめっき層9A´´、Niめっき層9B´´およびSnめっき層9C´´を備える。
各外部電極6A´´、6B´´の実装面M1、側面M2および上面M3側の下地層7上には、Cuめっき層9A´´、Niめっき層9B´´およびSnめっき層9C´´が形成されている。
積層セラミックコンデンサ1A´´は、各外部電極6A´´、6B´´のSnめっき層9C´´に付着された各はんだ層43A´´、43B´´を介してランド電極42A、42Bに接続される。このとき、はんだが各外部電極6A´´、6B´´の側面M2を介して上面M3まで濡れ上がり、各外部電極6A´´、6B´´の上面M3で盛り上がったはんだ層43A´´、43B´´が形成される。このため、積層セラミックコンデンサ1A´´を実装した回路基板41が本来の設計よりも高くなることがある。
(第5実施形態)
図8は、第5実施形態に係る積層セラミックコンデンサの構成を示す被覆層側から見た平面図である。
図8において、積層セラミックコンデンサ1Bは、図1の被覆層8の代わりに被覆層8A、8Bを備える。積層セラミックコンデンサ1Bは、図1の被覆層8の代わりに被覆層8A、8Bを備える点以外は、図1の積層セラミックコンデンサ1Aと同様に構成することができる。各被覆層8A、8Bは、各外部電極6A、6Bの上面M3において、各被覆層8A、8Bの端部が各下地層7A、7Bの側面M2と接する境界領域を含む一部分に位置する。例えば、各被覆層8A、8Bは、各外部電極6A、6Bの上面M3の端部を覆うように各外部電極6A、6Bの上面M3の3方向の外縁に沿って連続した帯状に配置することができる。外部電極6A、6Bの上面M3の外縁とは、側面M2と接する縁と前後面M4と接する縁である。このとき、各被覆層8A、8Bの平面形状は、四角形の一辺が開放した形状とすることができる。
なお、各外部電極6A、6Bの上面M3に各被覆層8B、8Cを形成する場合、例えば、各外部電極6A、6Bの上面M3の各被覆層8B、8Cの内側の領域をレジスト膜で覆った後、図5Aおよび図5Bの方法で、各外部電極6A、6Bの上面M3をブラスト研磨することができる。
以上説明したように、上述した第5実施形態によれば、各外部電極6A、6Bの上面M3には各被覆層8A、8Bが形成され、各外部電極6A、6Bの実装面M1および側面M2にはめっき層9が形成される。これにより、積層セラミックコンデンサ1Bの実装領域からのはんだのはみ出しを抑制しつつ、積層セラミックコンデンサ1Bの実装時の高さの増大を防止することができ、電子部品が実装された回路基板が設計外に高くなるのを防止しつつ、回路基板上に実装される電子部品の高密度実装を図ることができる。
なお、上述した実施形態では、下地層7の導電性材料として用いられる金属の酸化膜を含んで被覆層8を構成した例を示した。被覆層8は、下地層7に含まれるガラス成分と同一組成のガラス相を含んで構成するようにしてもよい。
(第6実施形態)
図9は、第6実施形態に係る積層セラミックコンデンサの製造方法を示すフローチャートである。なお、図3は、下地層7の導電性材料として用いられる金属の酸化膜を含んで被覆層8を構成する場合を示し、図9は、下地層7に含まれるガラス成分と同一組成のガラス相を含んで被覆層8を構成する場合を示す。
図9のS21からS27において、図3のS1からS7と同様の工程により、バインダが除去された素体2を作製する。
次に、図9のS28に示すように、図9のS27でバインダが除去された素体2を焼成し、内部電極層3A、3Bと誘電体層4を一体化する。素体2の焼成は、例えば、焼成炉にて1000〜1350℃で10分〜2時間だけ行う。内部電極層3A、3BにNiまたはCuなどの卑金属を使用している場合は、内部電極層3A、3Bの酸化を防止するため、焼成炉内を還元雰囲気にして焼成することができる。
次に、図9のS29に示すように、図9のS28で焼成された素体2の両側面と、各側面の周面の4つの面に下地層用導電ペーストを塗布して乾燥させる。下地層用導電ペーストは、下地層7の導電性材料として用いられる金属の粉末またはフィラーを含む。例えば、下地層7の導電性材料として用いられる金属がCuの場合、下地層用導電ペーストは、Cuの粉末またはフィラーを含む。また、下地層用導電ペーストは、ガラス焼結助剤(例えば、SiO2など)を含む。ガラス焼結助剤の含有量は、例えば11wt%〜13wt%の範囲内とすることができる。
次に、下地層用導電ペーストが塗布された素体2を焼成し、素体2に一体化された下地層7を形成する。素体2の焼成は、例えば、焼成炉にて850℃で15分以上行う。このような条件で焼結された下地層7の表面には、下地層7に含まれるガラス成分と同一組成のガラス相が浮き上がり、被覆層8が形成される。ガラス相が浮き上がった下地層7の面には、めっきは付着せず、実装時にはんだも付着しない。なお、焼成温度が高いほど、焼成時間が長いほど、ガラス焼結助剤の含有量が多いほど、ガラス相が下地層7の表面に浮き上がり易くなる。このため、焼成温度、焼成時間およびガラス焼結助剤の含有量に基づいて、ガラス相の厚さを制御することができる。
次に、図9のS30およびS31に示すように、図3のS11およびS12と同様の工程により、めっき前処理およびめっき処理を行う。
以上説明したように、上述した第6実施形態によれば、下地層7に含まれるガラス成分と同一組成のガラス相を含んで被覆層8が構成されており、それ以外は第1〜5実施形態と同様の構成とすることができる。このような被覆層8においても、被覆層8が形成された外部電極6A、6Bの表面にはんだが濡れ上がるのを防止することができる。
(第7実施形態)
図10は、第7実施形態に係る電子部品の構成を示す斜視図である。なお、図10では、電子部品としてチップインダクタを例にとった。
図10において、チップインダクタ61は、素体62および外部電極66A、66Bを備える。素体62は、コイルパターン63、内部電極層63A、63Bおよび磁性体材料64を備える。素体62の形状は、略直方体形状とすることができる。外部電極66A、66Bは、互いに分離された状態で素体62の互いに対向する側面に位置する。各外部電極66A、66Bは、素体62の各側面から前後面および上下面にかけて延伸されている。
コイルパターン63および内部電極層63A、63Bは、磁性体材料64にて覆われている。ただし、内部電極層63Aの端部は、素体62の一方の側面側で磁性体材料64から引き出され、外部電極66Aに接続される。内部電極層63Bの端部は、素体62の他方の側面側で磁性体材料64から引き出され、外部電極66Bに接続される。
コイルパターン63および内部電極層63A、63Bの材料は、例えば、Cu、Ni、Ti、Ag、Au、Pt、Pd、TaおよびWなどの金属から選択することができ、これらの金属を含む合金であってもよい。磁性体材料64は、例えば、フェライトである。
各外部電極66A、66Bは、下地層67とめっき層69を備える。各外部電極66A、66Bは、実装面M1と、側面M2と、上面M3と、前後面M4を持つ。実装面M1は、チップインダクタ61が実装される回路基板に対向する面である。上面M3は、実装面M1と反対側の面である。
下地層67の導電性材料は、例えば、Cu、Fe、Zn、Al、Ni、Pt、Pd、Ag、AuおよびSnから選択される少なくとも1つを含む金属または合金を主成分とすることができる。下地層67は、共材を含む。共材は、例えば、磁性体材料64の主成分であるセラミック成分である。下地層67は、ガラス成分を含んでいてもよい。このガラス成分は、例えば、Ba、Sr、Ca、Zn、Al、SiまたはBなどの酸化物である。
各外部電極66A、66Bの実装面M1および側面M2および前後面M4以外の面(上面M3)は、被覆層68で被覆されている。被覆層68は、下地層67の導電性材料として用いられる金属の酸化膜を含んで構成してもよいし、下地層67に含まれるガラス成分と同一組成のガラス相を含んで構成してもよい。各外部電極66A、66Bの実装面M1側および側面M2側および前後面M4の下地層67上には、めっき層69が形成されている。
以上説明したように、上述した第7実施形態によれば、チップインダクタ61の外部電極66A、66Bの上面M3に被覆層68を設けることにより、チップインダクタ61の実装領域からのはんだのはみ出しを抑制しつつ、チップインダクタ61の実装時の高さの増大を防止することができる。
(第8実施形態)
図11は、第8実施形態に係る電子部品の構成を示す斜視図である。なお、図11では、電子部品としてチップ抵抗を例にとった。
図11において、チップ抵抗71は、素体72、外部電極76A、76Bおよび保護膜75を備える。素体72は、抵抗体73、内部電極層73Bおよび基板74を備える。素体72の形状は、略直方体形状とすることができる。外部電極76A、76Bは、互いに分離された状態で素体72の互いに対向する側面に位置する。各外部電極76A、76Bは、素体72の各側面から上下面にかけて延伸されている。
抵抗体73および内部電極層73Bは、基板74上に配置され、保護膜75で覆われている。抵抗体73の一端は、基板74上で内部電極層73Bに接続される。また、内部電極層73Bは、素体72の一方の側面側に延伸され、外部電極76Bに接続される。抵抗体73の他端に接続される不図示の内部電極層は、素体72の他方の側面側に延伸され、外部電極76Aに接続される。
抵抗体73の材料は、例えば、AgおよびPdなどの金属から選択することができ、これらの金属を含む合金であってもよい。抵抗体73の材料は、酸化ルテニウムなどの金属酸化物であってもよい。内部電極層73Bの材料は、例えば、Cu、Ni、Ti、Ag、Au、Pt、Pd、TaおよびWなどの金属から選択することができ、これらの金属を含む合金であってもよい。基板74の材料は、例えば、アルミナなどの酸化物セラミックである。保護膜75の材料は、例えば、ガラスまたは樹脂である。
各外部電極76A、76Bは、下地層77とめっき層79を備える。各外部電極76A、76Bは、実装面M1と、側面M2と、上面M3とを持つ。実装面M1は、チップ抵抗71が実装される回路基板に対向する面である。上面M3は、実装面M1と反対側の面である。
下地層77の導電性材料は、例えば、Cu、Fe、Zn、Al、Ni、Pt、Pd、Ag、AuおよびSnから選択される少なくとも1つを含む金属または合金を主成分とすることができる。下地層77は、共材を含む。共材は、例えば、基板74の主成分であるセラミック成分である。下地層77は、ガラス成分を含んでいてもよい。このガラス成分は、例えば、Ba、Sr、Ca、Zn、Al、SiまたはBなどの酸化物である。
各外部電極76A、76Bの実装面M1および側面M2以外の面(上面M3)は、被覆層78で被覆されている。被覆層78は、下地層77の導電性材料として用いられる金属の酸化膜を含んで構成してもよいし、下地層77に含まれるガラス成分と同一組成のガラス相を含んで構成してもよい。各外部電極76A、76Bの実装面M1および側面M2側の下地層77上には、めっき層79が形成されている。
以上説明したように、上述した第8実施形態によれば、チップ抵抗71の外部電極76A、76Bの上面M3に被覆層78を設けることにより、チップ抵抗71の実装領域からのはんだのはみ出しを抑制しつつ、チップ抵抗71の実装時の高さの増大を防止することができる。
なお、上述した実施形態では、外部電極の上面へのはんだの濡れ上がりを防止するため、外部電極の上面に被覆層を設けた場合を例にとったが、外部電極のめっき層よりもはんだの濡れ性が低い被覆層を外部電極の上面に設けるようにしてもよい。はんだの濡れ性は、例えば、接触角で測定することができる。このとき、被覆層上でのはんだの接触角は、めっき層上でのはんだの接触角より高い。ここで、接触角は、例えば、溶融はんだ槽に製品を浸漬したのち引き上げて、対象とする面の垂直方向の断面を確認し、その面とはんだが接する角度を測定することで確認できる。
また、上述した実施形態では、電子部品として2端子部品を例にとったが、トランジスタまたは変圧器などの3端子以上の電子部品であってもよい。
また、被覆層8は、上述した実施形態の材料に替えて、樹脂を含むレジスト膜であってもよい。被覆層8としてレジスト膜を用いることにより、所望の厚さに形成することができる。
1 積層セラミックコンデンサ
2 素体
2A 積層体
3A、3B 内部電極層
4 誘電体層
5A、5B カバー層
6A、6B 外部電極
7 下地層
8 被覆層
9 めっき層

Claims (19)

  1. 誘電体と内部電極が設けられた素体と、
    前記素体上の複数の面に形成され前記内部電極と接続し金属を含む下地層と、前記素体の実装面側および前記内部電極が前記下地層に接続する側面側の前記下地層上に形成されためっき層と、前記実装面の反対側の面の前記下地層上の少なくとも一部に形成され前記めっき層よりもはんだの濡れ性が低い被覆層とを備える外部電極と、
    を備えることを特徴とする電子部品。
  2. 前記下地層は、前記素体の側面から前後面および上下面にかけて延伸され、
    前記実装面は、前記素体の下面側に設けられ、
    前記被覆層は、前記素体の上面側に設けられ、
    前記めっき層は、さらに前記素体の前面側および後面側の前記下地層上に形成されたことを特徴とする請求項1に記載の電子部品。
  3. 前記被覆層は、前記金属の酸化膜を含むことを特徴とする請求項1または2に記載の電子部品。
  4. 前記下地層は、前記金属と混在する共材を含み、
    前記被覆層は、前記共材を備えることを特徴とする請求項1から3のいずれか1項に記載の電子部品。
  5. 前記下地層に含まれる前記共材と、前記被覆層に含まれる前記共材は、同一の組成であることを特徴とする請求項4に記載の電子部品。
  6. 前記共材は、前記誘電体を含む酸化物セラミックであることを特徴とする請求項4または5に記載の電子部品。
  7. 前記被覆層は、樹脂を含むレジスト膜であることを特徴とする請求項1から6のいずれか1項に記載の電子部品。
  8. 前記下地層は、ガラス成分を含み、
    前記被覆層は、前記下地層に含まれるガラス成分と同一組成のガラス相を備えることを特徴とする請求項1または2に記載の電子部品。
  9. 前記下地層の前記金属は、Cu、Fe、Zn、AlおよびNiから選択される少なくとも1つを含む金属または合金であることを特徴とする1から8のいずれか1項に記載の電子部品。
  10. 前記めっき層は、
    Niめっき層と、
    前記Niめっき層上に形成されたSnめっき層とを備えることを特徴とする1から9のいずれか1項に記載の電子部品。
  11. 前記被覆層は、前記外部電極の実装面の反対側の面において、側面および前後面とそれぞれ接する縁に沿って連続した帯状に配置されることを特徴とする請求項1から10のいずれか1項に記載の電子部品。
  12. 前記下地層は、前記下地層の稜部が面取りされた面取り面を備え、
    前記被覆層の端部の少なくとも一部は、前記下地層の面取り面に沿って位置することを特徴とする請求項1から11のいずれか1項に記載の電子部品。
  13. 前記被覆層の端部が前記下地層の側面と接する位置における前記面取り面の接線と、前記外部電極の実装面の反対側の面とが成す角度は、45°より大きいことを特徴とする請求項12に記載の電子部品。
  14. 前記素体は、第1内部電極層と第2内部電極層が、前記誘電体を介して交互に積層された積層体を備え、
    前記外部電極は、前記積層体の互いに対向する側面に設けられた第1外部電極および第2外部電極とを備え、
    前記第1内部電極層は、前記第1外部電極に接続され、
    前記第2内部電極層は、前記第2外部電極に接続されていることを特徴とする請求項1から13のいずれか1項に記載の電子部品。
  15. 請求項1から14のいずれか1項に記載の電子部品が実装された回路基板であって、
    前記電子部品は、前記外部電極の側面へ前記はんだ層が濡れ上がった状態で、前記実装面側の前記めっき層に付着されたはんだ層を介して前記回路基板に接続されることを特徴とする回路基板。
  16. 誘電体と内部電極が設けられた素体を形成する工程と、
    金属を含む電極材料を前記素体の側面および周囲に塗布する工程と、
    前記電極材料を焼成し、前記金属を含む下地層を前記素体の側面および周囲に形成する工程と、
    前記下地層の表面を覆う被覆層を形成する工程と、
    前記素体の実装面側と反対側の面に前記被覆層を残した状態で、前記外部電極の実装面側および側面側の前記被覆層を除去する工程と、
    前記外部電極の実装面側および側面側の前記下地層上にめっき層を形成する工程とを備え、
    前記被覆層は、前記めっき層よりもはんだの濡れ性が低いことを特徴とする電子部品の製造方法。
  17. 前記下地層の表面を覆う被覆層を形成する工程は、
    前記金属を酸化し、前記金属の酸化膜を前記下地層の表面に形成する工程を備えることを特徴とする請求項16に記載の電子部品の製造方法。
  18. 前記電極材料はガラス成分を含み、
    前記下地層の表面を覆う被覆層を形成する工程は、
    前記電極材料の焼成時において、前記ガラス成分で構成されるガラス相を前記下地層の表面に浮き上がらせる工程を備えることを特徴とする請求項16に記載の電子部品の製造方法。
  19. 前記外部電極の実装面側および側面側の前記被覆層を除去する工程は、前記下地層の実装面側から前記被覆層をブラスト研磨する工程を備えることを特徴とする請求項16から18のいずれか1項に記載の電子部品の製造方法。
JP2020095333A 2020-06-01 2020-06-01 電子部品、回路基板および電子部品の製造方法 Active JP7483506B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020095333A JP7483506B2 (ja) 2020-06-01 2020-06-01 電子部品、回路基板および電子部品の製造方法
US17/331,559 US11631542B2 (en) 2020-06-01 2021-05-26 Electronic component, circuit board arrangement and method of manufacturing electronic component
CN202110598301.9A CN113764186A (zh) 2020-06-01 2021-05-31 电子部件、电路板装置以及制造电子部件的方法
JP2024073426A JP2024099773A (ja) 2020-06-01 2024-04-30 電子部品、回路基板および電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020095333A JP7483506B2 (ja) 2020-06-01 2020-06-01 電子部品、回路基板および電子部品の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024073426A Division JP2024099773A (ja) 2020-06-01 2024-04-30 電子部品、回路基板および電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2021190588A true JP2021190588A (ja) 2021-12-13
JP7483506B2 JP7483506B2 (ja) 2024-05-15

Family

ID=78705423

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020095333A Active JP7483506B2 (ja) 2020-06-01 2020-06-01 電子部品、回路基板および電子部品の製造方法
JP2024073426A Pending JP2024099773A (ja) 2020-06-01 2024-04-30 電子部品、回路基板および電子部品の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024073426A Pending JP2024099773A (ja) 2020-06-01 2024-04-30 電子部品、回路基板および電子部品の製造方法

Country Status (3)

Country Link
US (1) US11631542B2 (ja)
JP (2) JP7483506B2 (ja)
CN (1) CN113764186A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7522585B2 (ja) 2020-06-01 2024-07-25 太陽誘電株式会社 電子部品、回路基板および電子部品の製造方法
KR20220060286A (ko) * 2020-11-04 2022-05-11 삼성전기주식회사 적층형 커패시터

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011152312A1 (ja) * 2010-06-04 2011-12-08 イビデン株式会社 配線板の製造方法
US9320146B2 (en) 2012-08-09 2016-04-19 Tdk Corporation Electronic circuit module component
JP6357740B2 (ja) 2013-08-27 2018-07-18 Tdk株式会社 セラミック電子部品
US20150364253A1 (en) * 2014-06-12 2015-12-17 Apple Inc. Heel fillet capacitor with noise reduction
KR102297593B1 (ko) * 2016-09-23 2021-09-06 티디케이가부시기가이샤 전자 부품 및 전자 부품 장치
JP7122818B2 (ja) * 2017-11-30 2022-08-22 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
KR102101932B1 (ko) * 2018-10-02 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
US20210045227A1 (en) * 2019-08-08 2021-02-11 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component Carrier, Method of Manufacturing the Same and Method of Shielding a Structural Feature in a Component Carrier
KR20210106689A (ko) * 2020-02-21 2021-08-31 삼성전기주식회사 적층형 전자 부품

Also Published As

Publication number Publication date
US20210375550A1 (en) 2021-12-02
US11631542B2 (en) 2023-04-18
CN113764186A (zh) 2021-12-07
JP7483506B2 (ja) 2024-05-15
JP2024099773A (ja) 2024-07-25

Similar Documents

Publication Publication Date Title
JP7522585B2 (ja) 電子部品、回路基板および電子部品の製造方法
JP2024099773A (ja) 電子部品、回路基板および電子部品の製造方法
JP7432470B2 (ja) 電子部品、回路基板および電子部品の製造方法
JP7562249B2 (ja) セラミック電子部品およびその製造方法
JP2022142213A (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
US11996241B2 (en) Ceramic electronic component, substrate arrangement and method of manufacturing ceramic electronic component
US11776756B2 (en) Ceramic electronic component, substrate arrangement and method of manufacturing ceramic electronic component
JP2022142212A (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2022085195A (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2022114762A (ja) セラミック電子部品、回路基板およびセラミック電子部品の製造方法
CN115223791B (zh) 陶瓷电子元件和基板装置
JP7536620B2 (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2022129463A (ja) セラミック電子部品、回路基板およびセラミック電子部品の製造方法
WO2024047966A1 (ja) セラミック電子部品、回路基板、電子機器およびセラミック電子部品の製造方法
WO2024014099A1 (ja) セラミック電子部品及びその製造方法
WO2024204816A1 (ja) 積層セラミック電子部品およびその製造方法
WO2024079966A1 (ja) 積層セラミック電子部品
WO2024204810A1 (ja) 積層セラミック電子部品およびその製造方法
WO2024105975A1 (ja) 積層セラミック電子部品及びその製造方法
WO2024101311A1 (ja) セラミック電子部品およびその製造方法
JP2024071168A (ja) 積層セラミック電子部品及び電子装置
JP2023058775A (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2024084004A (ja) セラミック電子部品、包装体、回路基板、およびセラミック電子部品の製造方法
JP2024146173A (ja) 積層セラミック電子部品
CN115881434A (zh) 层叠陶瓷电容器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240501

R150 Certificate of patent or registration of utility model

Ref document number: 7483506

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150