JP2021190478A - 固体撮像素子およびその製造方法 - Google Patents

固体撮像素子およびその製造方法 Download PDF

Info

Publication number
JP2021190478A
JP2021190478A JP2020091707A JP2020091707A JP2021190478A JP 2021190478 A JP2021190478 A JP 2021190478A JP 2020091707 A JP2020091707 A JP 2020091707A JP 2020091707 A JP2020091707 A JP 2020091707A JP 2021190478 A JP2021190478 A JP 2021190478A
Authority
JP
Japan
Prior art keywords
layer
charge injection
pixel electrodes
injection blocking
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020091707A
Other languages
English (en)
Inventor
正和 難波
Masakazu Nanba
成亨 為村
Shigeaki Tamemura
圭忠 峰尾
Keitada Mineo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Nippon Hoso Kyokai NHK
Priority to JP2020091707A priority Critical patent/JP2021190478A/ja
Publication of JP2021190478A publication Critical patent/JP2021190478A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】性能を低下させることなく、製造工程の簡略化および低コスト化が可能な固体撮像素子およびその製造方法を提供する。【解決手段】固体撮像素子100は、複数の画素電極20が設けられた信号読み出し回路基板10と、画素電極20間および画素電極20を覆い、上面が平坦であり下面が画素電極20および信号読み出し回路基板10と接する電荷注入阻止層30と、上面と接する増倍層40と、を備える。【選択図】図1

Description

本発明は、固体撮像素子およびその製造方法に関し、特に、電荷増倍型光電変換層を備える積層型の固体撮像素子およびその製造方法に関する。
近年、テレビ用カメラ、デジタルカメラなどに用いられるイメージセンサは、画素サイズが小さくなってきており、1画素当たりの光の利用効率が低下し、感度不足が問題となってきている。イメージセンサは、シリコン基板を用いた固体撮像素子が主流となっているが、光電変換を行うシリコンフォトダイオードの限界が近づいていると言える。
一方で、アモルファス状態のセレンが基板上に成膜された後、加熱されることで多結晶化した結晶セレン膜は、光吸収率が高く、可視光における分光感度の帯域を拡げられることが知られている(例えば、非特許文献1参照)。また、結晶セレン膜は、光吸収率が高いため、膜厚を薄くすることができ、印加電圧を信号読み出し回路の動作電圧(5V〜25V)以下に抑えても、膜内で発生した信号電荷を、アバランシェ増倍現象により、強電界(1×10V/m以上)で増倍させられることが知られている(例えば、非特許文献2参照)。
ところで、CMOS(Complementary Metal Oxide Semiconductor:相補型金属酸化膜半導体)構造が形成された信号読み出し回路基板上に、電荷増倍型光電変換層(以下、増倍層と称する)および電荷注入阻止層などが積層された積層型の固体撮像素子において、高感度化を目指す取り組みがなされている。
図4Aに示すように、通常、信号読み出し回路基板10Aには信号読み出し回路11Aが形成されており、信号読み出し回路基板10Aには、絶縁層12Aと金属の貫通電極13Aから成る接続層14Aが形成され、その上に金属からなる複数の画素電極20Aが画素ごとに分離して設けられている。また、画素電極20Aは貫通電極13Aを介してそれぞれが信号読み出し回路11A内の図示しない画素回路に接続されている。画素電極20A間には、空隙Hが形成されている。すなわち、信号読み出し回路基板10Aの上面Sと画素電極20Aの上面Sとの間には、約200nm〜約1μmの段差Dが生じている。この状態で、増倍層40Aおよび透明電極50Aが積層されると、図4Bに示すように、増倍層40Aおよび透明電極50Aは、凹凸を有する形状となる。この状態で、透明電極50Aに電圧が印加されると、画素電極20Aの角(丸印参照)に局所的な電界集中が生じ、この結果、増倍層40Aは、破壊され特性を損なう。
このような弊害を防ぐため、図5に示すように、画素電極20B間に、SiOxなどの絶縁物からなる絶縁層60Bを埋め込み、CMP(Chemical Mechanical Polishing:化学的機械的研磨)法などにより、画素電極20Bの上面Sおよび絶縁層60Bの上面Sを平坦化することが行われている。
具体的には、図6Aに示すように、信号読み出し回基板10B上に複数の画素電極20Bを形成し、図6Bに示すように、画素電極20B間を埋め込む絶縁層60Bを形成し、図6Cに示すように、画素電極20Bの上面Sを露出させ、図6Dに示すように、画素電極20Bおよび絶縁層60B上に電荷注入阻止層30Bを形成し、図6Eに示すように、電荷注入阻止層30B上に増倍層40Bを形成し、図6Fに示すように、増倍層40B上に透明電極50Bを形成する。
ここで、図6Cに示すように、画素電極20Bの上面Sと絶縁層60Bの上面Sとの間に生じる段差は、約5nm以下と極力小さくなるように平坦化される。これにより、図6Eに示すように、増倍層40Bは、平坦な(凹凸を有さない)形状となるため、上述のような弊害を防ぎ、特性を維持することができる。
IEEE TRANSACTIONS ON ELECTRON DEVICES, Vol. 63, No. 1, pp.86-91 Jan. (2016) 映像情報メディア学会技術報告 Vol. 40, No. 12, pp.14-16 Mar. (2016)
しかしながら、CMP法により、硬度および化学的特性の異なる金属と絶縁物という異種材料を平坦化しようとすると、それぞれの研磨速度が異なるため平坦化工程が複雑化し、コストが増大する。
具体的には、第1研磨剤を用いて絶縁層を研磨する工程と、第1研磨剤より電極材料の研磨レートが高く、絶縁層材料の研磨レートが低い第2研磨剤を用いて画素電極を研磨する工程と、を交互に繰り返さなければならず、研磨剤の適切な選定、研磨中における圧力の段階的な調整など高度な技術が必要になる。また、研磨剤のpH値によって、異種材料の界面で電位差が生じて腐食が進み、数nm程度の溝Cが発生する場合がある(図7参照)。このため、研磨剤のpH値を厳しく管理することが必要となるが、pH値の変更は、研磨速度にも影響を及ぼすため、各種条件の設定が複雑となる。
かかる事情に鑑みてなされた本発明の目的は、性能を低下させることなく、製造工程の簡略化および低コスト化が可能な固体撮像素子およびその製造方法を提供することにある。
一実施形態に係る固体撮像素子は、複数の画素電極が設けられた信号読み出し回路基板と、前記画素電極間および前記画素電極を覆い、上面が平坦であり下面が前記画素電極および前記信号読み出し回路基板と接する電荷注入阻止層と、前記上面と接する増倍層と、を備えることを特徴とする。
さらに、一実施形態に係る固体撮像素子において、原子間力顕微鏡(AFM:Atomic Force Microscope)測定により得られる前記電荷注入阻止層の表面粗さが、1nm以下である、ことを特徴とする。
さらに、一実施形態に係る固体撮像素子において、前記信号読み出し回路基板と、前記画素電極と、前記電荷注入阻止層と、前記増倍層と、透明電極と、をこの順に備える、ことを特徴とする。
一実施形態に係る固体撮像素子の製造方法は、信号読み出し回路基板上に、複数の画素電極を形成する工程と、前記画素電極間および前記画素電極を覆い、前記画素電極および前記信号読み出し回路基板と接する電荷注入阻止層を形成する工程と、前記前記電荷注入阻止層を平坦化する工程と、前記電荷注入阻止層上に、増倍層を形成する工程と、前記増倍層上に、透明電極を形成する工程と、を含むことを特徴とする。
本発明によれば、性能を低下させることなく、製造工程の簡略化および低コスト化が可能な固体撮像素子およびその製造方法を提供することができる。
本発明の一実施形態に係る固体撮像素子の構成の一例を示す模式断面図である。 本発明の一実施形態に係る固体撮像素子の製造方法の一例を示すフローチャートである。 本発明の一実施形態に係る固体撮像素子の製造方法の一例を示す模式断面図である。 本発明の一実施形態に係る固体撮像素子の製造方法の一例を示す模式断面図である。 本発明の一実施形態に係る固体撮像素子の製造方法の一例を示す模式断面図である。 本発明の一実施形態に係る固体撮像素子の製造方法の一例を示す模式断面図である。 本発明の一実施形態に係る固体撮像素子の製造方法の一例を示す模式断面図である。 従来に係る固体撮像素子の構成の一例を示す模式断面図である。 従来に係る固体撮像素子の構成の一例を示す模式断面図である。 従来に係る固体撮像素子の構成の一例を示す模式断面図である。 従来に係る固体撮像素子の製造方法の一例を示す模式断面図である。 従来に係る固体撮像素子の製造方法の一例を示す模式断面図である。 従来に係る固体撮像素子の製造方法の一例を示す模式断面図である。 従来に係る固体撮像素子の製造方法の一例を示す模式断面図である。 従来に係る固体撮像素子の製造方法の一例を示す模式断面図である。 従来に係る固体撮像素子の製造方法の一例を示す模式断面図である。 従来に係る固体撮像素子の構成の一例を示す模式断面図である。 変形例に係る固体撮像素子の製造方法の一例を示す模式断面図である。 変形例に係る固体撮像素子の製造方法の一例を示す模式断面図である。
以下、本発明の一実施形態について、図面を参照して詳細に説明する。なお、同一の構成要素には原則として同一の参照番号を付して、重複する説明を省略する。各図において、説明の便宜上、各構成の縦横の比率を実際の比率から誇張して示している。
また、以下、説明の便宜上、「上」とは、図面に描かれた光の入射側を意味するものとし、「下」とは、図面に描かれた基板側を意味するものとする。ただし、「上」、「下」とは、便宜的に定められたものに過ぎず、限定的に解釈すべきものではない。
<固体撮像素子>
図1を参照して、本実施形態に係る固体撮像素子100の構成の一例について説明する。
固体撮像素子100は、信号読み出し回路基板10と、複数の画素電極20と、電荷注入阻止層30と、増倍層40と、透明電極50と、をこの順に備える。例えば、複数の画素電極20には信号読み出し回路を介して電源の負極に相当する電位が、透明電極50には電源の正極が、接続される。光は、透明電極50側から入射する。
信号読み出し回路基板10は、例えば、シリコン基板上にCMOS構造の回路が形成された基板である。信号読み出し回路基板10には、信号読み出し回路11が設けられ、その上に絶縁層12と金属の貫通電極13から成る接続層14が設けられ、その上に貫通電極13を介して信号読み出し回路11内の図示しない各画素回路に接続される複数の画素電極20が設けられ、上面Tが電荷注入阻止層30と接している。
画素電極20は、信号読み出し回路基板10上に、画素ごとに分離して設けられている。画素電極20は、上面Tおよび側面Tが、電荷注入阻止層30と接している。光の入射により増倍層40で発生・増倍した信号電荷は、画素電極20を介して、信号読み出し回路で読み出される。
画素電極20は、例えば、金(Au)、銅(Cu)、アルミニウム(Al)、タングステン(W)、モリブデン(Mo)などの金属膜で形成される。画素電極20の膜厚は、必要な導電性が得られる厚さであればよく、例えば、200nm以上1μm以下であることが好ましい。画素電極20は、例えば、真空蒸着法、スパッタリング法などで成膜したのち、ドライエッチング法などでパターニングするという公知の半導体製造プロセスにより形成される。
電荷注入阻止層30は、暗電流(ノイズ)の要因となる画素電極20から増倍層40への電荷注入を阻止する機能を有する。また、電荷注入阻止層30は、画素電極20同士を絶縁する機能を有する。
電荷注入阻止層30は、画素電極20間および画素電極20を覆うように設けられている。また、電荷注入阻止層30は、上面Tが、平坦化されている。また、電荷注入阻止層30は、下面が、信号読み出し回路基板10の上面T、画素電極20の上面T、および、画素電極20の側面Tと接している。
電荷注入阻止層30が、画素電極20間を覆い、且つ、下面が信号読み出し回路基板10の上面Tおよび画素電極20の側面Tと接することで、従来における画素電極20B間を埋め込む絶縁層60Bを形成する工程(図6B参照)を省略できる。これにより、工程数を減らすことができ、且つ、固体撮像素子100の構成要素を減らすことができる。
また、電荷注入阻止層30が、画素電極20を覆い、且つ、下面が画素電極20の上面Tと接することで、従来における画素電極20Bの上面Sを露出させ、画素電極20Bおよび絶縁層60Bを平坦化する工程(図6C参照)が不要となる。すなわち、異種材料に対する平坦化工程が不要となるため、研磨剤の適切な選定、研磨中における圧力の段階的な調整、研磨剤のpH値の厳しい管理などを行わずに済む。これにより、CMP法による平坦化工程を簡略化し、コストを低減させることができる。
また、電荷注入阻止層30の上面Tが、平坦化されていることで、後に形成される増倍層40との界面、並びに増倍層40自体を平坦な(凹凸を有さない)形状とすることができる。これにより、増倍層40の特性を良好とすることができる。
電荷注入阻止層30は、増倍層40内の信号電荷を電子とするか、あるいは、増倍層40内の信号電荷を正孔とするかに応じて、適宜、材料が選定されることが好ましい。
例えば、増倍層40内の信号電荷を電子とする場合、電荷注入阻止層30は、複数の画素電極20から増倍層40への正孔注入を阻止可能な材料で形成されることが好ましい。このような材料としては、例えば、酸化ガリウム(Ga)などのn型ワイドバンドギャップ半導体などが挙げられる。
例えば、増倍層40内の信号電荷を正孔とする場合、電荷注入阻止層30は、複数の画素電極20から増倍層40への電子注入を阻止可能な材料で形成されることが好ましい。このような材料としては、例えば、三酸化モリブデン(MoO)、酸化ニッケル(NiO)などのp型ワイドバンドギャップ半導体などが挙げられる。
また、増倍層40内の信号電荷を電子・正孔のいずれの場合においても、図示はしないが増倍膜40と透明電極50の間には、透明電極50からの電荷の注入を阻止する膜を挿入することが望ましい。これらの材料としては、信号電荷が電子の場合、例えば、三酸化モリブデン(MoO)、酸化ニッケル(NiO)などのp型ワイドバンドギャップ半導体などが挙げられ、信号電荷が正孔の場合、例えば、酸化ガリウム(Ga)などのn型ワイドバンドギャップ半導体などが挙げられる。
電荷注入阻止層30の膜厚は、少なくとも、信号読み出し回路基板10の上面Tと画素電極20の上面Tとの間に生じる段差をカバーできる厚さであればよい。画素電極20の上面Tと電荷注入阻止層30の上面Tとの間の厚さはCMPによる平坦化で制御され、その厚さが、10nm以上であれば、画素電極20から増倍層40への電荷注入を効率良く阻止することができる。また、画素電極20の上面Tと電荷注入阻止層30の上面Tとの間の厚さは、増倍層40の膜厚の1/6以下であれば、外部印加電圧が効率良く増倍層40側に加わることとなる。
増倍層40は、光の照射により信号電荷を発生・増倍させる機能を有する。増倍層40は、電荷注入阻止層30と透明電極50との間に設けられている。増倍層40は、下面が、電荷注入阻止層30の上面Tと接している。
増倍層40は、例えば、結晶セレン膜であることが好ましい。増倍層40の膜厚は、例えば、150nm以上であることが好ましく、300nmであることが特に好ましい。増倍層40の膜厚が150nm以上であれば、その膜厚は十分であるため、固体撮像素子100は可視光全域で十分な感度を得ることができる。膜厚の上限値は、信号読み出し回路の耐電圧特性によって決まる。
電荷注入阻止層30の上面Tは、AFM測定により得られる表面粗さRaが、増倍層40の膜厚を300nmとしたときに、1nm以下であることが好ましく、0.7nm以下であることがより好ましい。電荷注入阻止層30の表面粗さは、電荷注入素子特性に大きく関係し、当該範囲を満たすことで、固体撮像素子100において良好な暗電流特性を得ることができる。
従来に係るCMP法による平坦化工程により、金属と絶縁物という異種材料に対する研磨を行った後では増倍層と接する面の表面粗さは、約5nmの段差が残る。これは、わずかではあるが、局所的な電界集中を増倍層にもたらし、電荷注入阻止性能を低下させる要因となる。これ以下の段差に研磨するためには、高度な制御を要し膨大な製造コストとなる。一方、本実施形態に係るCMP法による平坦化工程により、電荷注入阻止材料に対する研磨を行った後、増倍層40に接する電荷注入阻止層30の表面粗さは、1nm以下となる。すなわち、単一材料に対する研磨は、異種材料に対する研磨と比較して、安価に平坦化精度を高められることになる。増倍層40と接する電荷注入阻止層30の上面Tの平坦化精度が高いことで、増倍層40への電荷注入阻止特性を良好とし、固体撮像素子100の性能を向上させることができる。
透明電極50は、光の入射側に設けられている。また、透明電極50は、増倍層40を介して、画素電極20と対向する位置に設けられている。
透明電極50は、透光性を有する材料で形成されることが好ましい。このような材料としては、例えば、酸化インジウムスズ(ITO)、酸化亜鉛スズ(IZO)、アルミニウム添加酸化亜鉛(AZO)などの透明酸化物導電材料が挙げられる。透明電極50の膜厚は、特に制限されないが、光透過率と抵抗値の観点から5nm以上30nm以下であることが好ましい。
本実施形態に係る固体撮像素子100は、画素電極20間および画素電極20を覆い、上面が平坦であり下面が画素電極20および信号読み出し回路基板10と接する電荷注入阻止層30と、上面と接する増倍層40と、を少なくとも備える。これにより、工程数を減らすことができ、且つ、固体撮像素子100の構成要素を減らすことができる。また、CMP法による平坦化工程を簡略化し、コストを低減させることができる。また、増倍層40の特性を良好とし、固体撮像素子100の性能を向上させることができる。すなわち、性能を低下させることなく、製造工程の簡略化および低コスト化が可能な固体撮像素子100を実現できる。
<固体撮像素子の製造方法>
図2および図3A〜図3Eを参照して、本実施形態に係る固体撮像素子100の製造方法の一例について説明する。
固体撮像素子100の製造方法は、信号読み出し回路11上に、絶縁層12を形成し、信号読み出し回路11の図示しない画素回路へ接続される貫通電極13を絶縁層12中に形成し、絶縁層12および貫通電極13を含む接続層14を形成する工程(S101)と、接続層14上に、複数の画素電極20を形成する工程(S102)と、画素電極20間および画素電極20を覆い、画素電極20および信号読み出し回路基板10と接する電荷注入阻止層30を形成する工程(S103)と、電荷注入阻止層30を平坦化する工程(S104)と、電荷注入阻止層30上に、増倍層40を形成する工程(S105)と、増倍層40上に、透明電極50を形成する工程(S106)と、を含む。
以下、各工程の詳細を順次説明する。なお、同一の構成要素に同一の参照番号を付しており、各構成要素の材料、膜厚などの説明は既述のとおりであり、重複する説明を省略する。
〔接続層14の形成工程:ステップS101〕
まず、図3Aに示すように、信号読み出し回路11上に、例えば、真空蒸着法、スパッタリング法、化学気相成長(CVD)法などにより、酸化シリコン、窒化シリコンなどから成る絶縁層12を形成し、次に、例えば、フォトリソグラフィを用いたドライエッチングにより、信号読み出し回路11内の図示しない各画素回路に接続するための貫通孔を形成し、例えば、ダマシン法を用いて貫通孔内を銅などの金属で充填する。
〔複数の画素電極20の形成工程:ステップS102〕
次に、図3Aに示すように、信号読み出し回路11上に形成された接続層14上に、例えば、真空蒸着法、スパッタリング法などにより、金属材料を用いて金属膜を成膜し、例えば、エッチング法などにより、金属膜を分離することで、膜厚が200nm以上1μm以下の金属膜を形成する。画素電極20間には、空隙Hが形成される。
〔電荷注入阻止層30の形成工程:ステップS103〕
次に、図3Bに示すように、複数の画素電極20が設けられた信号読み出し回路基板10上に、例えば、スパッタリング法、パルスレーザー蒸着法、真空蒸着法などにより、電荷注入阻止材料を用いて電荷注入阻止層30を成膜する。電荷注入阻止層30は、信号読み出し回路基板10の上面Tと画素電極20の上面Tとの間に生じる段差に起因して、凹凸を有する形状となる。この時点での電荷注入阻止層30の厚みは、信号読み出し回路基板10の上面Tと画素電極20の上面Tとの間に生じる段差を十分埋め込むとともに、CMPで研磨して平坦化したのちのT上の電荷注入阻止層30の膜厚が所望の厚さになるよう、信号読み出し回路基板10の上面Tと画素電極20の上面Tとの間に生じる段差の2〜3倍以上の厚さにすることが好ましい。
本工程により、画素電極20間を覆い、且つ、下面が信号読み出し回路基板10の上面Tおよび画素電極20の側面Tと接する電荷注入阻止層30を形成することで、従来における画素電極20B間を埋め込む絶縁層60Bを形成する工程(図6B参照)を省略できる。これにより、工程数を減らすことができ、且つ、固体撮像素子100の構成要素を減らすことができる。
また、本工程により、画素電極20を覆い、且つ、下面が画素電極20の上面Tと接する電荷注入阻止層30を形成することで、従来における画素電極20Bの上面Sを露出させる工程(図6C参照)が不要となる。これにより、次工程であるCMP法による平坦化工程を簡略化し、コストを低減させることができる。
〔電荷注入阻止層30の平坦化工程:ステップS104〕
次に、図3Cに示すように、凹凸を有する電荷注入阻止層30の上面を、例えば、CMP法などにより、電荷注入阻止層30の膜厚が適切な厚さとなるように平坦化する。この際、画素電極20の上面Tと電荷注入阻止層30の上面Tとの距離Xが、約20nmとなることが好ましい。
研磨剤としては、公知の材料を用いることができ、例えば、コロイダルシリカ、酸化チタン、酸化セリウム、酸化ジルコニウム、酸化鉄、酸化マンガンなどが挙げられる。
次に、電荷注入阻止層30の上面Tに対して、例えば、精密洗浄処理などの表面処理を施す。これにより、電荷注入阻止層30の上面Tから、汚れ、残留物などを除去することができる。精密洗浄用の溶液としては、公知の溶液を用いることができ、例えば、純水、超純水などの水、フッ酸、硫酸、炭酸、アンモニアなどの水溶液、イソプロピルアルコール、テトラヒドロフラン、グリコールエーテルなどの有機溶媒が挙げられる。
前工程および本工程により、画素電極20から増倍層40への電荷注入を阻止する機能、および画素電極20同士を絶縁する機能を兼ねる電荷注入阻止層30を形成することができる。
また、前工程および本工程により、画素電極20間および画素電極20を覆い、上面が平坦であり下面が画素電極20および信号読み出し回路基板10と接する電荷注入阻止層30を形成することができる。
異種材料に対する研磨が不要となり、単一材料に対する研磨を行うことで、従来のような研磨剤の適切な選定、研磨中における圧力の段階的な調整、研磨剤のpH値の厳しい管理などが不要となる。また、異種材料の界面で電位差が生じて腐食が進み、数nm程度の溝Cが発生するという従来の問題を回避できるため、CMP法による平坦化工程における各種条件を簡易な設定とすることができる。これにより、CMP法による平坦化工程を簡略化し、コストを低減させることができる。
また、本工程により、電荷注入阻止層30の上面Tを、平坦化することで、後に形成される増倍層40の電荷注入阻止層30側の面と増倍層の膜自体を平坦な(凹凸を有さない)形状とすることができる。これにより、増倍層40の特性を良好とすることができる。
〔増倍層40の形成工程:ステップS105〕
次に、図3Dに示すように、電荷注入阻止層30上に、膜厚が150nm以上500nm以下の増倍層40を形成する。例えば、増倍層40として、結晶セレン膜を形成する。
結晶セレン膜を形成するためには、まず、電荷注入阻止層30上に、例えば、真空蒸着法、スパッタリング法などにより、アモルファスセレン膜を形成する。次に、アモルファスセレン膜に対して、100℃〜220℃の温度で、30秒〜1時間の熱処理を施す。当該熱処理により、アモルファスセレン膜は、結晶化する。なお、熱処理温度および熱処理時間は、一例であり、この条件に限られないが、上記範囲内とすることで結晶性の良好な結晶セレン膜を形成することができる。また、図示はしないが、増倍層40は結晶セレンの上にさらに電荷注入阻止層30とは、逆の特性の電荷注入阻止層を形成しヘテロPN接合させたものであってもよい。
〔透明電極50の形成工程:ステップS106〕
次に、図3Eに示すように、増倍層40上に、例えば、真空蒸着法、スパッタリング法などにより、膜厚が5nm以上30nm以下の透明電極50を形成する。
なお、上述の各工程における成膜時の雰囲気は、特に制限されることはなく、一般的な成膜条件を用いることができる。
以上の任意工程を含む各工程を経ることにより、本実施形態に係る固体撮像素子100を製造することができる。すなわち、性能を低下させることなく、製造工程の簡略化および低コスト化が可能な固体撮像素子100を実現できる。
また、本実施形態に係る固体撮像素子100は、従来のように、絶縁層を備えないため、CMP法による平坦化工程において絶縁層と画素電極との間に発生する溝に起因する不具合が生じない。これにより、不良箇所の少ない固体撮像素子100を製造できるため、歩留まりを向上させることができる。また、画素欠陥、ホワイトスポットなどを低減させた高性能な固体撮像素子100を実現できる。
<変形例>
S105以降の工程は、増倍層40、透明電極50のように順に積んでいく形でなくてもよい。例えば、あらかじめ透光性基板(単結晶サファイア、ガラスなど)60に透明電極50と、その上に形成したアモルファスセレン40Aと、電荷注入阻止層30に形成したアモルファスセレン40Bとを向かい合わせて(図8A参照)、接着・接合したのち加熱して結晶セレン化して増倍層40を形成する工程でもよい(図8B参照)。
上述の実施形態は代表的な例として説明したが、本発明の趣旨および範囲内で、多くの変更および置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。例えば、実施形態のフローチャートに記載の各工程の順序は、上記に限定されず適宜変更可能である。また、複数の工程を1つに組み合わせたり、あるいは1つの工程を分割したりすることが可能である。
10 信号読み出し回路基板
10A 信号読み出し回路基板
10B 信号読み出し回路基板
11 信号読み出し回路
12 絶縁層
13 貫通電極
14 接続層
20 画素電極
20A 画素電極
20B 画素電極
30 電荷注入阻止層
30B 電荷注入阻止層
40 増倍層
40A 増倍層
40B 増倍層
50 透明電極
50A 透明電極
50B 透明電極
60B 絶縁層
100 固体撮像素子
100B 固体撮像素子

Claims (4)

  1. 複数の画素電極が設けられた信号読み出し回路基板と、
    前記画素電極間および前記画素電極を覆い、上面が平坦であり下面が前記画素電極および前記信号読み出し回路基板と接する電荷注入阻止層と、
    前記上面と接する増倍層と、
    を備えることを特徴とする固体撮像素子。
  2. AFM測定により得られる前記電荷注入阻止層の表面粗さが、1nm以下である、
    ことを特徴とする請求項1に記載の固体撮像素子。
  3. 前記信号読み出し回路基板と、前記画素電極と、前記電荷注入阻止層と、前記増倍層と、透明電極と、をこの順に備える、
    ことを特徴とする請求項1又は2に記載の固体撮像素子。
  4. 信号読み出し回路基板上に、複数の画素電極を形成する工程と、
    前記画素電極間および前記画素電極を覆い、前記画素電極および前記信号読み出し回路基板と接する電荷注入阻止層を形成する工程と、
    前記前記電荷注入阻止層を平坦化する工程と、
    前記電荷注入阻止層上に、増倍層を形成する工程と、
    前記増倍層上に、透明電極を形成する工程と、
    を含むことを特徴とする固体撮像素子の製造方法。
JP2020091707A 2020-05-26 2020-05-26 固体撮像素子およびその製造方法 Pending JP2021190478A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020091707A JP2021190478A (ja) 2020-05-26 2020-05-26 固体撮像素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020091707A JP2021190478A (ja) 2020-05-26 2020-05-26 固体撮像素子およびその製造方法

Publications (1)

Publication Number Publication Date
JP2021190478A true JP2021190478A (ja) 2021-12-13

Family

ID=78847393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020091707A Pending JP2021190478A (ja) 2020-05-26 2020-05-26 固体撮像素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP2021190478A (ja)

Similar Documents

Publication Publication Date Title
JP5423880B2 (ja) 放射線検出器およびそれを製造する方法
US9202962B2 (en) Solid state imaging device and fabrication method for the same
JP3792433B2 (ja) 光又は放射線検出素子ならびに二次元画像検出器の製造方法
JPH05509204A (ja) 固体電磁放射線検出器
JP2010503991A (ja) 薄膜soiを用いるイメージセンサ
US10386503B2 (en) Array substrate for digital X-ray detector, digital X-ray detector including the same, and method for manufacturing the same
JP5706061B2 (ja) 分子結合を用いた2つの基板の組立方法
JP2016033972A (ja) 撮像装置及び撮像システム
CN110808309A (zh) 一种铁电增强的范德华异质结偏振探测器及其制备方法
JP6575997B2 (ja) 光電変換素子、光電変換素子の製造方法、固体撮像素子
US7875491B2 (en) CMOS image sensors and methods of manufacturing the same
JP2021190478A (ja) 固体撮像素子およびその製造方法
JPH04261071A (ja) 光電変換装置
CN111213246B (zh) 具有窄带隙半导体的异质结二极管
US9947704B1 (en) Method of recovery of MOTFT backplane after a-Si photodiode fabrication
JPH03270177A (ja) 半導体受光装置及びその製造方法
JP5003044B2 (ja) 固体撮像素子の製造方法
JP5402211B2 (ja) 光電変換装置の製造方法
JPH04261070A (ja) 光電変換装置
JP3360928B2 (ja) 固体撮像素子の作製方法
EP1579510A1 (fr) Dispositif de detection photo-electrique et notamment de rayonnement x ou gamma
JP6465665B2 (ja) 固体撮像素子およびその製造方法
JP6619956B2 (ja) 固体撮像素子の製造方法
JP2009231706A (ja) 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子
JP2022162788A (ja) 固体撮像素子とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305