JP2022162788A - 固体撮像素子とその製造方法 - Google Patents
固体撮像素子とその製造方法 Download PDFInfo
- Publication number
- JP2022162788A JP2022162788A JP2021067781A JP2021067781A JP2022162788A JP 2022162788 A JP2022162788 A JP 2022162788A JP 2021067781 A JP2021067781 A JP 2021067781A JP 2021067781 A JP2021067781 A JP 2021067781A JP 2022162788 A JP2022162788 A JP 2022162788A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- silicon
- solid
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 149
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 149
- 239000010703 silicon Substances 0.000 claims abstract description 149
- 238000006243 chemical reaction Methods 0.000 claims abstract description 115
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 239000000463 material Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims description 145
- 238000000034 method Methods 0.000 claims description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 26
- 239000011669 selenium Substances 0.000 claims description 12
- 229910052711 selenium Inorganic materials 0.000 claims description 11
- 125000003748 selenium group Chemical group *[Se]* 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 162
- 238000010586 diagram Methods 0.000 description 19
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 238000002955 isolation Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 9
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 6
- 230000003746 surface roughness Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- BERDEBHAJNAUOM-UHFFFAOYSA-N copper(I) oxide Inorganic materials [Cu]O[Cu] BERDEBHAJNAUOM-UHFFFAOYSA-N 0.000 description 2
- KRFJLUBVMFXRPN-UHFFFAOYSA-N cuprous oxide Chemical compound [O-2].[Cu+].[Cu+] KRFJLUBVMFXRPN-UHFFFAOYSA-N 0.000 description 2
- 229940112669 cuprous oxide Drugs 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- -1 selenium Chemical compound 0.000 description 2
- IGELFKKMDLGCJO-UHFFFAOYSA-N xenon difluoride Chemical compound F[Xe]F IGELFKKMDLGCJO-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】暗電流ノイズを抑えることができると共に、シリコンフォトダイオードを用いた撮像素子にない特性を有する固体撮像素子とその製造方法を提供する。
【解決手段】信号読み出し回路を備える回路基板に光電変換膜を積層した固体撮像素子において、前記回路基板は、前記信号読み出し回路と電気的に接続するシリコン領域の表面を有し、シリコンと異なる半導体材料からなる前記光電変換膜が、前記シリコン領域の表面上に設けられ、光電変換部のｐ／ｎ接合界面が、前記シリコン領域と前記光電変換膜の界面、又は、前記シリコン領域の内部に形成されることを特徴とする。
【選択図】図１
【解決手段】信号読み出し回路を備える回路基板に光電変換膜を積層した固体撮像素子において、前記回路基板は、前記信号読み出し回路と電気的に接続するシリコン領域の表面を有し、シリコンと異なる半導体材料からなる前記光電変換膜が、前記シリコン領域の表面上に設けられ、光電変換部のｐ／ｎ接合界面が、前記シリコン領域と前記光電変換膜の界面、又は、前記シリコン領域の内部に形成されることを特徴とする。
【選択図】図１
Description
本発明は固体撮像素子とその製造方法に関し、特に、光電変換膜積層型の固体撮像素子とその製造方法に関する。
近年、イメージセンサー（撮像素子）は、テレビ用カメラやデジタルスチルカメラだけではなく、スマートフォンやロボットビジョンなど様々な用途への利用が広がり、これまでにない性能・特徴が求められるようになってきた。このような流れの中、イメージセンサーは、従来のＣＭＯＳ（Complementary Metal Oxide Semiconductor）型イメージセンサーの光電変換部であるシリコンフォトダイオードでは得られない性能が求められるようになってきている。近年では、シリコンフォトダイオードにない特性を持った光電変換膜を、ＣＭＯＳ型の信号読み出し回路上に積層した光電変換膜積層型固体撮像素子が、多数報告されている。
例えば、シリコンより光吸収率のよい結晶セレンを積層した撮像素子や、また、その光電変換膜内に高い電界を印加することで、光入射で発生した電荷をアバランシェ増倍現象により増やし、感度を格段に向上させる撮像素子が報告されている（特許文献１、非特許文献１）。さらに、可視光域以外に感度を持った有機膜を積層することにより非可視光用の撮像デバイスも報告されている（非特許文献２）。
図７に、従来の光電変換膜積層型固体撮像素子の断面模式図を示す。光電変換膜積層型固体撮像素子は、信号読み出し回路基板８０に、光電変換膜９０，９１を積層した構造を有している。信号読み出し回路基板８０は、信号読み出し回路を設けたシリコン基板８１と、配線層等を含む層間絶縁層８２からなり、その表面にシリコン酸化膜等からなる絶縁膜８３、信号読み出し回路と接続する電極８４、及び画素電極８５を備えている。積層する光電変換膜は、ｐ型半導体膜（感光層）９０とｎ型半導体膜（透明層）９１を組み合わせたヘテロ接合フォトダイオードとなっている。例えば、ｐ型半導体としてセレン（Ｓｅ）、ｎ型半導体として酸化亜鉛（ＺｎＯ）又は酸化ガリウム（Ｇａ2Ｏ3）を用いることができる。ｐｎ接合型とすることで、フォトダイオードを形成するとともに、ｎ型半導体膜９１は透明電極９２からｐ型半導体膜９０に注入する電荷をブロッキングしノイズとなる暗電流発生の抑制をしている。光電変換膜９０，９１は、光入射側に透光性導電膜（透明電極）９２が形成され、反対（信号読み出し回路）側は、各画素に区切られた画素電極８５に接している。光電変換膜９０，９１には、ｐｎフォトダイオード構造に対して逆バイアスになるような電圧が印加される。入射光により生成された電子正孔対は、膜内の電界よって、一方（図７の場合は正孔）が信号電荷として画素電極８５へ向かって走行し、画素電極直下の信号読み出し回路によって出力信号となる。
このような光電変換膜積層型固体撮像素子により、シリコンフォトダイオードを用いた撮像素子にない特性を有する固体撮像素子が実現されている。
Shigeyuki Imura, et al.,"Enhanced image sensing with avalanche multiplication in hybrid structure of crystalline selenium photoconversion layer and CMOSFETs", Scientific Reports, vol. 10, no. 21888, （2020）, pp.21888.1-21888.9
Shinichi Machida, et al., "A 2.1M pixel Organic-Film Stacked RGB-IR Image Sensor with Electrically Controllable IR Sensitivity", ISSCC2017 Technical Digest, pp.78-80
しかしながら、図７の固体撮像素子の場合は、ｐ型半導体材料９０を信号読み出し回路基板８０上に成膜してから、その直上にｎ型半導体材料９１を成膜することで、ｐ／ｎ接合界面が形成される。この界面に欠陥や、電界を集中させてしまうような凸部がわずかでもあると、界面で発生する暗電流が多くなってしまう。
図８は、信号読み出し回路基板８０上にｐ型半導体材料９０、ｎ型半導体材料９１の順で成膜を行ったフォトダイオードの構造を説明する図である。特に光電変換膜の感度を高めるために、シリコン（Ｓｉ）よりも光吸収係数の高い結晶セレンをｐ型半導体材料９０に用いる場合、セレンをアモルファスの状態で信号読み出し回路基板８０上に成膜した後、高温で多結晶化させるため、その結晶粒界によりｐ型半導体材料９０の表面に凹凸が生じる。この上にｎ型半導体材料９１を成膜すると、その界面は図８のように凹凸の多いｐ／ｎ接合界面となり、暗電流の発生が多くなる。このため、結晶化条件は、非常に精密な制御が必要になる。
また、図９は、信号読み出し回路基板８０上にｎ型半導体材料９１、ｐ型半導体材料９０の順で成膜を行ったフォトダイオードの構造を説明する図である。このようにｐ型とｎ型の半導体材料の積層順を変えると、ｐ／ｎ界面を形成した後にセレン結晶化を行うために、ｐ／ｎ接合界面は結晶粒界の影響は受けない。しかし、この場合であっても、信号読み出し回路基板８０の表面の凹凸などの影響がｎ型半導体材料９１に反映される。
図１０は、図９の信号読み出し回路基板８０上の光電変換膜９０，９１の界面の状態を、詳細に示した図である。信号読み出し回路基板８０の表面は、画素ごとに区切られた金属の画素電極８５と、それらを画素ごとに分離する絶縁膜８３が混在している。基板表面は、これらの段差や表面粗さが小さくなるようＣＭＰ（化学的・機械的研磨）法で処理をされているが、研磨速度の違いから異なる材料間の段差を完全になくすことは非常に難しい（通常、平均粗さＲａで５ｎｍ）。また、金属の表面には、通常イメージセンサーに用いられるシリコン基板に比べると２倍以上の表面粗さ（Ｒａ：０．４ｎｍ）が残るなどの問題がある。その信号読み出し回路基板８０の画素電極８５上にｎ型半導体材料９１を成膜した場合、ｎ型半導体材料９１の表面にも基板の表面粗さが反映される。そして、その上にｐ型半導体材料９０を成膜すると、回路基板の凹凸（表面粗さ）を反映したｐ／ｎ接合界面が生成される。したがって、基板の表面粗さに起因するｎ型半導体材料９１の表面粗さがｐ／ｎ接合界面を劣化させ、暗電流の発生源となる。
したがって、上記のような問題点に鑑みてなされた本発明の目的は、信号読み出し回路を備えた回路基板に光電変換膜を積層する固体撮像素子において、ｐ／ｎ接合界面の特性を損なうことなく、良好なフォトダイオードを形成し、暗電流ノイズを抑えることができると共に、シリコンフォトダイオードを用いた撮像素子にない特性を有する固体撮像素子とその製造方法を提供することにある。
上記課題を解決するために本発明に係る固体撮像素子は、信号読み出し回路を備える回路基板に光電変換膜を積層した固体撮像素子において、前記回路基板は、前記信号読み出し回路と電気的に接続するシリコン領域の表面を有し、シリコンと異なる半導体材料からなる前記光電変換膜が、前記シリコン領域の表面上に設けられ、光電変換部のｐ／ｎ接合界面が、前記シリコン領域と前記光電変換膜の界面、又は、前記シリコン領域の内部に形成されることを特徴とする。
また、前記固体撮像素子は、前記回路基板が、信号読み出し回路基板と活性層が分離されたＳＯＩ基板とを接合したものであり、前記活性層の前記信号読み出し回路基板と反対側の面を前記シリコン領域の表面とすることが望ましい。
また、前記固体撮像素子は、前記回路基板が、信号読み出し回路を有するＳＯＩ基板であり、前記ＳＯＩ基板のシリコン酸化膜（ＢＯＸ）層に前記信号読み出し回路を構成する活性層を露出する開口部を有し、前記開口部に露出した活性層を前記シリコン領域とすることが望ましい。
また、前記固体撮像素子は、前記回路基板が、フレキシブル基板に支持されていることが望ましい。
また、前記固体撮像素子は、前記光電変換膜が、セレンであることが望ましい。
上記課題を解決するために本発明に係る固体撮像素子の製造方法は、信号読み出し回路を備える回路基板に光電変換膜を積層した固体撮像素子の製造方法において、前記信号読み出し回路と電気的に接続するシリコン領域を表面に備える、前記回路基板を形成する工程と、シリコンと異なる半導体材料からなる前記光電変換膜を、前記シリコン領域の表面上に形成し、前記シリコン領域と前記光電変換膜により光電変換部を形成する工程とを備え、前記光電変換部のｐ／ｎ接合界面が、前記シリコン領域と前記光電変換膜の界面、又は、前記シリコン領域の内部に形成されることを特徴とする。
また、前記固体撮像素子の製造方法は、活性層が分離されたシリコン領域を有し、前記シリコン領域と接続する電極が設けられたＳＯＩ基板を形成する工程と、前記信号読み出し回路を備え、前記信号読み出し回路と接続する電極が設けられた信号読み出し回路基板を形成する工程と、前記ＳＯＩ基板と前記信号読み出し回路基板を前記電極同士が接続されるように接合する工程と、前記ＳＯＩ基板の支持基板とシリコン酸化膜（ＢＯＸ）層を除去して、前記シリコン領域を露出する工程と、露出した前記シリコン領域の表面に、シリコンと異なる半導体材料からなる光電変換膜を形成して、光電変換部を形成する工程とを備えることが望ましい。
また、前記固体撮像素子の製造方法は、ＳＯＩ基板の活性層に前記信号読み出し回路を形成する工程と、前記ＳＯＩ基板の支持基板を除去し、前記ＳＯＩ基板のシリコン酸化膜（ＢＯＸ）層に前記信号読み出し回路を構成するシリコン領域を露出する開口部を形成する工程と、露出した前記シリコン領域の表面に、シリコンと異なる半導体材料からなる光電変換膜を形成して、光電変換部を形成する工程とを備えることが望ましい。
本発明における固体撮像素子とその製造方法によれば、信号読み出し回路を備えた回路基板に光電変換膜を積層する固体撮像素子において、良好なフォトダイオードを形成し、暗電流ノイズを抑えることができると共に、シリコンフォトダイオードを用いた固体撮像素子にない特性を示すことができる。
まず、本発明の特徴となるフォトダイオード（光電変換部）の構造について説明する。
図１は、本発明で採用するフォトダイオードの第１の構造の例である。第１の構造は、ｐ型及びｎ型の半導体材料で構成されるフォトダイオードのうち、どちらかの半導体材料を、半導体加工に用いられるレベルに平坦化されたシリコン基板（シリコン層又は領域）を用いて形成し、その上に光電変換を担う半導体材料（光電変換材料）を積層することにより良好なｐ／ｎ接合界面を得るものである。
図１で、シリコン基板（基板本体）１の表面を、例えばｎ型のシリコン層２とする。ｎ型シリコン層２の表面は、表面研磨等により平坦化されている。そのｎ型シリコン層２上に、ｐ型光電変換材料３を成膜する。ここでｐ型光電変換材料３はシリコンとは異なる半導体材料であり、例えば、セレン（Ｓｅ）、カルコパイライト系材料（CuIn1-xGaxSe1-ySy：xは0～1（0≦x≦1）、ｙは0～1（0≦ｙ≦1））、酸化第一銅（Cu2O）、ペロブスカイト系半導体、等を用いることができる。ｐ型光電変換材料３の成膜にあたっては、ｎ型シリコン層２上に直接結晶性の半導体層を形成してもよいし、又は、一旦、アモルファス半導体層を形成して、その後熱処理により結晶化（多結晶化を含む）を行ってもよい。また、アモルファス半導体をそのまま光電変換材料３として利用することもできる。そして、表面に電極となる透光性導電膜４を形成する。
したがって、図１の第１の構造は、シリコン基板は基板本体１とｎ型シリコン層２からなり、光電変換部（フォトダイオード）はｎ型シリコン層２とｐ型光電変換材料３からなる。ｐ／ｎ接合の一方の材料をシリコンとし、シリコン層２の表面が平坦化されていることから、良好なｐ／ｎ接合界面が実現できる。なお、ｐ型とｎ型は反対であってもよく、シリコン層２と光電変換材料３が一導電型と反対導電型の関係であればよい。
図２は、本発明で採用するフォトダイオードの第２の構造の例である。第２の構造は、シリコン基板中にｐ／ｎ接合界面を形成した後、表面に同極性の光電変換材料を積層することにより良好なｐ／ｎ接合界面を得るものである。
図２で、シリコン基板（基板本体）１に、例えばｎ型のシリコン層２を形成し、さらにｎ型シリコン層２の表面にｐ型不純物の導入又はエピタキシャル成長により、ｐ型シリコン層５を形成する。すなわち、シリコン基板の内部にｐ／ｎ接合界面を形成する。なお、ｐ型シリコン層５の表面は平坦化されている。そのｐ型シリコン層５上に、同極性のｐ型光電変換材料３を成膜する。ここでｐ型光電変換材料３はシリコンとは異なる半導体材料であり、例えば、セレン（Ｓｅ）、カルコパイライト系材料（CuIn1-xGaxSe1-ySy：xは0～1（0≦x≦1）、ｙは0～1（0≦ｙ≦1））、酸化第一銅（Cu2O）、ペロブスカイト系半導体、等を用いることができる。ｐ型光電変換材料３の成膜にあたっては、シリコン層５上に直接結晶性の半導体層を形成してもよいし、又は、一旦、アモルファス半導体層を形成して、その後熱処理により結晶化（多結晶化を含む）を行ってもよい。また、アモルファス半導体をそのまま光電変換材料３として利用することもできる。そして、表面に電極となる透光性導電膜４を形成する。
したがって、図２の第２の構造は、シリコン基板は基板本体１とｎ型シリコン層２とｐ型シリコン層５からなり、光電変換部（フォトダイオード）はｎ型シリコン層２とｐ型シリコン層５とｐ型光電変換材料３からなる。ｐ／ｎ接合がシリコン基板の内部に形成されていることから、良好なｐ／ｎ接合界面が実現できる。なお、ｐ型とｎ型は反対であってもよい。
第２の構造においては、ｐ／ｎ接合に印加する電圧により、ｐ型光電変換材料３の領域まで空乏層を拡げて、ｐ型光電変換材料３の光電変換特性を有効に利用することができる。また、シリコン基板上の光電変換材料３を電荷の走行領域とし、光電変換材料３の特性（例えば、アバランシェ増倍等）をフォトダイオードで利用することもできる。
以下、本発明の実施の形態について、図を用いて説明する。
（第１の実施形態）
図３は、本発明の第１の実施形態の固体撮像素子及びその製造方法の例を説明する図である。図３Ｉが第１の実施形態の固体撮像素子の完成形を示しており、図３Ａから図３Ｉがその製造方法の各工程を示している。
図３は、本発明の第１の実施形態の固体撮像素子及びその製造方法の例を説明する図である。図３Ｉが第１の実施形態の固体撮像素子の完成形を示しており、図３Ａから図３Ｉがその製造方法の各工程を示している。
図３Ａは、ＳＯＩ（Silicon on Insulator）基板１０の断面図である。ＳＯＩ基板１０は、単結晶のシリコンからなる活性層１１、その直下のシリコン酸化膜（ＢＯＸ：Buried OXide）層１２、シリコンからなる支持基板１３から構成される。活性層１１とシリコン酸化膜（ＢＯＸ）層１２との界面は、良好な平坦面となっている。活性層１１は、後に形成される光電変換膜５１とのｐ／ｎ接合に必要な所望の不純物濃度で、予め形成する。本実施形態の説明においては、活性層１１をｎ型にしたもので説明する。なお、ｎ型、ｐ型の設定は、反対であってもよい。
図３Ｂに示すように、まず、公知の技術である部分酸化（ＬＯＣＯＳ：Local Oxidation of Silicon）による素子分離層の形成技術を用いて、ＳＯＩ基板１０に部分酸化膜１４を形成し、ｎ型の活性層１１を分離する。分離されたｎ型活性層１１は、後に、それぞれが画素（フォトダイオード）になる。なお、本実施形態では、活性層１１を分離する素子分離技術として、部分酸化膜１４を形成する方法を用いているが、活性層１１に分離溝を形成し、分離溝に絶縁層を埋設する方法等、他の任意の素子分離手段を利用することができる。
次に、図３Ｃに示すように、活性層１１の上にシリコン酸化膜などの絶縁層１５をＣＶＤ（Chemical Vapor Deposition）法等を用いて堆積させる。
次に、図３Ｄに示すように、絶縁層１５にフォトリソグラフィを用いて、活性層１１に達する開口を設け、ダマシンプロセスにより金属等の導電体１６を埋め込み、表面を平坦化する。ここまで絶縁層１５の堆積、絶縁層１５を開口するフォトリソグラフィ、導電体（金属）１６を埋めるダマシン等の各プロセスは、公知の技術でよい。絶縁層１５に埋め込まれて活性層１１に電気的に導通する金属は、例えば、Ａｕ、Ｃｕ等を用いることができる。また、導電体１６は１つの種類の金属に限らず、活性層１１とのオーミック接合が可能な金属、開口部全面を埋め込むために適した金属、後の工程（図３Ｆ）で必要となる、基板間の接合に適した金属を層状にしてもよい。絶縁層１５に埋め込まれた導電体１６は、活性層１１に接続する接続電極１６として機能する。
図３Ｅに示すように、別途作製した信号読み出し回路基板２０を用意する。この信号読み出し回路基板２０は、シリコン基板２１にＭＯＳトランジスタ等の半導体素子２２が設けられ、信号読み出し回路が形成されている。半導体素子２２の形成後に、基板表面に配線層等を含む絶縁層２３が形成され、さらに信号読み出し回路の入出力部に接続する貫通電極（接続電極）２４が形成されている。貫通電極２４は、ＳＯＩ基板１０の接続電極１６と同様に、絶縁層２３に開口を設けて金属で埋めるダマシンプロセスで形成することができる。また、他のプロセスで形成してもよい。この貫通電極２４は、ＳＯＩ基板１０の接続電極１６の金属と同じ金属材料で形成するのが望ましい。この信号読み出し回路基板２０を、図３Ｄまで進めたＳＯＩ基板１０と対向させる。
次いで、図３Ｆに示すように、図３ＤのＳＯＩ基板１０と信号読み出し回路基板２０とを、所望の電極同士が接するように、常温接合、拡散接合などの公知の技術を用いて接合し一体化させる。この時、絶縁層１５，２３同士も接合できるようなハイブリットボンディングとすると、接合強度が上がるので望ましい。例えば、基板の接合前に、基板表面にプラズマ処理等を行って表面を活性化させ、基板の接合強度を高めることができる。
基板の接合後、図３Ｇに示すように、ＳＯＩ基板１０の支持基板１３（シリコン）を、グラインディングやフッ化キセノンを用いたドライエッチング法等で除去する。ドライエッチングでは、シリコン酸化膜層１２がエッチストッパーとして働くエッチャントが望ましい。この処理により、シリコン酸化膜（ＢＯＸ）層１２と部分酸化膜１４が露出する。
この後、図３Ｈに示すように、シリコン酸化膜層１２、部分酸化膜１４をフッ酸等で除去し、活性層１１を露出する。こうして、活性層１１の信号読み出し回路基板２０と反対側の面が平坦なシリコン領域の表面となる。図３Ｈに示される基板は、信号読み出し回路基板２０とＳＯＩ基板１０が接合され一体化されたものであるが、これ全体を、信号読み出し回路を備えた回路基板として扱うことができる。
その後、信号読み出し回路を備えた回路基板のｎ型活性層（シリコン層又は領域）１１の露出した表面に、ｐ型の光電変換膜５１、ＩＴＯ（酸化インジウムスズ）等の透光性導電膜５２を形成して、図３Ｉに示すように、固体撮像素子１００が完成する。光電変換膜５１は、例えばセレン等のシリコンとは異なる半導体材料を用いることができ、アモルファスの材料を堆積後に熱処理して結晶化することにより形成してもよい。活性層１１の自然酸化膜を除去するために、フッ酸等でエッチングした直後に光電変換膜５１を成膜するのが、良好なｐ／ｎ接合界面５０を得るために望ましい。このようにすることで、ｎ型のシリコン層（又は領域）１１とｐ型の光電変換膜５１の間で良好なｐ／ｎ接合界面を持った光電変換膜積層型固体撮像素子１００を得ることができる。
第１の実施形態の固体撮像素子１００は、図３Ｉに示されるように、シリコン基板２１にＭＯＳトランジスタ等の半導体素子２２からなる信号読み出し回路が形成され、部分酸化膜（分離領域）１４で分離されたｎ型活性層（シリコン層又は領域）１１が、接続電極１６，２４で信号読み出し回路に電気的に接続されている。ｎ型活性層１１の信号読み出し回路基板２０と反対側の面が平坦なシリコン領域となっている。この信号読み出し回路を備える回路基板のシリコン領域１１を有する表面上に、シリコンと異なる半導体材料からなるｐ型の光電変換膜５１が設けられ、さらにその上に透光性導電膜５２が設けられている。こうして、光電変換部のｐ／ｎ接合界面５０が、ｎ型シリコン領域１１と光電変換膜５１の界面に形成される。
従来のＣＭＯＳイメージセンサー及びその製造方法では、シリコン基板に作られたｐ層、ｎ層の直上には、配線層や層間絶縁層が多層に積層されており、その層にビアを開けシリコン基板上のｐ層又はｎ層を露出させ、そこに光電変換材料を成膜することは、非常に難しい。本実施形態によれば、ＳＯＩ基板１０を用いることで回路基板の上面に平坦なシリコン層１１を表出させることができ、シリコン基板のｎ層（又はｐ層）上に容易に光電変換材料を成膜できる。
（第１の実施形態の変形例）
素子分離層として形成した部分酸化膜１４が、活性層１１直下のシリコン酸化膜層１２より支持基板１３まで酸化されていると、図３Ｈの酸化膜除去工程の後、実際には図３Ｊのように表面に凹凸が残る可能性がある。ただし、この場合でもｐ／ｎ接合界面となる活性層１１の表面は平坦なため、その上に光電変換膜５１を成膜することができる。この結果、部分酸化膜１４の凸部があっても図３Ｋのように、活性層１１と光電変換膜５１との接触面であるｐ／ｎ接合界面５０は、平坦性に優れた良好な界面とすることができる。
素子分離層として形成した部分酸化膜１４が、活性層１１直下のシリコン酸化膜層１２より支持基板１３まで酸化されていると、図３Ｈの酸化膜除去工程の後、実際には図３Ｊのように表面に凹凸が残る可能性がある。ただし、この場合でもｐ／ｎ接合界面となる活性層１１の表面は平坦なため、その上に光電変換膜５１を成膜することができる。この結果、部分酸化膜１４の凸部があっても図３Ｋのように、活性層１１と光電変換膜５１との接触面であるｐ／ｎ接合界面５０は、平坦性に優れた良好な界面とすることができる。
さらに、第１の実施形態の変形例として、光電変換膜を成膜する回路基板表面を平坦化する方法について説明する。
図３Ｌは、図３Ｇの工程で支持基板１３を除去した状態を示している。次の図３Ｈの工程において、フッ酸による酸化膜１２，１４の除去の前に、図３Ｍに示すように途中までＣＭＰを行って、酸化膜１２，１４を平坦化してからフッ酸等で除去してもよい。この場合、酸化膜層１２と部分酸化膜１４は材質が同一でＣＭＰの研磨レートは揃えられるため、異種材料が混在する面の研磨より高精度の平坦化を行うことができる。こうして、ＣＭＰを行った後フッ酸による酸化膜１２，１４の除去を行うことにより、エッチングが均一に進行し、図３Ｎに示すように、活性層１１と部分酸化膜１４の表面を平坦化することができる。この後、光電変換膜５１を製膜することにより（図３Ｉを参照）、より良好なｐ／ｎ接合界面５０を有する固体撮像素子１００を形成することができる。
（第２の実施形態）
第２の実施形態について説明する。第２の実施形態の固体撮像素子は、図２に示したシリコン基板中にｐ／ｎ接合界面を形成した光電変換部を有する。図４は、第２の実施形態の固体撮像素子の製造方法を説明する図である。
第２の実施形態について説明する。第２の実施形態の固体撮像素子は、図２に示したシリコン基板中にｐ／ｎ接合界面を形成した光電変換部を有する。図４は、第２の実施形態の固体撮像素子の製造方法を説明する図である。
図４Ａ及び図４Ｂは、第２の実施形態の固体撮像素子の製造工程の最初のＳＯＩ基板１０の処理工程を示している。ＳＯＩ基板１０は、シリコンからなる活性層１１、その直下のシリコン酸化膜（ＢＯＸ）層１２、シリコンから成る支持基板１３から構成される。まず、図４Ａのように、活性層１１をｐ型で形成する。このｐ型層は、後に形成されるｐ／ｎ接合に必要な所望の不純物濃度で形成する。
次いで、図４Ｂに示すように、ｎ型の不純物をイオン注入等で導入して、ｐ型シリコン領域１１（ｐ型）の表面にｎ型シリコン領域１１（ｎ型）を形成し、シリコンの活性層１１の内部にｐ／ｎ接合界面５０を形成する。続いて、図３Ｂ以降のプロセスを行う。
本実施形態においては、図３Ｂ～図３Ｈの工程を経た後に、図３Ｈにおいて、活性層１１内にｐ／ｎ接合界面が形成されており、活性層１１の表面にはｐ型シリコン層が露出する。その後、図３Ｉにおいて、ｐ型シリコンの表面上に同極性のｐ型の光電変換膜５１を形成する。こうして、良好なｐ／ｎ接合界面を備えるとともに、様々な特性（例えば、アバランシェ増倍の機能等）を備えた光電変換膜を積層した固体撮像素子１００を得ることができる。
本実施形態においては、ｎ型の不純物を導入してｐ型活性層１１の表面にｎ型シリコン領域１１を形成したが、ｐ型活性層１１の表面にｎ型シリコン層をエピタキシャル成長してｐ／ｎ接合界面を形成してもよい。また、積層する光電変換膜５１がｐ型の場合で説明したが、ｎ型の光電変換膜５１を積層する場合には、活性層の極性を反対にすればよい。
（第３の実施形態）
第３の実施形態について説明する。図５は、本発明の第３の実施形態の固体撮像素子及びその製造方法の例を説明する図である。図５Ｇが第３の実施形態の固体撮像素子の完成形を示しており、図５Ａから図５Ｇがその製造方法の各工程を示している。第３の実施形態は、フレキシブルな基板で支持される光電変換膜積層型の固体撮像素子を作製するものである。
第３の実施形態について説明する。図５は、本発明の第３の実施形態の固体撮像素子及びその製造方法の例を説明する図である。図５Ｇが第３の実施形態の固体撮像素子の完成形を示しており、図５Ａから図５Ｇがその製造方法の各工程を示している。第３の実施形態は、フレキシブルな基板で支持される光電変換膜積層型の固体撮像素子を作製するものである。
図５Ａには、信号読み出し回路基板３０と、光電変換部側のＳＯＩ基板１０を示している。フォトダイオードの一部（ｎ型層又はｐ型層）を構成するＳＯＩ基板１０の形成については、第１の実施形態の図３Ａから図３Ｄに示すプロセスと同じであるので省略する。本実施形態では、ＳＯＩ基板１０と接合するための信号読み出し回路基板３０もＳＯＩ基板を用いて作製されていることが、第１の実施形態と異なる。
図５Ａに示すように、信号読み出し回路のＳＯＩ基板３０は、シリコンからなる活性層３１、その直下のシリコン酸化膜（ＢＯＸ）層３２、シリコンから成る支持基板３３から構成される。活性層３１にＭＯＳトランジスタ等の半導体素子３４が設けられ、信号読み出し回路が形成されている。半導体素子３４形成後に、基板表面に絶縁層３５が形成され、さらに信号読み出し回路の入出力部に接続する貫通電極（接続電極）３６を形成する。貫通電極３６は、ダマシンプロセス等で形成することができる。この信号読み出し回路基板３０を、図３Ｄに示すＳＯＩ基板１０と対向させる。
次いで、図５Ｂに示すように、第１の実施形態と同様にＳＯＩ基板１０と信号読み出し回路基板３０を接合する。接合の際は、所望の電極同士が接するように、常温接合、拡散接合、ハイブリットボンディングなどの公知の技術を用いて接合し一体化させる。
次に、図５Ｃに示すように、信号読み出し回路基板３０の支持基板３３を図３Ｇと同様の方法を用いて除去し、信号読み出し回路基板３０のシリコン酸化膜（ＢＯＸ）層３２を露出させる。
その後、図５Ｄに示すように、シリコン酸化膜（ＢＯＸ）層３２が露出した面に、樹脂などのフレキシブルな基板６０を支持基板として貼り付ける。貼り付けの方法は接着剤を用いるなど公知の技術でよい。
さらに、図５Ｅにおいて、ＳＯＩ基板１０側のシリコン支持基板１３を除去する。この除去工程は、図３Ｇと同様の手段を用いることができる。
そして、図５Ｆに示すように、さらに、酸化膜層１２，部分酸化膜１４を除去し、活性層１１を露出する。この工程は、図３Ｈと同様の手段を用いてよい。こうして、活性層１１の信号読み出し回路基板３０と反対側の面が平坦なシリコン領域の表面となる。なお、図５Ｆに示される基板は、信号読み出し回路基板３０とＳＯＩ基板１０が接合され一体化されたものであるが、これ全体を、信号読み出し回路を備えた回路基板として扱うことができる。
その後、図５Ｇに示すように、信号読み出し回路を備えた回路基板のｎ型活性層１１の露出した表面に、ｐ型の光電変換膜５１、透光性導電膜５２を形成する。光電変換膜５１は、例えばセレン等の材料から成り、アモルファスの材料を堆積後に熱処理して結晶化することにより形成してもよい。活性層１１の自然酸化膜を除去するために、フッ酸等でエッチングした直後に光電変換膜５１を成膜するのが望ましい。こうして、ｎ型のシリコン層１１とｐ型の光電変換膜５１の間で良好なｐ／ｎ接合界面を有すると共に、フレキシブルな固体撮像素子２００が完成する。
なお、図５Ｅ～図５Ｇのプロセスを行うにあたり、フレキシブル基板６０だけではハンドリングが困難な場合は、さらにガラス基板又はシリコン基板など厚くて固い基板上に仮固定して、撮像素子完成後に取り除いてもよい。また、本実施形態においても、あとから成膜する光電変換膜５１の極性に合わせて、ＳＯＩ基板１０の活性層１１をｐ型又はｎ型に選択すればよいし、第２の実施形態のように、活性層１１の中にｐ／ｎ接合界面を形成することもできる。
第３の実施形態の固体撮像素子２００は、図５Ｇに示されるように、ＳＯＩ基板の活性層３１にＭＯＳトランジスタ等の半導体素子３４からなる信号読み出し回路が形成され、部分酸化膜（分離領域）１４で分離されたｎ型活性層（シリコン層又は領域）１１が、接続電極１６，３６で信号読み出し回路に電気的に接続されている。回路基板全体は、フレキシブル基板６０により支持される。この信号読み出し回路を備える回路基板のｎ型シリコン領域１１を有する表面上に、シリコンと異なる半導体材料からなるｐ型の光電変換膜５１が設けられ、さらにその上に透光性導電膜５２が設けられている。こうして、光電変換部のｐ／ｎ接合界面５０が、ｎ型シリコン領域１１と光電変換膜５１の界面に形成される。
本実施形態によれば、ＳＯＩ基板１０を用いることで回路基板上面に平坦なシリコン領域１１を表出させることができ、シリコンのｐ型層又はｎ型層上に容易に光電変換材料を成膜できる。また、回路基板全体は、フレキシブルな基板６０により支持され、柔軟性を有する固体撮像素子を構成することができる。さらに、第２の実施形態と組み合わせて、シリコン層１１の内部にｐ／ｎ接合界面を形成することも可能である。
（第４の実施形態）
第４の実施形態について説明する。図６は、本発明の第４の実施形態の固体撮像素子及びその製造方法の例を説明する図である。図６Ｆが第４の実施形態の固体撮像素子の完成形を示しており、図６Ａから図６Ｆがその製造方法の各工程を示している。第４の実施形態は、信号読み出し回路を形成したＳＯＩ基板４０を使用して、光電変換部を構成するものであり、基板の接合を不要とするものである。
第４の実施形態について説明する。図６は、本発明の第４の実施形態の固体撮像素子及びその製造方法の例を説明する図である。図６Ｆが第４の実施形態の固体撮像素子の完成形を示しており、図６Ａから図６Ｆがその製造方法の各工程を示している。第４の実施形態は、信号読み出し回路を形成したＳＯＩ基板４０を使用して、光電変換部を構成するものであり、基板の接合を不要とするものである。
図６Ａに、信号読み出し回路が形成されたＳＯＩ基板４０の状態を示す。ＳＯＩ基板４０は、シリコンからなり半導体素子を形成する活性層４１、その直下のシリコン酸化膜（ＢＯＸ）層４２、シリコンから成る支持基板４３から構成される。部分酸化を行ってＳＯＩ基板４０に部分酸化膜４４を形成し、活性層４１を分離する。なお、活性層４１の分離には、分離溝に絶縁層を埋設する方法等、他の任意の素子分離手段を利用することができる。そして、活性層４１にＭＯＳトランジスタ等の半導体素子４５が設けられ、信号読み出し回路が形成される。半導体素子４５形成後に、基板表面に絶縁層４６が形成される。
ＳＯＩ基板４０の回路上には配線層や絶縁層が形成されているが、図６Ｂに示すように、最上層の絶縁層４６に薄いフレキシブル基板６０と固い支持基板７０を貼り合わせる。貼り付けの方法は接着剤を用いるなど公知の技術でよい。
次に、図６Ｃに示すように、ＳＯＩ基板４０の支持基板（シリコン基板）４３を、シリコン酸化膜（ＢＯＸ）層４２をエッチストップ層としてグラインディング及びフッ化キセノンガスのドライエッチングで除去する。ＳＯＩ基板４０に形成した半導体素子４５の素子分離として部分酸化膜４４が形成されており、これにより表面に凹凸が発生している場合は、ＣＭＰ法等を用いて、ＳＯＩ基板４０のシリコン酸化膜層４２及び部分酸化膜４４の表面の平坦化を行ってもよい。
その後、ＳＯＩ基板４０の背面側（支持基板４３を除去した側）から、図６Ｄに示すように、フォトリソグラフィでシリコン酸化膜（ＢＯＸ）層４２を開口し、活性層４１に設けられたトランジスタ等の信号読み出し回路の一部である半導体領域（シリコン領域）４７を露出させる。この半導体領域４７は信号読み出し回路の入力部であり、開口部は画素に対応している。
次いで、図６Ｅに示すように、シリコン領域４７が露出した基板上へ光電変換膜５１、透光性導電膜５２を形成する。この光電変換膜５１は、例えばセレン等のシリコンとは異なる半導体材料からなり、シリコン領域４７の導電型とは反対の導電型とする。こうして、シリコン領域４７と光電変換膜５１が接触した界面でｐ／ｎ接合界面５０が形成される。なお、シリコン領域４７の導電型を調整することで、光電変換膜５１のｐ型、ｎ型の極性を自由に選べることは言うまでもない。
最後に図６Ｆに示すように、支持基板７０を剥離することで、フレキシブルな光電変換膜積層型の固体撮像素子３００が得られる。
第４の実施形態の固体撮像素子３００は、図６Ｆに示されるように、ＳＯＩ基板の活性層４１にＭＯＳトランジスタ等の半導体素子４５からなる信号読み出し回路が形成される。そして、シリコン酸化膜（ＢＯＸ）層４２に設けられた開口から、活性層４１に設けられたトランジスタ等の信号読み出し回路の一部であるシリコン領域４７（例えば、ｎ型シリコン領域）が露出される。この信号読み出し回路を備える回路基板のシリコン領域４７を有する表面上に、シリコンと異なる半導体材料からなるｐ型の光電変換膜５１が設けられ、さらにその上に透光性導電膜５２が設けられている。こうして、光電変換部のｐ／ｎ接合界面５０が、シリコン領域４７と光電変換膜５１の界面に形成される。また、回路基板全体は、フレキシブル基板６０により支持される。
本実施形態では、第３の実施形態に比べ、基板の接合のプロセスが不要であり、基板の位置合わせが不要であることから、製造上の誤差が少なくなると共に、撮像素子全体がより薄くできるために、フレキシブルな撮像素子が得られる。なお、本実施形態では、シリコンの半導体領域４７と光電変換膜５１の間でｐ／ｎ接合を形成したが、第２の実施形態のようにｐ／ｎ接合界面を活性層４１内に設けることも可能である。これは、例えば、図６Ｄにおいて、酸化膜層４２を開口して、活性層４１のシリコン領域４７を露出した後、シリコン領域４７の導電型と反対の導電型の不純物をシリコン領域４７の表面に導入し、ｐ／ｎ接合をシリコン領域４７の内部に形成することにより実現できる。
本発明によれば、光電変換膜を信号読み出し回路に積層する撮像素子において、フォトダイオードを構成する光電変換部のｐ型・ｎ型材料のどちらかを、信号読み出し回路を形成するシリコン回路基板に形成することにより、ｐ／ｎ接合界面の特性を損なうことなく、良好なフォトダイオードを形成し、暗電流ノイズを抑えることができ、シリコンＣＭＯＳ型撮像素子にない特徴を持つ、様々な用途に適した撮像素子を提供することができる。
上述の実施形態は代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形又は変更が可能である。例えば、実施形態に記載の各ブロック、各ステップ等に含まれる機能等は論理的に矛盾しないように再配置可能であり、複数の構成ブロック、ステップ等を１つに組み合わせたり、或いは分割したりすることが可能である。
１ シリコン基板（基板本体）
２ ｎ型シリコン層
３ ｐ型光電変換材料
４ 透光性導電膜
５ ｐ型シリコン層
１０ ＳＯＩ基板
１１ 活性層
１２ シリコン酸化膜（ＢＯＸ）層
１３ 支持基板
１４ 部分酸化膜
１５ 絶縁層
１６ 接続電極
２０ 信号読み出し回路基板
２１ シリコン基板
２２ 半導体素子
２３ 絶縁層
２４ 貫通電極
３０ 信号読み出し回路基板
３１ 活性層
３２ シリコン酸化膜（ＢＯＸ）層
３３ 支持基板
３４ 半導体素子
３５ 絶縁層
３６ 貫通電極
４０ ＳＯＩ基板
４１ 活性層
４２ シリコン酸化膜（ＢＯＸ）層
４３ 支持基板
４４ 部分酸化膜
４５ 半導体素子
４６ 絶縁層
５０ ｐ／ｎ接合界面
５１ 光電変換膜
５２ 透光性導電膜
６０ フレキシブル基板
７０ 支持基板
２ ｎ型シリコン層
３ ｐ型光電変換材料
４ 透光性導電膜
５ ｐ型シリコン層
１０ ＳＯＩ基板
１１ 活性層
１２ シリコン酸化膜（ＢＯＸ）層
１３ 支持基板
１４ 部分酸化膜
１５ 絶縁層
１６ 接続電極
２０ 信号読み出し回路基板
２１ シリコン基板
２２ 半導体素子
２３ 絶縁層
２４ 貫通電極
３０ 信号読み出し回路基板
３１ 活性層
３２ シリコン酸化膜（ＢＯＸ）層
３３ 支持基板
３４ 半導体素子
３５ 絶縁層
３６ 貫通電極
４０ ＳＯＩ基板
４１ 活性層
４２ シリコン酸化膜（ＢＯＸ）層
４３ 支持基板
４４ 部分酸化膜
４５ 半導体素子
４６ 絶縁層
５０ ｐ／ｎ接合界面
５１ 光電変換膜
５２ 透光性導電膜
６０ フレキシブル基板
７０ 支持基板
Claims (8)
- 信号読み出し回路を備える回路基板に光電変換膜を積層した固体撮像素子において、
前記回路基板は、前記信号読み出し回路と電気的に接続するシリコン領域の表面を有し、
シリコンと異なる半導体材料からなる前記光電変換膜が、前記シリコン領域の表面上に設けられ、
光電変換部のｐ／ｎ接合界面が、前記シリコン領域と前記光電変換膜の界面、又は、前記シリコン領域の内部に形成されることを特徴とする、固体撮像素子。 - 請求項１に記載の固体撮像素子において、
前記回路基板は、信号読み出し回路基板と活性層が分離されたＳＯＩ基板とを接合したものであり、前記活性層の前記信号読み出し回路基板と反対側の面を前記シリコン領域の表面とすることを特徴とする、固体撮像素子。 - 請求項１に記載の固体撮像素子において、
前記回路基板は、信号読み出し回路を有するＳＯＩ基板であり、前記ＳＯＩ基板のシリコン酸化膜（ＢＯＸ）層に前記信号読み出し回路を構成する活性層を露出する開口部を有し、前記開口部に露出した活性層を前記シリコン領域とすることを特徴とする、固体撮像素子。 - 請求項１乃至３のいずれか一項に記載の固体撮像素子において、
前記回路基板は、フレキシブル基板に支持されていることを特徴とする、固体撮像素子。 - 請求項１乃至４のいずれか一項に記載の固体撮像素子において、
前記光電変換膜は、セレンであることを特徴とする、固体撮像素子。 - 信号読み出し回路を備える回路基板に光電変換膜を積層した固体撮像素子の製造方法において、
前記信号読み出し回路と電気的に接続するシリコン領域を表面に備える、前記回路基板を形成する工程と、
シリコンと異なる半導体材料からなる前記光電変換膜を、前記シリコン領域の表面上に形成し、前記シリコン領域と前記光電変換膜により光電変換部を形成する工程とを備え、
前記光電変換部のｐ／ｎ接合界面が、前記シリコン領域と前記光電変換膜の界面、又は、前記シリコン領域の内部に形成されることを特徴とする、固体撮像素子の製造方法。 - 請求項６に記載の固体撮像素子の製造方法において、
活性層が分離されたシリコン領域を有し、前記シリコン領域と接続する電極が設けられたＳＯＩ基板を形成する工程と、
前記信号読み出し回路を備え、前記信号読み出し回路と接続する電極が設けられた信号読み出し回路基板を形成する工程と、
前記ＳＯＩ基板と前記信号読み出し回路基板を前記電極同士が接続されるように接合する工程と、
前記ＳＯＩ基板の支持基板とシリコン酸化膜（ＢＯＸ）層を除去して、前記シリコン領域を露出する工程と、
露出した前記シリコン領域の表面に、シリコンと異なる半導体材料からなる光電変換膜を形成して、光電変換部を形成する工程と
を備えることを特徴とする、固体撮像素子の製造方法。 - 請求項６に記載の固体撮像素子の製造方法において、
ＳＯＩ基板の活性層に前記信号読み出し回路を形成する工程と、
前記ＳＯＩ基板の支持基板を除去し、前記ＳＯＩ基板のシリコン酸化膜（ＢＯＸ）層に前記信号読み出し回路を構成するシリコン領域を露出する開口部を形成する工程と、
露出した前記シリコン領域の表面に、シリコンと異なる半導体材料からなる光電変換膜を形成して、光電変換部を形成する工程と
を備えることを特徴とする、固体撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021067781A JP2022162788A (ja) | 2021-04-13 | 2021-04-13 | 固体撮像素子とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021067781A JP2022162788A (ja) | 2021-04-13 | 2021-04-13 | 固体撮像素子とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022162788A true JP2022162788A (ja) | 2022-10-25 |
Family
ID=83724732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021067781A Pending JP2022162788A (ja) | 2021-04-13 | 2021-04-13 | 固体撮像素子とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2022162788A (ja) |
-
2021
- 2021-04-13 JP JP2021067781A patent/JP2022162788A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100163941A1 (en) | Image sensor and method for manufacturing the same | |
| CN106549027B (zh) | 包括垂直传输门的图像传感器及其制造方法 | |
| JP6290245B2 (ja) | Ｍｏｔｆｅｔを有するピクセル化されたイメージャおよびその製造方法 | |
| TWI660492B (zh) | 具有垂直傳輸閘的圖像感測器及製造其的方法 | |
| KR20080094772A (ko) | 고성능 화상 센서용 투명 채널 박막 트랜지스터 기반 픽셀 | |
| JPH05198787A (ja) | 固体撮像装置及びその製造方法 | |
| EP1719179A1 (en) | Photodetecting device | |
| JP2011199037A (ja) | 固体撮像装置、及びその製造方法 | |
| JP2016033972A (ja) | 撮像装置及び撮像システム | |
| CN104701334A (zh) | 采用深沟槽隔离的堆叠图像传感器的制作方法 | |
| WO2016025731A1 (en) | Flexible aps x-ray imager with motft pixel readout and a pin diode sensing element | |
| TW202135171A (zh) | 用於光電元件信噪比的增強的結構和材料工程方法 | |
| US8546174B2 (en) | Method for manufacturing semiconductor device | |
| JP2015095517A (ja) | 積層型集積回路及びその製造方法 | |
| JP2009164605A (ja) | イメージセンサー及びその製造方法 | |
| JP2022162788A (ja) | 固体撮像素子とその製造方法 | |
| WO2022149362A1 (ja) | 固体撮像装置及び電子機器 | |
| TW201322431A (zh) | 固態攝像裝置及其製造方法 | |
| JP2010157713A (ja) | イメージセンサ及びその製造方法 | |
| WO2023047644A1 (ja) | 撮像装置 | |
| US20100093128A1 (en) | Method for manufacturing image sensor | |
| JP6465665B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP2005129840A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
| JP2010258261A (ja) | 光電変換装置の製造方法 | |
| JPH05315580A (ja) | 半導体光検知装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240313 |