JP2021184043A - 電気光学装置および電子機器 - Google Patents
電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2021184043A JP2021184043A JP2020089394A JP2020089394A JP2021184043A JP 2021184043 A JP2021184043 A JP 2021184043A JP 2020089394 A JP2020089394 A JP 2020089394A JP 2020089394 A JP2020089394 A JP 2020089394A JP 2021184043 A JP2021184043 A JP 2021184043A
- Authority
- JP
- Japan
- Prior art keywords
- spacer
- substrate
- electro
- layer
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】表示品位の低下を図ることができる電気光学装置、および電子機器を提供すること。【解決手段】電気光学装置は、第1基板と、第2基板と、前記第1基板と前記第2基板との間に配置され、電界に応じて光学的特性が変化する電気光学層と、前記第1基板と前記第2基板との間に配置される導電膜と、前記第1基板と前記導電膜との間で前記導電膜に接触して配置され、前記第1基板と前記第2基板との間の距離を規定するスペーサーと、を備える。電気光学装置は、前記導電膜と前記第2基板との間で前記導電膜に接触して配置される絶縁層をさらに備えることが好ましい。【選択図】図4
Description
本発明は、電気光学装置および電子機器に関する。
プロジェクター等の電子機器には、例えば、画素ごとに光学的特性を変更可能な電気光学装置が用いられる。
特許文献1に記載の電気光学装置は、画素電極が設けられた第1基板と、共通電極が設けられた第2基板と、第1基板と第2基板との間に配置された液晶層とを備える。また、第1基板上および第2基板上のそれぞれには、液晶層の厚みを所定の厚みに制御するためのスペーサーが形成される。
特許文献1に記載のスペーサーは、共通電極を含む層上または画素電極を含む層上に形成される。電極を含む層上にスペーサーを形成する場合、スペーサーを加工する加工装置または加工方法が制限されてしまう。よって、スペーサーを高精度に加工することが難しい。このため、スペーサーにより2つの基板間の距離の安定化を図ることが難しく、この結果、表示品位が低下するおそれがあった。
本発明の電気光学装置の一態様は、第1基板と、第2基板と、前記第1基板と前記第2基板との間に配置され、電界に応じて光学的特性が変化する電気光学層と、前記第1基板と前記第2基板との間に配置される導電膜と、前記第1基板と前記導電膜との間で前記導電膜に接触して配置され、前記第1基板と前記第2基板との間の距離を規定するスペーサーと、を備える。
本発明の電子機器の一態様は、前述の電気光学装置と、前記電気光学装置の動作を制御する制御部と、を有する。
以下、添付図面を参照しながら本発明に係る好適な実施形態を説明する。なお、図面において各部の寸法または縮尺は実際と適宜に異なり、理解を容易にするために模式的に示す部分もある。また、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られない。
1.電気光学装置
1A.第1実施形態
1Aa.基本構成
図1は、第1実施形態に係る電気光学装置100の平面図である。図2は、図1に示す電気光学装置100のA−A線における断面図である。なお、図1では、対向基板3の図示を省略する。また、以下では、説明の便宜上、互いに直交するX軸、Y軸およびZ軸を適宜用いて説明する。また、X軸に沿う一方向をX1方向と表記し、X1方向とは反対の方向をX2方向と表記する。同様に、Y軸に沿う一方向をY1方向と表記し、Y1方向とは反対の方向をY2方向と表記する。Z軸に沿う一方向をZ1方向と表記し、Z1方向とは反対の方向をZ2方向と表記する。また、以下では、+Z方向または−Z方向に見ることを「平面視」とし、Z軸を含む断面に対して垂直方向からを見ることを「断面視」とする。
1A.第1実施形態
1Aa.基本構成
図1は、第1実施形態に係る電気光学装置100の平面図である。図2は、図1に示す電気光学装置100のA−A線における断面図である。なお、図1では、対向基板3の図示を省略する。また、以下では、説明の便宜上、互いに直交するX軸、Y軸およびZ軸を適宜用いて説明する。また、X軸に沿う一方向をX1方向と表記し、X1方向とは反対の方向をX2方向と表記する。同様に、Y軸に沿う一方向をY1方向と表記し、Y1方向とは反対の方向をY2方向と表記する。Z軸に沿う一方向をZ1方向と表記し、Z1方向とは反対の方向をZ2方向と表記する。また、以下では、+Z方向または−Z方向に見ることを「平面視」とし、Z軸を含む断面に対して垂直方向からを見ることを「断面視」とする。
図1および図2に示す電気光学装置100は、アクティブマトリクス駆動方式の透過型の液晶装置である。図2に示すように、電気光学装置100は、透光性を有する素子基板2と、透光性を有する対向基板3と、枠状のシール部材4と、液晶層5とを有する。なお、「透光性」とは、可視光に対する透過性を意味し、好ましくは可視光の透過率が50%以上であることをいう。また、素子基板2、液晶層5および対向基板3は、この順にZ1方向に並ぶ。対向基板3は、素子基板2に対して液晶層5を介して配置される。また、図1および図2では図示しないが、電気光学装置100は、液晶層5の厚みを規定する複数のスペーサーを有する。なお、図1に示す電気光学装置100の平面視での形状は四角形であるが、例えば円形であってもよい。
図2に示すように、素子基板2は、後述の複数のTFT(Thin Film Transistor)を有する基板である。素子基板2は、第2基板20と複数の画素電極23とを有する。また、図示はしないが、素子基板2は、複数の画素電極23を平面視で囲む複数のダミー画素電極を有する。
対向基板3は、素子基板2に対向して配置される基板である。対向基板3は、第1基板30と共通電極33とを有する。共通電極33は、複数の画素電極23に対して液晶層5を介して配置される対向電極である。また、図示はしないが、対向基板3は、平面視で複数の画素電極23を囲む遮光性の見切りを有する。「遮光性」とは、可視光に対する遮光性を意味し、好ましくは、可視光の透過率が50%未満であることをいい、より好ましくは、10%以下であることをいう。
画素電極23および共通電極33のそれぞれは、液晶層5に電界を印加するための電極である。なお、素子基板2および対向基板3の詳細な構成については、後で説明する。
シール部材4は、素子基板2と対向基板3との間に配置される。シール部材4は、例えばエポキシ樹脂等の各種硬化性樹脂を含む接着剤等を用いて形成される。シール部材4は、ガラス等の無機材料で構成されるギャップ材を含んでもよい。シール部材4は、素子基板2および対向基板3のそれぞれに対して固着される。
液晶層5は、素子基板2、対向基板3およびシール部材4によって囲まれる領域内に配置される。液晶層5は、複数の画素電極23と共通電極33との間に配置され、電界に応じて光学的特性が変化する電気光学層である。液晶層5は、正または負の誘電異方性を有する液晶分子を含む。液晶分子の配向は、液晶層5に印加される電圧に応じて変化する。液晶層5は、印加される電圧に応じて光を変調することで階調表示を可能とする。
図1に示すように、素子基板2には、複数の走査線駆動回路11と信号線駆動回路12と複数の外部端子13とが配置される。複数の外部端子13の一部は、図示しないが、走査線駆動回路11または信号線駆動回路12から引き回される配線に接続される。また、複数の外部端子13は、共通電位が印加させる端子を含む。当該端子は、図示しない配線および導通材を介して、対向基板3の共通電極33に電極的に接続される。
かかる電気光学装置100は、画像を表示する表示領域A10と、平面視で表示領域A10の外側に位置する周辺領域A20と有する。表示領域A10には、行列状に配列される複数の画素Pが設けられる。複数の画素Pに対して複数の画素電極23が1対1で配置される。前述の共通電極33は、複数の画素Pで共通に設けられる。また、周辺領域A20は、平面視で表示領域A10を囲む。周辺領域A20には、走査線駆動回路11および信号線駆動回路12等が配置される。
本実施形態では、電気光学装置100は透過型である。このため、例えば、対向基板3に入射した光が素子基板2から出射される間に変調することにより、画像が表示される。また、例えば、素子基板2に入射した光が対向基板3ら出射される間に変調することにより、画像が表示されてもよい。また、電気光学装置100は、反射型であってもよい。この場合、例えば、共通電極33が透光性を有し、かつ画素電極23が反射性を有する。反射型の場合、対向基板3に入射した光が画素電極23で反射し、再び対向基板3から出射される間で変調されることにより、画像が表示される。
また、電気光学装置100は、例えば、後述するパーソナルコンピューターおよびスマートフォン等のカラー表示を行う表示装置に適用される。当該表示装置に適用される場合、電気光学装置100に対してカラーフィルターが適宜用いられる。また、電気光学装置100は、例えば、後述する投射型のプロジェクターに適用される。この場合、電気光学装置100は、ライトバルブとして機能する。なお、この場合、電気光学装置100に対してカラーフィルターが省略される。
1Ab.素子基板2の電気的な構成
図3は、図1の素子基板2の電気的な構成を示す等価回路図である。素子基板2の第2基板20には、図3に示す複数のトランジスター24とn本の走査線241とm本の信号線242とn本の容量線243とが設けられる。nおよびmはそれぞれ2以上の整数である。n本の走査線241とm本の信号線242との各交差に対応してトランジスター24が配置される。各トランジスター24は、例えばスイッチング素子として機能するTFTである。各トランジスター24は、ゲート、ソースおよびドレインを含む。
図3は、図1の素子基板2の電気的な構成を示す等価回路図である。素子基板2の第2基板20には、図3に示す複数のトランジスター24とn本の走査線241とm本の信号線242とn本の容量線243とが設けられる。nおよびmはそれぞれ2以上の整数である。n本の走査線241とm本の信号線242との各交差に対応してトランジスター24が配置される。各トランジスター24は、例えばスイッチング素子として機能するTFTである。各トランジスター24は、ゲート、ソースおよびドレインを含む。
n本の走査線241のそれぞれはX1方向に延在し、n本の走査線241はY2方向に等間隔で並ぶ。n本の走査線241のそれぞれは、対応する複数のトランジスター24のゲートに電気的に接続される。n本の走査線241は、図1に示す走査線駆動回路11に電気的に接続される。1〜n本の走査線241には、走査線駆動回路11から走査信号G1、G2、…、およびGnが線順次で供給される。
図3に示すm本の信号線242のそれぞれはY2方向に延在し、m本の信号線242はX1方向に等間隔で並ぶ。m本の信号線242のそれぞれは、対応する複数のトランジスター24のソースに電気的に接続される。m本の信号線242は、図1に示す信号線駆動回路12に電気的に接続される。1〜m本の信号線242には、信号線駆動回路12から画像信号S1、S2、…、およびSmが並行に供給される。
図3に示すn本の走査線241とm本の信号線242とは、互いに電気的に絶縁されており、平面視で格子状に配置される。隣り合う2つの走査線241と隣り合う2つの信号線242とで囲まれる領域が画素Pに対応する。各画素電極23は、対応するトランジスター24のドレインに電気的に接続される。
n本の容量線243のそれぞれはX1方向に延在し、n本の容量線243はY2方向に等間隔で並ぶ。また、n本の容量線243は、m本の信号線242およびn本の走査線241に対して電気的に絶縁されており、これらに対して間隔をもって配置される。各容量線243には、グランド電位等の固定電位が印加される。n本の容量線243のそれぞれは、対応する複数の蓄積容量244に電気的に接続される。各蓄積容量244は、画素電極23の電位を保持するための容量素子である。なお、複数の蓄積容量244は、複数の画素電極23に1対1で電気的に接続される。複数の蓄積容量244は、複数のトランジスター24のドレインに1対1で電気的に接続される。
走査信号G1、G2、…、およびGnが順次アクティブとなり、n本の走査線241が順次選択されると、選択される走査線241に接続されるトランジスター24がオン状態となる。すると、m本の信号線242を介して表示すべき階調に応じた大きさの画像信号S1、S2、…、およびSmが、選択される走査線241に対応する画素Pに取り込まれ、画素電極23に印加される。これにより、画素電極23と図2に共通電極33との間に形成される液晶容量に、表示すべき階調に応じた電圧が印加され、印加される電圧に応じて液晶分子の配向が変化する。また、蓄積容量244によって、印加される電圧が保持される。このような液晶分子の配向の変化によって光が変調され階調表示が可能となる。
1Ac.電気光学装置100の具体的な構成
図4は、図2の電気光学装置100の一部を拡大した図である。図4に示すように、電気光学装置100は、素子基板2、対向基板3および液晶層5に加え、複数のスペーサー6を有する。以下、素子基板2、対向基板3および複数のスペーサー6について順次説明する。
図4は、図2の電気光学装置100の一部を拡大した図である。図4に示すように、電気光学装置100は、素子基板2、対向基板3および液晶層5に加え、複数のスペーサー6を有する。以下、素子基板2、対向基板3および複数のスペーサー6について順次説明する。
1Ac−1.素子基板2
図4は、図2の電気光学装置100の一部を拡大した図である。図4に示すように、素子基板2は、第2基板20および複数の画素電極23に加え、第2配向膜25を有する。また、第2基板20は、基体21および積層体22を有する。基体21には、複数のトランジスター24および遮光部240が配置される。遮光部240は、図3に示す各種配線等を含む。基体21、積層体22、複数の画素電極23および第2配向膜25は、この順に積層される。第2配向膜25が液晶層5の最も近くに配置される。以下、素子基板2について説明する。
図4は、図2の電気光学装置100の一部を拡大した図である。図4に示すように、素子基板2は、第2基板20および複数の画素電極23に加え、第2配向膜25を有する。また、第2基板20は、基体21および積層体22を有する。基体21には、複数のトランジスター24および遮光部240が配置される。遮光部240は、図3に示す各種配線等を含む。基体21、積層体22、複数の画素電極23および第2配向膜25は、この順に積層される。第2配向膜25が液晶層5の最も近くに配置される。以下、素子基板2について説明する。
基体21は、透光性および絶縁性を有する平板である。基体21は、例えば、ガラス板または石英板である。積層体22は、透光性および絶縁性を有する。積層体22は、複数の層間絶縁膜221、222、223、224および225を有する。層間絶縁膜221、222、223、224および225は、基体21から複数の画素電極23に向けてこの順に積層される。積層体22の各層の材料は、例えば、酸窒化ケイ素および酸化ケイ素等の無機材料である。
複数のトランジスター24および遮光部240は、積層体22の層間に配置される。また、複数のトランジスター24および遮光部240は、積層体22のうち光が通過する領域を避けて配置される。なお、図4ではトランジスター24は模式的に図示される。また、図4では、遮光部240の全ては図示されず、遮光部240が有する配線等の一部が模式的に図示される。
複数のトランジスター24は、断面視で遮光部240が有する配線等の間に配置される。トランジスター24は、例えば、LDD(Lightly Doped Drain)構造を有する半導体層と、ゲート絶縁層と、ゲート電極とを有する。
遮光部240は、図3に示す各種配線等を含む遮光性の膜の集合体である。図4では、信号線242が図示される。また、遮光部240は、各種配線またはトランジスター24に接続される各種電極を含む。図4では、当該各種電極の例として、複数の中継電極245が図示される。各中継電極245は、対応するトランジスター24のドレインに電気的に接続される。各中継電極245は、対応する画素電極23に図示しない導通部を介して接続される。また、遮光部240は、トランジスター24への光の入射を防ぐため、複数の遮光膜247を有する。
遮光部240が有する配線等は、例えば、タングステン(W)、チタン(Ti)、クロム(Cr)、鉄(Fe)およびアルミニウム(Al)等の金属、金属シリサイド、または金属化合物を用いて形成される。
なお、図示はしないが、第2基板20は、例えば、積層体22の画素電極23側の面に配置され、BSG(borosilicate glass)等のガラスを含む層を有してもよい。
画素電極23は、透光性および導電性を有する。画素電極23は、前述のように画素Pごとに設けられる。画素電極23は、例えば、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)およびFTO(Fluorine-doped tin oxide)等の透明導電材料を含む。なお、電気光学装置100が反射型である場合、画素電極23は、遮光性を有してもよい。
第2配向膜25は、透光性および絶縁性を有する。第2配向膜25は、液晶層5の液晶分子を配向させる。第2配向膜25は、複数の画素電極23を覆うように配置される。第2配向膜25の構成材料としては、例えば酸化ケイ素が挙げられる。
また、第2配向膜25は、斜方蒸着により成膜された斜方蒸着膜である。なお、斜方蒸着は、第2基板20等の被蒸着物の表面に対して蒸着物質を斜めに入射させる方法である。第2配向膜25は、斜方蒸着膜であるため、液晶層5の厚さ方向であるZ1方向に沿った線分に対して傾斜する複数のカラムを有する。各カラムは、蒸着物質の分子間の相互作用による分子の凝集により形成される柱状の結晶である。
図5は、図4の素子基板2の平面図である。図5では、第2配向膜25の図示が省略される。図5に示すように、複数の画素電極23は、互いに離間し、X1方向およびY2方向に行列状に配置される。また、第2基板20は、画素電極23が配置されていない格子状の遮光領域A0を有する。詳細な図示はしないが、遮光領域A0は、平面視で遮光部240と重なる。よって、遮光部240は、平面視でほぼ格子状である。また、トランジスター24は平面視で遮光領域A0の交差部分に設けられる。
1Ac−2.対向基板3
図4に示すように、対向基板3は、第1基板30および共通電極33に加え、絶縁層35を有する。共通電極33は、下地層331および導電膜332を有する。絶縁層35は、コート層351と第1配向膜352とを有する。第1基板30、下地層331、導電膜332、コート層351および第1配向膜352は、この順に積層される。第1配向膜352が液晶層5の最も近くに配置される。また、第1基板30の液晶層5側の面には、下地層331を介して後述の複数のスペーサー6が配置される。以下、対向基板3について説明する。
図4に示すように、対向基板3は、第1基板30および共通電極33に加え、絶縁層35を有する。共通電極33は、下地層331および導電膜332を有する。絶縁層35は、コート層351と第1配向膜352とを有する。第1基板30、下地層331、導電膜332、コート層351および第1配向膜352は、この順に積層される。第1配向膜352が液晶層5の最も近くに配置される。また、第1基板30の液晶層5側の面には、下地層331を介して後述の複数のスペーサー6が配置される。以下、対向基板3について説明する。
第1基板30は、透光性および絶縁性を有する。第1基板30は、例えば、平板状の基体と、当該基体上に配置される絶縁膜とを有する。当該基体は、例えば、ガラス板または石英板で構成される。当該絶縁膜は、例えば、シリコン酸窒化膜またはシリコン酸化膜である。
第1基板30上には、下地層331が配置される。なお、下地層331上には後述の複数のスペーサー6が配置される。よって、下地層331は、第1基板30と複数のスペーサー6との間に、これらに接触して配置される。また、平面図は省略するが、下地層331は、平面視で液晶層5の全域と重なる。下地層331は、透光性および導電性を有しており、共通電極33の一部を構成する。
下地層331の材料は、導電性を有すればいかなる材料でもよいが、例えば、ITO、IZOおよびFTO等の透明導電材料である。また、下地層331は、第1基板30およびスペーサー6の各材料と異なる材料を含む。このため、複数のスペーサー6の形成時において、下地層331をストッパー層として機能させることができる。よって、複数のスペーサー6を高精度かつ簡単に形成することができる。
下地層331上には、導電膜332が配置される。導電膜332は、第1基板30に対して下地層331を介して配置されており、下地層331に接触している。また、導電膜332の一部は、後述の複数のスペーサー6上に配置される。すなわち、導電膜332の一部は、スペーサー6に接触している。また、導電膜332は、透光性および導電性を有しており、共通電極33の一部を構成する。
導電膜332の材料は、導電性を有すればいかなる材料でもよいが、例えば、ITO、IZOおよびFTO等の透明導電材料である。導電膜332の材料は、下地層331の材料と異なってもよいが、本実施形態では同一である。導電膜332が下地層331の材料と同一の材料を含むことで、下地層331と導電膜332との密着性を高めることができる。また、下地層331が導電膜332と同一の材料を含むことで、下地層331と導電膜332との界面抵抗を低減することができる。
なお、下地層331および導電膜332の各厚みは、異なっていても同一であってもよい。また、共通電極33の厚さは、後述のスペーサー6のZ1方向での長さよりも充分に小さい。
導電膜332上には、コート層351が配置される。コート層351は、導電膜332の液晶層5側の面を覆うように配置されており、導電膜332に接触する。コート層351は、スペーサー6の表面に沿った膜、すなわちコンフォーマルな膜である。平面図は省略するが、コート層351は、平面視で共通電極33に重なる。コート層351は、透光性および絶縁性を有する。コート層351の材料は、透光性および絶縁性を有すればいかなる材料でもよいが、例えばケイ素を含む無機材料を含む。当該ケイ素を含む無機材料は、例えば二酸化ケイ素等の酸化ケイ素、または酸窒化ケイ素である。また、コート層351の材料は、例えば、酸化アルミニウムまたはフッ化マグネシウムであってもよい。
コート層351上には、第1配向膜352が配置される。第1配向膜352は、コート層351の液晶層5側の面を覆うように配置されており、コート層351に接触する。平面図は省略するが、第1配向膜352は、平面視で共通電極33に重なる。また、第1配向膜352の一部は、素子基板2の第2配向膜25に接触している。また、第1配向膜352は、透光性および絶縁性を有する。第1配向膜352は、液晶層5の液晶分子を配向させる。第1配向膜352の構成材料としては、例えば酸化ケイ素が挙げられる。第1配向膜352の材料が酸化ケイ素である場合、コート層351の材料は好ましくは酸化ケイ素である。これにより、コート層351と第1配向膜352との密着性を高めることができる。
また、第1配向膜352は、前述の第2配向膜25と同様に、斜方蒸着により成膜された斜方蒸着膜である。したがって、第1配向膜352は、第2配向膜25と同様に、液晶層5の厚さ方向であるZ1方向に沿った線分に対して傾斜する複数のカラムを有する。
なお、前述のコート層351および第1配向膜352の各厚みは、異なっていても同一であってもよい。また、絶縁層35の厚さは、後述のスペーサー6のZ1方向での長さよりも充分に小さい。
また、前述の対向基板3および素子基板2のそれぞれは、図4に示す各要素以外の要素をさらに有してもよい。例えば、対向基板3または素子基板2は、光を収束または発散させるマイクロレンズアレイを有してもよい。マイクロレンズアレイを備えることで、光の利用効率をさらに高めることができるため、より明るい電気光学装置100を実現することができる。
1Ac−3.スペーサー6
図4に示すように、第1基板30と第2基板20との間には、複数のスペーサー6が配置される。本実施形態では、各スペーサー6は、第1基板30と導電膜332との間で導電膜332に接触して配置される。また、スペーサー6は、断面視で、共通電極33の一部である下地層331と、共通電極33の一部である導電膜332との間に配置される。したがって、スペーサー6は、共通電極33に埋設されているとも捉えられる。
図4に示すように、第1基板30と第2基板20との間には、複数のスペーサー6が配置される。本実施形態では、各スペーサー6は、第1基板30と導電膜332との間で導電膜332に接触して配置される。また、スペーサー6は、断面視で、共通電極33の一部である下地層331と、共通電極33の一部である導電膜332との間に配置される。したがって、スペーサー6は、共通電極33に埋設されているとも捉えられる。
各スペーサー6は、柱状の部材である。スペーサー6は、第1基板30と第2基板20との間の距離d0を規定している。すなわち、スペーサー6は、液晶層5の厚さを規定している。スペーサー6を有することで、距離d0の経時的な変化を抑制することができる。
図6は、図4のスペーサー6を示す平面図である。図6には、図4のB−B線における断面が図示される。図6に示すように、複数のスペーサー6は、平面視で島状に配置される。複数のスペーサー6は、複数の画素Pに対して1対1で配置される。よって、複数のスペーサー6は、平面視でX1方向およびY2方向に行列状に並ぶ。各スペーサー6は、図5に示す遮光領域A0の交差部分に対応して配置される。よって、平面図は省略するが、各スペーサー6は、平面視で画素電極23と重ならない部分を有する。なお、各スペーサー6は、平面視で、画素電極23と重なる部分を有してもよい。ただし、スペーサー6の画素電極23と重なる部分の割合は、開口率の低下を防ぐために、スペーサー6の画素電極23と重ならない部分の割合よりも小さいことが好ましい。
また、図6に示す例では、各スペーサー6の平面視での形状は、ほぼ四角形であるが、当該形状は四角形に限定されない。例えば、当該形状としては、例えば、ひし形および六角形等の多角形、あるいは円形が挙げられる。また、各スペーサー6の全体形状は、壁状であってもよい。各スペーサー6の平面視での形状は、遮光領域A0に沿った枠状でもよいし、ライン状でもよい。
また、前述のようにスペーサー6は画素Pごとに配置されるが、画素Pごとに配置されなくてもよい。ただし、画素Pごとに配置されることで、画素Pごとに距離d0のバラつきを抑制することができる。
図7は、図4のスペーサー6の拡大図である。図7に示す例では、スペーサー6の断面視での形状は、ほぼ台形である。また、図7に示す例では、スペーサー6は、第1面61と、第2面62と、側面63とを有する。第1面61は、下地層331に接触する。第2面62は、図4に示す第2基板20に対して絶縁層35等を介して対向する面である。また、第2面62は、スペーサー6の表面のうち、第2基板20の最も近くに存在する。側面63は、第1面61および第2面62を接続する。また、第2面62と側面63とは、導電膜332に接触する。つまり、スペーサー6の液晶層5側の面は導電膜332で覆われている。なお、導電膜332は、スペーサー6の第2面62および側面63に加え、下地層331の液晶層5側の面のうち複数のスペーサー6を除く部分に接触している。
また、スペーサー6の断面視での形状がほぼ台形であるため、第1面61の面積は、第2面62の面積よりも大きい。なお、スペーサー6の断面視での形状は台形に限定されず、例えば矩形でもよい。
スペーサー6は、絶縁性を有する。また、スペーサー6の材料は、例えば、二酸化ケイ素等の酸化ケイ素、および酸窒化ケイ素等のケイ素を含む無機材料である。スペーサー6の材料が無機材料であることで、有機材料または金属が液晶層5に侵入することによる液晶層5の劣化が抑制される。このため、有機成分または金属成分が液晶層5に混入することにより生じる誤作動等の不具合の発生を防ぐことができる。
また、本実施形態では、スペーサー6全体は無機材料で構成される。このため、スペーサー6が有機材料を含む場合に比べ、スペーサー6の寸法精度を特に高めることができ、かつ経時的な寸法変化を特に生じ難くすることができる。よって、長期にわたって、素子基板2と対向基板3との間の距離d0の安定化を図ることができる。
なお、スペーサー6は、有機材料または金属材料を含んでもよい。また、スペーサー6は、1層で構成されもよいし、複数層で構成されてもよい。ただし、1層で構成されることで、複数層で構成される場合に比べ、スペーサー6の製造が容易である。
また、前述のように、スペーサー6は、第1基板30と導電膜332との間で導電膜332に接触して配置される。また、前述のように、導電膜332は共通電極33の一部であり、導電膜332の一部はスペーサー6の液晶層5側の面を覆っている。
ここで、スペーサー6を加工する加工装置または加工方法が制限され、スペーサー6の加工時において下地層331に影響が生じてしまう場合ある。この結果、例えば、下地層331の厚さが所望の厚さで形成されない場合がある。このように、スペーサー6の加工時において下地層331に影響が生じても、スペーサー6上に導電膜332が存在するため、下地層331と導電膜332とで十分な厚さを有する共通電極33を形成することができる。このため、スペーサー6の加工装置または加工方法の制限を緩和することができるので、スペーサー6を高精度に形成することができる。よって、スペーサー6により距離d0の安定化を図ることでき、この結果、表示品位が低下を抑制することができる。
また、スペーサー6上に導電膜332が配置されることで、スペーサー6の下地層331からの離脱を抑制することができる。
また、前述のように、導電膜332上には絶縁層35が接触する。絶縁層35によって導電膜332が覆わることで、導電膜332と素子基板2の画素電極23との電気的な接続が生じるおそれが回避される。なお、前述のように、画素電極23はトランジスター24のドレインに電気的に接続され、共通電極33の一部である導電膜332には共通電位が印加させる。
また、前述のように、絶縁層35は、スペーサー6上に配置されるコート層351と、コート層351上に配置され、カラムを含む第1配向膜352と、を有する。ここで、スペーサー6に向かって斜方蒸着を行うと、コート層351の表面の一部が影となり、コート層351の表面の一部に第1配向膜352が成膜されない非成膜部3511が生じる。このため、絶縁層35がコート層351を有していないと、導電膜332の一部が露出するおそれがある。したがって、スペーサー6の表面を覆うコート層351を有することで、導電膜332の露出を防ぐことができる。よって、導電膜332に含まれる金属成分が液晶層5に進入するおそれを防ぐことができる。同様に、絶縁層35が存在することで、スペーサー6が有機材料または金属を含む場合であっても、有機成分または金属成分が液晶層5に進入するおそれを防ぐことができる。それゆえ、電気光学装置100の長寿命化を図ることができる。
1Ad.対向基板3の製造方法
図8は、図7に示す対向基板3およびスペーサー6の製造方法の流れを示す図である。図8に示すように、対向基板3の製造方法は、第1基板用意工程S11と、下地層形成工程S12と、スペーサー形成工程S13と、導電膜形成工程S14と、絶縁層形成工程S15とを有する。なお、第1基板30は、公知の方法により用意される。下地層331は、例えばCVD等の蒸着法により形成される。
図8は、図7に示す対向基板3およびスペーサー6の製造方法の流れを示す図である。図8に示すように、対向基板3の製造方法は、第1基板用意工程S11と、下地層形成工程S12と、スペーサー形成工程S13と、導電膜形成工程S14と、絶縁層形成工程S15とを有する。なお、第1基板30は、公知の方法により用意される。下地層331は、例えばCVD等の蒸着法により形成される。
図9および図10のそれぞれは、スペーサー形成工程S13を示す図である。スペーサー形成工程S13では、まず、図9に示すように、下地層331上にスペーサー層6aが形成される。スペーサー層6aは、例えばケイ素を含む無機材料を含む。スペーサー層6aの形成方法は特に限定されないが、スペーサー層6aは、例えばプラズマCVD等の蒸着法により形成される。
次に、スペーサー層6aがパターニングされることにより、スペーサー層6aの一部が除去される。これにより、図10に示すスペーサー6が形成される。当該パターニングでは、好ましくはドライエッチングが用いられる。当該ドライエッチングは異方性のため、等方性のウェットエッチングよりも、スペーサー6の形成に必要な微細加工に適しているからである。ドライエッチングでは、例えば、CF系のガスで加工する事が好ましい。なお、当該パターニングでは、ウェットエッチングが用いられてもよい。
また、スペーサー層6aのパターニングでは、スペーサー層6aの下層に存在する下地層331がストッパー層として機能する。よって、下地層331を有することで、ウェットエッチングにより第1基板30に損傷が生じるおそれが抑制される。
図11は、導電膜形成工程S14を説明するための図である。図11に示すように、下地層331およびスペーサー6上に、導電膜332が形成される。導電膜332は、例えばプラズマCVD等の蒸着法により形成される。導電膜332が形成されることで、下地層331と導電膜332とで充分な厚さを有する共通電極33を形成することができる。例えば、複数のスペーサー6を形成する工程において、エッチングにより下地層331に影響が生じ、下地層331の成膜時よりも下地層331の厚みが減少する場合がある。しかし、このような場合であっても、スペーサー6の形成後に導電膜332が形成されるので、下地層331と導電膜332とで充分な厚さを有する共通電極33を形成することができる。
図12は、絶縁層形成工程S15を説明するための図である。絶縁層形成工程S15では、図12に示すように、導電膜332上にコート層351が形成され、その後、コート層351上に第1配向膜352が形成される。
コート層351は、例えば、CVD法またはALD(atomic layer deposition)法を用いて形成される。特に、ALD法を用いることで、CVD法を用いる場合に比べ、緻密かつ平坦なコート層351を形成することができる。よって、導電膜332に対する被覆率が高い、かつ薄膜なコート層351を形成することができる。また、コート層351の形成では、斜方蒸着でない通常の角度での蒸着法で形成される。これにより、導電膜332の表面の全域において被覆率の高いコート層351を形成することができる。
第1配向膜352は、斜方蒸着により形成される。斜方蒸着では、例えば、PVD(Physical Vapor Deposition)法が用いられる。PVD法としては、電子ビーム式および抵抗加熱式等のイオンビームを用いない真空蒸着法、スパッタリング法、ならびにイオンプレーティング法が挙げられる。この場合、蒸着装置は、対向基板3を二方向に揺動させながら、対向基板3に蒸着材料を、スリット孔を介して所定の角度で到達させることにより、コート層351上に第1配向膜352を形成する。
ここで、例えば、図12に示す蒸着方向A1である場合、コート層351の表面の一部に非成膜部3511が設けられる。非成膜部3511が設けられていても、第1配向膜352の下層にコート層351が存在するため、コート層351によって導電膜332の露出を防ぐことができる。このため、導電膜332が液晶層5に露出することが防止されるので、導電膜332に含まれる成分が液晶層5に進入することが回避される。それゆえ、電気光学装置100の長寿命化を図ることができる。
以上の方法により対向基板3およびスペーサー6が形成される。以上のような方法により、無機材料で構成されるスペーサー6を特に簡単かつ確実に製造することができる。なお、対向基板3は、例えば公知の技術を適宜用いて形成された素子基板2に対して液晶層5およびシール部材4を介して貼り合わされる。また、各種回路等は前述の工程または工程間で適宜形成される。このようにして、図1および図2に示す電気光学装置100を製造することができる。
1B.第2実施形態
第2実施形態を説明する。なお、以下の各例示において機能が第1実施形態と同様である要素については、第1実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
第2実施形態を説明する。なお、以下の各例示において機能が第1実施形態と同様である要素については、第1実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
図13は、第2実施形態の対向基板3Aの一部を拡大して示す断面図である。本実施形態の対向基板3Aは、下地層36を有する。また、本実施形態では、第1実施形態の下地層331が省略される。以下では、対向基板3Aについて、第1実施形態の対向基板3と異なる事項を説明し、同様の事項の説明は省略する。
図13に示すように、下地層36は、スペーサー6と第1基板30との間に配置される。下地層36はスペーサー6に対して1対1で配置される。また、本実施形態では、第1実施形態の下地層331が省略されているため、導電膜332は第1基板30に接触する部分を有する。また、本実施形態では、導電膜332が単独で共通電極33として機能する。
平面図は省略するが、下地層36は、平面視でスペーサー6と重なり、スペーサー6に対応する平面視形状を有する。よって、下地層36の平面視での形状は、ほぼ四角形である。また、下地層36のZ1方向の長さは、スペーサー6のZ1方向の長さも非常に小さく、スペーサー6のZ1方向の長さの半分以下である。
下地層36は、遮光性を有する。スペーサー6が透光性を有する場合、下地層36が遮光性を有することで、スペーサー6が導光路として機能することを抑制することができる。それゆえ、スペーサー6が導光路として機能することにより電気光学装置100のコントラストが低下することを抑制することができる。
下地層36は、スペーサー6および第1基板30の各材料と異なる材料を含む。下地層36の材料は特に限定されないが、下地層36は、好ましくは、窒化ケイ素、または窒化チタン等の金属を含む。下地層36がかかる材料を含むことで、スペーサー6が導光路として機能することを効果的に抑制することができる。また、下地層36が窒化ケイ素であることで、金属を含まずスペーサー6を形成することができる。このため、金属が液晶層5に侵入することによる液晶層5の劣化が抑制される。なお、図13に示す例では下地層36の側面は、導電膜332によって覆われている。よって、下地層36が金属を含んでいても、当該金属が液晶層5に進入するおそれを抑制することができる。
図14は、図13に示す対向基板3Aおよびスペーサー6の製造方法の流れを示す図である。図14に示すように、対向基板3Aの製造方法は、第1基板用意工程S11と、下地膜形成工程S16と、スペーサー形成工程S13と、下地層形成工程S17と、導電膜形成工程S14と、絶縁層形成工程S15とを有する。
図15は、下地膜形成工程S16を説明するための図である。下地膜形成工程S16では、図15に示すように、第1基板30上に下地膜36aが形成される。下地膜36aは、例えば窒化ケイ素または窒化チタン等の金属を含む。下地膜36aの形成方法は特に限定されないが、下地膜36aは、例えばプラズマCVD等の蒸着法により形成される。
図16および図17は、スペーサー形成工程S13を説明するための図である。スペーサー形成工程S13は、下地膜36a上にスペーサー6が形成される。なお、スペーサー形成工程S13は、第1実施形態と同様である。すなわち、図16に示すように下地膜36a上にスペーサー層6aが形成され、その後、スペーサー層6aがパターニングされることにより、図17に示すスペーサー6が形成される。
図18は、下地層形成工程S17を説明するための図である。下地層形成工程S17では、下地膜36aがパターニングされることにより、下地膜36aの一部が除去される。これにより、図18に示す下地層36が形成される。当該パターニングでは、例えばケミカルドライエッチングが用いられる。ケミカルドライエッチングを用いることで、第1基板30に損傷が生じることを抑制することができる。例えば、下地膜36aが窒化チタンである場合、当該ケミカルドライエッチングでは、四フッ化メタン(CF4)および酸素(O2)を含むCF系ガス、または、塩素(Cl2)および三塩化ホウ素(BCl3)を含むCl系ガスが用いられる。
なお、下地層形成工程S17の後で、第1実施形態と同様に、導電膜形成工程S14が行われる。
スペーサー層6aのパターニングでは、スペーサー層6aの下層に存在する下地膜36aがストッパー層として機能する。よって、下地膜36aを有することで、スペーサー層6aのパターニングの際、第1基板30に損傷が生じるおそれが抑制される。
1C.第3実施形態
第3実施形態を説明する。なお、以下の各例示において機能が第1実施形態と同様である要素については、第1実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
第3実施形態を説明する。なお、以下の各例示において機能が第1実施形態と同様である要素については、第1実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
図19は、第3実施形態の対向基板3Bの一部を拡大して示す断面図である。本実施形態の対向基板3Bは、第1実施形態の下地層331が省略される。以下では、対向基板3Aについて、第1実施形態の対向基板3と異なる事項を説明し、同様の事項の説明は省略する。
図19に示すように、対向基板3Bは、第1実施形態の下地層331を有していない。このため、導電膜332は、第1基板30に接触する部分を有する。また、本実施形態では、導電膜332が単独で共通電極33として機能する。かかる対向基板3Bの構成によれば他の実施形態に比べ、対向基板3Bの構成の簡素化を図ることができる。
本実施形態の対向基板3Bの製造方法では、第1実施形態の対向基板3の製造方法における下地層形成工程S12が省略される。このため、他の実施形態に比べ、対向基板3Bの製造方法の簡略化を図ることができる。また、第1実施形態で説明したように、スペーサー6を形成した後に、導電膜332が形成される。このため、導電膜332は、スペーサー6の加工の際の影響を受けない。よって、所望の厚さを有する導電膜332を簡単に形成することができる。
1D.第4実施形態
第4実施形態を説明する。なお、以下の各例示において機能が第1実施形態と同様である要素については、第1実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
第4実施形態を説明する。なお、以下の各例示において機能が第1実施形態と同様である要素については、第1実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
図20は、第4実施形態の電気光学装置100Cの一部を示す断面図である。図21は、図20の第2スペーサー7を示す平面図である。本実施形態の電気光学装置100Cは、複数の第1スペーサー6C、複数の第2スペーサー7および保護層251を備える。
図20に示す第1スペーサー6Cは、第1実施形態のスペーサー6とZ1方向の長さが異なること以外、同じである。以下では、第1スペーサー6Cについて、第1実施形態のスペーサー6と異なる事項を説明し、同様の事項の説明は省略する。図20に示す例では、第1スペーサー6CのZ1方向の長さは、液晶層5の厚さの半分程度である。
図20に示すように、複数の第2スペーサー7は、第1基板30と第2基板20との間に配置される。各第2スペーサー7は、柱状の部材である。図20に示す例では、第2スペーサー7のZ1方向の長さは、液晶層5の厚さの半分程度であり、第1スペーサー6CのZ1方向の長さとほぼ等しい。なお、第1スペーサー6Cおよび第2スペーサー7のZ1方向の各長さは互いに異なっていてもよい。
図21に示すように、複数の第2スペーサー7は、平面視で島状に配置される。複数の第2スペーサー7は複数の第1スペーサー6Cに対して1対1で配置される。よって、複数の第2スペーサー7は、複数の画素Pに対して1対1で配置される。また、図示しないが、第2スペーサー7は、平面視で対応する第1スペーサー6Cに重なる。よって、第2スペーサー7は、断面視で第2基板20と第1スペーサー6Cとの間に配置される。
図21に示す例では、第2スペーサー7の平面視形状は、第1スペーサー6Cの平面視形状に対応しており、ほぼ四角形である。なお、第2スペーサー7の平面視形状は、第1スペーサー6Cと同様に、四角形に限定されない。また、第2スペーサー7は、画素Pごとに配置されなくてもよい。また、図20に示すように、第2スペーサー7の断面視での形状は、ほぼ台形であるが、例えば矩形であってもよい。
第2スペーサー7は、絶縁性を有する。また、第2スペーサー7の材料は、例えば、二酸化ケイ素等の酸化ケイ素、および酸窒化ケイ素等のケイ素を含む無機材料である。第2スペーサー7の材料が無機材料であることで、有機材料または金属が液晶層5に侵入することによる液晶層5の劣化が抑制される。なお、第2スペーサー7は、1層で構成されもよいし、複数層で構成されてもよい。また、第2スペーサー7の材料は、第1スペーサー6Cの材料と同一でも異なっていてもよい。
本実施形態では、第1スペーサー6Cおよび第2スペーサー7によって、第1基板30と第2基板20との間の距離d0が規定される。すなわち、第1スペーサー6Cおよび第2スペーサー7で、液晶層5の厚みが規定される。したがって、第1スペーサー6Cおよび第2スペーサー7によっても、第1実施形態のスペーサー6と同様に、距離d0の経時的な変化を抑制することができる。また、第1実施形態のスペーサー6と同様に、距離d0の安定化を図ることでき、この結果、表示品位が低下を抑制することができる。
また、図20に示すように、第2スペーサー7上には、保護層251が配置される。保護層251は、複数の第2スペーサー7および複数の画素電極23を覆うように配置され、これらに接触している。保護層251は、コート層351と同様の構成である。したがって、保護層251は、第2スペーサー7の表面に沿った膜、すなわちコンフォーマルな膜である。保護層251は、透光性および絶縁性を有する。保護層251の材料は、例えばケイ素を含む無機材料を含む。なお、保護層251の材料は、例えば、酸化アルミニウムまたはフッ化マグネシウムであってもよい。また、保護層251の材料は、コート層351と同一でも異なっていてもよい。
保護層251上には、第2配向膜25が配置される。本実施形態では、第2配向膜25は、保護層251の液晶層5側の面を覆うように配置されており、保護層251に接触する。また、第2スペーサー7が保護層251で覆われることで、第2スペーサー7に対する第2配向膜25の密着性を高めることができる。第2スペーサー7が保護層251で覆われることで、第2スペーサー7の液晶層5への露出が抑制される。このため、第2スペーサー7が樹脂材料または金属材料を含んでいても、樹脂または金属が液晶層5に進入するおそれを抑制することができる。
2.変形例
以上に例示した実施形態は多様に変形され得る。前述の実施形態に適用され得る具体的な変形の態様を以下に例示する。以下の例示から任意に選択された2以上の態様は、相互に矛盾しない範囲で適宜に併合され得る。以下の第1実施形態に関する変形例は、矛盾しない範囲で他の実施形態に適合され得る。
以上に例示した実施形態は多様に変形され得る。前述の実施形態に適用され得る具体的な変形の態様を以下に例示する。以下の例示から任意に選択された2以上の態様は、相互に矛盾しない範囲で適宜に併合され得る。以下の第1実施形態に関する変形例は、矛盾しない範囲で他の実施形態に適合され得る。
前述の各実施形態では、トランジスター24は、TFTであったが、例えば、MOSFET(metal-oxide-semiconductor field-effect transistor)であってもよい。
前述の各実施形態では、アクティブマトリクス方式の電気光学装置100が例示されるが、これに限定されず、電気光学装置100の駆動方式は、例えば、パッシブマトリクス方式等でもよい。
「電気光学装置」の駆動方式は、縦電界方式に限定されず、横電界方式でもよい。第1実施形態では、素子基板2に画素電極23が設けられ、対向基板3に共通電極33が設けられているが、素子基板2または対向基板3のいずれか一方のみに、液晶層5に電界を印加するための電極が設けられてもよい。なお、横電界方式としては、例えばIPS(In Plane Switching)モードが挙げられる。また、縦電界方式としては、TN(Twisted Nematic)モード、VA(Virtical Alignment)、PVAモードおよびOCB(Optically Compensated Bend)モードが挙げられる。
また、導電膜332は、共通電極33の一部であるが、例えば、「電気光学装置」の種類によっては「導電膜」は共通電極33以外の電極の一部であってもよい。
3.電子機器
電気光学装置100は、各種電子機器に用いることができる。
電気光学装置100は、各種電子機器に用いることができる。
図22は、電子機器の一例であるパーソナルコンピューター2000を示す斜視図である。パーソナルコンピューター2000は、各種の画像を表示する電気光学装置100と、電源スイッチ2001およびキーボード2002が設置される本体部2010と、制御部2003と、を有する。制御部2003は、例えばプロセッサーおよびメモリーを含み、電気光学装置100の動作を制御する。
図23は、電子機器の一例であるスマートフォン3000を示す平面図である。スマートフォン3000は、操作ボタン3001と、各種の画像を表示する電気光学装置100と、制御部3002と、を有する。操作ボタン3001の操作に応じて電気光学装置100に表示される画面内容が変更される。制御部3002は、例えばプロセッサーおよびメモリーを含み、電気光学装置100の動作を制御する。
図24は、電子機器の一例であるプロジェクターを示す模式図である。投射型表示装置4000は、例えば、3板式のプロジェクターである。電気光学装置1rは、赤色の表示色に対応する電気光学装置100であり、電気光学装置1gは、緑の表示色に対応する電気光学装置100であり、電気光学装置1bは、青色の表示色に対応する電気光学装置100である。すなわち、投射型表示装置4000は、赤、緑および青の表示色に各々対応する3個の電気光学装置1r、1g、1bを有する。制御部4005は、例えばプロセッサーおよびメモリーを含み、電気光学装置100の動作を制御する。
照明光学系4001は、光源である照明装置4002からの出射光のうち赤色成分rを電気光学装置1rに供給し、緑色成分gを電気光学装置1gに供給し、青色成分bを電気光学装置1bに供給する。各電気光学装置1r、1g、1bは、照明光学系4001から供給される各単色光を表示画像に応じて変調するライトバルブ等の光変調器として機能する。投射光学系4003は、各電気光学装置1r、1g、1bからの出射光を合成して投射面4004に投射する。
以上の電子機器は、前述の電気光学装置100と、制御部2003、3002または4005と、を備える。電気光学装置100を備えることで、パーソナルコンピューター2000、スマートフォン3000または投射型表示装置4000の表示品位を高めることができる。なお、電気光学装置100の代わりに電気光学装置100Cを用いてもよい。電気光学装置100Cを用いた場合も、電気光学装置100を用いた場合と同様の効果が発揮される。
なお、本発明の電気光学装置が適用される電子機器としては、例示した機器に限定されず、例えば、PDA(Personal Digital Assistants)、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、車載用の表示器、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、およびPOS(Point of sale)端末等が挙げられる。さらに、本発明が適用される電子機器としては、プリンター、スキャナー、複写機、ビデオプレーヤー、またはタッチパネルを備えた機器等が挙げられる。
以上、好適な実施形態に基づいて本発明を説明したが、本発明は前述の実施形態に限定されない。また、本発明の各部の構成は、前述の実施形態の同様の機能を発揮する任意の構成に置換でき、また、任意の構成を付加できる。
また、前述した説明では、本発明の電気光学装置の一例として液晶装置について説明したが、本発明の電気光学装置はこれに限定されない。例えば、本発明の電気光学装置は、イメージセンサー等にも適用することができる。また、例えば、有機EL(electro luminescence)、無機ELまたは発光ポリマー等の発光素子を用いた表示パネルに対しても前述の実施形態と同様に本発明が適用され得る。また、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを用いた電気泳動表示パネルに対しても前述の実施形態と同様に本発明が適用され得る。
2…素子基板、3…対向基板、4…シール部材、5…液晶層、6…スペーサー、6C…第1スペーサー、7…第2スペーサー、11…走査線駆動回路、12…信号線駆動回路、13…外部端子、20…第2基板、21…基体、22…積層体、23…画素電極、24…トランジスター、25…第2配向膜、30…第1基板、33…共通電極、35…絶縁層、36…下地層、61…第1面、62…第2面、63…側面、100…電気光学装置、240…遮光部、241…走査線、242…信号線、243…容量線、244…蓄積容量、245…中継電極、247…遮光膜、251…保護層、331…下地層、332…導電膜、351…コート層、352…第1配向膜、3511…非成膜部、A0…遮光領域、A1…蒸着方向、A10…表示領域、A20…周辺領域、P…画素、d0…距離。
Claims (9)
- 第1基板と、
第2基板と、
前記第1基板と前記第2基板との間に配置され、電界に応じて光学的特性が変化する電気光学層と、
前記第1基板と前記第2基板との間に配置される導電膜と、
前記第1基板と前記導電膜との間で前記導電膜に接触して配置され、前記第1基板と前記第2基板との間の距離を規定するスペーサーと、を備えることを特徴とする電気光学装置。 - 前記導電膜と前記第2基板との間で前記導電膜に接触して配置される絶縁層をさらに備える請求項1に記載の電気光学装置。
- 前記絶縁層は、
前記スペーサー上に配置されるコート層と、
前記コート層上に配置され、カラムを含む層と、を有する請求項2に記載の電気光学装置。 - 前記第1基板と前記スペーサーとの間に配置され、前記スペーサーの材料と異なる材料を含む下地層さらに備える請求項1から3のいずれか1項に記載の電気光学装置。
- 前記導電膜は、前記下地層の材料と同一の材料を含む請求項4に記載の電気光学装置。
- 前記下地層は、遮光性を有する材料を含む請求項4に記載の電気光学装置。
- 前記スペーサーは、第1スペーサーであり、
前記第2基板と前記第1スペーサーとの間に配置される第2スペーサーをさらに備える請求項1から6のいずれか1項に記載の電気光学装置。 - 前記第2基板に配置される複数の画素電極と、
前記複数の画素電極に対して前記電気光学層を介して配置される共通電極と、をさらに備え、
前記共通電極の少なくとも一部は、前記導電膜であり、
前記導電膜の一部は、前記スペーサー上に配置される請求項1から7のいずれか1項に記載の電気光学装置。 - 請求項1から8のいずれか1項に記載の電気光学装置と、
前記電気光学装置の動作を制御する制御部と、を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020089394A JP2021184043A (ja) | 2020-05-22 | 2020-05-22 | 電気光学装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020089394A JP2021184043A (ja) | 2020-05-22 | 2020-05-22 | 電気光学装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021184043A true JP2021184043A (ja) | 2021-12-02 |
Family
ID=78767330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020089394A Pending JP2021184043A (ja) | 2020-05-22 | 2020-05-22 | 電気光学装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021184043A (ja) |
-
2020
- 2020-05-22 JP JP2020089394A patent/JP2021184043A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11796870B2 (en) | Array substrate, light control panel, and display device | |
JP6656907B2 (ja) | 液晶表示装置 | |
US11506942B2 (en) | Electro-optical device and electronic apparatus | |
JP2010085537A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP6690671B2 (ja) | 電気光学装置および電子機器 | |
US11092862B2 (en) | Electro-optical device and electronic apparatus | |
JP6791283B2 (ja) | 電気光学装置、電子機器、および電気光学装置の製造方法 | |
US11604377B2 (en) | Electro-optical device and electronic apparatus | |
JP7415384B2 (ja) | 電気光学装置および電子機器 | |
JP2021184043A (ja) | 電気光学装置および電子機器 | |
JP2022139567A (ja) | 電気光学装置および電子機器 | |
JP7476757B2 (ja) | 液晶装置および電子機器 | |
JP7463872B2 (ja) | 電気光学装置および電子機器 | |
JP7302398B2 (ja) | 電気光学装置および電子機器 | |
JP7124837B2 (ja) | 電気光学装置および電子機器 | |
JP2021184028A (ja) | 液晶装置および電子機器 | |
JP7342648B2 (ja) | 電気光学装置および電子機器 | |
JP7400382B2 (ja) | 電気光学装置および電子機器 | |
JP7207387B2 (ja) | 電気光学装置および電子機器 | |
JP2008046631A (ja) | Lcdパネルの半透過型画素構造とその製造方法 | |
JP2024064468A (ja) | 電気光学装置、電気光学装置の製造方法および電子機器 | |
JPWO2016143621A1 (ja) | 液晶表示装置 | |
JP2020126250A (ja) | 電気光学装置および電子機器 | |
JP2022079973A (ja) | 電気光学装置、電気光学装置の製造方法および電子機器 | |
JP2022139554A (ja) | 電気光学装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210914 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20211101 |