JP2021173998A - インモールドエレクトロニクスアセンブリ及びその製造方法 - Google Patents

インモールドエレクトロニクスアセンブリ及びその製造方法 Download PDF

Info

Publication number
JP2021173998A
JP2021173998A JP2021064939A JP2021064939A JP2021173998A JP 2021173998 A JP2021173998 A JP 2021173998A JP 2021064939 A JP2021064939 A JP 2021064939A JP 2021064939 A JP2021064939 A JP 2021064939A JP 2021173998 A JP2021173998 A JP 2021173998A
Authority
JP
Japan
Prior art keywords
layer
electronics assembly
film layer
circuit layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021064939A
Other languages
English (en)
Other versions
JP7121158B2 (ja
Inventor
天行 趙
Tianxing Zhao
漢龍 蔡
Kanryu Sai
益章 管
Yizhang Guan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interface Optoelectronics Shenzhen Co Ltd
Interface Technology Chengdu Co Ltd
General Interface Solution Ltd
Original Assignee
Interface Optoelectronics Shenzhen Co Ltd
Interface Technology Chengdu Co Ltd
General Interface Solution Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interface Optoelectronics Shenzhen Co Ltd, Interface Technology Chengdu Co Ltd, General Interface Solution Ltd filed Critical Interface Optoelectronics Shenzhen Co Ltd
Publication of JP2021173998A publication Critical patent/JP2021173998A/ja
Application granted granted Critical
Publication of JP7121158B2 publication Critical patent/JP7121158B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/266—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by an apertured layer, the apertures going through the whole thickness of the layer, e.g. expanded metal, perforated layer, slit layer regular cells B32B3/12
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14467—Joining articles or parts of a single article
    • B29C2045/14532—Joining articles or parts of a single article injecting between two sheets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14467—Joining articles or parts of a single article
    • B29C2045/1454—Joining articles or parts of a single article injecting between inserts not being in contact with each other
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Mechanical Engineering (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Push-Button Switches (AREA)
  • Human Computer Interaction (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】構造が簡略で、小型化でき、製造工程が容易で、防水性、耐候性、耐衝撃性に優れたインモールドエレクトロニクスアセンブリ、およびその製造方法を提供する。【解決手段】第１フィルム層１００と機能モジュール２００とプラスチック層３００と引出し端子４００とを含むインモールドエレクトロニクスアセンブリであって、第１フィルム層はインモールドエレクトロニクスアセンブリの上面６００に設けられ、機能モジュールは回路層２１０と電子素子２２０とを含み、電子素子と回路層とは電気的に接続されており、プラスチック層は機能モジュールを封止するように構成され、引出し端子は、一端が回路層と電気的に接続されており、他端がインモールドエレクトロニクスアセンブリの裏面に引き出されている。【選択図】図１

Description

本出願は、２０２０年０４月２９日に中国特許庁に出願されて出願番号が第２０２０１０３５４６９９．７で発明名称が「インモールドエレクトロニクスアセンブリ及びその製造方法」である特許出願に基づいて優先権を主張し、その内容はすべて参照により本願に組み込まれている。
本発明はインモールドエレクトロニクスの技術分野に関し、特にインモールドエレクトロニクスアセンブリ及びその製造方法に関する。
従来の家電製品、自動車のインテリア部品、消費系の電子製品などの外観構造は、プラスチック部品とプラスチック部品の裏にある集積回路板などの部品とを組み合わせて形成するのが一般的である。集積回路板はプリント基板及びプリント基板上に溶接された電子素子から構成され、構造が複雑で、体積が嵩張り、製造工程が複雑で、防水性が悪く、耐候性が弱く、耐衝撃性が弱いなどの欠点がある。
これに鑑みて、各実施例により、インモールドエレクトロニクスアセンブリ及びその製造方法を提供する。
インモールドエレクトロニクスアセンブリは、第１フィルム層と、機能モジュールと、プラスチック層と、引出し端子とを含む。第１フィルム層は前記インモールドエレクトロニクスアセンブリの上面に設けられている。機能モジュールは回路層と、前記回路層と電気的に接続されている電子素子とを含む。プラスチック層は前記機能モジュールを封止するように構成されている。引出し端子は、その一端が前記回路層と電気的に接続されており、他端が前記インモールドエレクトロニクスアセンブリの裏面に引き出されている。前記裏面は前記上面に対向して設置されている。
一実施例において、前記第１フィルム層の前記上面から離れる側に装飾層が設けられている。
一実施例において、前記電子素子は表示ユニットとタッチユニットとを含み、前記表示ユニット及び前記タッチユニットはいずれも前記回路層に電気的に接続されており、前記上面は表示領域とタッチ領域とを含み、前記表示領域は前記表示ユニットに対応しており、前記タッチ領域は前記タッチユニットに対応しており、前記表示ユニットに表示される情報が前記表示領域に表示されるように構成されている。
一実施例において、インモールドエレクトロニクスアセンブリは、インモールドエレクトロニクスアセンブリの裏面に設けられた第２フィルム層をさらに含み、前記プラスチック層は前記第１フィルム層と前記第２フィルム層との間にあり、前記回路層は前記第２フィルム層の前記プラスチック層に近い側にある。
一実施例において、前記第２フィルム層にホールが開けられており、前記引出し端子はフレキシブル回路板と前記ホール内に充填された導電性材料とを含み、前記導電性材料の一端は前記回路層と電気的に接続され、前記導電性材料の他端は前記フレキシブル回路板と電気的に接続されている。
一実施例において、前記回路層の材料は、導電性銀ペースト、導電性炭素ペースト、導電性銅ペーストのいずれかであって、前記回路層は印刷により前記第２フィルム層に形成され、前記ホール内の導電性材料は導電性銀ペースト、導電性炭素ペースト、導電性銅ペーストのいずれか一種であり、両面印刷により前記ホール内に充填されている。
一実施例において、前記回路層は前記第１フィルム層の前記上面から離れる側に設けられており、前記プラスチック層は、前記回路層の前記第１フィルム層から離れる側に設けられて前記回路層及び前記電子素子を封止するように構成されている。
一実施例において、前記第１フィルム層の前記上面から離れる側に装飾層が設けられ、前記回路層は前記装飾層の前記第１フィルム層から離れる側に設けられ、前記プラスチック層は、前記回路層の前記装飾層から離れる側に設けられて前記装飾層と前記機能モジュールと前記引出し端子の一部とを封止するように構成されている。
一実施例において、前記引出し端子はピンヘッダーであり、前記ピンヘッダーは接続足部とピン先端部とを含み、前記接続足部は前記回路層と電気的に接続されており、前記ピン先端部は、前記プラスチック層から突き出して前記インモールドエレクトロニクスアセンブリの裏面から突き出している。
一実施例において、前記ピンヘッダーの接続足部を前記回路層に固定して接続してから、射出成形によってプラスチックを前記回路層の第１フィルム層から離れる側に形成する。
インモールドエレクトロニクスアセンブリの製造方法は、第１フィルム層の一側に装飾層を印刷することと、第２フィルム層にホールを開け、前記ホール内に導電性材料を充填することと、第２フィルム層の一側に回路層と導電層とを印刷し、前記導電層をパターニングすることで前記回路層と電気的に接続されるタッチユニットを形成し、前記回路層が前記導電性材料に電気的に接続されることと、表示ユニットを前記回路層と接続することと、射出成形によってプラスチック層を前記第１フィルム層と前記第２フィルム層との間に形成することにより、前記装飾層、前記回路層、前記表示ユニット、及び前記タッチユニットを封止することと、前記導電性材料の前記回路層から離れる側の一端をフレキシブル回路板にボンディングすることと、を含む。
インモールドエレクトロニクスアセンブリの製造方法は、第１フィルム層の一側に装飾層を印刷することと、前記装飾層に回路層と導電層とを印刷し、前記導電層をパターニングすることで前記回路層と電気的に接続されるタッチユニットを形成することと、表示ユニットを前記回路層と電気的に接続し、ピンヘッダーの接続足部を前記回路層と固定して接続することと、射出成形によってプラスチック層を前記回路層の第１フィルム層から離れる側に成形し、前記ピンヘッダーのピン先端部を前記プラスチック層から突き出すようにすることと、を含む。
前記インモールドエレクトロニクスアセンブリ及びその製造方法によれば、第１フィルム層、機能モジュール、プラスチック層、引出し端子の構造及び接続関係を合理的に設置し、第１フィルム層はインモールドエレクトロニクスアセンブリの上面に設けられ、機能モジュールはプラスチック層内に封止され、引出し端子の一端は回路層と電気的に接続され、引出し端子の他端はインモールドエレクトロニクスアセンブリの裏面に引き出されている。これにより、インモールドエレクトロニクスアセンブリの外観構造がよりスリムになる。そして、取り外し不可であるので、防湿性、耐候性、耐衝撃性などが優れているとともに、プラスチック層内に封止された電子素子は直接に引出し端子を介して外部の素子と電気的に接続されることができ、フラットケーブルの設置が避けられてフラットケーブルの折れ・裂けが避けられ、プラスチック層内に封止された電子素子と外部の素子との電気的接続の確実性が確保できる。
以下、本発明による一又は複数の実施例の詳細を図面と共に以下に説明する。本発明の他の特徴、目的及び利点は、明細書、図面及び請求項によって明確になる。
本発明の実施例或いは従来技術における技術案をより明白に説明するために、以下、実施例或いは従来技術の説明に使われる図面を簡単に説明する。下記で説明に用いられる図面は本発明の一部の実施例を示すものに過ぎず、当業者にとって、これら図面に基づいて、創造的労働をせずに他の実施例を得ることも可能であることが明らかである。
本発明の一実施例によるインモールドエレクトロニクスアセンブリの断面図である。 他の実施例によるインモールドエレクトロニクスアセンブリの断面図である。 他の実施例によるインモールドエレクトロニクスアセンブリの断面図である。 他の実施例によるインモールドエレクトロニクスアセンブリの断面図である。 他の実施例によるインモールドエレクトロニクスアセンブリの断面図である。 他の実施例によるインモールドエレクトロニクスアセンブリの断面図である。 他の実施例によるインモールドエレクトロニクスアセンブリの断面図である。 一実施例によるインモールドエレクトロニクスアセンブリの製造方法のフローチャートである。 他の実施例によるインモールドエレクトロニクスアセンブリの製造方法のフローチャートである。
本発明の上記目的、特徴及び利点がより明白で理解されやすいように、以下に添付図面を参照しながら本発明の具体的な実施形態を詳しく説明する。本発明を充分に理解してもらうために、下記記載において数多くの詳細な構成を記述するが、本発明はここでの記載と異なる数多くの他形態でも実施可能で、当業者は、本発明の趣旨に違反することなくこのような改良をすることができる。よって、本発明は下記に開示される具体的な実施例に限られるものではない。
本発明の記載において、「中心」、「縦」、「横」、「長さ」、「幅」、「厚さ」、「上」、「下」、「前」、「後」、「左」、「右」、「鉛直」、「水平」、「頂」、「底」、「内」、「外」、「時計回り」、「反時計回り」、「軸方向」、「径方向」、「周方向」などの用語で指す方位或いは位置関係は、添付の図面に示す方位又は位置関係に基づくもので、本発明の記載の利便化と簡素化のために用いる用語であり、対象装置又は素子が特定の方位を有しなければならないこと、特定の方位で構成・操作されなければならないことを明示或いは黙示するものではないため、本発明を制限するものとして捉えてはいけないことをご理解頂きたい。
また、「第１」、「第２」という用語は記載のために過ぎず、相対的な重要度を明示或いは黙示したり、対象技術的特徴の数を暗黙的に表したりするものと理解すべきではない。従って、「第１」、「第２」で特定される特徴について、当該特徴が少なくとも一つ含まれることを明示或いは暗黙的に表すことができる。本発明の記載において「複数」とは、特段に具体的な限定がない限り、少なくとも２つあることで、例えば、２つ、３つなどを意味する。
本発明において、別途明確に定義・特定されない限り、「取付け」、「繋がり」、「接続」、「固定」などの用語は広義に理解されるべきである。例えば、別途明確に特定されない限り、固定接続であってもよく、取外し可能な接続であってもよく、一体となってもよい。また、機械的接続であってもよく、電気的接続であってもよい。また、直接的な接続であってもよく、中間媒体を介した間接的な接続であってもよく、２つの素子内部の連通或いは２つの素子の相互作用関係であってもよい。当業者であれば、具体的な場面に合わせて上記用語の本発明においての具体的意味を察知できるであろう。
本発明において、別途明確に定義・特定されない限り、一特徴が他特徴「上」或いは「下」にあるとは、該一特徴と他特徴とが直接に接触する構成であってもよく、一特徴と他特徴とが中間媒体を介して間接に接触する構成であってもよい。そして、一特徴が他特徴「より上」、「上方」、「の上」にあるとは、該一特徴が他特徴の真上或いは斜め上にある構成であってもよく、単に一特徴の水平高さが他特徴より高い構成であってもよい。一特徴が他特徴「より下」、「下方」、「の下」にあるとは、該一特徴が他特徴の真下或いは斜め下にある構成であってもよく、単に一特徴の水平高さが他特徴より低い構成であってもよい。
素子が他素子に「固定される」或いは「設けられる」と記載される場合、該素子は直接に他素子上にあってもよく、仲介の素子があってもよい。一素子が他素子に「接続される」とされる場合、該素子が他素子に直接に接続されてもよく、仲介の素子があってもよい。本明細書に使われる「垂直の」、「水平の」、「上」、「下」、「左」、「右」及びこれらに似た表現は、説明のためのものに過ぎず、唯一の実施形態である意味ではない。
従来の家電製品、自動車のインテリア部品、消費系の電子製品などの外観構造は、プラスチック部品とプラスチック部品の裏にある集積回路板などの部品とを組み合わせて形成するのが一般的である。集積回路板はプリント基板及びプリント基板上に溶接された電子素子から構成され、構造が複雑で、体積が嵩張り、製造工程が繁雑で、防水性が悪く、耐候性が弱く、耐衝撃性が弱いなどの欠点がある。
上記問題を解決するために、回路板及び回路板上の電子素子をプラスチック射出成形によってプラスチック部品内に封止したインモールドエレクトロニクスアセンブリが提案された。プラスチック部品内に封止された電子素子と外部素子とを接続するためには、回路板及び回路板上の印刷回路をフラットケーブルとしてプラスチック部品内から引出してインモールドエレクトロニクスアセンブリの裏面に折り返して外部素子と容易に電気的に接続することが一般的である。しかしながら、インモールドエレクトロニクスアセンブリの成形中に高温射出成形が必要であるので、回路板の基材が老化して脆くなりやすく、フラットケーブルが対応となる回路板及び回路板上の印刷回路が折り返しの時に裂けやすく、外部素子との電気的接続が失効することが発生しやすい。
上記問題を解決するために、インモールドエレクトロニクスアセンブリを提供する。一実施例において、図１及び図２に示すように、インモールドエレクトロニクスアセンブリの構造は、第１フィルム層１００、機能モジュール２００、プラスチック層３００及び引出し端子４００を含む。第１フィルム層１００はインモールドエレクトロニクスアセンブリの上面６００に設けられている。機能モジュール２００は回路層２１０及び電子素子２２０を含む。電子素子２２０は表示ユニット２２１及びタッチユニット２２２を含む。表示ユニット２２１及びタッチユニット２２２はいずれも回路層２１０と電気的に接続されている。インモールドエレクトロニクスアセンブリの上面６００は表示領域６１０及びタッチ領域６２０を含む。表示領域６１０の位置は表示ユニット２２１の位置に対応し、タッチ領域６２０の位置はタッチユニット２２２の位置に対応する。表示ユニット２２１により表示される情報は表示領域６１０に表示される。プラスチック層３００は機能モジュール２００を封止する。引出し端子４００は、一端が回路層２１０と電気的に接続され、他端がインモールドエレクトロニクスアセンブリの上面６００とは反対側にある裏面７００に引き出す。このように、引出し端子４００の設置によって、プラスチック層３００内に封止された電子素子２２０は、直接に外部の素子と電気的に接続可能となり、フラットケーブルの配置が回避され、フラットケーブルの折り返し時の裂けが避けられ、電気的接続の確実性が確保できる。
一具体的な実施例において、図１及び図４に示すように、表示ユニット２２１はＬＥＤランプであり、ＬＥＤランプから出射する光は図１及び図４の破線に示し、インモールドエレクトロニクスアセンブリの表示領域６１０はランプからの光の分布領域であり、ＬＥＤランプからの光はインモールドエレクトロニクスアセンブリの表示領域６１０を通り抜けることができる。タッチユニット２２２は透明導電層を含む。透明導電層の材料として、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、フッ素ドープ酸化スズ（ＦＴＯ）、アルミニウムドープ酸化亜鉛（ＡＺＯ）、ガリウムドープ酸化亜鉛（ＧＺＯ）、アンチモンドープ酸化スズ（Ａｎｔｉｍｏｎｙ Ｄｏｐｅｄ Ｔｉｎ Ｏｘｉｄｅ，ＡＴＯ）、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、透明導電高分子材料、グラフェン（ｇｒａｐｈｅｎｅ）、カーボンナノチューブ或いは金属メッシュ層（ｍｅｔａｌ ｍｅｓｈ）などの導電物が挙げられる。
一実施例において、図１に示すように、インモールドエレクトロニクスアセンブリは、インモールドエレクトロニクスアセンブリの裏面７００に設けられた第２フィルム層５００をさらに含む。プラスチック層３００は第１フィルム層１００と第２フィルム層５００との間にあり、回路層２１０は第２フィルム層５００のプラスチック層３００に近い側にある。第１フィルム層１００の上面６００から離れる側に装飾層１１０が設けられている。装飾層１１０は、表示ユニット２２１に対応する位置において貫通孔１１１が設けられている。表示ユニット２２１からの光は貫通孔１１１を通じてインモールドエレクトロニクスアセンブリの表示領域６１０を通り抜けることができる。また、図１に示すように、第２フィルム層５００にホール５１０が開けられ、ホール５１０内に導電性材料４１０が充填されている。引出し端子４００はフレキシブル回路板４２０及びホール５１０内に充填された導電性材料４１０を含む。導電性材料４１０は、一端が回路層２１０と電気的に接続され、他端がフレキシブル回路板４２０と電気的に接続される。これにより、プラスチック層３００内に封止された電子素子２２０は順次に、回路層２１０、ホール５１０内の導電性材料４１０及びフレキシブル回路板４２０を介して外部の素子と電気的に接続される。
一実施例において、回路層２１０は、材料が導電性銀ペースト或いは導電性銅ペーストであってよいが、これらに限らない。回路層２１０は印刷によって第２フィルム層５００上に形成されている。印刷の方法として、インクジェット印刷、オフセット印刷、凹版印刷、スクリーン印刷、フレキソ印刷が挙げられるが、これらに限らない。ホール５１０内の導電性材料４１０は、導電性銀ペースト、導電性炭素ペースト或いは導電性銅ペーストであってよいが、これらに限らない。ホール５１０内の導電性材料４１０は両面印刷によってホール５１０内に充填されている。
一実施例において、図１に示すインモールドエレクトロニクスアセンブリの製造方法を図８に示す。まず、第１フィルム層１００の一側に装飾層１１０を印刷し、そしてレーザ或いはＣＮＣ加工で第２フィルム層５００にホール５１０を開け、両面印刷により導電性材料４１０をホール５１０内に充填する。次に、第２フィルム層５００に回路層２１０を印刷して透明導電層を設け、エッチングなどの工程により透明導電層をパターニングする。これで、回路層２１０と電気的に接続されるタッチユニット２２２を形成する。その後、ＬＥＤランプの接続端子と回路層２１０とを接続することで、回路層２１０、表示ユニット２２１及びタッチユニット２２２を全て第２フィルム層５００の一側に集積する。そして、具体的なニーズに応じて第２フィルム層５００を加工する。例えば、第２フィルム層５００及びその上にある機能モジュール２００が寸法及び形状の要望を満すように、第２フィルム層５００を曲面にしてもよい。そして、第１フィルム層１００と第２フィルム層５００とが対向するように金型のキャビティの内面に配置し、第１フィルム層１００上の装飾層１１０を金型のキャビティに近く配置し、第２フィルム層５００上の回路層２１０、表示ユニット２２１及びタッチユニット２２２も金型のキャビティに近く配置する。そして、射出成形により金型のキャビティ内に高温の溶融プラスチック材料を射出してプラスチック層３００を形成し、該プラスチック層３００により第１フィルム層１００上の装飾層１１０、第２フィルム層５００上の回路層２１０、表示ユニット２２１、タッチユニット２２２を全てプラスチック層３００内に封止する。最後に、第２フィルム層５００のホール５１０内に充填した導電性材料４１０の回路層２１０から離れる側の一端をフレキシブル回路板４２０とボンディングする。
図１に示す実施例では、第２フィルム層５００にホール５１０を開け、ホール５１０内に導電性材料４１０を充填した。プラスチック層３００内に封止された電子素子２２０をホール５１０内の導電性材料４１０を介して外部の素子と電気的に接続可能とし、フラットケーブルの設置を避けてフラットケーブルの折り返し時の裂けを避け、プラスチック層３００内に封止された電子素子２２０と外部の素子との電気的接続の確実性を確保するとともに、導電性材料４１０によって第２フィルム層５００におけるホール５１０を封止し、その後で射出成形によってプラスチック層３００を形成するときに高温の溶融プラスチック流体が第２フィルム層５００におけるホール５１０から流出することを防止し、インモールドエレクトロニクスアセンブリの製造良品率を高めることができる。また、プラスチック層３００によって第２フィルム層５００上の回路層２１０と表示ユニット２２１とタッチユニット２２２を全て該プラスチック層３００内に封止することで、インモールドエレクトロニクスアセンブリの意匠構造物をよりスリムにする。また、取り外し不可であるため、防湿性、耐候性、耐衝撃性などが優れている。なお、プラスチック層３００によって第１フィルム層１００上の装飾層１１０をプラスチック層３００内に封止することで、インモールドエレクトロニクスアセンブリは、パターンが多様化でき、耐摩耗性が高く、酸化変色が発生しにくく、耐腐食性が良く、環境に良いなどの利点がある。
なお、図１に示す実施例において、表示ユニット２２１は貫通孔１１１の真下にあり、表示ユニット２２１からの光は直接に貫通孔１１１を通じてインモールドエレクトロニクスアセンブリの表示領域６１０を通り抜けることができる。他の実施例において、図２に示すように、二つの表示ユニット２２１を貫通孔１１１の対向両側に設けてもよい。具体的には、２つの表示ユニット２２１を回路層２１０の装飾層１１０から離れる側にそれぞれ設ける。これにより、２つの表示ユニット２２１からの光をプラスチック層３００を透過させて貫通孔１１１に導く。又は、図２に示す実施例において、表示ユニット２２１の光出射口にガイドレンズ２２３を設け、ガイドレンズ２２３により左側の表示ユニット２２１からの光を右へ導き出し、右側の表示ユニット２２１からの光を左へ導き出し、表示ユニット２２１からの光をガイドレンズ２２３によって貫通孔１１１に導き出し、さらに、貫通孔１１１を通じてインモールドエレクトロニクスアセンブリの表示領域６１０を通り抜けさせる。図３に示すように、また他の実施例において、表示ユニット２２１とタッチユニット２２２とを積層して設置してもよい。表示ユニット２２１及びタッチユニット２２２はいずれも貫通孔１１１の下方にあり、表示ユニット２２１はタッチユニット２２２の上方にある。表示ユニット２２１とタッチユニット２２２との間に絶縁層８００がさらに設けられる。この場合、インモールドエレクトロニクスアセンブリの上面６００の表示領域６１０とタッチ領域６２０とは重なっており、両方がいずれも貫通孔１１１の上方にある。
また他の実施例において、図４に示すように、第１フィルム層１００の上面６００から離れる側に装飾層１１０が設けられている。回路層２１０は装飾層１１０の第１フィルム層１００から離れる側に設けられている。プラスチック層３００は回路層２１０の装飾層１１０から離れる側にあり、回路層２１０及び電子素子２２０を封止する。引出し端子４００はピンヘッダー４３０であり、ピンヘッダー４３０は接続足部４３１及びピン先端部４３２を含み、接続足部４３１の横方向の寸法はピン先端部４３２の横方向の寸法よりも大きく、接続足部４３１は回路層２１０と電気的に接続され、ピン先端部４３２は、プラスチック層３００から突き出しているとともに、インモールドエレクトロニクスアセンブリの裏面７００から突き出している。
一実施例において、図４に示すインモールドエレクトロニクスアセンブリの製造方法は図９に示す。まず、第１フィルム層１００に装飾層１１０を印刷し、次に装飾層１１０に回路層２１０を印刷して透明導電層を設け、エッチングなどの方法により透明導電層をパターニングする。これにより、回路層２１０と電気的に接続されるタッチユニット２２２を形成する。そして、ＬＥＤランプの接続端子と回路層２１０とを接続することで、回路層２１０、表示ユニット２２１及びタッチユニット２２２を全て第１フィルム層１００の一面に集積する。その後、具体的なニーズに応じて第１フィルム層１００を加工する。例えば、第１フィルム層１００及び第１フィルム層１００上の機能モジュール２００が寸法と形状の要望を満たすように、第１フィルム層１００を曲面にする。その後、ピンヘッダー４３０の接続足部４３１と回路層２１０とを互いに固定して電気的に接続する。固定方法は、エポキシ樹脂硬化或いは熱可塑性樹脂の射出成形を採用してよいが、これらに限らない。最後に、射出成形によりプラスチック層３００を回路層２１０の第１フィルム層１００から離れる側に成形する。これにより、プラスチック層３００によって第１フィルム層１００上の装飾層１１０、及び機能モジュール２００の回路層２１０と表示ユニット２２１とタッチユニット２２２を全てプラスチック層３００内に封止する。また、引出し端子４００の一部もプラスチック層３００内に埋め込む。
図２に示す実施例において、ピンヘッダー４３０を設置し、ピンヘッダー４３０の構造を合理的に設置し、ピンヘッダー４３０の接続足部４３１及びピン先端部４３２の一部がプラスチック層３００内に封止されることによって、ピンヘッダー４３０の接続足部４３１と回路層２１０とが電気的に接続される。ピン先端部４３２がプラスチック層３００から突き出してインモールドエレクトロニクスアセンブリの裏面７００から突き出していることにより、プラスチック層３００内に封止された電子素子２２０は直接にピンヘッダー４３０を介して外部の素子と接続可能となり、フラットケーブルの設置を避けてフラットケーブルの折れ・裂けを避けるので、プラスチック層３００内に封止された電子素子２２０と外部の素子との電気的接続の確実性が確保される。また、プラスチック層３００によって、機能モジュール２００の回路層２１０、表示ユニット２２１及びタッチユニット２２２はいずれもプラスチック層３００内に封止されたので、インモールドエレクトロニクスアセンブリの意匠構造物はよりスリムにすることが可能とする。また、取り外し不可であるので、防湿性、耐候性、耐衝撃性などが優れている。なお、プラスチック層３００によって第１フィルム層１００上の装飾層１１０をプラスチック層３００内に封止することで、インモールドエレクトロニクスアセンブリは、パターンが多様化でき、耐摩耗性が高く、酸化変色が発生しにくく、耐腐食性が良く、環境に良いなどの利点がある。
なお、図４に示す実施例において、２つの表示ユニット２２１を貫通孔１１１の対向両側にそれぞれ設け、２つの表示ユニット２２１からの光をプラスチック層３００を透過させて貫通孔１１１に導く。他の実施例において、表示ユニット２２１内にガイドレンズを設け、ガイドレンズにより左側の表示ユニット２２１からの光を右へ導き出し、右側の表示ユニット２２１からの光を左へ導き出し、表示ユニット２２１の発する光をガイドレンズによって貫通孔１１１に導き出し、さらに貫通孔１１１を通じてインモールドエレクトロニクスアセンブリの表示領域６１０を通り抜けさせる。他の実施例において、表示ユニット２２１とタッチユニット２２２とを積層した構成であってもよいことが理解されている。図５に示すように、表示ユニット２２１及びタッチユニット２２２はいずれも貫通孔１１１の下方にあり、表示ユニット２２１はタッチユニット２２２の下方にある。表示ユニット２２１とタッチユニット２２２との間に絶縁層８００が設けられている。なお、タッチユニット２２２及び絶縁層８００はいずれも透明な層であり、表示ユニット２２１からの光は、絶縁層８００及びタッチユニット２２２を順次に透過して貫通孔１１１に到達し、さらに貫通孔１１１を通じてインモールドエレクトロニクスアセンブリの表示領域６１０を通り抜けることができる。そして、この場合、インモールドエレクトロニクスアセンブリの上面６００の表示領域６１０及びタッチ領域６２０は重なっており、両方がいずれも貫通孔１１１の上方にある。
また、図１〜図７に示す実施例において、全て装飾層１１０に貫通孔１１１が開けられており、表示ユニット２２１からの光は貫通孔１１１を通じてインモールドエレクトロニクスアセンブリの表示領域６１０を通り抜けることができる。他の実施例において、貫通孔１１１の代わりに、盲孔が装飾層１１０に設けられてもよい。該盲孔が光透過可能で表示ユニット２２１からの光が該盲孔を通じてインモールドエレクトロニクスアセンブリの表示領域６１０を通り抜けることができればよい。
また、図４及び図５に示す実施例において、ピンヘッダー４３０はオス型のピンヘッダーである。他の実施例においてピンヘッダー４３０はメス型のピンヘッダーであってよいことが理解されている。
図６に示すように、ピンヘッダー４３０は接続足部４３１、コイル部４３３及び保護ハウジング４３５を含む。接続足部４３１はコイル部４３３と電気的に接続されており、コイル部４３３内に挿入孔４３４が形成される。保護ハウジング４３５は、コイル部４３３の外側に嵌っているとともにプラスチック層３００から突き出し、インモールドエレクトロニクスアセンブリの裏面７００から突き出している。図４及び図５に示す実施例において、ピンヘッダー４３０はオス型のピンヘッダーであり、インモールド射出によってプラスチック層３００を成形するとき、ピン先端部４３２を回避するために下型のキャビティ内に溝を設ける必要がある。そして、溝をピン先端部４３２に厳密に合わせなければならない。そうしないと、上型９１０と下型９２０とを閉じる途中で下型９２０にピン先端部４３２が突き当たって損壊する恐れがある。一方、図６に示す実施例においては、ピンヘッダー４３０はメス型のピンヘッダーであり、インモールド射出によるプラスチック層３００の成形は図７に示す。コイル部４３３の外側に保護ハウジング４３５が嵌っており、保護ハウジング４３５の横方向の寸法がピン先端部４３２の横方向の寸法よりも遥かに大きいので、下型９２０とピンヘッダー４３０との位置合わせはより簡単にすることができる。上型９１０と下型９２０とを閉じるとき、下型９２０の溝９２１をピンヘッダー４３０の保護ハウジング４３５に合わせればよい。最後に、射出成形によってプラスチック層３００を回路層２１０の第１フィルム層１００から離れる側に成形する。プラスチック層３００により、第１フィルム層１００上の装飾層１１０、及び機能モジュール２００の回路層２１０と表示ユニット２２１とタッチユニット２２２を全てプラスチック層３００内に封止する。また、引出し端子４００の一部がプラスチック層３００内に埋め込まれる。プラスチック層３００に封止された引出し端子４００の一部は、図６に示されるようにピンヘッダー４３０の接続足部４３１、及びコイル部４３３をカバーする保護ハウジング４３５の一部である。一実施例において、図４及び図５に示すオス型のピンヘッダーは図６に示すメス型のピンヘッダーの挿入孔４３４内に挿入されて電気的接続を実現することができる。
上記インモールドエレクトロニクスアセンブリは、第１フィルム層１００、機能モジュール２００、プラスチック層３００及び引出し端子４００の構造と接続関係を合理的に設置することにより、第１フィルム層１００がインモールドエレクトロニクスアセンブリの上面６００に設けられ、機能モジュール２００がプラスチック層３００内に封止され、引出し端子４００の一端が回路層２１０と接続され、他端がインモールドエレクトロニクスアセンブリの裏面７００に引き出される。これにより、インモールドエレクトロニクスアセンブリの意匠構造物がよりスリムになる。また、取り外し不可であるので、防湿性、耐候性、耐衝撃性などが優れている。一方、プラスチック層３００内に封止された電子素子２２０は直接に引出し端子４００を介して外部の素子と接続されることができるので、フラットケーブルの設置が避けられてフラットケーブルの折れ・裂けが避けられてプラスチック層３００内に封止された電子素子２２０と外部の素子との電気的接続の確実性が確保される。
上記実施例の各技術的特徴は任意に組合わせることが可能であるが、説明の簡素化のため、上記実施例における各技術的特徴の可能な組合せを全て説明してはいない。しかし、これら技術的特徴の組合せは、矛盾がない限り、いずれも本明細書に記載の範囲内のものだと理解すべきである。
上記実施例は本発明のいくつかの実施形態を示すものに過ぎず、具体的且つ詳細に説明されたが、特許の範囲を制限するものと理解すべきではない。なお、当業者にとって、本発明の発想から逸脱しない前提で複数の変形や改良を行うことも可能であるが、これらも本発明の保護範囲内のものである。本発明の特許保護の範囲は特許請求の範囲に準ずるものとする。
１００ 第１フィルム層
１１０ 装飾層
１１１ 貫通孔
２００ 機能モジュール
２１０ 回路層
２２０ 電子素子
２２１ 表示ユニット
２２２ タッチユニット
３００ プラスチック層
４００ 引出し端子
４１０ 導電性材料
４２０ フレキシブル回路板
４３０ ピンヘッダー
４３１ 接続足部
４３２ ピン先端部
４３３ コイル部
４３４ 挿入孔
４３５ 保護ハウジング
５００ 第１フィルム層
５１０ ホール
６００ 上面
６１０ 表示領域
６２０ タッチ領域
７００ 裏面
８００ 絶縁層
９１０ 上型
９２０ 下型
９２１ 溝

Claims (18)

  1. インモールドエレクトロニクスアセンブリであって、
    前記インモールドエレクトロニクスアセンブリの上面に設けられた第１フィルム層と、
    回路層と、前記回路層と電気的に接続されている電子素子とを含む機能モジュールと、
    前記機能モジュールを封止するように構成されたプラスチック層と、
    一端が前記回路層と電気的に接続されており、他端が前記インモールドエレクトロニクスアセンブリの裏面に引き出されている引出し端子と、を備える
    インモールドエレクトロニクスアセンブリ。
  2. 前記第１フィルム層の前記上面から離れる側には、装飾層が設けられている
    ことを特徴とする請求項１に記載のインモールドエレクトロニクスアセンブリ。
  3. 前記電子素子は表示ユニットとタッチユニットとを含み、前記表示ユニット及び前記タッチユニットはいずれも前記回路層に電気的に接続されており、前記上面は表示領域とタッチ領域とを含み、前記表示領域は前記表示ユニットに対応しており、前記タッチ領域は前記タッチユニットに対応しており、前記表示ユニットに表示される情報が前記表示領域に表示されるように構成されている、
    ことを特徴とする請求項１に記載のインモールドエレクトロニクスアセンブリ。
  4. 前記電子素子は表示ユニットとタッチユニットとを含み、前記表示ユニット及び前記タッチユニットはいずれも前記回路層に電気的に接続されており、前記上面は表示領域とタッチ領域とを含み、前記表示領域と前記タッチ領域とは重なっており、前記表示ユニットと前記タッチユニットとは積層して設置されており、前記表示ユニットと前記タッチユニットとの間に絶縁層が設けられている、
    ことを特徴とする請求項１に記載のインモールドエレクトロニクスアセンブリ。
  5. 前記第１フィルム層の前記上面から離れる側に装飾層が設けられており、前記装飾層において前記表示領域に対応する位置に貫通孔が開けられている、
    ことを特徴とする請求項４に記載のインモールドエレクトロニクスアセンブリ。
  6. 前記電子素子は２つの表示ユニットを含み、前記２つの表示ユニットは前記回路層と電気的に接続されており、前記上面は表示領域を含み、前記装飾層において前記表示領域に対応する位置に貫通孔が開けられており、前記２つの表示ユニットは前記貫通孔の対向両側に設けられている、または、前記表示ユニットは前記貫通孔の下に設置されている
    ことを特徴とする請求項２に記載のインモールドエレクトロニクスアセンブリ。
  7. 前記インモールドエレクトロニクスアセンブリの裏面に設けられた第２フィルム層をさらに含み、前記プラスチック層は前記第１フィルム層と前記第２フィルム層との間にあり、前記回路層は前記第２フィルム層の前記プラスチック層に近い側にある、
    ことを特徴とする請求項２、４または６に記載のインモールドエレクトロニクスアセンブリ。
  8. 前記第２フィルム層にホールが開けられており、前記引出し端子はフレキシブル回路板と前記ホール内に充填された導電性材料とを含み、前記導電性材料の一端は前記回路層と電気的に接続され、前記導電性材料の他端は前記フレキシブル回路板と電気的に接続されている、
    ことを特徴とする請求項７に記載のインモールドエレクトロニクスアセンブリ。
  9. 前記回路層は前記第１フィルム層の前記上面から離れる側に設けられており、前記プラスチック層は、前記回路層の前記第１フィルム層から離れる側に設けられて前記回路層及び前記電子素子を封止するように構成されている、
    ことを特徴とする請求項１に記載のインモールドエレクトロニクスアセンブリ。
  10. 前記第１フィルム層の前記上面から離れる側に装飾層が設けられ、前記回路層は前記装飾層の前記第１フィルム層から離れる側に設けられ、前記プラスチック層は、前記回路層の前記装飾層から離れる側に設けられて前記装飾層と前記機能モジュールと前記引出し端子の一部とを封止するように構成されている、
    ことを特徴とする請求項１に記載のインモールドエレクトロニクスアセンブリ。
  11. 前記引出し端子はピンヘッダーであり、前記ピンヘッダーは接続足部とピン先端部とを含み、前記接続足部は前記回路層と電気的に接続されており、前記ピン先端部は、前記プラスチック層から突き出して、前記インモールドエレクトロニクスアセンブリの裏面から突き出している、
    ことを特徴とする請求項１０に記載のインモールドエレクトロニクスアセンブリ。
  12. 前記接続足部及び前記ピン先端部の一部は前記プラスチック層に埋め込まれている
    ことを特徴とする請求項１１に記載のインモールドエレクトロニクスアセンブリ。
  13. 前記引出し端子は接続足部とコイル部と保護ハウジングとを含み、前記接続足部と前記コイル部とは電気的に接続されており、前記コイル部内に挿入孔が形成されており、前記保護ハウジングは前記コイル部の外側に嵌っており、前記保護ハウジングは、前記プラスチック層から突き出して前記インモールドエレクトロニクスアセンブリの裏面から突き出している、
    ことを特徴とする請求項１０に記載のインモールドエレクトロニクスアセンブリ。
  14. 第１フィルム層の一側に装飾層を印刷することと、
    第２フィルム層にホールを開け、前記ホール内に導電性材料を充填することと、
    前記第２フィルム層の一側に回路層と導電層とを印刷し、前記導電層をパターニングすることで前記回路層と電気的に接続されるタッチユニットを形成し、前記回路層が前記導電性材料に電気的に接続されることと、
    表示ユニットを前記回路層と電気的に接続することと、
    射出成形によって前記第１フィルム層と前記第２フィルム層との間にプラスチック層を形成することで、前記装飾層、前記回路層、前記表示ユニット及び前記タッチユニットを封止することと、
    前記導電性材料の前記回路層から離れる側の一端をフレキシブル回路板にボンディングすることと、を含む
    インモールドエレクトロニクスアセンブリの製造方法。
  15. 前記表示ユニット、前記タッチユニット及び前記回路層を前記第２フィルム層の前記プラスチック層に近い側に形成する
    ことを特徴とする請求項１４に記載の方法。
  16. 前記装飾層に貫通孔を開け、２つの表示ユニットを前記貫通孔の対向両側に設け、または、前記表示ユニットを前記貫通孔の下に設ける、
    ことを特徴とする請求項１５に記載の方法。
  17. 第１フィルム層の一側に装飾層を印刷することと、
    前記装飾層に回路層と導電層とを印刷し、前記導電層をパターニングすることで前記回路層と電気的に接続されるタッチユニットを形成することと、
    表示ユニットを前記回路層と電気的に接続し、ピンヘッダーの接続足部を前記回路層と固定して接続することと、
    射出成形によってプラスチック層を前記回路層の第１フィルム層から離れる側に成形し、前記ピンヘッダーのピン先端部を前記プラスチック層から突き出すようにすることと、を含む
    インモールドエレクトロニクスアセンブリの製造方法。
  18. 前記装飾層に貫通孔を開け、２つの表示ユニットを前記貫通孔の対向両側に設け、または、前記表示ユニットを前記貫通孔の下に設ける
    ことを特徴とする請求項１７に記載の方法。
JP2021064939A 2020-04-29 2021-04-06 インモールドエレクトロニクスアセンブリ及びその製造方法 Active JP7121158B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010354699.7 2020-04-29
CN202010354699.7A CN111524883B (zh) 2020-04-29 2020-04-29 膜内电子组件及其制备方法

Publications (2)

Publication Number Publication Date
JP2021173998A true JP2021173998A (ja) 2021-11-01
JP7121158B2 JP7121158B2 (ja) 2022-08-17

Family

ID=71904732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021064939A Active JP7121158B2 (ja) 2020-04-29 2021-04-06 インモールドエレクトロニクスアセンブリ及びその製造方法

Country Status (5)

Country Link
US (1) US20210345490A1 (ja)
EP (1) EP3904038A1 (ja)
JP (1) JP7121158B2 (ja)
CN (1) CN111524883B (ja)
TW (1) TWI771966B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7158259B2 (ja) 2018-11-26 2022-10-21 株式会社第一興商 カラオケ用マラカス
CN111897454A (zh) * 2020-07-24 2020-11-06 业成科技（成都）有限公司 发光组件及其制作方法、电子装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4885151U (ja) * 1971-12-04 1973-10-16
JPH01283617A (ja) * 1988-05-11 1989-11-15 Fuji Xerox Co Ltd 操作表示装置
JP2009177117A (ja) * 2007-12-25 2009-08-06 Toshiba Lighting & Technology Corp 表示装置
JP2016189450A (ja) * 2014-07-18 2016-11-04 株式会社半導体エネルギー研究所 回路基板の作製方法、発光装置の作製方法、及び発光装置
US20170142827A1 (en) * 2015-11-13 2017-05-18 Avexir Technologies Corporation Electronic device and dynamic random access memory thereof
US20190069408A1 (en) * 2017-08-25 2019-02-28 Tactotek Oy Multilayer structure for hosting electronics and related method of manufacture
US10225932B1 (en) * 2018-08-27 2019-03-05 Tactotek Oy Interfacing arrangement, method for manufacturing an interfacing arrangement, and multilayer structure hosting an interfacing arrangement
WO2019073581A1 (ja) * 2017-10-12 2019-04-18 株式会社ワンダーフューチャーコーポレーション 電子部品搭載容器及び電子部品実装構造
US20190386403A1 (en) * 2018-06-18 2019-12-19 Dupont Electronics, Inc. Flexible electrically conductive pastes and devices made therewith

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3039355B2 (ja) * 1996-02-06 2000-05-08 ソニー株式会社 フィルム回路の製造方法
JPH095769A (ja) * 1995-06-21 1997-01-10 Rohm Co Ltd 電子素子の配線接続構造
EP2194489A1 (fr) * 2008-12-02 2010-06-09 EM Microelectronic-Marin SA Carte électronique ayant des moyens de commande
US9030837B2 (en) * 2011-06-10 2015-05-12 Scott Moncrieff Injection molded control panel with in-molded decorated plastic film that includes an internal connector
US20150131240A1 (en) * 2012-05-22 2015-05-14 Würth Elektronik Gmbh &Co. KG Method for Producing an Electronic Subassembly
CN203178633U (zh) * 2012-11-13 2013-09-04 深圳市天时通科技有限公司 触控显示模组
CN104252269A (zh) * 2014-09-18 2014-12-31 京东方科技集团股份有限公司 一种触摸屏、其制作方法及显示装置
TWM509378U (zh) * 2014-12-03 2015-09-21 Futurelabs Entpr Co Ltd 觸控顯示裝置
US9801286B2 (en) * 2015-09-28 2017-10-24 Tactotek Oy Multilayer structure and related method of manufacture for electronics
CN106951125B (zh) * 2017-03-30 2019-09-13 上海天马微电子有限公司 一种触控显示面板及触控显示装置
US10057989B1 (en) * 2017-04-10 2018-08-21 Tactotek Oy Multilayer structure and related method of manufacture for electronics
US10688916B2 (en) * 2018-05-10 2020-06-23 Dura Operating, Llc Multiple resin over-mold for printed circuit board electronics and light guide
US10656323B1 (en) * 2018-08-22 2020-05-19 Dura Operating, Llc Preformed light guide with pockets for light emitting diodes mounted to a printed circuit board
US10485094B1 (en) * 2018-08-27 2019-11-19 Tactotek Oy Multilayer structure with embedded sensing functionalities and related method of manufacture
CN110430663B (zh) * 2019-08-07 2022-08-30 深圳市恒翊科技有限公司 一种双层膜内电子电路结构体

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4885151U (ja) * 1971-12-04 1973-10-16
JPH01283617A (ja) * 1988-05-11 1989-11-15 Fuji Xerox Co Ltd 操作表示装置
JP2009177117A (ja) * 2007-12-25 2009-08-06 Toshiba Lighting & Technology Corp 表示装置
JP2016189450A (ja) * 2014-07-18 2016-11-04 株式会社半導体エネルギー研究所 回路基板の作製方法、発光装置の作製方法、及び発光装置
US20170142827A1 (en) * 2015-11-13 2017-05-18 Avexir Technologies Corporation Electronic device and dynamic random access memory thereof
US20190069408A1 (en) * 2017-08-25 2019-02-28 Tactotek Oy Multilayer structure for hosting electronics and related method of manufacture
WO2019073581A1 (ja) * 2017-10-12 2019-04-18 株式会社ワンダーフューチャーコーポレーション 電子部品搭載容器及び電子部品実装構造
US20190386403A1 (en) * 2018-06-18 2019-12-19 Dupont Electronics, Inc. Flexible electrically conductive pastes and devices made therewith
US10225932B1 (en) * 2018-08-27 2019-03-05 Tactotek Oy Interfacing arrangement, method for manufacturing an interfacing arrangement, and multilayer structure hosting an interfacing arrangement

Also Published As

Publication number Publication date
CN111524883A (zh) 2020-08-11
US20210345490A1 (en) 2021-11-04
CN111524883B (zh) 2022-09-20
EP3904038A1 (en) 2021-11-03
JP7121158B2 (ja) 2022-08-17
TW202143808A (zh) 2021-11-16
TWI771966B (zh) 2022-07-21

Similar Documents

Publication Publication Date Title
JP2021173998A (ja) インモールドエレクトロニクスアセンブリ及びその製造方法
CN101620486B (zh) 电子装置和触摸传感器膜
CN109070414B (zh) 电极图案一体化成型品及其制造方法
US10810911B2 (en) Molded article, display device including the molded article, and method for manufacturing molded article
WO2019026636A1 (ja) 成形品、電気製品及び成形品の製造方法
CN105765808A (zh) 电子电路单元及其制造方法
CN114555319B (zh) 成型品、电气产品以及成型品的制造方法
CN207458013U (zh) 触控薄膜、触控组件、触摸屏及电子设备
WO2022123981A1 (ja) 電子部品付き樹脂筐体およびその製造方法
KR100514688B1 (ko) 이엘 인서트 성형품의 제조방법
JP2016082062A (ja) 成形品、電気部品シート、電気製品及び成形品の製造方法
CN204179345U (zh) 一种电子产品的防水连接器结构
CN103727464B (zh) 背光模组及其制造方法
CN111399702A (zh) 带发光指示及触控功能的膜内电子结构体及其制造方法
JP7102481B2 (ja) 射出成形品及びその製造方法
WO2021157391A1 (ja) 成形品、電気製品及び成形品の製造方法
CN216448120U (zh) 一种新型imd面板
CN220086054U (zh) 一种显示面板及显示设备
KR101642472B1 (ko) 소자와 터치센서를 일체적 적층 구조로 구비한 터치 키패드
KR101654648B1 (ko) 소자와 터치센서를 일체화한 터치 키패드
CN115857722A (zh) 一种一体式触摸面板的生产工艺
KR20210009702A (ko) 터치 센서

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220804

R150 Certificate of patent or registration of utility model

Ref document number: 7121158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150