JP2021158490A - 撮像装置及び制御方法 - Google Patents
撮像装置及び制御方法 Download PDFInfo
- Publication number
- JP2021158490A JP2021158490A JP2020056050A JP2020056050A JP2021158490A JP 2021158490 A JP2021158490 A JP 2021158490A JP 2020056050 A JP2020056050 A JP 2020056050A JP 2020056050 A JP2020056050 A JP 2020056050A JP 2021158490 A JP2021158490 A JP 2021158490A
- Authority
- JP
- Japan
- Prior art keywords
- aggregation
- dram
- imaging device
- capture data
- engine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System (AREA)
- Studio Devices (AREA)
Abstract
【課題】複数のメモリを有する構成でありながらも、消費電力を抑制する撮像装置および制御方法を提供する。【解決手段】イメージセンサーとフロントエンジンとバックエンジンで構成され、キャプチャデータをフロントエンジンで処理した後、バックエンジンへ転送する撮像装置において、フロントエンジンには複数のDRAMが接続され、キャプチャデータの書き込みは少なくとも2つ以上のDRAMに分割して行い、キャプチャデータの読み出しは少なくとも2つ以上のDRAMから読み出すと同時に特定のDRAMへデータ集約を行い、キャプチャデータが存在しなくなった少なくとも1つのDRAMを省電力化する。【選択図】図6
Description
本発明は、フロントエンジンとバックエンジンで構成される撮像装置に関し、特にフロントエンジンに接続されるメモリの制御方法に関する。
フロントエンジンとバックエンジンで構成される撮像装置において、フロントエンジンでは、ローリングシャッター歪を抑制するため、短時間で静止画キャプチャを行う必要がある。そのため、静止画キャプチャ時は、一時的に膨大なDRAM帯域を必要とする。
この膨大なDRAM帯域を確保するため、例えば、複数のDRAMに分割して書き込むことが考えられている。一方、静止画キャプチャ時以外は、DRAM1ch分の帯域で十分である。
複数のDRAMに分割して書き込まれたキャプチャデータは、それぞれのDRAMから読み出され、フロントエンジン内で現像や圧縮、RAW転送などの処理が行われる。処理後のキャプチャデータは、バックエンジンに転送され、本現像やコーデックの処理が行われる。これらの処理に使用する画像は、一般に、キャプチャ時の時系列のまま(ラスタスキャン)入力されることを期待している。
従来の撮像装置は、第1の画像処理回路に接続された第1のメモリと、第2の画像処理回路に接続された第2のメモリを備え、第1の画像処理回路から第2のメモリにアクセスし、また第2の画像処理回路から第1のメモリにアクセスするよう、アドレス空間を共有し、画像処理回路間で画像データの受け渡しができる構成を有するものがある(例えば、特許文献1参照)。
しかしながら、上記従来技術の構成では、2つのメモリを常時アクセス可能な状態にしておく必要があり、消費電力が増えるといった問題がある。
本発明は、上記の問題点に鑑み、複数のメモリを有する構成でありながらも、消費電力を抑制する撮像装置及び制御方法を提供することを目的とする。
上記目的を達成するために、本発明の撮像装置は、イメージセンサーとフロントエンジンとバックエンジンで構成され、キャプチャデータを前記フロントエンジンで処理した後、前記バックエンジンへ転送する撮像装置において、前記フロントエンジンには複数のDRAMが接続され、前記キャプチャデータの書き込みは少なくとも2つ以上のDRAMに分割して行い、前記キャプチャデータの読み出しは少なくとも2つ以上のDRAMから読み出すと同時に特定のDRAMへデータ集約を行い、前記キャプチャデータが存在しなくなった少なくとも1つのDRAMを省電力化することを特徴とする。
本発明によれば、複数のメモリを有する撮像装置の消費電力を抑制することができる。
以下、図面を参照しながら本発明の好適な実施の形態を説明する。
<実施形態1>
図1は、本発明の実施形態1における撮像装置の概略構成を示したブロック図である。
図1は、本発明の実施形態1における撮像装置の概略構成を示したブロック図である。
撮像装置1は、イメージセンサー2とフロントエンジン3とバックエンジン4とDRAM_A5とDRAM_B6を備えている。DRAM_A5とDRAM_B6は一例であり、他に多数のDRAMメモリを備えても良い。
イメージセンサー2はフロントエンジン3と接続され、フロントエンジン3はDRAM_A5及びDRAM_B6及びバックエンジン4と接続される。
イメージセンサー2は静止画をキャプチャし、フロントエンジン3に図2(a)で示すラスタスキャンで転送する。フロントエンジン3は静止画キャプチャデータを、DRAM_A5及びDRAM_B6に分割して書き込み、一時保存する。図2(b)は、静止画キャプチャデータを左右分割する例であり、左側をDRAM_A5に、右側はDRAM_B6に書き込む。図2(c)は、静止画キャプチャデータをライン分割する例であり、奇数ラインをDRAM_A5に、偶数ラインをDRAM_B6に書き込む。図2(b)(c)で示す分割書き込みは、フロントエンジン3内でのバッファリングを最小限にするため、DRAM_A5及びDRAM_B6に対して一定間隔で交互に書き込みが行われる。
次に、フロントエンジン3は一時保存した静止画キャプチャデータをDRAM_A5及びDRAM_B6から交互に読み出し、不図示の現像や圧縮等の処理を行う。その後、フロントエンジン3は、バックエンジン4に処理後キャプチャデータを転送する。
次に、図3を用いて、静止画キャプチャデータを集約しない場合のDRAM_A5とDRAM_B6の使用帯域の変化を説明する。
静止画キャプチャ時間T1は、イメージセンサー2でキャプチャされた静止画キャプチャデータをDRAM_A5及びDRAM_B6に分割して書き込む時間である。その時の使用帯域は静止画キャプチャ帯域BW1となる。読み出し処理時間T2は、DRAM_A5及びDRAM_B6から静止画キャプチャデータを読み出す時間である。その時の使用帯域はキャプチャデータ読み出し帯域BW2となる。DRAM_B6は、静止画キャプチャデータの読み書き以外に、不図示の現像や圧縮等の処理で使用する帯域があり、それらはまとめてその他の処理帯域BW3となる。静止画連写時間T3は、イメージセンサー2によって静止画キャプチャが行われる時間間隔である。
通常、静止画連写時間T3から読み出し処理時間T2及び静止画キャプチャ時間T1を減じた時間にDRAM_A5が未使用となり、省電力化される。
次に、図4を用いて、静止画キャプチャデータを集約する場合のDRAM_A5とDRAM_B6の使用帯域の変化を説明する。
静止画キャプチャ時間T1と読み出し処理時間T2と静止画連写時間T3と静止画キャプチャ帯域BW1とキャプチャデータ読み出し帯域BW2とその他の処理帯域BW3は、図3の説明と同様である。集約時間T4はDRAM_A5とDRAM_B6に分割して一時保存されている静止画キャプチャデータのうち、DRAM_A5に保存されている読み出し前のキャプチャデータをDRAM_B6にコピーする時間である。集約帯域BW4は、前記コピーにかかる帯域である。
このように、静止画キャプチャデータを集約する場合、静止画連写時間T3から読み出し処理時間T2及び静止画キャプチャ時間T1を減じた時間に加えて、読み出し処理時間T2から集約時間T4を減じた時間にDRAM_A5が未使用となり、省電力化される。
図5は静止画キャプチャデータの集約する/しない場合のDRAM_A5及びDRAM_B6それぞれの省電力化期間の比較図である。
次に、図6のフローチャートを用いて静止画キャプチャデータの集約する/しないの判定方法を説明する。
まず、ステップS301で集約先DRAMであるDRAM_B6の空き帯域を式(1)で取得する。
BWempty=BWmax−BW2−BW3 式(1)
BWempty:DRAM_B6の空き帯域
BWmax:DRAM_B6の最大帯域
BW2:キャプチャデータ読み出し帯域
BW3:その他の処理帯域
BWempty=BWmax−BW2−BW3 式(1)
BWempty:DRAM_B6の空き帯域
BWmax:DRAM_B6の最大帯域
BW2:キャプチャデータ読み出し帯域
BW3:その他の処理帯域
次にステップS302で集約帯域BW1を、BW1<BWemptyを満たす範囲で設定する。
続いてステップS303で集約時間を算出する。DRAM_A5からDRAM_B6へ転送するデータ量をDとすると、集約時間T4=BW3/Dとなる。
集約可否判定のステップS304は、集約時間T4が読み出し処理時間T2より小さければ電力効果判定のステップS305に進み、大きければ集約処理しないステップS307へ進む。電力効果判定のステップS305は、式(2)で判定を行う。
BW3×2×P1×T4/T3 < P0×(T2−T4)/T3 式(2)
P0:帯域0%の電力
P1:帯域1%あたりの電力
BW3×2×P1×T4/T3 < P0×(T2−T4)/T3 式(2)
P0:帯域0%の電力
P1:帯域1%あたりの電力
電力効果判定のステップS305の結果、効果ありとなれば集約処理するステップS306へ進む。
このように、本実施形態における撮像装置及び制御方法を用いれば、撮像装置のDRAM使用状況に合わせて集約する/しないを判定することにより、複数のメモリを有する撮像装置の消費電力を抑制することができる。
<実施形態2>
本発明の実施形態2では、読み出し処理時間T2が静止画連写時間T3に連動する例を説明する。図5において実施形態1と同じ機能を持つ部位には同じ番号を付して、説明は省略する。
本発明の実施形態2では、読み出し処理時間T2が静止画連写時間T3に連動する例を説明する。図5において実施形態1と同じ機能を持つ部位には同じ番号を付して、説明は省略する。
読み出し処理時間T2は、フロントエンジン3内で行う不図示の現像や圧縮等の信号処理に要する時間を最小値とし、静止画連写時間T3から静止画キャプチャ時間T1を減じた時間を最大値とする範囲で決定される。
この際、省電力効果を得るため、前記信号処理の動作周波数を低くすることが有効である。読み出し処理時間T2が長いほど、前記信号処理の動作周波数を低く設定できる。したがって、読み出し処理時間T2を静止画連写時間T3の例えば0.8倍になるよう設定することで、静止画連写時間T3に連動して読み出し処理時間T2が長くなるようにし、前記信号処理の動作周波数を低く設定できるようにした。
<実施形態3>
本発明の実施形態3では、読み出し処理時間T2がフロントエンジン3からバックエンジン4に対する転送速度に連動する例を説明する。図5において実施形態1と同じ機能を持つ部位には同じ番号を付して、説明は省略する。
本発明の実施形態3では、読み出し処理時間T2がフロントエンジン3からバックエンジン4に対する転送速度に連動する例を説明する。図5において実施形態1と同じ機能を持つ部位には同じ番号を付して、説明は省略する。
フロントエンジン3は一時保存した静止画キャプチャデータをDRAM_A5及びDRAM_B6から交互に読み出し、不図示の現像や圧縮等の信号処理を行う。その後、フロントエンジン3は、バックエンジン4に処理後キャプチャデータを転送する。これら一連の処理は、パイプライン実行されるため、フロントエンジン3のデータ出力速度である、フロントエンジン3からバックエンジン4への転送速度によって、前記処理それぞれの処理速度が決定する。したがって、読み出し処理時間T2もフロントエンジン3からバックエンジン4に対する転送速度に連動させることにより、前記信号処理の消費電力削減を最大化できる。
<実施形態4>
図7は、本発明の実施形態4におけるフローチャートである。
図7は、本発明の実施形態4におけるフローチャートである。
本実施形態では、動作モード判定のステップS310を追加している。動作モード判定のステップS310は、撮像装置が動画撮影モードであるか静止画撮影モードであるかを判定し、動画撮影モード時は、集約処理しないステップS307へ進み、静止画撮影モード時は、ステップS301へ進む。一般に、動画撮影時はキャプチャ間隔が短くなるため集約可否判定S304を満たさない。したがって、動画撮影モードでは集約処理しないS307へ進むことで、判定を簡略化する。
1 撮像装置
2 イメージセンサー
3 フロントエンジン
4 バックエンジン
5 DRAM_A
6 DRAM_B
2 イメージセンサー
3 フロントエンジン
4 バックエンジン
5 DRAM_A
6 DRAM_B
Claims (7)
- イメージセンサーとフロントエンジンとバックエンジンで構成され、キャプチャデータを前記フロントエンジンで処理した後、前記バックエンジンへ転送する撮像装置において、
前記フロントエンジンには複数のDRAMが接続され、前記キャプチャデータの書き込みは少なくとも2つ以上のDRAMに分割して行い、前記キャプチャデータの読み出しは少なくとも2つ以上のDRAMから読み出すと同時に特定のDRAMへデータ集約を行い、前記キャプチャデータが存在しなくなった少なくとも1つのDRAMを省電力化することを特徴とする撮像装置。 - 前記フロントエンジンにDRAM帯域観測部と集約可否判定部を備え、
前記DRAM帯域観測部は集約先DRAMの空き帯域を取得し、
前記集約可否判定部は前記空き帯域から集約時間を算出し、前記キャプチャデータの読み出し処理時間と集約時間を比較し、集約可否を判定することを特徴とする請求項1記載の撮像装置。 - 前記フロントエンジンに電力効果判定部を備え、集約することによる省電力効果と集約処理自体にかかる電力を比較し、集約可否を判定することを特徴とする請求項2記載の撮像装置。
- 前記集約可否判定部で用いるキャプチャデータの読み出し処理時間は、静止画連写時間によって決定されることを特徴とする請求項2または3記載の撮像装置。
- 前記集約可否判定部で用いるキャプチャデータの読み出し処理時間は、前記フロントエンジンと前記バックエンジンの間の転送速度によって決定されることを特徴とする請求項2または3記載の撮像装置。
- 静止画撮影モードでは集約判定を行い、動画撮影モードでは集約判定を行わないことを特徴とする請求項2または3記載の撮像装置。
- 請求項1乃至6のいずれか1項に記載の撮像装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020056050A JP2021158490A (ja) | 2020-03-26 | 2020-03-26 | 撮像装置及び制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020056050A JP2021158490A (ja) | 2020-03-26 | 2020-03-26 | 撮像装置及び制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021158490A true JP2021158490A (ja) | 2021-10-07 |
Family
ID=77919849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020056050A Pending JP2021158490A (ja) | 2020-03-26 | 2020-03-26 | 撮像装置及び制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021158490A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102022123362A1 (de) | 2021-09-28 | 2023-03-30 | Shimano Inc. | Steuervorrichtung für ein muskelkraftbetriebenes fahrzeug |
-
2020
- 2020-03-26 JP JP2020056050A patent/JP2021158490A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102022123362A1 (de) | 2021-09-28 | 2023-03-30 | Shimano Inc. | Steuervorrichtung für ein muskelkraftbetriebenes fahrzeug |
DE102022123361A1 (de) | 2021-09-28 | 2023-03-30 | Shimano Inc. | Steuervorrichtung für muskelkraftbetriebenes fahrzeug |
DE102022123300A1 (de) | 2021-09-28 | 2023-03-30 | Shimano Inc. | Steuervorrichtung für ein muskelkraftbetriebenes fahrzeug und lernmodell verwendet in einem steuersystem für ein muskelkraftbetriebenes fahrzeug |
DE102022123299A1 (de) | 2021-09-28 | 2023-03-30 | Shimano Inc. | Steuervorrichtung für muskelkraftbetriebenes fahrzeug |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10241721B2 (en) | Image processing device and image processing method | |
JP3761061B2 (ja) | データ処理システムおよびデータ処理方法 | |
US9313358B2 (en) | Image processing apparatus | |
KR20070037536A (ko) | 메모리 맵핑 방법 및 장치 | |
US20090100225A1 (en) | Data processing apparatus and shared memory accessing method | |
JP2021158490A (ja) | 撮像装置及び制御方法 | |
US20190324646A1 (en) | Memory access device, image-processing device, and imaging device | |
TWI391911B (zh) | 記憶體存取裝置及使用該記憶體存取裝置的顯示器 | |
JP2007199815A (ja) | メモリ制御装置およびメモリ制御方法 | |
JP6539509B2 (ja) | データ転送装置およびデータ転送方法 | |
JP2010287239A (ja) | リアルタイムストリーミングのための装置及びバス制御方法 | |
CN110362519B (zh) | 接口装置和接口方法 | |
US7516258B2 (en) | Electronic apparatus and control method | |
JP4610523B2 (ja) | 動画処理装置 | |
US20120144150A1 (en) | Data processing apparatus | |
US20140009478A1 (en) | Image processing apparatus and control method | |
JP2019087950A (ja) | 撮像装置 | |
JP2014170476A (ja) | データ処理装置およびその制御方法 | |
WO2016203996A1 (ja) | データ転送装置およびデータ転送方法 | |
JP2006189919A (ja) | 電子機器、制御方法及びコンピュータプログラム | |
JP5224492B2 (ja) | 画像データ転送制御装置及び画像データ転送方法並びに該画像データ転送装置を有するカメラ | |
JP6205980B2 (ja) | 画像転送装置及び画像転送方法 | |
JP2022011993A (ja) | 回路再構成装置、制御方法、及びプログラム | |
JP2015141528A (ja) | 画像処理装置及び撮像装置、及び、画像処理装置の制御方法 | |
JP2020030521A (ja) | 画像処理装置 |