TWI391911B - 記憶體存取裝置及使用該記憶體存取裝置的顯示器 - Google Patents
記憶體存取裝置及使用該記憶體存取裝置的顯示器 Download PDFInfo
- Publication number
- TWI391911B TWI391911B TW097113616A TW97113616A TWI391911B TW I391911 B TWI391911 B TW I391911B TW 097113616 A TW097113616 A TW 097113616A TW 97113616 A TW97113616 A TW 97113616A TW I391911 B TWI391911 B TW I391911B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- buffer
- client
- management unit
- clients
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1663—Access to shared memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Input (AREA)
- Digital Computer Display Output (AREA)
Description
本發明是有關於一種記憶體存取裝置,且特別是有關於一種記憶體存取裝置與運用該記憶體存取裝置的顯示器。
在現今的電子系統中,都需要利用記憶體來存放儲存資料。而容量較大的動態記憶體(例如動態隨機存取記憶體Dynamic Random Access Memory,DRAM)則經常被使用。然而,這種動態記憶體的存取動作較為複雜,並且,在同一個電子系統中需要對這個動態記憶體進行讀寫的電子裝置(以下稱客戶端)通常不只一個。因此,當多個客戶端需要同時針對這種動態記憶體進行存取時,總是需要對應每個客戶端配置一個緩衝器來輔助。
請參照圖1,圖1繪示習知技術中的記憶體存取裝置100的示意圖。記憶體存取裝置100中的客戶端130、140要對動態記憶體110進行寫入動作。由於兩個寫入動作是無法同時在一個動態記憶體110上進行,因此客戶端130、140分別先行將資料寫入其所對應的緩衝器131、141中。記憶體管理單元120則是偵測動態記憶體110是否空閒。一旦發現動態記憶體110空閒時,則將暫存在緩衝器131及緩衝器141中的資料依序寫入動態記憶體110。
另外,客戶端150~180則是要由動態記憶體110中讀
出資料。相同的,動態記憶體110也無法同時提供這麼多個客戶端讀出資料,因此,記憶體管理單元120則會在動態記憶體110有空閒的時候,就先行讀出客戶端150~180所會需要讀取的資料,並將之存在緩衝器151~181中。一旦客戶端150~180需要讀取資料時,就只需要至其所對應的緩衝器151~181中讀取就可以了。
由上述說明可知,記憶體存取裝置100需要因應客戶端的數量,來配置對應的緩衝器。因此,這種習知的記憶體存取裝置100總是配置了大量的緩衝器。並且,各緩衝器間並不能資源共享,使得緩衝器的使用效率不高,嚴重的增加了生產成本。
本發明提供一種記憶體存取裝置,用以使多個客戶端可以有效存取一個動態記憶體,並增加其可使用的頻寬。
本發明提供一種顯示器的記憶體存取裝置,使顯示器中的多個客戶端,可以以最大的頻寬,存取一個動態記憶體。
本發明提供一種記憶體存取裝置,包括動態記憶體以及記憶體管理單元。動態記憶體用以儲存多數個記憶資料,而記憶體管理單元稱接至動態記憶體。其中,記憶體管理單元具有多個連接埠,每一個連接埠連接到對應的客戶端,而記憶體管理單元儲存一個優先順序,用以作為儲存客戶端存取動態記憶體的順序。當客戶端針對動態記憶
體進行存取,記憶體管理單元內建至少一緩衝區,用以暫存執行上述的存取動作時對應產生的多個暫存資料。
於本發明的一實施例中,其中當各客戶端針對動態記憶體進行寫入動作時,各客戶端暫存其所要寫入的資料至緩衝區中。
於本發明的一實施例中,當各客戶端針對動態記憶體進行讀出動作時,各客戶端讀取記憶體管理單元預先讀取(pre-fetch)並儲存在緩衝區中的資料
於本發明的一實施例中,記憶體管理單元對應各客戶端,把緩衝區分配成多個子緩衝區。
於本發明的一實施例中更包括控制單元,此控制單元依據各客戶端存取動態記憶體的頻率以及各客戶端的優先順序,動態調整其所對應的各子緩衝區的容量。
於本發明的一實施例中,各子緩衝區的記憶容量的大小,反比於其所對應到的各客戶端的優先順序。
於本發明的一實施例中,當各客戶端針對動態記憶體進行寫入動作時,各客戶端暫存所要寫入的資料至其所對應的子緩衝區中。
於本發明的一實施例中,當各客戶端針對動態記憶體進行讀出動作時,各客戶端讀取記憶體管理單元預先讀取並儲存在各客戶端所對應的子緩衝區中的資料。
另外,本發明提供一種使用記憶體存取裝置的顯示器。此記憶體存取裝置包括動態記憶體以及記憶體管理單元。動態記憶體用以儲存多數個記憶資料,而記憶體管理
單元耦接至動態記憶體。其中,記憶體管理單元具有多個連接埠,每一個連接埠連接到對應的客戶端,而記憶體管理單元儲存一個優先順序,用以作為儲存客戶端存取動態記憶體的順序。當客戶端針對動態記憶體進行存取,記憶體管理單元內建至少一緩衝區,用以暫存執行上述的存取動作時對應產生的多個暫存資料。
於本發明的一實施例中,此些客戶端包括顯示器、影像擷取器、直接記憶體存取器、3度空間梳型濾波器、直接記憶體存取器、解交錯器以及過驅動器。
本發明因採用記憶體管理單元內建緩衝區的結構,來使的多個客戶端所要對同一個動態記憶體進行讀寫的資料可先行儲存在緩衝區,在依據頻寬及優先順序的分配,來達到多個客戶端同時存取一個動態記憶體的功能。因此不需要針對每一個客戶端來配置一個專屬的緩衝器,有效減少電路面積。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
以下將針對本發明的記憶體存取裝置提出多個實施例來加以說明,並佐以圖示,以期本發明據通常領域者更能了解,並得據以實施。
請先參照圖2,圖2繪示本發明的記憶體存取裝置的一實施例。記憶體存取裝置200包括動態記憶體210、記
憶體管理單元220、客戶端231~236以及控制單元240。動態記憶體210是提供客戶端231~236用以儲存資料,而對這個動態記憶體210進行實際的存取動作的則為記憶體管理單元220。
記憶體管理單元220具有多個連接埠,每一連接埠分別連接到對應的客戶端231~236。而記憶體管理單元220還內建有一個緩衝區221,這個緩衝區221則是提供客戶端231~236對動態記憶體210進行讀取或寫入時,做為暫存在這些存取動作時對應產生的暫存資料。以客戶端231、232在對動態記憶體210行寫入動作為例,若在進行寫入動作的同時,動態記憶體210的狀態為忙碌時,客戶端231、232的寫入動作將無法立即被執行。因此,客戶端231、232所要寫入的資料將可以被暫存在緩衝區221中。記憶體管理單元220會等到動態記憶體210閒置時,再將暫存在緩衝區221中的值寫入至動態記憶體210。
此外,記憶體管理單元220還會在動態記憶體210閒置時,將客戶端233、234、235、236所需要讀取的資料,預先由動態記憶體210讀出至緩衝區221中。一旦客戶端233、234、235、236需要讀取動態記憶體210中的資料時,就只要至緩衝區221中擷取即可。
值得一提的是,記憶體管理單元220在安排上述說明的這些動作的執行是依據一個儲存在記憶體管理單元920中的優先順序來進行的。這裡指的優先順序是根據客戶端231~236的重要性來決定的。當然,優先順序中,優先程
度較高的客戶端所要求的存取動作,要比較優先被執行。舉例來說,當客戶端231以及客戶端232都要寫入資料至動態記憶體210,就會將所要儲存的資料寫入緩衝區221。而一旦記憶體管理單元220在發現動態記憶體210閒置時,就會將優先順序較高的客戶端231(假設客戶端231的優先順序高於客戶端232)所暫存在緩衝區221的資料先行寫入動態記憶體210。接著,再行寫入客戶端232暫存在緩衝區221的資料。
此外,記憶體管理單元220中的緩衝區也可以不只有一個。也可以依據讀出跟寫入的不同的客戶端的需求規劃出兩個或兩個以上的緩衝區,來提供作為使用。
為了可以使暫存在緩衝區221中的動作更有效率且更有次序,緩衝區221通常會對應客戶端231~236被區分成多個子緩衝區(本圖未繪示),而控制單元240耦接至客戶端231~236及記憶體控制單元220,則是用來調整這些子緩衝區的大小。其詳細的作動,則請參閱以下的說明。
以下請參照圖3,圖3繪示本發明一實施例的緩衝區配置的一實施方法。其中的緩衝區321對應客戶端331、332、333、334、335以及336被分配出6個子緩衝區3211、3212、3213、3214、3215以及3216。對應上述關於圖2實施例的說明,當客戶端331要對動態記憶體進行寫入動作時,並將其所要儲存的資料先暫存在緩衝區的動作,就是將其所要儲存的資料,暫存在其所對應的子緩衝區3211中(相同的,客戶端332要對動態記憶體進行寫入動作時,
暫存所要儲存的資料在其所對應的子緩衝區3212中)。
由於客戶端331~336對於動態記憶體310中資料的需求不盡相同,因此,對應到客戶端的子緩衝區3211~3216的儲存容量也應該可以動態調整。而控制單元340就是用來進行動態調整這些子緩衝區3211~3216的儲存容量。而控制單元340用來判斷客戶端需要對應的子緩衝區的大小則是藉由該客戶端的優先順序,以及該客戶端針對動態記憶體310進行讀寫的頻率來決定。
由於記憶體管理單元320會針對有較高優先順序的客戶端的資料來進行處理。因此,對應到較高的優先順序的客戶端的子緩衝區通常不會累積有太多未處理的資料。換言之,這種有較高的優先順序的客戶端,並不需要對應使用大的子緩衝區。相反的,若是優先順序較低的客戶端,則必須要有較大的對應的子緩衝區(優先順序與子緩衝區記憶容量成反相關)。另外,客戶端對於動態記憶體310進行讀寫的頻率也是決定其所對應的子緩衝區大小的重要因素。顯而易見的,進行讀寫的頻率高的客戶端,是必需使用較大的子緩衝區。當然,進行讀寫的頻率低的客戶端,則僅需使用較小的子緩衝區。
以下舉一個例子來說明緩衝區的動態調整動作。以期能更仔細的說明動態調整子緩衝區大小的實施方法。
請參照圖4,圖4繪示調整緩衝區的一實施方法的示意圖。其中的記憶體管理單元420的緩衝區對應到客戶端431、432、433、434、435以及436而分別被區分為子緩
衝區4311、4312、4313、4314、4315以及4316。在本實施方法中,客戶端431的優先順序高於客戶端432的優先順序,因此子緩衝區4311的容量小於子緩衝區4312的容量。另外,客戶端433~436的優先順序關係依序為客戶端433優先,其次分別是客戶端434、客戶端435、以及最後的客戶端436,因此子緩衝區4313~4316的容量,最大為子緩衝區4316,而後其次為子緩衝區4315、子緩衝區4314、以及最小的子緩衝區4313。
當然,上述說明的子緩衝區的容量大小關係還可以依據實際記憶體存取裝置的操作上,客戶端對動態記憶體的存取頻率來做調整。而各客戶端間的優先順序也同樣可以在記憶體存取裝置的操作過程中進行調整,也就是說,這些子緩衝區的可以動態靈活的調整,以發揮緩衝區的最大功效。
以下則請參照圖5,圖5繪示本發明的顯示器的記憶體存取裝置的實施例。顯示器的記憶體存取裝置500包括動態記憶體510、記憶體管理單元520、控制單元540以及多個客戶端。而記憶體管理單元520具有緩衝區521。在本實施例中,客戶端分別為對動態記憶體進行寫入動作的3度空間梳型濾波器531、顯示器532、直接記憶體存取器533、過驅動器534以及解交錯器535。還有對動態記憶體進行讀出動作的顯示器536、直接記憶體存取器537、過驅動器538以及解交錯器539(本實施例中將針對動態記憶體進行寫入及讀出的相同的電子裝置視為兩個不同的客戶
端,例如顯示器532及顯示器536)。
而關於顯示器的記憶體存取裝置500的作動方面,則與上述說明的記憶體存取裝置200相類似,凡本領域具通常知識者,應都能類推而瞭解,此處則不再多加繁述。
而在上述的顯示器的記憶體存取裝置的架構下,以高解析度電視(High Definition Television,HDTV)為例,假設有3個客戶端,在某一應用下(例如兩個輸入端皆為1080p訊號源,輸出端為1080p面板),此3個客戶端所需要存取資料的頻率各為200百萬位元/每秒(Mb/s),而動態記憶體的存取需要0.5秒的等待時間。在顯示器的記憶體存取裝置穩定操作的情形下,假設動態記憶體的頻寬為750百萬位元/每秒(Mb/s),則3個客戶端所需要的子緩衝區為1500百萬位元(Mb)。也因此,所需要的緩衝區的大小為1500百萬位元(Mb)的三倍,也就是4500百萬位元(Mb),而此時動態記憶體的使用效率為600/750*100%=80%。
以習知的技術,設計了三個獨立的緩衝區各1500百萬位元(Mb),當另一應用發生時(例如兩個輸入端皆為720p,輸出端為1440p面板),此3個客戶所需要存取資料的頻率各為100百萬位元/每秒(Mb/s)、100百萬位元/每秒(Mb/s)、及400百萬位元/每秒(Mb/s),則在硬體的限制下(三個獨立的緩衝區各1500百萬位元),動態記憶體的頻寬需達到794百萬位元/每秒(Mb/s)才可正確無誤的工作(此時720p客戶端各需1228Mb,1440p客戶端需1500Mb)。此時動態記憶體的頻寬使用效率下降至600/794*100%=75.6%。
當使用本發明,將緩衝區集中管理,依據需要動態分配資源,則應用在上例中(兩個輸入端皆為720p,輸出端為1440p面板),依然可達到600/750*100%=80%的動態記憶體的頻寬使用效率,此時所需緩衝區720p客戶端各需1000Mb,1440p客戶端需2000Mb,共4000Mb,可少於先前的應用(兩個輸入端皆為1080p訊號源,輸出端為1080p面板)。
綜上所述,本發明利用內建在記憶體管理單元中的緩衝區,使多個用戶端可以存取一個動態記憶體。並且利用動態調整緩衝區中各子緩衝區的容量大小,使緩衝區的使用效能提升,並使得記憶體的存取更為有效率。並且,不需要外掛對應客戶端的緩衝器,同時也降低了生產的成本。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、500‧‧‧記憶體存取裝置
110、210、510‧‧‧動態記憶體
120、220、520‧‧‧記憶體管理單元
130~180、231~236、331~336、431~436‧‧‧客戶端
131~181‧‧‧緩衝器
240‧‧‧控制單元
221、321‧‧‧緩衝區
3211~3216、4311~4316‧‧‧子緩衝區
531‧‧‧3度空間梳型濾波器
532、536‧‧‧顯示器
533、537‧‧‧直接記憶體存取器
534、538‧‧‧過驅動器
535、539‧‧‧解交錯器
圖1繪示習知技術中的記憶體存取裝置100的示意圖。
圖2繪示本發明的記憶體存取裝置的一實施例。
圖3繪示本發明一實施例的緩衝區配置的一實施方法。
圖4繪示調整緩衝區的一實施方法的示意圖。
圖5繪示本發明的顯示器的記憶體存取裝置的一實施例。
200‧‧‧記憶體存取裝置
210‧‧‧動態記憶體
220‧‧‧記憶體管理單元
231~236‧‧‧客戶端
240‧‧‧控制單元
221‧‧‧緩衝區
Claims (13)
- 一種記憶體存取裝置,包括:一動態記憶體,用以儲存多數個記憶資料;以及一記憶體管理單元,耦接至該動態記憶體,其中該記憶體管理單元具有多個連接埠,每一該連接埠連接到對應的客戶端,而該記憶體管理單元儲存一優先順序,用以儲存該些客戶端存取該動態記憶體的順序,其中當該些客戶端針對該動態記憶體進行存取,該記憶體管理單元內建至少一緩衝區,該緩衝區用以暫存執行該些存取動作時對應產生的多數個暫存資料,其中該記憶體管理單元對應各該客戶端,把該緩衝區分配出多數個子緩衝區;以及一控制單元,耦接至該些客戶端及該記憶體控制單元,該控制單元依據各該客戶端存取該動態記憶體的頻率以及該優先順序,動態調整其所對應的各該子緩衝區的容量。
- 如申請專利範圍第1項所述之記憶體存取裝置,其中當各該客戶端針對該動態記憶體進行寫入動作時,各該客戶端暫存所要寫入的資料至該緩衝區中。
- 如申請專利範圍第1項所述之記憶體存取裝置,其中當各該客戶端針對該動態記憶體進行讀出動作時,各該客戶端讀取該記憶體管理單元預先讀取並儲存在該緩衝區中的資料。
- 如申請專利範圍第1項所述之記憶體存取裝置,其中各該子緩衝區的記憶容量的大小,反相關於各該客戶端 所對應到該優先順序的優先程度。
- 如申請專利範圍第1項所述之記憶體存取裝置,其中當各該客戶端針對該動態記憶體進行寫入動作時,各該客戶端暫存所要寫入的資料至其所對應的該子緩衝區中。
- 如申請專利範圍第1項所述之記憶體存取裝置,其中當各該客戶端針對該動態記憶體進行讀出動作時,各該客戶端讀取該記憶體管理單元預先讀取並儲存在各該客戶端所對應的該子緩衝區中的資料。
- 一種顯示器,使用一記憶體存取裝置儲存顯示資料,其中該記憶體存取裝置包括:一動態記憶體,用以儲存多數個記憶資料;一記憶體管理單元,耦接至該動態記憶體,其中該記憶體管理單元具有多個連接埠,每一該連接埠連接到對應的客戶端,而該記憶體管理單元儲存一優先順序,用以儲存該些客戶端存取該動態記憶體的順序,其中當該些客戶端針對該動態記憶體進行存取,該記憶體管理單元內建至少一緩衝區,該緩衝區用以暫存執行該些存取動作時對應產生的多數個暫存資料,其中該記憶體管理單元對應各該客戶端,把該緩衝區分配出多數個子緩衝區;以及一控制單元,該控制單元依據各該客戶端存取該動態記憶體的頻率以及該優先順序,動態調整其所對應的各該子緩衝區的容量。
- 如申請專利範圍第7項所述之顯示器,其中當各該客戶端針對該動態記憶體進行寫入動作時,各該客戶端暫 存所要寫入的資料至該緩衝區中。
- 如申請專利範圍第7項所述之顯示器,其中當各該客戶端針對該動態記憶體進行讀出動作時,各該客戶端讀取該記憶體管理單元預先讀取並儲存在該緩衝區中的資料。
- 如申請專利範圍第7項所述之顯示器,其中各該子緩衝區的記憶容量的大小,反相關於各該客戶端所對應到該優先順序的優先程度。
- 如申請專利範圍第7項所述之顯示器,其中當各該客戶端針對該動態記憶體進行寫入動作時,各該客戶端暫存所要寫入的資料至其所對應的該子緩衝區中。
- 如申請專利範圍第7項所述之顯示器,其中當各該客戶端針對該動態記憶體進行讀出動作時,各該客戶端讀取該記憶體管理單元預先讀取並儲存在各該客戶端所對應的該子緩衝區中的資料。
- 如申請專利範圍第7項所述之顯示器,其中該些客戶端包括顯示器、影像擷取器、直接記憶體存取器、3度空間梳型濾波器、直接記憶體存取器、解交錯器以及過驅動器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097113616A TWI391911B (zh) | 2008-04-15 | 2008-04-15 | 記憶體存取裝置及使用該記憶體存取裝置的顯示器 |
US12/369,755 US8190814B2 (en) | 2008-04-15 | 2009-02-12 | Memory access apparatus and display using the same |
US13/442,868 US20120198145A1 (en) | 2008-04-15 | 2012-04-10 | Memory access apparatus and display using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097113616A TWI391911B (zh) | 2008-04-15 | 2008-04-15 | 記憶體存取裝置及使用該記憶體存取裝置的顯示器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200943275A TW200943275A (en) | 2009-10-16 |
TWI391911B true TWI391911B (zh) | 2013-04-01 |
Family
ID=41164930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097113616A TWI391911B (zh) | 2008-04-15 | 2008-04-15 | 記憶體存取裝置及使用該記憶體存取裝置的顯示器 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8190814B2 (zh) |
TW (1) | TWI391911B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102196252B (zh) * | 2010-03-12 | 2013-05-08 | 联咏科技股份有限公司 | 存储器控制系统及方法 |
US8521902B2 (en) * | 2010-12-02 | 2013-08-27 | Microsoft Corporation | Shared buffer for connectionless transfer protocols |
US9049175B2 (en) | 2010-12-02 | 2015-06-02 | Microsoft Technology Licensing, Llc | Client-adjustable window size for connectionless transfer protocols |
WO2016082115A1 (zh) * | 2014-11-26 | 2016-06-02 | 华为技术有限公司 | 一种业务调度方法及设备 |
US11221971B2 (en) * | 2016-04-08 | 2022-01-11 | Qualcomm Incorporated | QoS-class based servicing of requests for a shared resource |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6433786B1 (en) * | 1999-06-10 | 2002-08-13 | Intel Corporation | Memory architecture for video graphics environment |
TW514778B (en) * | 1998-03-19 | 2002-12-21 | Insilicon Corp | Selective data transfer between storage mediums using dynamic memory allocation |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5689825A (en) * | 1995-07-28 | 1997-11-18 | Motorola, Inc. | Method and apparatus for downloading updated software to portable wireless communication units |
US6853382B1 (en) * | 2000-10-13 | 2005-02-08 | Nvidia Corporation | Controller for a memory system having multiple partitions |
US7412492B1 (en) * | 2001-09-12 | 2008-08-12 | Vmware, Inc. | Proportional share resource allocation with reduction of unproductive resource consumption |
JP2004171411A (ja) * | 2002-11-21 | 2004-06-17 | Hitachi Global Storage Technologies Netherlands Bv | データ記憶装置及びバッファメモリの管理方法 |
ATE476709T1 (de) * | 2002-12-30 | 2010-08-15 | Nxp Bv | Speichersteuerung und verfahren zum schreiben in einen speicher |
WO2004082197A2 (en) * | 2003-03-12 | 2004-09-23 | Bader David M | System for simultaneously transmitting multiple rf signals using a composite waveform |
KR100604660B1 (ko) * | 2004-04-30 | 2006-07-26 | 주식회사 하이닉스반도체 | 오버드라이버의 구동력을 조절하는 반도체 메모리 소자 |
US7770200B2 (en) * | 2007-07-24 | 2010-08-03 | Time Warner Cable Inc. | Methods and apparatus for format selection for network optimization |
-
2008
- 2008-04-15 TW TW097113616A patent/TWI391911B/zh active
-
2009
- 2009-02-12 US US12/369,755 patent/US8190814B2/en not_active Expired - Fee Related
-
2012
- 2012-04-10 US US13/442,868 patent/US20120198145A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW514778B (en) * | 1998-03-19 | 2002-12-21 | Insilicon Corp | Selective data transfer between storage mediums using dynamic memory allocation |
US6433786B1 (en) * | 1999-06-10 | 2002-08-13 | Intel Corporation | Memory architecture for video graphics environment |
Also Published As
Publication number | Publication date |
---|---|
TW200943275A (en) | 2009-10-16 |
US20090259809A1 (en) | 2009-10-15 |
US20120198145A1 (en) | 2012-08-02 |
US8190814B2 (en) | 2012-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5005350B2 (ja) | メモリコントローラ | |
JP5351145B2 (ja) | メモリ制御装置、メモリシステム、半導体集積回路およびメモリ制御方法 | |
TWI391911B (zh) | 記憶體存取裝置及使用該記憶體存取裝置的顯示器 | |
US7554874B2 (en) | Method and apparatus for mapping memory | |
CN102055973B (zh) | 存储器地址映射方法及存储器地址映射电路 | |
US8527689B2 (en) | Multi-destination direct memory access transfer | |
US7313031B2 (en) | Information processing apparatus and method, memory control device and method, recording medium, and program | |
US20090100225A1 (en) | Data processing apparatus and shared memory accessing method | |
US7996601B2 (en) | Apparatus and method of partially accessing dynamic random access memory | |
US20170270996A1 (en) | Semiconductor memory deivce and accessing method thereof | |
CN101566926B (zh) | 存储器存取装置及使用该存储器存取装置的显示器 | |
CN110362519B (zh) | 接口装置和接口方法 | |
JP5244909B2 (ja) | バッファ容量の利用が改善されたマスストレージシステム | |
JP4728083B2 (ja) | メディア処理装置 | |
US7174415B2 (en) | Specialized memory device | |
US8212829B2 (en) | Computer using flash memory of hard disk drive as main and video memory | |
US8099530B2 (en) | Data processing apparatus | |
EP1353510A2 (en) | Image processing apparatus and image processing method | |
JP2021158490A (ja) | 撮像装置及び制御方法 | |
US6385566B1 (en) | System and method for determining chip performance capabilities by simulation | |
JP2005222180A (ja) | 画像データ配置方法 | |
US20060007235A1 (en) | Method of accessing frame data and data accessing device thereof | |
KR100469284B1 (ko) | 디지털 티브이의 버퍼 뱅크 제어 장치 | |
JP2005173962A (ja) | メモリ制御装置 |