JP5005350B2 - メモリコントローラ - Google Patents
メモリコントローラ Download PDFInfo
- Publication number
- JP5005350B2 JP5005350B2 JP2006543402A JP2006543402A JP5005350B2 JP 5005350 B2 JP5005350 B2 JP 5005350B2 JP 2006543402 A JP2006543402 A JP 2006543402A JP 2006543402 A JP2006543402 A JP 2006543402A JP 5005350 B2 JP5005350 B2 JP 5005350B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- priority
- channel
- memory bank
- commands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
Description
2 SDRAMモジュール
3 コマンドスケジューラ
4 メモリバンク制御ユニット
5 メモリバンクスケジューリングユニット
6 入力チャネル
7 出力チャネル
8 AMBAバス
21、22、23、24 メモリバンク
31 コマンド分析器
32 スケジューラ
33 優先度割当ユニット
34 レジスタファイル
41、42、43、44 ステートマシン
Claims (12)
- 集積回路(IC)および外部ランダムアクセスメモリ(RAM)の間の通信方法において、前記外部RAMは少なくとも1つのメモリバンクを有し、前記ICと前記外部RAMとの間の通信は2つ以上のチャネル経由で実行され、前記チャネルの少なくとも1つは専用入力チャネルおよび専用出力チャネルの1つであり、前記ICと前記外部RAMとの間のデータ交換は少なくとも2つのメモリバンクコマンドを必要とし、前記方法は、
複数のチャネルを経由して、前記少なくとも2つのメモリバンクコマンドを受信するステップと、
静的な優先度割り当てに基づいて、前記少なくとも2つの受信されたメモリバンクコマンドを優先順位付けするステップであって、少なくとも第1のタイプのメモリバンクコマンドは第1の静的な優先度を持ち、第2のタイプのメモリバンクコマンドは第2の静的な優先度を持つ、順位付けするステップと、
前記チャネルに対する動的な優先度割り当てに基づいて、同じ静的な優先度を有する前記少なくとも2つのコマンドをさらに優先順位付けするステップと
を備えることを特徴とする方法。 - 静的な優先度割り当てに基づいて、前記少なくとも2つの受信されたメモリバンクコマンドを優先順位付けする前記ステップは、
“バースト終了”コマンドに最も高い優先度を与えるステップと、“読み出し”または“書き込み”コマンドに2番目に高い優先度を与えるステップと、“アクティベート”コマンドに3番目に高い優先度を与えるステップと、“プリチャージ”コマンドに最も低い優先度を与えるステップ
を含むことを特徴とする請求項1に記載の方法。 - 前記チャネルに対する動的な優先度割り当てに基づいて、同じ静的優先度を有する前記少なくとも2つのコマンドをさらに優先順位付けする前記ステップは、
コマンドがそれを経由して送られたチャネルに、最も低い優先度を与えるステップ
を含むことを特徴とする請求項1または2に記載の方法。 - 前記チャネルに対する動的な優先度割り当てに基づいて、同じ静的優先度を有する前記少なくとも2つのコマンドをさらに優先順位付けする前記ステップは、
前記2つ以上のチャネルの1つがAMBAバスである場合に、前記動的な優先度割当ては、前記AMBAバスが現在のクロックサイクルで最高の優先度を持っておらず、および、コマンドが他のチャネルを経由して送られる場合は、前記AMBAバスが次のクロックサイクルにおいて最高の優先度を与えられることを含むこと
を特徴とする請求項1乃至3のいずれかに記載の方法。 - 前記チャネルに対する動的な優先度割り当てに基づいて、同じ静的優先度を有する前記少なくとも2つのコマンドをさらに優先順位付けする前記ステップは、
前記2つ以上のチャネルの1つがAMBAバスである場合に、前記動的な優先度割当ては、前記AMBAバスがコマンドを送ることができるときのみに前記AMBAバスが最高の優先度を失うことを含み得ること
を特徴とする請求項1乃至4のいずれかに記載の方法。 - 前記チャネルを経由して、前記外部RAMにおいて物理的に分離したメモリ領域にアクセスするステップ
をさらに備えることを特徴とする請求項1乃至5のいずれかに記載の方法。 - 前記チャネルを経由して、前記外部RAMにおいて共用して使用されるメモリ領域にアクセスするステップをさらに備え、
共用して使用されるメモリ領域への連続するアクセス動作が生じないことが保証されることを特徴とする請求項1乃至5のいずれかに記載の方法。 - ネットワークによって、少なくとも1つのチャネルを経由して様々なメモリバンクへアクセスするステップ
をさらに備えることを特徴とする請求項1乃至7のいずれかに記載の方法。 - 関連付けられたステートマシンによって、前記メモリバンクの状態を描くステップをさらに備えることを特徴とする請求項1乃至8のいずれかに記載の方法。
- 複数のRAMモジュールを使用するステップと、
前記複数のRAMモジュールの各々が、所望の前記モジュールを選択するために、チップイネーブル信号を受信するステップと
をさらに備えることを特徴とする請求項1乃至9のいずれかに記載の方法。 - 外部ランダムアクセスメモリ(RAM)を有する集積回路(IC)のためのメモリコントローラにおいて、前記外部RAMは少なくとも1つのメモリバンクを有し、前記ICと前記外部RAMとの間の通信は2つ以上のチャネル経由で実行され、前記チャネルの少なくとも1つは専用入力チャネルおよび専用出力チャネルの1つであり、前記ICと前記外部RAMとの間のデータ交換は少なくとも2つのメモリバンクコマンドを必要とし、前記メモリコントローラは、
コマンドに対する静的な優先度割り当てに基づいて、複数のチャネルの前記少なくとも2つのメモリバンクコマンドの送信を優先順位付けするコマンドスケジューラであって、少なくとも第1のタイプのメモリバンクコマンドは第1の静的な優先度を持ち、第2のタイプのメモリバンクコマンドは第2の静的な優先度を持ち、前記チャネルに対する動的な優先度割り当てに基づいて、同じ静的な優先度を有する前記少なくとも2つのコマンドがさらに優先順位付けされるコマンドスケジューラ
を備えたことを特徴とするメモリコントローラ。 - 記憶媒体を読取りおよび/または記憶媒体へ書き込む装置であって、
請求項1乃至10のいずれかに記載された方法を使用するメモリコントローラを備えたことを特徴とする装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10357697.5 | 2003-12-09 | ||
DE10357697 | 2003-12-09 | ||
DE102004009428.4 | 2004-02-24 | ||
DE200410009428 DE102004009428A1 (de) | 2004-02-24 | 2004-02-24 | Speicher-Controller |
PCT/EP2004/012940 WO2005059764A1 (en) | 2003-12-09 | 2004-11-15 | Memory controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007514221A JP2007514221A (ja) | 2007-05-31 |
JP5005350B2 true JP5005350B2 (ja) | 2012-08-22 |
Family
ID=34701981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006543402A Expired - Fee Related JP5005350B2 (ja) | 2003-12-09 | 2004-11-15 | メモリコントローラ |
Country Status (7)
Country | Link |
---|---|
US (1) | US7873797B2 (ja) |
EP (1) | EP1692617B1 (ja) |
JP (1) | JP5005350B2 (ja) |
KR (1) | KR101198981B1 (ja) |
CN (1) | CN1882928B (ja) |
DE (1) | DE602004020504D1 (ja) |
WO (1) | WO2005059764A1 (ja) |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080082763A1 (en) * | 2006-10-02 | 2008-04-03 | Metaram, Inc. | Apparatus and method for power management of memory circuits by a system or component thereof |
US9171585B2 (en) | 2005-06-24 | 2015-10-27 | Google Inc. | Configurable memory circuit system and method |
US8397013B1 (en) | 2006-10-05 | 2013-03-12 | Google Inc. | Hybrid memory module |
US8244971B2 (en) | 2006-07-31 | 2012-08-14 | Google Inc. | Memory circuit system and method |
US8386722B1 (en) | 2008-06-23 | 2013-02-26 | Google Inc. | Stacked DIMM memory interface |
US8335894B1 (en) | 2008-07-25 | 2012-12-18 | Google Inc. | Configurable memory system with interface circuit |
US7609567B2 (en) | 2005-06-24 | 2009-10-27 | Metaram, Inc. | System and method for simulating an aspect of a memory circuit |
US8796830B1 (en) | 2006-09-01 | 2014-08-05 | Google Inc. | Stackable low-profile lead frame package |
US8130560B1 (en) | 2006-11-13 | 2012-03-06 | Google Inc. | Multi-rank partial width memory modules |
US9542352B2 (en) | 2006-02-09 | 2017-01-10 | Google Inc. | System and method for reducing command scheduling constraints of memory circuits |
US20080028136A1 (en) * | 2006-07-31 | 2008-01-31 | Schakel Keith R | Method and apparatus for refresh management of memory modules |
US7386656B2 (en) | 2006-07-31 | 2008-06-10 | Metaram, Inc. | Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit |
US8081474B1 (en) | 2007-12-18 | 2011-12-20 | Google Inc. | Embossed heat spreader |
US8055833B2 (en) | 2006-10-05 | 2011-11-08 | Google Inc. | System and method for increasing capacity, performance, and flexibility of flash storage |
US8111566B1 (en) | 2007-11-16 | 2012-02-07 | Google, Inc. | Optimal channel design for memory devices for providing a high-speed memory interface |
US20070014168A1 (en) * | 2005-06-24 | 2007-01-18 | Rajan Suresh N | Method and circuit for configuring memory core integrated circuit dies with memory interface integrated circuit dies |
US8060774B2 (en) | 2005-06-24 | 2011-11-15 | Google Inc. | Memory systems and memory modules |
US8359187B2 (en) | 2005-06-24 | 2013-01-22 | Google Inc. | Simulating a different number of memory circuit devices |
US8327104B2 (en) | 2006-07-31 | 2012-12-04 | Google Inc. | Adjusting the timing of signals associated with a memory system |
US8077535B2 (en) | 2006-07-31 | 2011-12-13 | Google Inc. | Memory refresh apparatus and method |
US8090897B2 (en) | 2006-07-31 | 2012-01-03 | Google Inc. | System and method for simulating an aspect of a memory circuit |
US10013371B2 (en) | 2005-06-24 | 2018-07-03 | Google Llc | Configurable memory circuit system and method |
US8089795B2 (en) | 2006-02-09 | 2012-01-03 | Google Inc. | Memory module with memory stack and interface with enhanced capabilities |
US8041881B2 (en) | 2006-07-31 | 2011-10-18 | Google Inc. | Memory device with emulated characteristics |
US8438328B2 (en) | 2008-02-21 | 2013-05-07 | Google Inc. | Emulation of abstracted DIMMs using abstracted DRAMs |
US9507739B2 (en) | 2005-06-24 | 2016-11-29 | Google Inc. | Configurable memory circuit system and method |
KR101303518B1 (ko) | 2005-09-02 | 2013-09-03 | 구글 인코포레이티드 | Dram 적층 방법 및 장치 |
US9632929B2 (en) | 2006-02-09 | 2017-04-25 | Google Inc. | Translating an address associated with a command communicated between a system and memory circuits |
US7724589B2 (en) | 2006-07-31 | 2010-05-25 | Google Inc. | System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits |
US8209479B2 (en) | 2007-07-18 | 2012-06-26 | Google Inc. | Memory circuit system and method |
US8080874B1 (en) | 2007-09-14 | 2011-12-20 | Google Inc. | Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween |
KR100951126B1 (ko) * | 2008-02-18 | 2010-04-07 | 인하대학교 산학협력단 | 버스 중재 방법 및 장치 |
JP5233360B2 (ja) * | 2008-03-27 | 2013-07-10 | 富士通株式会社 | メモリ制御装置,メモリ制御装置の制御方法および情報処理装置 |
CN101587461B (zh) * | 2008-05-20 | 2012-03-07 | 上海奇码数字信息有限公司 | 存储器访问调度装置、调度方法与存储器访问控制系统 |
WO2010065290A2 (en) * | 2008-12-03 | 2010-06-10 | Rambus Inc. | Memory system with command filtering |
US8244987B2 (en) | 2008-12-04 | 2012-08-14 | Electronics And Telecommunications Research Institute | Memory access device including multiple processors |
DE202010017690U1 (de) | 2009-06-09 | 2012-05-29 | Google, Inc. | Programmierung von Dimm-Abschlusswiderstandswerten |
US8205021B2 (en) | 2009-12-21 | 2012-06-19 | Electronics And Telecommunications Research Institute | Memory system and integrated management method for plurality of DMA channels |
US9134919B2 (en) * | 2012-03-29 | 2015-09-15 | Samsung Electronics Co., Ltd. | Memory device including priority information and method of operating the same |
WO2014098839A1 (en) * | 2012-12-19 | 2014-06-26 | Hewlett-Packard Development Company | Nvram path selection |
US9811453B1 (en) * | 2013-07-31 | 2017-11-07 | Juniper Networks, Inc. | Methods and apparatus for a scheduler for memory access |
JP6072661B2 (ja) * | 2013-09-30 | 2017-02-01 | ルネサスエレクトロニクス株式会社 | データ処理装置、マイクロコントローラ、及び半導体装置 |
US10409357B1 (en) * | 2016-09-30 | 2019-09-10 | Cadence Design Systems, Inc. | Command-oriented low power control method of high-bandwidth-memory system |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US105901A (en) * | 1870-08-02 | Improved egg-holder | ||
US33493A (en) * | 1861-10-15 | James reidy | ||
US138687A (en) * | 1873-05-06 | Improvement in self-waiting tables | ||
US61459A (en) * | 1867-01-22 | 1867-01-22 | peters | |
US4623986A (en) * | 1984-02-23 | 1986-11-18 | Texas Instruments Incorporated | Memory access controller having cycle number register for storing the number of column address cycles in a multiple column address/single row address memory access cycle |
FR2642195B1 (fr) | 1989-01-20 | 1991-04-26 | Centre Nat Rech Scient | Dispositif et procede d'arbitrage des requetes et de resolution des conflits lies a l'acces aux memoires a bancs independants pour les machines informatiques |
US5418920A (en) * | 1992-04-30 | 1995-05-23 | Alcatel Network Systems, Inc. | Refresh control method and system including request and refresh counters and priority arbitration circuitry |
US5524235A (en) * | 1994-10-14 | 1996-06-04 | Compaq Computer Corporation | System for arbitrating access to memory with dynamic priority assignment |
US5630096A (en) * | 1995-05-10 | 1997-05-13 | Microunity Systems Engineering, Inc. | Controller for a synchronous DRAM that maximizes throughput by allowing memory requests and commands to be issued out of order |
JPH10312333A (ja) * | 1997-05-13 | 1998-11-24 | Seiko Epson Corp | データ転送制御装置 |
US7272703B2 (en) * | 1997-08-01 | 2007-09-18 | Micron Technology, Inc. | Program controlled embedded-DRAM-DSP architecture and methods |
GB9719047D0 (en) * | 1997-09-08 | 1997-11-12 | Sgs Thomson Microelectronics | Arbitration system |
FR2778258A1 (fr) * | 1998-04-29 | 1999-11-05 | Texas Instruments France | Controleur d'acces de trafic dans une memoire, systeme de calcul comprenant ce controleur d'acces et procede de fonctionnement d'un tel controleur d'acces |
JP4234829B2 (ja) * | 1998-12-03 | 2009-03-04 | パナソニック株式会社 | メモリ制御装置 |
US6360305B1 (en) * | 1998-12-04 | 2002-03-19 | Advanced Micro Devices, Inc. | Method and apparatus for optimizing memory performance with opportunistic pre-charging |
US6295586B1 (en) * | 1998-12-04 | 2001-09-25 | Advanced Micro Devices, Inc. | Queue based memory controller |
US6046952A (en) * | 1998-12-04 | 2000-04-04 | Advanced Micro Devices, Inc. | Method and apparatus for optimizing memory performance with opportunistic refreshing |
US6415366B1 (en) * | 1999-06-02 | 2002-07-02 | Alcatel Canada Inc. | Method and apparatus for load distribution across memory banks with constrained access |
EP1059589B1 (en) * | 1999-06-09 | 2005-03-30 | Texas Instruments Incorporated | Multi-channel DMA with scheduled ports |
US6266734B1 (en) * | 1999-07-29 | 2001-07-24 | Micron Technology, Inc. | Reducing memory latency by not performing bank conflict checks on idle banks |
US6983350B1 (en) * | 1999-08-31 | 2006-01-03 | Intel Corporation | SDRAM controller for parallel processor architecture |
JP2001175530A (ja) * | 1999-12-22 | 2001-06-29 | Nec Ic Microcomput Syst Ltd | メモリアクセス調停装置およびメモリアクセス調停方法 |
US6532509B1 (en) * | 1999-12-22 | 2003-03-11 | Intel Corporation | Arbitrating command requests in a parallel multi-threaded processing system |
JP2001356961A (ja) * | 2000-06-13 | 2001-12-26 | Nec Corp | 調停装置 |
KR100716950B1 (ko) * | 2000-08-11 | 2007-05-10 | 삼성전자주식회사 | 버스 시스템 |
US6725347B2 (en) | 2001-01-16 | 2004-04-20 | Sun Microsystems, Inc. | Spin-wheel SDRAM access scheduler for high performance microprocessors |
JP2002288037A (ja) * | 2001-03-27 | 2002-10-04 | Sony Corp | メモリ制御装置及び方法 |
JP2002328837A (ja) * | 2001-04-27 | 2002-11-15 | Fujitsu Ltd | メモリ・コントローラ |
US7093094B2 (en) | 2001-08-09 | 2006-08-15 | Mobilygen Corporation | Random access memory controller with out of order execution |
US6785793B2 (en) | 2001-09-27 | 2004-08-31 | Intel Corporation | Method and apparatus for memory access scheduling to reduce memory access latency |
CA2378777A1 (en) * | 2002-03-25 | 2003-09-25 | Catena Networks Canada Inc. | Shared program memory with fetch and prefetch buffers |
GB2396442B (en) * | 2002-09-17 | 2006-03-01 | Micron Technology Inc | Host memory interface for a parallel processor |
-
2004
- 2004-11-15 KR KR1020067010996A patent/KR101198981B1/ko not_active IP Right Cessation
- 2004-11-15 DE DE602004020504T patent/DE602004020504D1/de active Active
- 2004-11-15 EP EP04797904A patent/EP1692617B1/en not_active Ceased
- 2004-11-15 WO PCT/EP2004/012940 patent/WO2005059764A1/en active Application Filing
- 2004-11-15 US US10/581,873 patent/US7873797B2/en not_active Expired - Fee Related
- 2004-11-15 JP JP2006543402A patent/JP5005350B2/ja not_active Expired - Fee Related
- 2004-11-15 CN CN2004800344988A patent/CN1882928B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1882928A (zh) | 2006-12-20 |
WO2005059764A1 (en) | 2005-06-30 |
EP1692617A1 (en) | 2006-08-23 |
DE602004020504D1 (de) | 2009-05-20 |
US7873797B2 (en) | 2011-01-18 |
US20070091696A1 (en) | 2007-04-26 |
KR101198981B1 (ko) | 2012-11-07 |
KR20060127400A (ko) | 2006-12-12 |
CN1882928B (zh) | 2011-03-23 |
JP2007514221A (ja) | 2007-05-31 |
EP1692617B1 (en) | 2009-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5005350B2 (ja) | メモリコントローラ | |
US7206887B2 (en) | System and method for memory hub-based expansion bus | |
US7216214B2 (en) | System and method for re-ordering memory references for access to memory | |
JP4034268B2 (ja) | 補助コマンドバスのための方法および装置 | |
JP2007526559A (ja) | パケットメモリを有するアービトレーションシステムとハブに基づくメモリシステムにおけるメモリ応答の方法 | |
US9128633B2 (en) | Semiconductor memory device and method of operating the semiconductor memory device | |
KR102106541B1 (ko) | 공유 리소스 액세스 중재 방법 및 이를 수행하기 위한 공유 리소스 액세스 중재 장치 및 공유 리소스 액세스 중재 시스템 | |
US10157123B1 (en) | Methods and apparatus for a scheduler for memory access | |
US7996601B2 (en) | Apparatus and method of partially accessing dynamic random access memory | |
KR100676982B1 (ko) | 데이터 처리 장치 및 방법과 컴퓨터 판독 가능 저장 매체 | |
US8285932B2 (en) | Mass storage system with improved usage of buffer capacity | |
US8301816B2 (en) | Memory access controller, system, and method | |
KR20050075642A (ko) | 효율적으로 버스를 사용하는 방법 | |
US7613866B2 (en) | Method for controlling access to a multibank memory | |
JP2011034214A (ja) | メモリ制御装置 | |
KR20050004157A (ko) | 다중 코히런시 단위들을 지원하는 데이터 전송 유닛 | |
CN117435535A (zh) | 一种存储系统、主控芯片、数据存储方法及数据读取方法 | |
KR20020096650A (ko) | 영상 처리기의 메모리 액세스 중재 장치 및 방법 | |
EP1513072A2 (en) | Method for multibank memory scheduling | |
JPH07192462A (ja) | 周辺記憶装置 | |
JPH1185672A (ja) | データ伝送装置 | |
JPH0950349A (ja) | データ記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071017 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100824 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100730 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100929 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110125 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20110131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110509 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110909 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111209 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120511 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120523 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5005350 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |