KR20070037536A - 메모리 맵핑 방법 및 장치 - Google Patents

메모리 맵핑 방법 및 장치 Download PDF

Info

Publication number
KR20070037536A
KR20070037536A KR20050092665A KR20050092665A KR20070037536A KR 20070037536 A KR20070037536 A KR 20070037536A KR 20050092665 A KR20050092665 A KR 20050092665A KR 20050092665 A KR20050092665 A KR 20050092665A KR 20070037536 A KR20070037536 A KR 20070037536A
Authority
KR
South Korea
Prior art keywords
memory
data
line data
banks
written
Prior art date
Application number
KR20050092665A
Other languages
English (en)
Other versions
KR101305490B1 (ko
Inventor
최성규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20050092665A priority Critical patent/KR101305490B1/ko
Priority to JP2006269570A priority patent/JP5137374B2/ja
Priority to US11/540,715 priority patent/US7554874B2/en
Publication of KR20070037536A publication Critical patent/KR20070037536A/ko
Application granted granted Critical
Publication of KR101305490B1 publication Critical patent/KR101305490B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Image Input (AREA)
  • Memory System (AREA)

Abstract

본 발명은 메모리 맵핑 방법에 관한 것으로, 보다 구체적으로는 2 이상의 서로 동일한 개수의 뱅크를 구비하는 제1 및 제2 메모리에 복수의 라인 데이터로 이루어진 블록 데이터가 기입되도록 메모리를 맵핑하는 방법에 관한 것이다.
본 발명에 따른 메모리 맵핑 방법은, 블록 데이터를 프레임 또는 필드 모드로 움직임 보상 처리하는 경우에 연속하는 짝수라인 데이터와 연속하는 홀수라인 데이터가 서로 다른 메모리의 서로 다른 뱅크에 기입되도록 메모리를 맵핑함으로써, 각각의 메모리채널에서 뱅크 인터리빙이 가능하고 2개의 메모리채널을 동시에 이용할 수 있게 되어 버스 이용 효율과 메모리채널 이용 효율을 동시에 개선할 수 있다.

Description

메모리 맵핑 방법 및 장치{The method and apparatus for mapping memory}
도1은 종래의 멀티 포맷 디코더의 대략적인 구조를 도시한 도면이다.
도2는 종래의 다수의 뱅크를 구비하는 메모리의 대략적인 구조를 도시한 도면이다.
도3은 뱅크 인터리빙이 발생하지 않은 경우와 발생한 경우의 동작 타이밍을 비교하는 도면이다.
도4는 비디오 프레임내의 블록 데이터를 움직임 벡터 처리부(MP)에서 프레임 또는 필드 모드(frame mode or field mode)로 움직임 보상 처리하는 경우를 설명하는 도면이다.
도5는 본 발명의 바람직한 일 실시예에 따라 블록 데이터를 구성하는 라인 데이터가 2개의 메모리에 기입되는 메모리 맵핑 형태를 도시한 도면이다.
도6은 본 발명의 바람직한 일 실시예에 따른 메모리 맵핑 방법의 흐름도이다.
도7은 본 발명의 바람직한 일 실시예에 따라 HD급 영상의 블록 데이터를 구성하는 라인 데이터가 2개의 메모리에 기입되는 메모리 맵핑 형태를 도시한 도면이다.
본 발명은 메모리 맵핑 방법 및 장치에 관한 것으로, 특히 버스 이용 효율과 메모리채널 이용 효율을 동시에 개선할 수 있는 메모리 맵핑 방법 및 장치에 관한 것이다.
최근, HD급 비디오 환경에서 디코더는 보다 많은 외부 메모리 액세스를 필요로 하므로 보다 효율적인 실시간처리(real time processing)를 위해서는 디코더의 높은 버스 이용 효율이 요구되고 있다.
도1은 종래의 멀티 포맷 디코더의 대략적인 구조를 도시한 도면이다.
도1을 참조하면, 종래의 멀티 포맷 디코더는 신택스 처리부(SP, Syntax Processor), 변환 처리부(TP, Transform Processor), 및 움직임 벡터 처리부(MP, Motion Processor) 이상 3개의 처리부로 이루어져 있다. 각 처리부의 상세한 구조나 동작은 본 발명이 속한 기술 분야에서 이미 널리 알려진 기술내용에 해당하므로 그 구체적인 설명은 생략한다.
앞서 언급한 3개의 처리부 중 움직임 벡터 처리부는 화면간 움직임 보상(inter motion compensation)이나 루프 필터링(loop filtering)을 수행하는 부분으로서 많은 양의 데이터를 버스를 통해 외부 메모리(M0, M1)로부터 독출하고 또 많은 양의 데이터를 외부 메모리(M0, M1)에 기입해야 하므로 움직임 벡터 처리부의 외부 메모리 액세스 타임은 멀티 포맷 디코더의 전체 처리시간을 결정하는 중요한 요소가 된다. 다시 말해서, 움직임 벡터 처리부의 인터 리드 모듈(inter read module, 도시하지 않음)은 외부 메모리에 저장되어 있는 참조 데이터(reference data)를 독출하는 역할을 하므로 인터 리드 모듈과 메모리 사이의 버스 이용 효율 및 메모리채널 이용 효율을 개선하는 것은 멀티 포맷 디코더의 처리시간을 단축하는 데 매우 중요하다.
도2는 종래의 다수의 뱅크를 구비하는 메모리의 대략적인 구조를 도시한 도면이다. 도면에 도시된 바와 같이, 각 메모리(M0, M1)는 4개의 뱅크(뱅크1 내지 4)를 구비하고 있다. 현재로서는 4개의 뱅크를 구비하는 메모리가 일반적이며 8개의 뱅크를 구비하는 메모리도 개발되어 있다. 이와 같이 메모리를 다수의 뱅크로 구분함으로써 서로 다른 뱅크로(부터) 데이터가 기입(독출)되는 경우 데이터의 주소를 전송하는 커멘드(CMD) 전송 구간과 데이터를 전송하는 데이터 전송 구간의 오버랩핑(overlapping)이 가능하므로 이른바 '뱅크 인터리빙(bank interleaving)'을 통해 뱅크 이용 효율을 개선할 수 있다. 이와 같은 내용은 아래에서 도3을 통해 보다 상세히 설명한다.
도3은 뱅크 인터리빙이 발생하지 않은 경우와 발생한 경우의 동작 타이밍을 비교하는 도면이다. 도3(a)는 뱅크 인터리빙이 발생하지 않은 경우의 동작 타이밍이며 도3(b)는 뱅크 인터리빙이 발생한 경우의 동작 타이밍이다.
도3(a)를 참조하면, 1개의 뱅크로(부터) 데이터를 기입(독출)하는 경우, 연속적으로 데이터를 기입(독출)하면 데이터 전송 구간들 사이에 커멘드 전송 구간(CMD)이 삽입되므로 이것이 데이터 전송 구간들 사이에서 일종의 갭(gap)으로 작용하여 버스 이용 효율을 떨어뜨리게 된다.
그러나 도3(b)에서와 같이 2이상의 뱅크로(부터) 데이터를 기입(독출)하는 경우에는, 연속적으로 데이터를 기입(독출)하더라도 뱅크1의 데이터 전송 구간과 뱅크2의 커맨드 전송 구간이 겹쳐질 수 있고, 뱅크1의 커맨드 전송 구간과 뱅크2의 데이터 전송 구간이 겹쳐질 수 있다. 결국, 다수의 뱅크들간에 뱅크 인터리빙이 적용되어 데이터 전송 구간들 사이에 갭이 없어지므로 연속적인 데이터 전송이 가능하게 되어 버스 이용 효율이 높아진다.
도4는 비디오 프레임내의 블록 데이터를 움직임 벡터 처리부(MP)에서 프레임 또는 필드 모드(frame mode or field mode)로 움직임 보상 처리하는 경우를 설명하는 도면이다.
도4(a)는 버스로 연결되어 있는 움직임 벡터 처리부(MP)와 메모리(M0, M1)를 도시한 도면이며, 도4(b)는 비디오 프레임내에 있는 다수의 라인 데이터(라인0, 1, 2, 3, 4,...)로 이루어진 블록 데이터를 도시한 도면이다. 그리고 도4(c)는 블록 데이터를 구성하는 라인 데이터가 2개의 메모리에 기입되는 종래의 메모리 맵핑 형태를 도시한 도면이다.
먼저 도4(c)를 참조하면, 블록 데이터를 구성하는 각 라인 데이터 중 짝수 라인(라인0, 2, 4, 6, 8, 10, 12,...)은 메모리(M0)에 기입되고 홀수 라인(라인1, 3, 5, 7, 9, 11, 13...)은 메모리(M1)에 기입된다.
따라서 도4(a)에서 움직임 벡터 처리부(MP)와 메모리(M0) 사이의 좌측 버스를 통해서는 짝수 라인 데이터(라인0, 2, 4, 6, 8, 10, 12,...)만이 기입(독출)되고 움직임 벡터 처리부(MP)와 메모리(M1) 사이의 우측 버스를 통해서는 홀수 라인 데이터(라인1, 3, 5, 7, 9, 11, 13...)만이 기입(독출)된다.
그런데 필드 모드로 움직임 보상이 처리되는 경우에는 짝수 라인 데이터만 혹은 홀수 라인 데이터만이 액세스되므로, 짝수 라인 데이터만이 액세스되는 경우에는 움직임 벡터 처리부(MP)와 메모리(M1) 사이의 우측 버스는 활용되지 않는 상태가 되고, 홀수 라인 데이터만이 액세스되는 경우에는 움직임 벡터 처리부(MP)와 메모리(M0) 사이의 좌측 버스는 활용되지 않는 상태가 된다. 따라서 메모리채널 이용 효율이 저하되는 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는, 2개의 메모리로(부터) 복수의 라인 데이터로 이루어진 블록 데이터를 기입(독출)할 때 각각의 메모리채널에서 뱅크 인터리빙이 가능하면서도 2개의 매모리채널을 동시에 이용할 수 있게 함으로써, 버스 이용 효율과 메모리채널 이용 효율을 동시에 개선할 수 있는 메모리 맵핑 방법 및 장치를 제공하고, 상기 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체를 제공하는데 있다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 메모리 맵핑 방법은, 2 이상의 서로 동일한 개수의 뱅크를 구비하는 제1 및 제2 메모리에 복수의 라인 데이터로 이루어진 블록 데이터가 기입되도록 메모리를 맵핑하는 방법으로서, 상기 블록 데이터를 프레임 또는 필드 모드로 움직임 보상 처리하는 경우에 연속하는 짝수라인 데이터와 연속하는 홀수라인 데이터가 서로 다른 메모리의 서로 다른 뱅크 에 기입되도록 메모리를 맵핑하는 단계를 포함하는 것을 특징으로 한다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 메모리 맵핑 방법은, 2 이상의 서로 동일한 짝수개의 뱅크를 구비하는 제1 및 제2 메모리에 복수의 라인 데이터로 이루어진 블록 데이터가 기입되도록 메모리를 맵핑하는 방법으로서, (a) 제1 메모리의 최초 기입 뱅크에 1라인 데이터를 기입하는 단계, (b) 제2 메모리, 제1 메모리 순으로 교대로 2개의 라인 데이터씩을 순차 기입하되, 각 메모리의 서로 다른 2개의 뱅크에 각각 1라인 데이터씩을 기입하여 상기 제1 메모리의 최후 기입 뱅크를 제외한 제1 및 제2 메모리에 구비되어 있는 모든 뱅크에 라인 데이터가 균등하게 배분되도록 하는 단계, (c) 상기 제1 메모리의 최후 기입 뱅크에 1라인 데이터를 기입하는 단계, 및 (d) 상기 (a) 단계 내지 (c) 단계를 반복하는 단계를 포함하며, 상기 (a) 단계 내지 (d) 단계의 라인 데이터 기입은 기입할 라인 데이터가 존재하지 않으면 정지하는 것을 특징으로 한다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 메모리 맵핑 방법은, 3 이상의 서로 동일한 홀수개의 뱅크를 구비하는 제1 및 제2 메모리에 복수의 라인 데이터로 이루어진 블록 데이터가 기입되도록 메모리를 맵핑하는 방법으로서, (a) 제1 메모리의 최초 기입 뱅크에 1라인 데이터를 기입하는 단계, (b) 제2 메모리, 제1 메모리 순으로 교대로 2개의 라인 데이터씩을 순차 기입하되, 각 메모리의 서로 다른 2개의 뱅크에 각각 1라인 데이터씩을 기입하여 상기 제2 메모리의 최후 기입 뱅크를 제외한 제1 및 제2 메모리에 구비되어 있는 모든 뱅크에 라인 데이터가 균등하게 배분되도록 하는 단계, (c) 상기 제2 메모리의 최후 기입 뱅크에 1라인 데이터를 기입하는 단계, (d) 상기 제2 메모리의 최초 기입 뱅크에 1라인 데이터를 기입하는 단계, (e) 제1 메모리, 제2 메모리 순으로 교대로 2개의 라인 데이터씩을 순차 기입하되, 각 메모리의 서로 다른 2개의 뱅크에 각각 1라인 데이터씩을 기입하여 상기 제1 메모리의 최후 기입 뱅크를 제외한 제1 및 제2 메모리에 구비되어 있는 모든 뱅크에 라인 데이터가 균등하게 배분되도록 하는 단계, (f) 상기 제1 메모리의 최후 기입 뱅크에 1라인 데이터를 기입하는 단계, 및 (g) 상기 (a) 단계 내지 (f) 단계를 반복하는 단계를 포함하며, 상기 (a) 단계 내지 (g) 단계의 라인 데이터 기입은 기입할 라인 데이터가 존재하지 않으면 정지하는 것을 특징으로 한다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 메모리 맵핑 장치는, 2 이상의 서로 동일한 개수의 뱅크를 구비하는 제1 및 제2 메모리에 복수의 라인 데이터로 이루어진 블록 데이터가 기입되도록 메모리를 맵핑하는 장치로서, 상기 블록 데이터를 프레임 또는 필드 모드로 움직임 보상 처리하는 경우에 연속하는 짝수라인 데이터와 연속하는 홀수라인 데이터가 서로 다른 메모리의 서로 다른 뱅크로 기입되도록 메모리를 맵핑하는 것을 특징으로 한다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 메모리 맵핑 장치는, 2 이상의 서로 동일한 짝수개의 뱅크를 구비하는 제1 및 제2 메모리에 복수의 라인 데이터로 이루어진 블록 데이터가 기입되도록 메모리를 맵핑하는 장치로서, (a) 제1 메모리의 최초 기입 뱅크에 1라인 데이터를 기입하고, (b) 제2 메모리, 제1 메모리 순으로 교대로 2개의 라인 데이터씩을 순차 기입하되, 각 메모리의 서로 다른 2개의 뱅크에 각각 1라인 데이터씩을 기입하여 상기 제1 메모리의 최후 기입 뱅크를 제외한 제1 및 제2 메모리에 구비되어 있는 모든 뱅크에 라인 데이터가 균등하게 배분되도록 하며, (c) 상기 제1 메모리의 최후 기입 뱅크에 1라인 데이터를 기입하고, (d) 상기 (a) 동작 내지 (c) 동작을 반복하고, 기입할 라인 데이터가 존재하지 않으면 라인 데이터 기입 동작을 정지하는 것을 특징으로 한다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 메모리 맵핑 장치는, 3 이상의 서로 동일한 홀수개의 뱅크를 구비하는 제1 및 제2 메모리에 복수의 라인 데이터로 이루어진 블록 데이터가 기입되도록 메모리를 맵핑하는 장치로서, (a) 제1 메모리의 최초 기입 뱅크에 1라인 데이터를 기입하고, (b) 제2 메모리, 제1 메모리 순으로 교대로 2개의 라인 데이터씩을 순차 기입하되, 각 메모리의 서로 다른 2개의 뱅크에 각각 1라인 데이터씩을 기입하여 상기 제2 메모리의 최후 기입 뱅크를 제외한 제1 및 제2 메모리에 구비되어 있는 모든 뱅크에 라인 데이터가 균등하게 배분되도록 하며, (c) 상기 제2 메모리의 최후 기입 뱅크에 1라인 데이터를 기입하고, (d) 상기 제2 메모리의 최초 기입 뱅크에 1라인 데이터를 기입하며, (e) 제1 메모리, 제2 메모리 순으로 교대로 2개의 라인 데이터씩을 순차 기입하되, 각 메모리의 서로 다른 2개의 뱅크에 각각 1라인 데이터씩을 기입하여 상기 제1 메모리의 최후 기입 뱅크를 제외한 제1 및 제2 메모리에 구비되어 있는 모든 뱅크에 라인 데이터가 균등하게 배분되도록 하고, (f) 상기 제1 메모리의 최후 기입 뱅크에 1라인 데이터를 기입하며, (g) 상기 (a) 동작 내지 (f) 동작을 반복하며, 기입할 라인 데이터가 존재하지 않으면 라인 데이터 기입 동작을 정지하는 것을 특징으로 한다.
상기 기술적 과제를 해결하기 위하여, 본 발명은 상기된 메모리 맵핑 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체를 제공한다.
이하 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도5는 본 발명의 바람직한 일 실시예에 따라 블록 데이터를 구성하는 라인 데이터가 2개의 메모리에 기입되는 메모리 맵핑 형태를 도시한 도면이다. 도5(a)는 각 메모리가 2개의 뱅크를 구비하는 경우를 예시한 것이고, 도5(b)는 각 메모리가 4개의 뱅크를 구비하는 경우를 예시한 것이며, 도5(c)는 각 메모리가 3개의 뱅크를 구비하는 경우를 예시한 것이다.
도5(a)를 참조하면, 메모리(M0)는 뱅크(B01)과 뱅크(B02)의 2개의 뱅크를 구비하고 있으며, 메모리(M1)은 뱅크(B11)과 뱅크(B12)의 2개의 뱅크를 구비하고 있다. 블록 데이터를 이루는 각각의 라인 데이터가 메모리에 맵핑되는 형태를 살펴보면, 라인0, 1, 2, 3, 4, 5, 6, 7은 뱅크B01, B11, B12, B02, B01, B11, B12, B02의 순서로 맵핑됨을 알 수 있다. 따라서 이러한 맵핑 결과를 도4(a)에 대입하여 살펴보면, 메모리(M0)에는 라인0, 3, 4, 7,...이 기입되고, 메모리(M1)에는 라인1, 2, 5, 6,...이 기입된다. 따라서 프레임 또는 필드 모드로 움직임 보상이 처리되는 경우에 짝수 라인 데이터만 또는 홀수 라인 데이터만이 액세스되더라도, 움직임 벡터 처리부(MP)와 메모리(M1) 사이의 우측 버스와 움직임 벡터 처리부(MP)와 메모리(M0) 사이의 좌측 버스를 모두 활용할 수 있으므로 버스 이용 효율이 향상된다. 그리고 이 경우에도 각 라인 데이터를 기입/독출할 때 액세스되는 뱅크가 계속 변경 되므로 뱅크 인터리빙이 가능하여 버스 이용 효율 역시 향상된다.
도5(b)를 참조하면, 메모리(M0)는 뱅크(B01), 뱅크(B02), 뱅크(B03), 및 뱅크(B04)의 4개의 뱅크를 구비하고 있으며, 메모리(M1)은 뱅크(B11), 뱅크(B12), 뱅크(B13), 및 뱅크(B14)의 4개의 뱅크를 구비하고 있다. 블록 데이터를 이루는 각각의 라인 데이터가 메모리에 맵핑되는 형태를 살펴보면, 라인0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15는 뱅크B01, B11, B12, B02, B03, B13, B14, B04, B01, B11, B12, B02, B03, B13, B14, B04의 순서로 맵핑됨을 알 수 있다. 따라서 이러한 맵핑 결과를 도4(a)에 대입하여 살펴보면, 메모리(M0)에는 라인0, 3, 4, 7, 8, 11 12,...가 기입되고, 메모리(M1)에는 라인1, 2, 5, 6, 9, 10, 13, 14,...가 기입된다. 따라서 프레임 또는 필드 모드로 움직임 보상이 처리되는 경우에 짝수 라인 데이터만 또는 홀수 라인 데이터만이 액세스되더라도, 움직임 벡터 처리부(MP)와 메모리(M1) 사이의 우측 버스와 움직임 벡터 처리부(MP)와 메모리(M0) 사이의 좌측 버스가 모두 활용되므로 버스 이용 효율이 향상된다. 그리고 이 경우에도 각 라인 데이터를 기입/독출할 때 액세스되는 뱅크가 계속 변경되므로 뱅크 인터리빙이 가능하여 버스 이용 효율 역시 향상된다.
도5(c)를 참조하면, 메모리(M0)는 뱅크(B01), 뱅크(B02), 및 뱅크(B03)의 3개의 뱅크를 구비하고 있으며, 메모리(M1)은 뱅크(B11), 뱅크(B12), 및 뱅크(B13)의 3개의 뱅크를 구비하고 있다. 블록 데이터를 이루는 각각의 라인 데이터가 메모리에 맵핑되는 형태를 살펴보면, 라인0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11은 뱅크B01, B11, B12, B02, B03, B13, B11, B01, B02, B12, B13, B03의 순서로 맵핑됨 을 알 수 있다. 따라서 이러한 맵핑 결과를 도4(a)에 대입하여 살펴보면, 메모리(M0)에는 라인0, 3, 4, 7, 8, 11,...가 기입되고, 메모리(M1)에는 라인1, 2, 5, 6, 9, 10,...가 기입된다. 따라서 프레임 또는 필드 모드로 움직임 보상이 처리되는 경우에 짝수 라인 데이터만 또는 홀수 라인 데이터만이 액세스되더라도, 움직임 벡터 처리부(MP)와 메모리(M1) 사이의 우측 버스와 움직임 벡터 처리부(MP)와 메모리(M0) 사이의 좌측 버스가 모두 활용되므로 버스 이용 효율이 향상된다. 그리고 이 경우에도 각 라인 데이터를 기입/독출할 때 액세스되는 뱅크가 계속 변경되므로 뱅크 인터리빙이 가능하여 버스 이용 효율 역시 향상된다.
도5(a), (b), 및 (c)에서는 메모리(M0, M1)가 2개, 3개, 4개의 뱅크를 구비하는 경우를 예시하였지만 이는 단순한 예시에 불과할 뿐 메모리가 구비하는 뱅크의 수는 이에 한정되지 아니하며 짝수, 홀수 여부를 불문하고 2이상의 뱅크가 제공되는 경우 본 발명의 구성이 적용될 수 있다.
도6은 본 발명의 바람직한 일 실시예에 따른 메모리 맵핑 방법의 흐름도로서, 2 이상의 서로 동일한 개수의 뱅크를 구비하는 제1 및 제2 메모리에 복수의 라인 데이터로 이루어진 블록 데이터가 기입되도록 메모리를 맵핑하는 방법을 나타내고 있다.
도6(a)는 제1 및 제2 메모리가 짝수개의 뱅크를 구비한 경우의 메모리 맵핑 방법의 흐름도이며, 도6(b)는 제1 및 제2 메모리가 홀수개의 뱅크를 구비한 경우의 메모리 맵핑 방법의 흐름도이다.
먼저, 도6(a)를 참조하여 제1 및 제2 메모리가 짝수개의 뱅크를 구비한 경우 의 메모리 맵핑 방법을 상세히 살펴본다.
단계(S601)에서는 제1 메모리의 최초 기입 뱅크에 1라인 데이터를 기입한다(최초 기입 뱅크라 함은 해당 메모리에서 라인 데이터가 처음으로 기입되는 뱅크를 의미하며 도5(b)에서는 뱅크B01이 이에 해당한다). 이를 도5(b)의 메모리 맵핑 형태에 대입하여 보면, 뱅크(B01)에 라인0를 기입하는 것이다.
단계(S603)에서는 제2 메모리, 제1 메모리 순으로 교대로 2개의 라인 데이터씩을 순차 기입하되, 각 메모리의 서로 다른 2개의 뱅크에 각각 1라인 데이터씩을 기입하여 상기 제1 메모리의 최후 기입 뱅크를 제외한 제1, 제2 메모리에 구비되어 있는 모든 뱅크에 라인 데이터가 균등하게 배분되도록 한다(최후 기입 뱅크라 함은 해당 메모리에서 라인 데이터가 마지막으로 기입되는 뱅크를 의미하며 도5(b)에서는 뱅크B04가 이에 해당한다). 이를 도5(b)의 메모리 맵핑 형태에 대입하여 보면, 라인1, 2, 3, 4, 5, 6을 뱅크B11, B12, B02, B03, B13, B14에 순서대로 기입하는 것이다.
단계(S605)에서는, 제1 메모리의 최후 기입 뱅크에 1라인 데이터를 기입한다. 이를 도5(b)의 메모리 맵핑 형태에 대입하여 보면, 라인7을 뱅크B04에 기입하는 것이다.
단계(S607)에서는 단계(S601) 내지 단계(S605)를 반복하되 기입할 라인 데이터가 존재할 때까지 반복한다. 이를 도5(b)의 메모리 맵핑 형태에 대입하여 보면, 라인8, 9, 10, 11, 12, 13, 14, 15,...를 뱅크B01, B11, B12, B02, B03, B13, B14, B04,...에 순서대로 기입하는 것이다.
단계(S601) 내지 단계(S607)의 라인 데이터 기입은 기입할 라인 데이터가 존재하지 않을 때까지만 계속됨은 당연하다.
다음으로, 도6(b)를 참조하여 제1 및 제2 메모리가 홀수개의 뱅크를 구비한 경우의 메모리 맵핑 방법을 상세히 살펴본다.
단계(S611)에서는 제1 메모리의 최초 기입 뱅크에 1라인 데이터를 기입한다. 이를 도5(c)의 메모리 맵핑 형태에 대입하여 보면, 뱅크(B01)에 라인0를 기입하는 것이다.
단계(S613)에서는, 제2 메모리, 제1 메모리 순으로 교대로 2개의 라인 데이터씩을 순차 기입하되, 각 메모리의 서로 다른 2개의 뱅크에 각각 1라인 데이터씩을 기입하여 상기 제2 메모리의 최후 기입 뱅크를 제외한 제1 및 제2 메모리에 구비되어 있는 모든 뱅크에 라인 데이터가 균등하게 배분되도록 한다. 이를 도5(c)의 메모리 맵핑 형태에 대입하여 보면, 라인1, 2, 3, 4를 뱅크B11, B12, B02, B03에 순서대로 기입하는 것이다.
단계(S615)에서는, 제2 메모리의 최후 기입 뱅크에 1라인 데이터를 기입하는 것이다. 이를 도5(c)의 메모리 맵핑 형태에 대입하여 보면, 뱅크(B13)에 라인5를 기입하는 것이다.
단계(S617)에서는, 제2 메모리의 최초 기입 뱅크에 1라인 데이터를 기입한다. 이를 도5(c)의 메모리 맵핑 형태에 대입하여 보면, 뱅크(B11)에 라인6을 기입하는 것이다.
단계(S619)에서는, 제1 메모리, 제2 메모리 순으로 교대로 2개의 라인 데이 터씩을 순차 기입하되, 각 메모리의 서로 다른 2개의 뱅크에 각각 1라인 데이터씩을 기입하여 상기 제1 메모리의 최후 기입 뱅크를 제외한 제1 및 제2 메모리에 구비되어 있는 모든 뱅크에 라인 데이터가 균등하게 배분되도록 한다. 이를 도5(c)의 메모리 맵핑 형태에 대입하여 보면, 라인7, 8, 9, 10을 뱅크B01, B02, B12, B13에 순서대로 기입하는 것이다.
단계(S621)에서는, 제1 메모리의 최후 기입 뱅크에 1라인 데이터를 기입한다. 이를 도5(c)의 메모리 맵핑 형태에 대입하여 보면, 뱅크(B03)에 라인11을 기입하는 것이다.
단계(S623)에서는 단계(S611) 내지 단계(S621)을 반복하되 기입할 라인 데이터가 존재할 때까지 반복한다.
단계(S611) 내지 단계(S623)의 라인 데이터 기입은 기입할 라인 데이터가 존재하지 않을 때까지만 계속됨은 당연하다.
도7(a)는 본 발명의 바람직한 일 실시예에 따라 HD급 영상의 블록 데이터를 구성하는 라인 데이터가 2개의 512Mbyte 이상급의 메모리에 기입되는 메모리 맵핑 형태를 도시한 도면이며, 도5(b)는 본 발명의 바람직한 일 실시예에 따라 HD급 영상의 블록 데이터를 구성하는 라인 데이터가 2개의 512Mbyte 미만급의 메모리에 기입되는 메모리 맵핑 형태를 도시한 도면이다. 도7(a) 및 (b)에서는, 메모리가 4개의 뱅크를 구비하는 경우를 예시하였다.
도7(a)의 512Mbyte 이상급의 메모리는 2048byte의 페이지 사이즈를 갖는다. 그런데 HD급 영상의 경우 1라인의 데이터가 1920byte의 크기를 가지므로 1라인 데 이터가 512Mbyte 이상급 메모리의 페이지 사이즈를 초과하지 않는다. 따라서 도7(a)에 도시된 바와 같이, 도5(b)에서와 동일한 맵핑 형태로 블록 데이터가 2개의 메모리에 기입된다. 결국, 프레임 또는 필드 모드로 움직임 보상이 처리되는 경우에 짝수 라인 데이터만 또는 홀수 라인 데이터만이 액세스되더라도, 움직임 벡터 처리부(MP)와 메모리(M1) 사이의 버스와 움직임 벡터 처리부(MP)와 메모리(M0) 사이의 버스가 모두 활용되므로 버스 이용 효율이 향상된다. 그리고 각 라인 데이터를 기입/독출할 때 액세스되는 뱅크도 계속 변경되므로 뱅크 인터리빙이 가능하여 버스 이용 효율 역시 향상된다.
도7(b)의 512Mbyte 미만급의 메모리는 1024byte의 페이지 사이즈를 가지므로, HD급 영상의 1라인 데이터 크기(1920byte)가 메모리의 페이지 사이즈를 초과한다. 따라서 도7(b)에 도시된 바와 같이, 1024byte×1080라인의 블록 데이터를 먼저 저장하고 그 아래에 896byte×1080라인의 블록 데이터를 저장한다. 그러나 896byte×1080라인의 블록 데이터의 일부에 128byte×1080라인만큼 데이터가 기입되지 않는다는 점을 제외하고는 도5(b)에서와 동일한 맵핑 형태로 블록 데이터가 2개의 메모리에 기입된다. 결국, 프레임 또는 필드 모드로 움직임 보상이 처리되는 경우에 짝수 라인 데이터만 또는 홀수 라인 데이터만이 액세스되더라도, 움직임 벡터 처리부(MP)와 메모리(M1) 사이의 버스와 움직임 벡터 처리부(MP)와 메모리(M0) 사이의 버스가 모두 활용되므로 버스 이용 효율이 향상된다. 그리고 각 라인 데이터를 기입/독출할 때 액세스되는 뱅크도 계속 변경되므로 뱅크 인터리빙이 가능하여 버스 이용 효율 역시 향상된다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 당업자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
본 발명에 따르면, 2개의 메모리에 복수의 라인 데이터로 이루어진 블록 데이터를 기입할 때 각각의 메모리채널에서 뱅크 인터리빙이 가능하여 버스 이용 효율을 개선하는 효과가 있다.
또한, 본 발명에 따르면, 2개의 메모리에 복수의 라인 데이터로 이루어진 블록 데이터를 기입할 때 2개의 메모리 채널을 동시에 이용할 수 있게 되어 채널 이용 효율을 개선하는 효과가 있다.

Claims (13)

  1. 2 이상의 서로 동일한 개수의 뱅크를 구비하는 제1 및 제2 메모리에 복수의 라인 데이터로 이루어진 블록 데이터가 기입되도록 메모리를 맵핑하는 방법으로서,
    상기 블록 데이터를 프레임 또는 필드 모드로 움직임 보상 처리하는 경우에 연속하는 짝수라인 데이터와 연속하는 홀수라인 데이터가 서로 다른 메모리의 서로 다른 뱅크에 기입되도록 메모리를 맵핑하는 단계를 포함하는 메모리 맵핑 방법.
  2. 2 이상의 서로 동일한 짝수개의 뱅크를 구비하는 제1 및 제2 메모리에 복수의 라인 데이터로 이루어진 블록 데이터가 기입되도록 메모리를 맵핑하는 방법으로서,
    (a) 제1 메모리의 최초 기입 뱅크에 1라인 데이터를 기입하는 단계,
    (b) 제2 메모리, 제1 메모리 순으로 교대로 2개의 라인 데이터씩을 순차 기입하되, 각 메모리의 서로 다른 2개의 뱅크에 각각 1라인 데이터씩을 기입하여 상기 제1 메모리의 최후 기입 뱅크를 제외한 제1 및 제2 메모리에 구비되어 있는 모든 뱅크에 라인 데이터가 균등하게 배분되도록 하는 단계,
    (c) 상기 제1 메모리의 최후 기입 뱅크에 1라인 데이터를 기입하는 단계, 및
    (d) 상기 (a) 단계 내지 (c) 단계를 반복하는 단계를 포함하며,
    상기 (a) 단계 내지 (d) 단계의 라인 데이터 기입은 기입할 라인 데이터가 존재하지 않으면 정지하는 메모리 맵핑 방법.
  3. 3 이상의 서로 동일한 홀수개의 뱅크를 구비하는 제1 및 제2 메모리에 복수의 라인 데이터로 이루어진 블록 데이터가 기입되도록 메모리를 맵핑하는 방법으로서,
    (a) 제1 메모리의 최초 기입 뱅크에 1라인 데이터를 기입하는 단계,
    (b) 제2 메모리, 제1 메모리 순으로 교대로 2개의 라인 데이터씩을 순차 기입하되, 각 메모리의 서로 다른 2개의 뱅크에 각각 1라인 데이터씩을 기입하여 상기 제2 메모리의 최후 기입 뱅크를 제외한 제1 및 제2 메모리에 구비되어 있는 모든 뱅크에 라인 데이터가 균등하게 배분되도록 하는 단계,
    (c) 상기 제2 메모리의 최후 기입 뱅크에 1라인 데이터를 기입하는 단계,
    (d) 상기 제2 메모리의 최초 기입 뱅크에 1라인 데이터를 기입하는 단계,
    (e) 제1 메모리, 제2 메모리 순으로 교대로 2개의 라인 데이터씩을 순차 기입하되, 각 메모리의 서로 다른 2개의 뱅크에 각각 1라인 데이터씩을 기입하여 상기 제1 메모리의 최후 기입 뱅크를 제외한 제1 및 제2 메모리에 구비되어 있는 모든 뱅크에 라인 데이터가 균등하게 배분되도록 하는 단계,
    (f) 상기 제1 메모리의 최후 기입 뱅크에 1라인 데이터를 기입하는 단계, 및
    (g) 상기 (a) 단계 내지 (f) 단계를 반복하는 단계를 포함하며,
    상기 (a) 단계 내지 (g) 단계의 라인 데이터 기입은 기입할 라인 데이터가 존재하지 않으면 정지하는 메모리 맵핑 방법.
  4. 제1 항 내지 제3 항 중 어느 한 항의 방법으로 메모리에 기입된 블록 데이터가, 라인 데이터로 분할되어 상기 블록 데이터의 용도에 따라 순차 독출되도록 메모리를 맵핑하는 방법.
  5. 제4 항에 있어서,
    상기 블록 데이터의 용도는 프레임 또는 필드 모드 움직임 보상 처리용인 것을 특징으로 하는 메모리 맵핑 방법.
  6. 2 이상의 서로 동일한 개수의 뱅크를 구비하는 제1 및 제2 메모리에 복수의 라인 데이터로 이루어진 블록 데이터가 기입되도록 메모리를 맵핑하는 장치로서,
    상기 블록 데이터를 프레임 또는 필드 모드로 움직임 보상 처리하는 경우에 연속하는 짝수라인 데이터와 연속하는 홀수라인 데이터가 서로 다른 메모리의 서로 다른 뱅크로 기입되도록 메모리를 맵핑하는 것을 특징으로 하는 메모리 맵핑 장치.
  7. 제2 항의 방법을 수행하여 2 이상의 서로 동일한 짝수개의 뱅크를 구비하는 제1 및 제2 메모리에 복수의 라인 데이터로 이루어진 블록 데이터가 기입되도록 메모리를 맵핑하는 장치.
  8. 제3 항의 방법을 수행하여 3 이상의 서로 동일한 홀수개의 뱅크를 구비하는 제1 및 제2 메모리에 복수의 라인 데이터로 이루어진 블록 데이터가 기입되도록 메 모리를 맵핑하는 장치.
  9. 제6 항 내지 제8 항 중 어느 한 항의 장치를 통해 메모리에 기입된 블록 데이터가, 라인 데이터로 분할되어 상기 블록 데이터의 용도에 따라 순차 독출되도록 메모리를 맵핑하는 장치.
  10. 제9 항에 있어서,
    상기 블록 데이터의 용도는 프레임 또는 필드 모드 움직임 보상 처리용인 것을 특징으로 하는 메모리 맵핑 장치.
  11. 제1 항 내지 제3 항 중 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
  12. 제4 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
  13. 제5 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR20050092665A 2005-10-01 2005-10-01 메모리 맵핑 방법 및 장치 KR101305490B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20050092665A KR101305490B1 (ko) 2005-10-01 2005-10-01 메모리 맵핑 방법 및 장치
JP2006269570A JP5137374B2 (ja) 2005-10-01 2006-09-29 メモリマッピング方法及び装置
US11/540,715 US7554874B2 (en) 2005-10-01 2006-10-02 Method and apparatus for mapping memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050092665A KR101305490B1 (ko) 2005-10-01 2005-10-01 메모리 맵핑 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20070037536A true KR20070037536A (ko) 2007-04-05
KR101305490B1 KR101305490B1 (ko) 2013-09-06

Family

ID=37901750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050092665A KR101305490B1 (ko) 2005-10-01 2005-10-01 메모리 맵핑 방법 및 장치

Country Status (3)

Country Link
US (1) US7554874B2 (ko)
JP (1) JP5137374B2 (ko)
KR (1) KR101305490B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101226600B1 (ko) * 2011-03-09 2013-01-28 주식회사 이에프텍 메모리 시스템 및 그의 메모리 맵핑 방법
US9086959B2 (en) 2009-10-13 2015-07-21 Samsung Electronics Co., Ltd. Apparatus to access multi-bank memory
US10656856B2 (en) 2015-07-13 2020-05-19 Lsis Co., Ltd. Data access apparatus using memory device wherein 24-bit data is divided into three segments that has predetermined addresses mapped to addresses of single 8-bit device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM326186U (en) * 2007-06-13 2008-01-21 Princeton Technology Corp Device for data be written into memory
JP4992835B2 (ja) * 2008-06-25 2012-08-08 ソニー株式会社 ディスク記憶装置およびプログラム
US8938590B2 (en) * 2008-10-18 2015-01-20 Micron Technology, Inc. Indirect register access method and system
US9208002B2 (en) * 2012-01-06 2015-12-08 International Business Machines Corporation Equalizing bandwidth for multiple requesters using a shared memory system
US10277904B2 (en) * 2015-08-28 2019-04-30 Qualcomm Incorporated Channel line buffer data packing scheme for video codecs
JP7308674B2 (ja) * 2019-07-08 2023-07-14 キヤノン株式会社 演算処理装置及び演算処理方法
US20230145114A1 (en) * 2021-11-09 2023-05-11 Micron Technology, Inc. Memory system directed memory address management techniques

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0670773B2 (ja) * 1984-11-01 1994-09-07 富士通株式会社 先行制御方式
US5001665A (en) * 1986-06-26 1991-03-19 Motorola, Inc. Addressing technique for providing read, modify and write operations in a single data processing cycle with serpentine configured RAMs
TW377935U (en) 1994-08-10 1999-12-21 Gen Instrument Corp Dram mapping for a digital video decompression processor
US5619471A (en) * 1995-06-06 1997-04-08 Apple Computer, Inc. Memory controller for both interleaved and non-interleaved memory
US6081878A (en) * 1997-03-31 2000-06-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6026473A (en) * 1996-12-23 2000-02-15 Intel Corporation Method and apparatus for storing data in a sequentially written memory using an interleaving mechanism
KR19980062324U (ko) * 1997-04-01 1998-11-16 윤종용 마이크로 프로세스 인터페이스
KR100282389B1 (ko) 1997-12-31 2001-02-15 구자홍 에이치디티브이 비디오 디코더의 메모리 제어 방법
US6076136A (en) * 1998-06-17 2000-06-13 Lucent Technologies, Inc. RAM address decoding system and method to support misaligned memory access
JP3288327B2 (ja) * 1999-02-09 2002-06-04 エヌイーシービューテクノロジー株式会社 映像メモリ回路
US6233199B1 (en) * 1999-02-26 2001-05-15 Micron Technology, Inc. Full page increment/decrement burst for DDR SDRAM/SGRAM
KR100362193B1 (ko) * 1999-11-26 2002-11-23 주식회사 하이닉스반도체 디디알 동기식 메모리 장치의 데이터 출력 장치
MXPA05000674A (es) 2002-07-16 2005-03-31 Thomson Licensing Sa Intercalacion de capas, base de aumento, para hd-dvd utilizando identificacion de corriente alterna para capa de aumento.
US6925643B2 (en) * 2002-10-11 2005-08-02 Sandbridge Technologies, Inc. Method and apparatus for thread-based memory access in a multithreaded processor
CN1512768A (zh) 2002-12-30 2004-07-14 皇家飞利浦电子股份有限公司 一种在hd-dvd系统中用于生成视频目标单元的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9086959B2 (en) 2009-10-13 2015-07-21 Samsung Electronics Co., Ltd. Apparatus to access multi-bank memory
KR101226600B1 (ko) * 2011-03-09 2013-01-28 주식회사 이에프텍 메모리 시스템 및 그의 메모리 맵핑 방법
US10656856B2 (en) 2015-07-13 2020-05-19 Lsis Co., Ltd. Data access apparatus using memory device wherein 24-bit data is divided into three segments that has predetermined addresses mapped to addresses of single 8-bit device

Also Published As

Publication number Publication date
JP5137374B2 (ja) 2013-02-06
US7554874B2 (en) 2009-06-30
KR101305490B1 (ko) 2013-09-06
US20070076511A1 (en) 2007-04-05
JP2007122706A (ja) 2007-05-17

Similar Documents

Publication Publication Date Title
KR101305490B1 (ko) 메모리 맵핑 방법 및 장치
KR100908760B1 (ko) 다중 내부 데이터 버스 및 메모리 뱅크 인터리빙을 갖는방법 및 메모리 장치
KR100973629B1 (ko) 복수의 어드레스, 데이터 및 명령 버스를 갖는 메모리 장치, 방법 및 시스템
US7814294B2 (en) Memory device, memory controller and memory system
KR100873829B1 (ko) 단방향 데이터 버스를 가진 메모리 시스템 및 방법
US8661180B2 (en) Memory controlling device and memory controlling method
US7783826B2 (en) Data bus width converter
JP5379164B2 (ja) タイミング制約が緩和されるｎａｎｄフラッシュメモリアクセス
JP2020166346A (ja) 半導体記憶装置
JP2015109037A (ja) 画像処理装置
US20110087821A1 (en) Apparatus to access multi-bank memory
US8806102B2 (en) Cache system
KR101645003B1 (ko) 메모리 제어기 및 그 메모리 제어기가 탑재된 컴퓨팅 장치
US8099530B2 (en) Data processing apparatus
KR100846791B1 (ko) 비디오 데이터 저장 방법 및 장치
KR100314129B1 (ko) 데이터 입출력 라인의 부하를 줄이는 뱅크 구성방법 및 데이터입출력 라인 배치방법으로 구현된 반도체 메모리 장치
JP2015053095A (ja) メモリ、メモリシステムおよびメモリの制御方法
US20080263290A1 (en) Memory control apparatus and memory control method
JP2005222180A (ja) 画像データ配置方法
JP4418655B2 (ja) 半導体記憶装置
JP2007299211A (ja) メモリ制御装置
JPH07121431A (ja) アドレス制御装置
JP2004320314A (ja) 画像読取装置
JP4735008B2 (ja) データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム
JP2008262469A (ja) 記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160830

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180830

Year of fee payment: 6