JP2008262469A - 記憶装置 - Google Patents

記憶装置 Download PDF

Info

Publication number
JP2008262469A
JP2008262469A JP2007105841A JP2007105841A JP2008262469A JP 2008262469 A JP2008262469 A JP 2008262469A JP 2007105841 A JP2007105841 A JP 2007105841A JP 2007105841 A JP2007105841 A JP 2007105841A JP 2008262469 A JP2008262469 A JP 2008262469A
Authority
JP
Japan
Prior art keywords
transfer
data
storage device
memory cards
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007105841A
Other languages
English (en)
Inventor
Hiromasa Fukushima
宏昌 福島
Takaharu Yoshida
貴治 吉田
Takeshi Otsuka
健 大塚
Seigo Fujiwara
成悟 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007105841A priority Critical patent/JP2008262469A/ja
Publication of JP2008262469A publication Critical patent/JP2008262469A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】消費電流が供給許容値を超えることなく、記憶容量の大容量化が可能な記憶装置を提供する。
【解決手段】RAIDドライブは、4つのSDメモリーカードと、前記4つのSDメモリーカードのそれぞれに対して入出力されるデータを一時的に記憶する4つのデータFIFOと、対応する前記4つSDメモリーカードと前記4つのデータFIFOとの間のデータ転送を制御する4つのカード制御回路と、ホストIFと前記4つのデータFIFOとの間のデータ転送経路を切り替える切替回路とを備えている。さらに、当該RAIDドライブの内部に転送制御回路134を備え、前記転送制御回路134によって、外部との転送を行うデータの先頭アドレスと転送サイズとに基づいて、転送セクターの順番を決めるために転送セクターをグループに分け、前記複数の記憶媒体の各々を動作させる動作させないを制御する。
【選択図】図1

Description

本発明は、メモリーカード、ハードディスク等の記憶装置を複数使い、ホスト機器に対しては単一のドライブとしてインタフェースするような記憶装置に関するものである。
フラッシュメモリーを用いたカード型の記憶媒体であるメモリーカードとしては、コンパクトフラッシュ(登録商標)、SDカード等が開発されている。メモリーカードは、他の記憶媒体と比較して小型、低消費電力、ランダムアクセス可能等の特長があり、このため、デジタルスチルカメラ、携帯電話等の携帯機器に広く利用されている。
しかしながら、メモリーカードは他の記憶媒体に比べて記憶容量が小さい、データ転送レートがあまり高くないという短所を持っており、その応用範囲が限られる。例えば、メモリーカードを記憶媒体とするビデオカメラであれば、メモリーカードで実現できるデータ転送レートと記憶容量によって、記録する画面の解像度、フレームレート、圧縮率、記録可能時間等が制限されるので、磁気テープを記憶媒体とするVTRと同等の高画質、長時間記録を実現することは困難である。
このようなメモリーカードの短所を補うため、記憶装置内に複数のメモリーカードを装着し、大容量、高転送レートを持つ単一のドライブを実現する方式が、特許文献1に開示されている。
また特許文献2には、512バイトのブロック単位でアクセスできる複数の半導体メモリー装置をブロック単位でストライピングし、1Mバイトのデータ転送バッファと複数の半導体メモリー装置との間で並列にデータ転送を行うことでデータをまとめ、ホスト機器とはデータ転送バッファから単一のSCSIインタフェースを介して単一ドライブとして転送するような、記憶装置が開示されている。
また特許文献3には、大容量の転送バッファを必要としない並列転送するような記憶装置が開示されている。
特開2000−207137号公報 特開平8−235076号公報 特開2005−209205号公報
しかしながら、上記の特許文献1、特許文献2及び特許文献3記載の技術において、記憶装置の記憶容量を大容量化する際には、記憶装置内のメモリーカードや半導体メモリー装置の数を増やすので、消費電流が増大して、外部からの供給許容値を超えてしまうという問題があった。
本発明は、前記の課題に着目してなされたものであり、その目的は、消費電流が供給許容値を超えることなく、記憶容量の大容量化が可能な記憶装置を提供することにある。
具体的に、請求項1記載の発明の記憶装置は、ホストインタフェースを介してホスト機器との間で入出力されるデータを所定の単位で複数の記憶媒体に記録及び再生を行う記憶装置であって、前記複数の記憶媒体のそれぞれに対して入出力されるデータを一時的に記憶する複数の転送バッファメモリーと、対応する前記複数の記憶媒体と前記複数の転送バッファメモリーとの間のデータ転送を制御する複数の記憶媒体制御手段と、前記ホストインタフェースと前記複数の転送バッファメモリーとの間のデータ転送経路を切り替える切替手段と、先頭アドレスと転送サイズとに基づいて、転送セクターの順番を決めるために転送セクターをグループに分け、記憶媒体を動作させる動作させないを制御可能な制御手段とを備えたことを特徴とする。
請求項2記載の発明は、前記請求項1記載の記憶装置において、前記制御手段は、データ転送方向に関係なく先頭アドレスと転送サイズから、転送セクターの順番を決めるために転送セクターをグループに分け、記憶媒体を動作させる動作させないを制御可能である
ことを特徴とする。
以上説明したように、請求項1及び2記載の発明の記憶装置によれば、転送データの転送順番を最適に入れ替え、記憶媒体の起動をグループ化することにより、消費電流が供給許容値を超えることなく、記憶容量を大容量化することが可能となる。
以下、本発明の実施形態の記憶装置を図面に基づいて説明する。
図1は、本発明の実施形態の記憶装置の全体構成を示すブロック図である。
本実施形態では、記憶媒体として4枚のSDメモリーカード110、111、112、113を用いて、論理的に1つのRAIDドライブ101を構成した記憶装置について説明する。尚、記憶媒体としてはコンパクトフラッシュ等の他のメモリーカードでもよいし、光ディスク、ハードディスク等でもよい。また、その数についても4つ以外に2つ、8つ、それ以上であっても構わない。
同図において、101はRAIDドライブ(記憶装置)、102は前記RAIDドライブ101にデータを読み書きするパソコン等のホストシステムである。前記RAIDドライブ101はPCカード規格に従う形状を持ち、前記ホストシステム102との電気的インタフェースにPCカード規格で定められたカードバス103を用いている。
前記ホストシステム102は、データが格納されるメモリー106と、前記RAIDドライブ101に電源を供給する供給電源105とを備えている。前記供給電源105は、最大電流値(供給許容値)が決まっており、前記RAIDドライブ101は、供給許容値を超える電流を必要とする動作を行うことはできない。
前記RAIDドライブ101は、集積回路104と、4つのSDメモリーカード(複数の記憶媒体)110〜113とを内蔵して、これらを前記ホストシステム102に対して論理的に単一のディスクドライブとしてアクセスできるようにしている。
前記集積回路104は、前記4つのSDメモリーカード110〜113にそれぞれ対応する4つのデータFIFO(複数の転送バッファメモリー)117、118、119、120を備えている。また、対応する前記4つのSDメモリーカード110〜113と前記4つのデータFIFO117〜120との間のデータ転送を制御する4つのカード制御回路(複数の記憶媒体制御手段)121、122、123、124、及び、転送制御回路(制御手段)134からの制御信号CSに基づいて前記4つのデータFIFO117〜120とホストIF133との間のDMA転送信号を切り替えることによりデータ転送経路を切り替える切替回路(切替手段)125を備えている。
前記ホストシステム102から前記RAIDドライブ101に供給された電源は、前記集積回路104と前記4つのSDメモリーカード110〜113とに供給される。前記集積回路104及び前記4つのSDメモリーカード110〜113の消費電流は、データ転送中にデータ転送以外(例えば省電力モード中)よりも多くの電流が流れる。
ホストIF133は、前記ホストシステム102とデータ転送を行ったり、前記ホストシステム102のコマンドCMを保持して、前記転送制御回路134にそのコマンドCM出力する。
前記転送制御回路134は、前記ホストシステム102からのコマンドCMを解析し、前記ホストIF133と前記カード制御回路121〜124とに制御信号CSを出力して、転送制御の指示を行う。
図2は、メモリー106内のデータ及び4つのSDメモリーカード110〜113内のデータの対応関係を示す模式図である。
同図において、ホストシステム102のメモリー106内の数字、及び、各SDメモリーカード110〜113内の数字は、SDカード規格上の最小アクセス単位である512バイトのブロック単位でアクセスできるデータのブロックであり、0〜15の番号をセクター番号と言う。
本実施形態では、例えば、メモリー106内のデータをRAIDドライブ101に書き込む(WRITE)場合には、SDメモリーカード110にはセクター番号「0、4、8、12」のブロック、SDメモリーカード111にはセクター番号「1、5、9、13」のブロック、SDメモリーカード112にはセクター番号「2、6、10、14」のブロック、SDメモリーカード113にはセクター番号「3、7、11、15」のブロックを書き込む。
また、RAIDドライブ101の4つのSDメモリーカード110〜113内のデータをメモリー106に読み込む(READ)場合には、各々のSDメモリーカード110〜113から順に1つのセクター番号のデータを読み込む。
以下、転送制御回路134の動作を詳細説明する。
転送制御回路134は、ホストIF133から入力されるホストシステム102からのコマンドCMの情報を解析する。ここで、ホストシステム102からSDメモリーカード110〜113への転送か(WRITE)又はSDメモリーカード110〜113からホストシステム102への転送か(READ)の転送方向や、転送データのセクター数や、転送開始セクターのセクター番号等の情報に基づいて、各SDメモリーカード110〜113に転送するセクター数や、転送開始セクターのセクター番号を計算して、その結果に基づいてカード制御回路121〜124を動作させるように設定する。
以下、本実施形態のRAIDドライブ101の消費電流について、図3、図4を用いて説明する。
図3及び図4は、先頭セクターが0セクター、転送セクター数が16のブロックを4つのSDメモリーカード110〜113に転送したときの各SDメモリーカード110〜113の消費電流値と供給電源105の供給電流値とを示す模式図である。
図3は、従来の転送制御回路において転送セクターをグループに分けることなく、セクター番号の順(+1毎)にデータを転送したときの模式図である。同図では、すべての期間ですべてのSDメモリーカード110〜113に電流が流れていて供給許容値を超えていることがわかる。
図4は、本発明の転送制御回路134において転送セクターを2つのグループに分けてデータを転送したときの模式図である。
まず、転送制御回路134は、転送する転送セクターをグループを2つに分ける。グループ1のセクター番号は、SDメモリーカード110、111に割り当てているセクター番号「0、1、4、5、8、9、12、13」であり、グループ2のセクター番号は、SDメモリーカード112、113に割り当てているセクター番号「2、3、6、7、10、11、14、15」である。
次に、前記転送制御回路134は、グループ1のカード制御回路121、122に対してのみ制御信号CSを発行してデータ転送を指示する。グループ1のセクター番号のブロックの転送が終了した後に、前記転送制御回路134は、グループ2のカード制御回路123、124に対してのみ制御信号CSを発行して転送を指示する。
上記のように、転送セクターを2つのグループに分けることによって、グループ1のセクター番号のブロックの転送中は、グループ2のセクター番号が割り振られたSDメモリーカード112、113を動作させる必要がないので停止させておくことが可能である。また、グループ2のセクター番号のブロックを転送中は、グループ1のセクター番号が割り振られたSDメモリーカード110、111を動作させる必要がないので停止させておくことが可能である。
上記のように、本実施形態では、4つのSDメモリーカード110〜113の各々に対応するデータをセクター単位で2つのグループに分けることによって、同時に動作させるSDメモリーカードを少なくすることができるので、供給電源105からの供給電流値を少なくできる。
尚、転送方向がREAD、WRITEでの何れであっても、同じ効果があることことは言うまでもない。
以上説明したように、本発明は、複数の記憶媒体を並列に接続した場合であっても省電力化が可能であるので、特に単一ディスクとして動作する記憶装置等として有用である。
本発明の実施形態の記憶装置の全体構成を示すブロック図である。 メモリー内のデータ及び4つのSDメモリーカード内のデータの対応関係を示す模式図である。 従来の転送制御回路を用いたときの各SDメモリーカードの消費電流値と供給電源の供給電流値とを示す模式図である。 本発明の転送制御回路を用いたときの各SDメモリーカードの消費電流値と供給電源の供給電流値とを示す模式図である。
符号の説明
101 RAIDドライブ(記憶装置)
102 ホストシステム
103 カードバス
104 集積回路
105 供給電源
106 メモリー
110、111、112、113 メモリーカード(記憶媒体)
117、118、119、120 データFIFO(転送バッファメモリー)
121、122、123、124 カード制御回路(記憶媒体制御手段)
125 切替回路(切替手段)
133 ホストIF
134 転送制御回路(制御手段)

Claims (2)

  1. ホストインタフェースを介してホスト機器との間で入出力されるデータを所定の単位で複数の記憶媒体に記録及び再生を行う記憶装置であって、
    前記複数の記憶媒体のそれぞれに対して入出力されるデータを一時的に記憶する複数の転送バッファメモリーと、
    対応する前記複数の記憶媒体と前記複数の転送バッファメモリーとの間のデータ転送を制御する複数の記憶媒体制御手段と、
    前記ホストインタフェースと前記複数の転送バッファメモリーとの間のデータ転送経路を切り替える切替手段と、
    先頭アドレスと転送サイズとに基づいて、転送セクターの順番を決めるために転送セクターをグループに分け、記憶媒体を動作させる動作させないを制御可能な制御手段とを備えた
    ことを特徴とする記憶装置。
  2. 前記請求項1記載の記憶装置において、
    前記制御手段は、データ転送方向に関係なく、先頭アドレスと転送サイズとに基づいて、転送セクターの順番を決めるために転送セクターをグループに分け、記憶媒体を動作させる動作させないを制御可能である
    ことを特徴とする記憶装置。
JP2007105841A 2007-04-13 2007-04-13 記憶装置 Withdrawn JP2008262469A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007105841A JP2008262469A (ja) 2007-04-13 2007-04-13 記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007105841A JP2008262469A (ja) 2007-04-13 2007-04-13 記憶装置

Publications (1)

Publication Number Publication Date
JP2008262469A true JP2008262469A (ja) 2008-10-30

Family

ID=39984885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007105841A Withdrawn JP2008262469A (ja) 2007-04-13 2007-04-13 記憶装置

Country Status (1)

Country Link
JP (1) JP2008262469A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012525633A (ja) * 2009-04-30 2012-10-22 ネットアップ,インコーポレイテッド フラッシュベースのデータ保存ストレージシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012525633A (ja) * 2009-04-30 2012-10-22 ネットアップ,インコーポレイテッド フラッシュベースのデータ保存ストレージシステム

Similar Documents

Publication Publication Date Title
US7111142B2 (en) System for quickly transferring data
US9575674B2 (en) Data streaming for solid-state bulk storage devices
US20130073816A1 (en) Method of storing data in a storage medium and data storage device including the storage medium
KR20140114515A (ko) 불휘발성 메모리 장치 및 그것의 중복 데이터 제거 방법
JP4841070B2 (ja) 記憶装置
US20080025706A1 (en) Information recording apparatus and control method thereof
US20070168605A1 (en) Information storage device and its control method
JP2010146326A (ja) 記憶装置、その制御方法及びその記憶装置を用いた電子装置
JP2005196769A (ja) フラッシュメモリのデータ管理装置及び方法
JP5378197B2 (ja) メモリコントローラ、メモリカード、不揮発性メモリシステム
JP4158774B2 (ja) 再生方法
JP2007193439A (ja) 不揮発性キャッシュメモリを用いる記憶装置とその制御方法
US20110022774A1 (en) Cache memory control method, and information storage device comprising cache memory
JP2004343682A (ja) カメラレコーダおよびデータ記録媒体
EP2183663B1 (en) Mass storage system with improved usage of buffer capacity
JP2008262469A (ja) 記憶装置
JP2006018419A (ja) 記憶装置
JP2014175954A (ja) データ記録装置、その制御方法及びコンピュータプログラム
JP2003150445A (ja) 外部記憶装置を有するコンピュータシステム
JP2005092677A (ja) メモリ装置
US8260983B2 (en) Recording and/or reproducing apparatus
JP2009075774A (ja) 映像・音声記録再生装置
US20100318723A1 (en) Memory controller, nonvolatile memory device, and nonvolatile memory system
KR20190035392A (ko) 데이터 다중 기록을 수행하는 메모리 장치, 메모리 장치의 동작방법 및 메모리 컨트롤러의 동작방법
CN201138838Y (zh) 多媒体捕获装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091209

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110914