JP2021151077A - 電力変換装置、および電力変換装置の制御方法 - Google Patents

Abstract

【課題】電圧指令値に対して搬送波の周波数を十分に高く設定できない場合、電圧指令値と搬送波の位相ずれに伴い出力電圧の対称性が崩れ、電力変換部により発生する電圧・電流に含有する高調波の増大が課題であった。【解決手段】複数のスイッチング素子のオンオフを制御して電力を変換する電力変換部と、所望の出力電圧を指示する複数相の第一電圧指令値に基づいて前記スイッチング素子のオンオフを制御するゲートパルス信号を生成するゲートパルス生成部とを備える電力変換装置であって、前記ゲートパルス生成部は、前記複数相の各第一電圧指令値に基づいて、第一電圧指令値に対して位相が同期した搬送波を生成し、前記搬送波を前記第一電圧指令値に加算して第二電圧指令値を生成する電力変換装置。【選択図】図３

Description

本発明は、電力変換装置、および電力変換装置の制御方法に関する。

例えば、直流電力と交流電力とを相互に変換する電力変換部には、種々の回路方式が知られている。高電圧用途向けには、単相ブリッジ回路で構成される電力変換部を複数直列に接続するマルチステージ型がよく用いられる。

電力変換部内のスイッチング素子は、オンまたはオフを指示するゲートパルス信号が入力されることで動作する。ゲートパルス信号を生成する方法としては、一般的にＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御が用いられる。この制御では、所望の出力電圧を指示する電圧指令値と、別途生成される三角波等の搬送波に基づいてゲートパルス信号を生成する。電力変換部ではスイッチング素子のスイッチング損失に起因する発熱が発生する。そのため、実用上は搬送波の周波数に上限があり、可能な限りスイッチング回数（パルス数）を抑えた制御が行われる。

特許文献１には、搬送波と出力電圧指令とをそれぞれ比較してＰＷＭパルスを作成し、搬送波振幅または搬送波周波数を徐々に小さくする制御方法が記載されている。

特開２００３−３１９６６２号公報

電圧指令値に対して搬送波の周波数を十分に高く設定できない場合に、電力変換部より出力される電圧・電流に含有している高調波の増大が課題であった。

本発明による電力変換装置は、複数のスイッチング素子のオンオフを制御して電力を変換する電力変換部と、所望の出力電圧を指示する複数相の第一電圧指令値に基づいて前記スイッチング素子のオンオフを制御するゲートパルス信号を生成するゲートパルス生成部とを備える電力変換装置であって、前記ゲートパルス生成部は、前記複数相の各第一電圧指令値に基づいて、第一電圧指令値に対して位相が同期した搬送波を生成し、前記搬送波を前記第一電圧指令値に加算して第二電圧指令値を生成する。
本発明による電力変換装置の制御方法は、複数のスイッチング素子のオンオフを制御して電力を変換する電力変換部と、所望の出力電圧を指示する複数相の第一電圧指令値に基づいて前記スイッチング素子のオンオフを制御するゲートパルス信号を生成するゲートパルス生成部とを備える電力変換装置の制御方法であって、前記ゲートパルス生成部により、前記複数相の各第一電圧指令値に基づいて、第一電圧指令値に対して位相が同期した搬送波を生成し、前記搬送波を前記第一電圧指令値に加算して第二電圧指令値を生成する。

本発明によれば、電圧指令値に対して搬送波の周波数を十分に高く設定できない場合であっても、高調波を抑制できる。

電力変換装置のブロック図である。 コンバータセルの回路構成図である。 １次側ゲートパルス生成部のブロック図である。 搬送波生成部のブロック図である。 （ａ）〜（ｅ）「ｋ＝３」とした場合の信号等の波形を示す図である。 比較例における１次側ゲートパルス生成部のブロック図である。 （ａ）〜（ｅ）比較例における信号等の波形を示す図である。 （ａ）〜（ｅ）「ｋ＝５」とした場合の信号等の波形を示す図である。 （ａ）〜（ｅ）「ｋ＝３」とした場合の第２実施形態における信号等の波形を示す図である。 第３実施形態における電力変換装置のブロック図である。 第３実施形態における電力変換部の回路構成図である。 第４実施形態における搬送波生成部のブロック図である。 （ａ）〜（ｅ）「ｋ＝４」とした場合の第４実施形態における信号等の波形を示す図である。

［第１実施形態]
図１は、第１実施形態による電力変換装置１００のブロック図である。
電力変換装置１００は、電力変換部１０１と、１次側ゲートパルス生成部１０２と、２次側ゲートパルス生成部１０３と、を備えている。電力変換装置１００は、何れも３相交流系統である１次側系統３０と、２次側系統４０との間で、双方向または一方向の電力変換を行うものである。ここで、１次側系統３０は、中性線３０Ｎと、Ｒ相、Ｓ相、Ｔ相の電圧がそれぞれ現れるＲ相線３０Ｒ、Ｓ相線３０Ｓ、Ｔ相線３０Ｔと、を有している。また、２次側系統４０は、中性線４０Ｎと、Ｕ相、Ｖ相、Ｗ相の電圧がそれぞれ現れるＵ相線４０Ｕ、Ｖ相線４０Ｖ、Ｗ相線４０Ｗと、を有している。ここで、中性線３０Ｎと、Ｔ相線３０Ｔとの間、および、中性線４０ＮとＷ相線４０Ｗとの間には、図示省略したが図１と同様の電力変換装置１００が設けられる。また、中性線３０Ｎと、Ｓ相線３０Ｓとの間、および中性線４０ＮとＶ相線４０Ｖとの間には、図示省略したが図１と同様の電力変換装置１００が設けられる。

１次側系統３０と２次側系統４０とは、電圧振幅、周波数および位相が互いに独立している。そして、Ｒ相、Ｓ相、Ｔ相電圧は、１次側周波数において互いに「２π／３」の位相差を有し、Ｕ相、Ｖ相、Ｗ相電圧は、２次側周波数において互いに「２π／３」の位相差を有する。１次側および２次側系統３０，４０としては、例えば商用電源系統、太陽光発電システム、モータ等、様々な発電設備や受電設備を採用することができる。

電力変換部１０１は、Ｐ台（Ｐは２以上の自然数）のコンバータセル２０−１〜２０−Ｐを有している。以下、コンバータセル２０−１〜２０−Ｐを「コンバータセル２０」と総称することがある。コンバータセル２０−１〜２０−Ｐは、１次側のＲ相線３０Ｒと中性線３０Ｎとの間に直列に接続されている。また、２次側も同様に、Ｕ相線４０Ｕと中性線４０Ｎとの間に直列に接続されている。

１次側制御部１０４は、１次側系統３０の電圧と電流を検出し、１次側電圧指令値ＶＲＥＦＲ，ＶＲＥＦＳ，ＶＲＥＦＴを出力する。同様に、２次側制御部１０５は、２次側系統４０の電圧と電流を検出し、２次側電圧指令値ＶＲＥＦＵ，ＶＲＥＦＶ，ＶＲＥＦＷを出力する。

１次側ゲートパルス生成部１０２は、コンバータセル２０−１〜２０−Ｐの１次側に内包されているスイッチング素子を制御するためのゲートパルス信号ＧＴ１１〜ＧＴ１ＰおよびＧＴ１１’〜ＧＴ１Ｐ’を発生させる。同様に、２次側ゲートパルス生成部１０３は、コンバータセル２０−１〜２０−Ｐの２次側に内包されているスイッチング素子を制御するためのゲートパルス信号ＧＴ２１〜ＧＴ２ＰおよびＧＴ２１’〜ＧＴ２Ｐ’を発生させる。

図２は、コンバータセル２０−１の回路構成図である。コンバータセル２０−２〜２０−Ｐはコンバータセル２０−１と同一であるため、その詳細な説明は省略する。
コンバータセル２０−１は、一対の１次側端子２１ａ，２１ｂと、一対の２次側端子２２ａ，２２ｂと、交直電力変換器２３〜２６と、コンデンサ２７，２８と、高周波トランス２９と、を有している。

交直電力変換器２３は、Ｈブリッジ状に接続された４個のスイッチング素子Ｑ１〜Ｑ４と、これらスイッチング素子Ｑ１〜Ｑ４に逆並列に接続されたＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉоｄｅ，符号なし）とを有している。スイッチング素子Ｑ１〜Ｑ４は、ゲートパルス信号ＧＴ１１〜ＧＴ１ＰおよびＧＴ１１’〜ＧＴ１Ｐ’により制御される。

また、交直電力変換器２６は、Ｈブリッジ状に接続された４個のスイッチング素子Ｑ５〜Ｑ８と、これらスイッチング素子Ｑ５〜Ｑ８に逆並列に接続されたＦＷＤとを有している。同様に、交直電力変換器２４，２５は、Ｈブリッジ状に接続された４個のスイッチング素子と、これらスイッチング素子に逆並列に接続されたＦＷＤとを有している（共に符号なし）。スイッチング素子Ｑ５〜Ｑ８は、ゲートパルス信号ＧＴ１１〜ＧＴ１ＰおよびＧＴ１１’〜ＧＴ１Ｐ’により制御される。
なお、本実施形態において、これらスイッチング素子は、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。

１次側端子２１ａ，２１ｂの間に現れる電圧を１次側ＡＣ端子間電圧Ｖ１−１と呼び、コンデンサ２７の両端の間に現れる電圧を１次側ＤＣリンク電圧Ｖｄｃ１と呼ぶ。そして、交直電力変換器２３は、１次側ＡＣ端子間電圧Ｖ１−１と１次側ＤＣリンク電圧Ｖｄｃ１とを双方向または一方向に変換し、電力を伝送する。

高周波トランス２９は、１次巻線２９ａと、２次巻線２９ｂとを有し、１次巻線２９ａと２次巻線２９ｂとの間で、所定の周波数で電力を伝送する。交直電力変換器２４、２５が高周波トランス２９との間で入出力する電流は高周波である。ここで、高周波とは、例えば１００Ｈｚ以上の周波数であるが、１ｋＨｚ以上の周波数を採用することが好ましく、１０ｋＨｚ以上の周波数を採用することがより好ましい。交直電力変換器２４は１次側ＤＣリンク電圧Ｖｄｃ１と、１次巻線２９ａに現れる交流電圧とを双方向または一方向に変換し、電力を伝送する。

２次側端子２２ａ，２２ｂの間に現れる電圧を２次側ＡＣ端子間電圧Ｖ２−１と呼び、コンデンサ２８の両端の間に現れる電圧を２次側ＤＣリンク電圧Ｖｄｃ２と呼ぶ。交直電力変換器２５は２次側ＤＣリンク電圧Ｖｄｃ２と、２次巻線２９ｂに現れる交流電圧とを双方向または一方向に変換し、電力を伝送する。そして、交直電力変換器２６は、２次側ＡＣ端子間電圧Ｖ２−１と、２次側ＤＣリンク電圧Ｖｄｃ２とを双方向または一方向に変換し、電力を伝送する。

ここで、１次側ゲートパルス生成部１０２（図１参照）は、１次側電圧指令値ＶＲＥＦＲ，ＶＲＥＦＳ，ＶＲＥＦＴに基づいて“ＬＯＷ”あるいは“ＨＩＧＨ”のゲートパルス信号ＧＴ１１〜ＧＴ１ＰおよびＧＴ１１’〜ＧＴ１Ｐ’を発生する。コンバータセル２０−１を例にとると、ゲート信号ＧＴ１１が交直電力変換器２３のスイッチング素子Ｑ１，Ｑ４に供給され、これらのオン／オフ状態を制御する。ゲート信号ＧＴ１１が“ＨＩＧＨ”であればスイッチング素子Ｑ１，Ｑ４はオン状態になり、ゲート信号ＧＴ１１が“ＬＯＷ”であれば、スイッチング素子Ｑ１，Ｑ４はオフ状態になる。同様に、ゲート信号ＧＴ１１’は、交直電力変換器２３のスイッチング素子Ｑ２，Ｑ３に供給され、これらのオン／オフ状態を制御する。

交直電力変換器２３では、スイッチング素子Ｑ１，Ｑ４がオン状態の時、１次側端子２１ａ，２１ｂの間に現れる電圧はＶｄｃ１となり、スイッチング素子Ｑ２，Ｑ３がオン状態の時、１次側端子２１ａ，２１ｂの間に現れる電圧は−Ｖｄｃ１となる。また、スイッチング素子Ｑ１〜Ｑ４の全てがオフ状態の時、１次側端子２１ａ，２１ｂの間に現れる電圧はゼロである。すなわち、交直電力変換器２３は、３レベル（−Ｖｄｃ１，０，Ｖｄｃ１）の電圧を出力することが可能である。

２次側ゲートパルス生成部１０３（図１参照）は、１次側ゲートパルス生成部１０２と同様に、２次側電圧指令値ＶＲＥＦＵ，ＶＲＥＦＶ，ＶＲＥＦＷに基づいて“ＬＯＷ”あるいは“ＨＩＧＨ”のゲートパルス信号ＧＴ２１〜ＧＴ２ＰおよびＧＴ２１’〜ＧＴ２Ｐ’を発生する。コンバータセル２０−１を例にとると、ゲート信号ＧＴ２１は交直電力変換器２６のスイッチング素子Ｑ５，Ｑ８に供給され、これらのオン／オフ状態を制御する。すなわち、ゲート信号ＧＴ２１が“ＨＩＧＨ”であればスイッチング素子Ｑ５，Ｑ８はオン状態になり、ゲート信号ＧＴ２１が“ＬＯＷ”であれば、スイッチング素子Ｑ５，Ｑ８はオフ状態になる。同様に、ゲート信号ＧＴ２１’は、交直電力変換器２６のスイッチング素子Ｑ６，Ｑ７に供給され、これらのオン／オフ状態を制御する。

交直電力変換器２６では、スイッチング素子Ｑ５，Ｑ８がオン状態の時、２次側端子２２ａ，２２ｂの間に現れる電圧はＶｄｃ２となり、スイッチング素子Ｑ６，Ｑ７がオン状態の時、１次側端子２２ａ，２２ｂの間に現れる電圧は−Ｖｄｃ２となる。また、スイッチング素子Ｑ５〜Ｑ８の全てがオフ状態の時、２次側端子２２ａ，２２ｂの間に現れる電圧はゼロである。すなわち、電力変換部１０１の交直電力変換器２６は、交直電力変換器２３と同様に、３レベル（−Ｖｄｃ２，０，Ｖｄｃ２）の電圧を出力することが可能である。

図３は、１次側ゲートパルス生成部１０２のブロック図である。１次側ゲートパルス生成部１０２は、搬送波生成部３００と、加算器３０１と、比較器ＣＭＰ１１〜ＣＭＰ１ＰおよびＣＭＰ１１’〜ＣＭＰ１Ｐ’と、を有する。

搬送波生成部３００は、所望の出力電圧を指示するＲ相、Ｓ相、Ｔ相の電圧指令値ＶＲＥＦＲ，ＶＲＥＦＳ，ＶＲＥＦＴに基づいて、電圧指令値ＶＲＥＦＲに対して位相が同期した搬送波Ｓｍを生成する。そして、加算器３０１で電圧指令値ＶＲＥＦＲ（第一電圧指令値）と搬送波Ｓｍが加算され、電圧指令値ＶＲＥＦＲ’（第二電圧指令値）が生成される。

図３では、Ｒ相に対応する搬送波生成部３００を示すが、図示省略したＳ相に対応する搬送波生成部３００は、所望の出力電圧を指示するＲ相、Ｓ相、Ｔ相の電圧指令値ＶＲＥＦＲ，ＶＲＥＦＳ，ＶＲＥＦＴに基づいて、電圧指令値ＶＲＥＦＳに対して位相が同期した搬送波Ｓｍを生成する。そして、加算器３０１で電圧指令値ＶＲＥＦＳ（第一電圧指令値）と搬送波Ｓｍが加算され、電圧指令値ＶＲＥＦＳ’（第二電圧指令値）が生成される。

また、図示省略したＴ相に対応する搬送波生成部３００は、所望の出力電圧を指示するＲ相、Ｓ相、Ｔ相の電圧指令値ＶＲＥＦＲ，ＶＲＥＦＳ，ＶＲＥＦＴに基づいて、電圧指令値ＶＲＥＦＴに対して位相が同期した搬送波Ｓｍを生成する。そして、加算器３０１で電圧指令値ＶＲＥＦＴ（第一電圧指令値）と搬送波Ｓｍが加算され、電圧指令値ＶＲＥＦＴ’（第二電圧指令値）が生成される。

図３に示すように、第二電圧指令値ＶＲＥＦＲ’は、比較器ＣＭＰ１１〜ＣＭＰ１ＰおよびＣＭＰ１１’〜ＣＭＰ１Ｐ’において、電圧の大きさに対して予め設定された、しきい値１〜しきい値Ｐ、およびしきい値１’〜しきい値Ｐ’とそれぞれ比較される。比較器ＣＭＰ１１〜ＣＭＰ１ＰおよびＣＭＰ１１’〜ＣＭＰ１Ｐ’により、ゲートパルス信号ＧＴ１１〜ＧＴ１ＰおよびＧＴ１１’〜ＧＴ１Ｐ’が生成される。例えば、比較器ＣＭＰ１１は第二電圧指令値ＶＲＥＦＲ’がしきい値１よりも小さいときにゲートパルス信号ＧＴ１１をＬＯＷにし、第二電圧指令値ＶＲＥＦＲ’がしきい値１よりも大きいときにゲートパルス信号ＧＴ１１をＨＩＧＨにする。また、比較器ＣＭＰ１１’は第二電圧指令値ＶＲＥＦＲ’がしきい値１’よりも大きいときにゲートパルス信号ＧＴ１１’をＬＯＷにし、第二電圧指令値ＶＲＥＦＲ’がしきい値１’よりも小さいときにゲートパルス信号ＧＴ１１’をＨＩＧＨにする。ゲートパルス信号ＧＴ１１、ＧＴ１１’は、コンバータセル２０−１へ出力される。

他の比較器ＣＭＰ１２〜ＣＭＰ１Ｐおよび比較器ＣＭＰ１２’〜ＣＭＰ１Ｐ’についても、設定されるしきい値が異なる点を除き、動作は同様である。

図示省略するが、第二電圧指令値ＶＲＥＦＳ’、第二電圧指令値ＶＲＥＦＴ’も同様に、比較器ＣＭＰ１１〜ＣＭＰ１ＰおよびＣＭＰ１１’〜ＣＭＰ１Ｐ’において、しきい値１〜しきい値Ｐおよびしきい値１’〜しきい値Ｐ’とそれぞれ比較され、ゲートパルス信号を発生する。

図４は、Ｒ相に対応する搬送波生成部３００のブロック図である。搬送波生成部３００は、電圧指令比較部４００と、電圧振幅演算部４０１と、三角波発生部４０２と、減算器４０３と、リミッタ４０４と、乗算器４０５を有する。Ｓ相、Ｔ相に対応する搬送波生成部３００も同様の構成でありその説明を省略する。

電圧指令比較部４００は、第一電圧指令値ＶＲＥＦＲ，ＶＲＥＦＳ，ＶＲＥＦＴを互いに比較し、それらの中から最大値Ｖｍａｘと最小値Ｖｍｉｎを出力する。

電圧振幅演算部４０１は、第一電圧指令値ＶＲＥＦＲ，ＶＲＥＦＳ，ＶＲＥＦＴから以下の式（１）〜（３）に従い、電圧振幅値Ｖａを演算する。
ＶＲＥＦＡ＝√（２／３）・（ＶＲＥＦＲ―１／２・ＶＲＥＦＳ―１／２・ＶＲＥＦＴ） ・・・（１）
ＶＲＥＦＢ＝√（２／３）・（√（３）／２・ＶＲＥＦＳ―√（３）／２・ＶＲＥＦＴ） ・・・（２）
Ｖａ＝√（２／３）√（ＶＲＥＦＡ＾２＋ＶＲＥＦＢ＾２）
・・・（３）

また、三角波発生部４０２は、以下の式（４）あるいは（５）に従い、振幅が１となる三角波Ｓｔｒｉを発生する。
［ｋ＝１，５，９，１３，…］の場合、式（４）に従い、
Ｓｔｒｉ＝（２／π）・ａｒｃｓｉｎ（ｓｉｎ（（ｋ・π／Ｖａ）・（Ｖｍａｘ＋Ｖｍｉｎ））） ・・・（４）
［ｋ＝３，７，１１，１５，…］の場合、式（５）に従い、
Ｓｔｒｉ＝−（２／π）・ａｒｃｓｉｎ（ｓｉｎ（（ｋ・π／Ｖａ）・（Ｖｍａｘ＋Ｖｍｉｎ）））・・・（５）

式（４）、式（５）において、係数ｋは１以上の奇数である。式（４）、式（５）の演算結果は、厳密には直線に増減する三角波とはならないが、本実施形態においてはＳｔｒｉを三角波と称して説明する。三角波Ｓｔｒｉは、振幅が１であり、かつ第一電圧指令値ＶＲＥＦＲ（あるいはＶＲＥＦＳ，ＶＲＥＦＴ）の周波数の３ｋ倍の周波数で変動する信号である。なお、“ａｒｃｓｉｎ”はｓｉｎの逆関数を表す。

減算器４０３は、電力変換装置１００が出力可能な最大電圧Ｖｌｉｍから電圧振幅Ｖａを減算し、「Ｖｌｉｍ−Ｖａ」を演算する。最大電圧Ｖｌｉｍは、電力変換部１０１が出力可能な最大電圧である。例えば、コンバータセルの直列接続数Ｐが３の場合、各コンバータセルの１次側ＤＣリンク電圧がＶｄｃ１であるとすれば、「Ｖｌｉｍ＝３・Ｖｄｃ１」である。

リミッタ４０４は、「Ｖａ≦Ｖｌｉｍ」の場合は減算器４０３の演算結果「Ｖｌｉｍ−Ｖａ」をそのまま出力し、「Ｖｌｉｍ＜Ｖａ」の場合は減算器４０３の演算結果をゼロに制限する。すなわち、リミッタ４０４は、減算器４０３の演算結果「Ｖｌｉｍ−Ｖａ」が負の値とならないように（最小値が０以上となるように）制限する。

乗算器４０５は、三角波発生部４０２で生成された三角波Ｓｔｒｉと、リミッタ４０４を介した減算器４０３の演算結果を乗算して搬送波Ｓｍを生成する。具体的には、減算器４０３の演算結果「Ｖｌｉｍ−Ｖａ」は、リミッタ４０４を介して乗算器４０５にて振幅が１の三角波に乗算される。すなわち、乗算器４０５にて三角波Ｓｔｒｉに乗算される値は、搬送波Ｓｍの振幅値に相当する（以下、リミッタ４０４通過後の信号を搬送波振幅Ｍａとも呼ぶ）。搬送波生成部３００が出力する搬送波Ｓｍは、電圧振幅Ｖａが最大電圧Ｖｌｉｍより大きくなる場合（Ｖｌｉｍ＜Ｖａ）、リミッタ４０４の働きによりゼロとなる。

なお、１次側Ｓ相、Ｔ相の１次側ゲートパルス生成部および２次側Ｕ相、Ｖ相、Ｗ相の２次側ゲートパルス生成部については図示を省略するが、前述したように、主な構成は図３で示した１次側Ｒ相と同様である。例えば、１次側Ｓ相では、第一電圧指令値ＶＲＥＦＳと搬送波Ｓｍが加算され、第二電圧指令値ＶＲＥＦＳ’が生成される。その後、第二電圧指令値ＶＲＥＦＳ’は、複数ある比較器においてしきい値とそれぞれ比較され、ゲートパルス信号を発生する。１次側Ｔ相では、第一電圧指令値ＶＲＥＦＴと搬送波Ｓｍが加算され、第二電圧指令値ＶＲＥＦＴ’が生成される。その後、第二電圧指令値ＶＲＥＦＴ’は、複数ある比較器においてしきい値とそれぞれ比較され、ゲートパルス信号を発生する。２次側Ｕ相、Ｖ相、Ｗ相についても同様の要領で構成される。搬送波生成部３００は、全ての相で共通して用いる。すなわち、全ての相で第一電圧指令値に加算される搬送波Ｓｍは共通である。

図５（ａ）〜図５（ｅ）は、式（５）において「ｋ＝３」とした場合の信号等の波形を示す図である。ただし、コンバータセルの直列接続数Ｐは「１」である。また、電力変換部１０１の出力電圧範囲を−１〜１としており（Ｖｌｉｍ＝Ｖｄｃ１＝１）、しきい値１と１’をそれぞれ０．５，−０．５としている。

図５（ａ）は、第一電圧指令値ＶＲＥＦＲ、および搬送波Ｓｍを示し、横軸は位相、縦軸は電圧である。図５（ｂ）は、ゲートパルス信号ＧＴ１１を実線で、ゲートパルス信号ＧＴ１１’を破線で示し、横軸は位相、縦軸は電圧である。図５（ｃ）は、第二電圧指令値ＶＲＥＦＲ’、およびＲ相線３０Ｒと中性線３０Ｎ間の相電圧を示し、横軸は位相、縦軸は電圧である。図５（ｄ）は、第二電圧指令値ＶＲＥＦＲ’−第二電圧指令値ＶＲＥＦＳ’、およびＲ相線３０ＲとＳ相線３０Ｓ間の線間電圧を示し、横軸は位相、縦軸は電圧である。図５（ｅ）は、線間電圧の高調波成分を示し、横軸は次数、縦軸は電圧である。

図５（ａ）に示すように、搬送波Ｓｍは、搬送波生成部３００にて第一電圧指令値ＶＲＥＦＲ，ＶＲＥＦＳ，ＶＲＥＦＴに基づいて生成されることから、搬送波Ｓｍと第一電圧指令値ＶＲＥＦＲの位相関係は同期している。これにより、図５（ｂ）に示すように、搬送波Ｓｍと第一電圧指令値ＶＲＥＦＲとの加算結果である第二電圧指令値ＶＲＥＦＲ’としきい値との比較結果から得られるゲートパルス信号ＧＴ１１，ＧＴ１１’は１８０°の位相差をもった同一の信号となる。

そして、図５（ｃ）に示すように、Ｒ相線３０Ｒと中性線３０Ｎの間に現れる電力変換部１０１の相電圧は１８０°を境に対称の波形となっている。また、第二電圧指令値ＶＲＥＦＲ’は出力電圧範囲である−１〜１を超過しないように制御されており、第一電圧指令値ＶＲＥＦＲに相当する電圧を精度よく出力できている。これは、１次側ゲートパルス生成部１０２により、第一電圧指令値ＶＲＥＦＲの1周期内に、第二電圧指令値ＶＲＥＦＲ’が電圧の大きさに対して設定されるしきい値を複数回跨ぐように搬送波の振幅を制御しているためである。

Ｒ相線３０ＲとＳ相線３０Ｓの間に現れる電力変換部１０１の線間電圧は、「ＶＲＥＦＲ’−ＶＲＥＦＳ’」に相当し、図５（ｄ）に示すように正弦波状の波形となっている。このことから、搬送波Ｓｍの影響は現れていない。これは、搬送波Ｓｍが３の倍数の次数で変動する信号であり、線間電圧において互いに相殺されるためである。図５（ｅ）に示す線間電圧の高調波成分の結果からも、線間電圧に３の倍数の次数の高調波成分が現れないことが確認できる。

図６は、比較例における１次側ゲートパルス生成部６００のブロック図である。この比較例は、本実施形態を適用しない例であり、本実施形態と比較するために記載した。
本実施形態における１次側ゲートパルス生成部３００との違いは、搬送波Ｓｍを発生する搬送波生成部６０１が独立して設けられている点である。そのため、搬送波Ｓｍと電圧指令値ＶＲＥＦＲの位相関係は必ずしも同期するとは限らない。

加算器６０２にて、第一電圧指令値ＶＲＥＦＲと搬送波Ｓｍを加算して第二電圧指令値ＶＲＥＦＲ’を生成した後の動作は、本実施形態における１次側ゲートパルス生成部３００と同一である。

図７（ａ）〜図７（ｅ）は、図６に示した比較例における信号等の波形を示す図である。ただし、コンバータセルの直列接続数Ｐは「１」である。また、電力変換部１０１の出力電圧範囲を−１〜１としており（Ｖｌｉｍ＝Ｖｄｃ１＝１）、しきい値１としきい値１’をそれぞれ０．５，−０．５としている。

図７（ａ）は、第一電圧指令値ＶＲＥＦＲ、および搬送波Ｓｍを示し、横軸は位相、縦軸は電圧である。図７（ｂ）は、ゲートパルス信号ＧＴ１１を実線で、ゲートパルス信号ＧＴ１１’を破線で示し、横軸は位相、縦軸は電圧である。図７（ｃ）は、第二電圧指令値ＶＲＥＦＲ’、およびＲ相線３０Ｒと中性線３０Ｎ間の相電圧を示し、横軸は位相、縦軸は電圧である。図７（ｄ）は、第二電圧指令値ＶＲＥＦＲ’−第二電圧指令値ＶＲＥＦＳ’、およびＲ相線３０ＲとＳ相線３０Ｓ間の線間電圧を示し、横軸は位相、縦軸は電圧である。図７（ｅ）は、線間電圧の高調波成分を示し、横軸は次数、縦軸は電圧である。

比較例において、搬送波Ｓｍは、第一電圧指令値ＶＲＥＦＲの周波数の１２倍の周波数で変動する三角波とし、搬送波Ｓｍと第一電圧指令値ＶＲＥＦＲの和である第二電圧指令値ＶＲＥＦＲ’が出力電圧範囲―１〜１を超過しないように調整した。

図７（ａ）に示すように、搬送波Ｓｍと第一電圧指令値ＶＲＥＦＲの位相関係は同期していない。そして、図７（ｃ）に示すように、Ｒ相線３０Ｒと中性線３０Ｎの間に現れる相電圧は、１８０°を境に対称の波形とはなっておらず、電圧アンバランスが生じている。これは、搬送波Ｓｍと第一電圧指令値ＶＲＥＦＲの位相関係が同期していないことが原因である。この電圧アンバランスは、出力電圧の高調波成分を増大させる一因となる可能性がある。図７（ｅ）に示すように、線間電圧の高調波成分は、３の倍数の次数成分を除き、全体的に分布していることが確認できる。

以上のように、本実施形態による電力変換装置１００は、第一電圧指令値ＶＲＥＦＲ，ＶＲＥＦＳ，ＶＲＥＦＴに基づいて搬送波Ｓｍを発生し、スイッチング素子Ｑ１〜Ｑ４を制御するためのゲートパルス信号ＧＴ１１〜ＧＴ１Ｐ、およびＧＴ１１’〜ＧＴ１Ｐ’を発生する。

これにより、搬送波Ｓｍと第一電圧指令値ＶＲＥＦＲ，ＶＲＥＦＳ，ＶＲＥＦＴの位相関係を同期させることができる。搬送波Ｓｍの周波数に上限があり、スイッチング回数（パルス数）が少なくなる条件であっても、本実施形態による電力変換装置１００は電圧・電流に含有する高調波を効果的に抑制できる。

さらに、本実施形態による電力変換装置１００は、第二電圧指令値ＶＲＥＦＲ’，ＶＲＥＦＳ’，ＶＲＥＦＴ’のピーク値が電力変換部１０１の最大出力電圧Ｖｌｉｍと一致するように、搬送波振幅Ｍａを制御する。これにより、第一電圧指令値ＶＲＥＦＲ，ＶＲＥＦＳ，ＶＲＥＦＴと出力電圧との間の誤差を抑制できる。

本実施形態による電力変換装置１００は、コンバータセルの直列接続数（Ｐ）、あるいは式（４）、式（５）における係数ｋを大きくすることで、スイッチング回数（パルス数）を増加させることが可能である。

図８（ａ）〜図８（ｅ）は、本実施形態において「ｋ＝５」とした場合の信号等の波形を示す図である。ただし、コンバータセルの直列接続数Ｐは「２」である。また、電力変換部１０１の出力電圧範囲を−１〜１としており（Ｖｌｉｍ＝（Ｖｄｃ１）／２＝１）、しきい値１としきい値１’をそれぞれ０．２５，−０．２５、しきい値２としきい値２’をそれぞれ０．７５，−０．７５としている。

図５（ａ）〜図５（ｅ）に示す波形と比較すると、図８（ａ）に示すように、搬送波Ｓｍの周波数が増大している。さらにコンバータセルの直列接続数に応じて出力電圧範囲内のしきい値が、図８（ｃ）に示すように、より細かく設定されている。これにより、第二電圧指令ＶＲＥＦＲ’がしきい値を跨ぐ回数、すなわち、スイッチング回数（パルス数）が増加している。その結果、図８（ｅ）に示すように、電力変換装置１００は、より高調波成分の少ない電圧を出力することができている。

［第２実施形態]
第１実施形態では、複数のコンバータセル２０を直列接続したマルチステージ型の電力変換装置１００において、各コンバータセル２０が３レベルの電圧を出力する場合について説明した。第２実施形態では、各コンバータセル２０が２レベルの電圧を出力する場合について、図９を参照して、説明する。なお、第２実施形態でも、図１に示した電力変換装置１００のブロック図、図２に示したコンバータセル２０の回路構成図、図３に示した１次側ゲートパルス生成部１０２のブロック図、図４に示した搬送波生成部３００のブロック図は同様の構成である。

第２実施形態では、図２に示すコンバータセル２０−１の構成において、１次側にある交直電力変換器２３が２レベルの電圧を出力するためには、スイッチング素子Ｑ１〜Ｑ４の全てがオフ状態にある期間を無くし、スイッチング素子Ｑ１とＱ４、あるいはスイッチング素子Ｑ２とＱ３のいずれかのペアが必ずオン状態になるように制御する。これにより、電力変換部１０１の交直電力変換器２３は、２レベル（−Ｖｄｃ１，Ｖｄｃ１）の電圧を出力する。

図９（ａ）〜図９（ｅ）は、「ｋ＝３」とした場合の第２実施形態における信号等の波形を示す図である。ただし、コンバータセル２０の直列接続数Ｐは「１」である。また、電力変換部１０１の出力電圧範囲を−１〜１としており（Ｖｌｉｍ＝Ｖｄｃ１＝１）、しきい値１としきい値１’はいずれも０としている。

図９（ａ）は、第一電圧指令値ＶＲＥＦＲ、および搬送波Ｓｍを示し、横軸は位相、縦軸は電圧である。図９（ｂ）は、ゲートパルス信号ＧＴ１１を実線で、ゲートパルス信号ＧＴ１１’を破線で示し、横軸は位相、縦軸は電圧である。図９（ｃ）は、第二電圧指令値ＶＲＥＦＲ’、およびＲ相線３０Ｒと中性線３０Ｎ間の相電圧を示し、横軸は位相、縦軸は電圧である。図９（ｄ）は、第二電圧指令値ＶＲＥＦＲ’−第二電圧指令値ＶＲＥＦＳ’、およびＲ相線３０ＲとＳ相線３０Ｓ間の線間電圧を示し、横軸は位相、縦軸は電圧である。図９（ｅ）は、線間電圧の高調波成分を示し、横軸は次数、縦軸は電圧である。

第１実施形態と同様に、図９（ａ）に示すように、搬送波Ｓｍと第一電圧指令値ＶＲＥＦＲの位相関係は同期している。図９（ｃ）に示すように、Ｒ相線３０Ｒと中性線３０Ｎの間に現れる電力変換部１０１の相電圧は１８０°を境に対称の波形となっている。また、第二電圧指令値ＶＲＥＦＲ’は出力電圧範囲である−１〜１を超過しないように制御されている。図９（ｅ）に示す線間電圧の高調波成分の結果からも、線間電圧に３の倍数の次数の高調波成分が現れないことが確認できる。

以上のように、複数のコンバータセル２０を直列接続したマルチステージ型の電力変換装置１００において、各コンバータセル２０が２レベルの電圧を出力する場合であっても、第１実施形態と同様の効果が得られる。

［第３実施形態]
第１実施形態および第２実施形態では、図１に示すマルチステージ型の電力変換装置１００を対象としたが、その他の形式の電力変換装置に適用してもよい。図１０は、第３実施形態における電力変換装置１０００のブロック図である。

図１０に示すように、電力変換装置１０００は、電力変換部１００１と、ゲートパルス生成部１００２と、を備えている。電力変換装置１０００は、直流系統５０と、三相の交流系統６０との間で、双方向または一方向の電力変換を行う。ここで、直流系統５０は、端子５０Ｐと端子５０Ｎを有している。また、交流系統６０は、Ｕ相端子６０Ｕと、Ｖ相端子６０Ｖと、Ｗ相端子６０Ｗと、を有している。一例として、直流系統５０としてはバッテリ電源、交流系統６０としてはモータ等を採用することができる。

制御部１００３は、直流系統５０と交流系統６０の電圧と電流を検出し、第一電圧指令値ＶＲＥＦＵ，ＶＲＥＦＶ，ＶＲＥＦＷをゲートパルス生成部１００２へ出力する。
ゲートパルス生成部１００２は、電力変換部１００１に内包されているスイッチング素子Ｑｕｐ，Ｑｕｎ，Ｑｖｐ，Ｑｖｎ，Ｑｗｐ，Ｑｗｎを制御するためのゲートパルス信号ＧＴｕｐ，ＧＴｕｎ，ＧＴｖｐ，ＧＴｖｎ，ＧＴｗｐ，ＧＴｗｎを発生させる。

図１１は、電力変換部１００１の回路構成図を示したものである。
電力変換部１００１は、一対の直流系統端子７０ａ，７０ｂと、一対の交流系統端子７１ａ，７１ｂ，７１ｃと、コンデンサ７２ａ，７２ｂと、を有している。また、電力変換部１００１は、スイッチング素子Ｑｕｐとスイッチング素子Ｑｕｎ、スイッチング素子Ｑｖｐとスイッチング素子Ｑｖｎ、スイッチング素子Ｑｗｐとスイッチング素子Ｑｗｎが直列に接続され、これらの２つのスイッチング素子の対からなる回路が並列に接続されている。すなわち、各スイッチング素子は三相ブリッジ回路を構成し、電力変換部１００１は、直流電力と三相交流電力と間で電力変換を行う。また、各スイッチング素子Ｑｕｐ，Ｑｕｎ，Ｑｖｐ，Ｑｖｎ，Ｑｗｐ，Ｑｗｎは、逆並列に接続されたＦＷＤを有している。本実施形態において、これらスイッチング素子Ｑｕｐ，Ｑｕｎ，Ｑｖｐ，Ｑｖｎ，Ｑｗｐ，Ｑｗｎは、例えばＭＯＳＦＥＴである。なお、電力変換部１００１において、コンデンサ７２ａ，７２ｂの両端の間に現れる電圧をＤＣリンク電圧Ｖｄｃと呼ぶ。

ゲートパルス生成部１００２の詳細は、図３に示した１次側ゲートパルス生成部１０２と同様であり、その説明を省略する。ゲートパルス生成部１００２は、第一電圧指令値ＶＲＥＦＵ，ＶＲＥＦＶ，ＶＲＥＦＷに基づいて、“ＬＯＷ”あるいは“ＨＩＧＨ”のゲートパルス信号ＧＴｕｐ，ＧＴｕｎ，ＧＴｖｐ，ＧＴｖｎ，ＧＴｗｐ，ＧＴｗｎを発生する。これらのゲートパルス信号ＧＴｕｐ，ＧＴｕｎ，ＧＴｖｐ，ＧＴｖｎ，ＧＴｗｐ，ＧＴｗｎは、それぞれスイッチング素子Ｑｕｐ，Ｑｕｎ，Ｑｖｐ，Ｑｖｎ，Ｑｗｐ，Ｑｗｎに供給され、これらのオン／オフ状態を制御する。

電力変換部１００１において、スイッチング素子Ｑｕｐとスイッチング素子Ｑｕｎ、スイッチング素子Ｑｖｐとスイッチング素子Ｑｖｎ、スイッチング素子Ｑｗｐとスイッチング素子Ｑｗｎの対からなる回路において、いずれか一方がオン状態の場合、他方は必ずオフ状態となるように制御する。

電力変換部１００１の交流系統端子７１ａ，７１ｂ，７１ｃのいずれか２つの端子間に現れる電圧は、Ｖｄｃあるいは−Ｖｄｃとなる。すなわち、電力変換部１００１は、２レベルの電圧を出力する電力変換部である。

このことから、第３実施形態では、図９を参照して説明した第２実施形態に示す２レベルの電力変換装置を適用することができる。ただし、第３実施形態におけるゲートパルス信号ＧＴｕｐ，ＧＴｕｎは、第２実施形態におけるゲートパルス信号ＧＴ１１，ＧＴ１１’に対応する。ゲートパルス信号ＧＴｖｐ，ＧＴｖｎ，ＧＴｗｐ，ＧＴｗｎについても同様である。第３実施形態においても、第１実施形態あるいは第２実施形態と同様の効果が得られる。

［第４実施形態]
第４実施形態では、係数ｋを２以上の偶数を設定した場合の制御について説明する。
図１２は、第４実施形態における搬送波生成部１２００のブロック図である。第１実施形態における搬送波生成部３００とは、搬送波振幅Ｍａを調整する振幅調整部１２０１を備える点が異なる。なお、第４実施形態でも、図１に示した電力変換装置１００のブロック図、図２に示したコンバータセル２０の回路構成図、図３に示した１次側ゲートパルス生成部１０２のブロック図は同様の構成である。

図１４に示すように、リミッタ４０４の出力は、振幅調整部１２０１を介して乗算器４０５にて三角波Ｓｔｒｉに乗算される。
振幅調整部１２０１は、第二電圧指令値ＶＲＥＦＲ’，ＶＲＥＦＳ’，ＶＲＥＦＴ’のピーク値が電力変換装置１００の最大出力電圧Ｖｌｉｍと一致するように、搬送波振幅Ｍａを制御する。すなわち、振幅調整部１２０１は、第二電圧指令値ＶＲＥＦＲ’，ＶＲＥＦＳ’，ＶＲＥＦＴ’の振幅値と、搬送波Ｓｍの振幅値との和が、最大電圧Ｖｌｉｍと一致するように、リミッタ４０４の演算結果を調整する。

係数ｋを２以上の偶数を設定する場合、三角波発生部４０２は、次式（６）に従い、三角波Ｓｔｒｉを発生する。
［ｋ＝２，４，６，８，…］の場合、
Ｓｔｒｉ＝（２／π）・ａｒｃｓｉｎ（ｓｉｎ（（ｋ・π／Ｖａ）・（Ｖｍａｘ＋Ｖｍｉｎ））） ・・・（６）

図１３（ａ）〜図１３（ｅ）は、「ｋ＝４」とした場合の第４実施形態における信号等の波形を示す図である。ただし、コンバータセル２０の直列接続数Ｐは「１」である。また、電力変換部１０１の出力電圧範囲を−１〜１としており（Ｖｌｉｍ＝Ｖｄｃ１＝１）、しきい値１としきい値１’をそれぞれ０．５，−０．５としている。

図１３（ａ）に示すように、搬送波Ｓｍは完全な三角波状とはならないが、搬送波Ｓｍと第一電圧指令値ＶＲＥＦＲの位相関係は同期している。ただし、第一電圧指令値ＶＲＲＥＦと搬送波Ｓｍがピーク値となるタイミングがずれている。なお、ｋを１以上の奇数（ｋ＝１，３，５，…）に設定する場合では、第一電圧指令値ＶＲＲＥＦと搬送波Ｓｍがピーク値となるタイミングが一致する。このことから、第４実施形態では、他の実施形態と同様の効果を得るために、係数ｋの設定値に応じて搬送波振幅Ｍａを調整する振幅調整部１２０１が付加されている。

また、図１３（ｂ）に示すように、搬送波Ｓｍと電圧指令値ＶＲＥＦＲとの加算結果ＶＲＥＦＲ’としきい値との比較結果から得られるゲートパルス信号ＧＴ１１，ＧＴ１１’は１８０°の位相差をもった同一の信号となる。そして、図１３（ｃ）に示すように、Ｒ相線３０Ｒと中性線３０Ｎの間に現れる電力変換部１０１の相電圧は１８０°を境に対称の波形となっている。また、第二電圧指令値ＶＲＥＦＲ’は出力電圧範囲である−１〜１を超過しないように制御されており、第一電圧指令値ＶＲＥＦＲに相当する電圧を精度よく出力できている。Ｒ相線３０ＲとＳ相線３０Ｓの間に現れる電力変換部１０１の線間電圧は、「ＶＲＥＦＲ’−ＶＲＥＦＳ’」に相当し、図１３（ｄ）に示すように正弦波状の波形となっている。図１３（ｅ）に示す線間電圧の高調波成分の結果からも、線間電圧に３の倍数の次数の高調波成分が現れないことが確認できる。

＜変形例１＞
なお、本発明は上述の各実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上述の各実施形態は本発明に対する理解を助けるために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

上述の各実施形態に対して可能な変形は、例えば以下のようなものである。
図２に示した交直電力変換器２３〜２６は、双方向に電力を変換できるようにスイッチング素子を用いたＨブリッジを適用したが、一方向に電力を変換できればよい場合は、交直電力変換器２３〜２６の一部において、整流素子を用いたＨブリッジを適用してもよい。その一例としては、交直電力変換器２５を、４個の整流素子（図示省略）を適用した交直電力変換器に置換できる。本変形例においても、高周波トランス２９のトランス電位差は、上述の各実施形態と同様になるため、電力変換装置１００を小型かつ安価に構成することができる。本変形例を構成する際に用いる４個の整流素子は、半導体ダイオード、あるいは真空管式の水銀整流器等であってもよい。半導体を適用する場合に、その材質はＳｉ、ＳｉＣ、ＧａＮ等、任意のものを適用できる。

＜変形例２＞
上述の各実施形態におけるコンバータセル２０は、１次側および２次側が共に交流系統である場合を想定している。しかし、１次側または２次側のうち一方が直流系統であってもよい。その一例としては、図２に示す交直電力変換器２６を除去した構成に置き換えることが可能である。この場合、端子２２ａ，２２ｂの間に現れる電圧Ｖ１−１は、コンデンサ２８の両端に現れる２次側ＤＣリンク電圧Ｖｄｃ２となる。なお、本変形例では、１次側を交流系統とし、２次側を直流系統とした例を示したが、１次側を直流系統とし、２次側を交流系統としてもよい。

以上説明した実施形態によれば、次の作用効果が得られる。
（１）電力変換装置１００，１０００は、複数のスイッチング素子Ｑ１〜Ｑ４、Ｑ５〜Ｑ８のオンオフを制御して電力を変換する電力変換部１０１，１００１と、所望の出力電圧を指示する複数相の第一電圧指令値ＶＲＥＦＲ，ＶＲＥＦＳ，ＶＲＥＦＴに基づいてスイッチング素子Ｑ１〜Ｑ４、Ｑ５〜Ｑ８のオンオフを制御するゲートパルス信号ＧＴ１１〜ＧＴ１Ｐ，ＧＴ１１’〜ＧＴ１Ｐ’、ＧＴ２１〜ＧＴ２Ｐ，ＧＴ２１’〜ＧＴ２Ｐ’、ＧＴｕｐ，ＧＴｖｐ，ＧＴｗｐ、ＧＴｕｎ，ＧＴｖｎ，ＧＴｗｎを生成するゲートパルス生成部１０２、１０３、１００２とを備える電力変換装置であって、ゲートパルス生成部１０２、１０３、１００２は、複数相の各第一電圧指令値ＶＲＥＦＲ，ＶＲＥＦＳ，ＶＲＥＦＴに基づいて、第一電圧指令値ＶＲＥＦＲ，ＶＲＥＦＳ，ＶＲＥＦＴに対して位相が同期した搬送波Ｓｍを生成し、搬送波Ｓｍを第一電圧指令値ＶＲＥＦＲ，ＶＲＥＦＳ，ＶＲＥＦＴに加算して第二電圧指令値ＶＲＥＦＲ’，ＶＲＥＦＳ’，ＶＲＥＦＴ’を生成する。これにより、電圧指令値に対して搬送波の周波数を十分に高く設定できない場合であっても、高調波を抑制できる。

（２）電力変換装置１００，１０００の制御方法は、複数のスイッチング素子Ｑ１〜Ｑ４、Ｑ５〜Ｑ８のオンオフを制御して電力を変換する電力変換部１０１，１００１と、所望の出力電圧を指示する複数相の第一電圧指令値ＶＲＥＦＲ，ＶＲＥＦＳ，ＶＲＥＦＴに基づいてスイッチング素子Ｑ１〜Ｑ４、Ｑ５〜Ｑ８のオンオフを制御するゲートパルス信号ＧＴ１１〜ＧＴ１Ｐ，ＧＴ１１’〜ＧＴ１Ｐ’、ＧＴ２１〜ＧＴ２Ｐ，ＧＴ２１’〜ＧＴ２Ｐ’、ＧＴｕｐ，ＧＴｖｐ，ＧＴｗｐ、ＧＴｕｎ，ＧＴｖｎ，ＧＴｗｎを生成するゲートパルス生成部１０２、１０３、１００２とを備える電力変換装置１００，１０００の制御方法であって、ゲートパルス生成部１０２、１０３、１００２により、複数相の各第一電圧指令値ＶＲＥＦＲ，ＶＲＥＦＳ，ＶＲＥＦＴに基づいて、第一電圧指令値ＶＲＥＦＲ，ＶＲＥＦＳ，ＶＲＥＦＴに対して位相が同期した搬送波Ｓｍを生成し、搬送波Ｓｍを第一電圧指令値ＶＲＥＦＲ，ＶＲＥＦＳ，ＶＲＥＦＴに加算して第二電圧指令値ＶＲＥＦＲ’，ＶＲＥＦＳ’，ＶＲＥＦＴ’を生成する。これにより、電圧指令値に対して搬送波の周波数を十分に高く設定できない場合であっても、高調波を抑制できる。

本発明は、上述の各実施形態に限定されるものではなく、本発明の特徴を損なわない限り、本発明の技術思想の範囲内で考えられるその他の形態についても、本発明の範囲内に含まれる。また、上述の各実施形態と複数の変形例とを組み合わせた構成としてもよい。

１００，１０００・・・電力変換装置、１０１，１００１・・・電力変換部、１０２・・・１次側ゲートパルス生成部、１０３・・・２次側ゲートパルス生成部、１０４・・・１次側制御部、１０５・・・２次側制御部、２０−１〜２０−Ｐ・・・コンバータセル、３００ ，６００，１２００・・・搬送波生成部、ＣＭＰ１１〜ＣＭＰ１Ｐ・・・比較器、ＣＭＰ１１’〜ＣＭＰ１Ｐ’・・・比較器、４００・・・電圧指令比較部、４０１・・・電圧振幅演算部、４０２ ・・・三角波発生部、４０４・・・リミッタ、１００２・・・ゲートパルス生成部、１００３・・・制御部、１２０１・・・振幅調整部、Ｑ１〜Ｑ４、Ｑ５〜Ｑ８、Ｑｕｐ、Ｑｕｎ、Ｑｖｐ、Ｑｖｎ、Ｑｗｐ、Ｑｗｎ・・・スイッチング素子、ＧＴ１１〜ＧＴ１Ｐ，ＧＴ１１’〜ＧＴ１Ｐ’・・・ゲートパルス信号（１次側）、ＧＴ２１〜ＧＴ２Ｐ，ＧＴ２１’〜ＧＴ２Ｐ’・・・ゲートパルス信号（２次側）、ＧＴｕｐ，ＧＴｖｐ，ＧＴｗｐ・・・ゲートパルス信号（上アーム側）、ＧＴｕｎ，ＧＴｖｎ，ＧＴｗｎ・・・ゲートパルス信号（下アーム側）、ＶＲＥＦＲ，ＶＲＥＦＳ，ＶＲＥＦＴ・・・第一電圧指令値（１次側）、ＶＲＥＦＵ，ＶＲＥＦＶ，ＶＲＥＦＷ・・・第一電圧指令値（２次側）、ＶＲＥＦＲ’，ＶＲＥＦＳ’，ＶＲＥＦＴ’・・・第二電圧指令値（１次側）、ＶＲＥＦＵ’，ＶＲＥＦＶ’，ＶＲＥＦＷ’・・・第二電圧指令値（２次側）、Ｓｍ・・・搬送波、Ｓｔｒｉ・・・三角波、Ｍａ・・・搬送波振幅、Ｖａ・・・電圧振幅、Ｖｌｉｍ・・・最大電圧。

Claims (9)

1. 複数のスイッチング素子のオンオフを制御して電力を変換する電力変換部と、所望の出力電圧を指示する複数相の第一電圧指令値に基づいて前記スイッチング素子のオンオフを制御するゲートパルス信号を生成するゲートパルス生成部とを備える電力変換装置であって、
   前記ゲートパルス生成部は、前記複数相の各第一電圧指令値に基づいて、第一電圧指令値に対して位相が同期した搬送波を生成し、前記搬送波を前記第一電圧指令値に加算して第二電圧指令値を生成する電力変換装置。
2. 請求項１に記載の電力変換装置において、
   前記ゲートパルス生成部は、前記第一電圧指令値の1周期内に、前記第二電圧指令値が電圧の大きさに対して予め設定されたしきい値を複数回跨ぐように前記搬送波の振幅を制御し、前記第二電圧指令値と前記しきい値との比較結果に基づいて前記ゲートパルス信号を生成する電力変換装置。
3. 請求項２に記載の電力変換装置において、
   前記ゲートパルス生成部は、搬送波生成部を含み、
   前記搬送波生成部は、電圧指令比較部と、電圧振幅演算部と、三角波発生部と、減算器と、リミッタと、乗算器と、を含み、
   前記電圧指令比較部は、各相の前記第一電圧指令値を互いに比較してそれらの中から最大値Ｖｍａｘと最小値Ｖｍｉｎを出力し、
   電圧振幅演算部は、各相の前記第一電圧指令値をもとに電圧振幅Ｖａを演算し、
   前記三角波発生部は、下式にもとづいて振幅が１となる三角波Ｓｔｒｉを生成し、
   前記減算器は、前記電力変換装置が出力可能な最大電圧Ｖｌｉｍから前記電圧振幅Ｖａを減算した結果を出力し、
   前記リミッタは、前記減算器の演算結果が負の値とならないように制限し、
   前記乗算器は、前記三角波Ｓｔｒｉと、前記リミッタを介した前記減算器の演算結果を乗算して前記搬送波を生成する電力変換装置。
   ［ｋ＝１，５，９，１３，…］の場合、
   Ｓｔｒｉ＝（２／π）・ａｒｃｓｉｎ（ｓｉｎ（（ｋ・π／Ｖａ）・（Ｖｍａｘ＋Ｖｍｉｎ）））
   ［ｋ＝３，７，１１，１５，…］の場合、
   Ｓｔｒｉ＝−（２／π）・ａｒｃｓｉｎ（ｓｉｎ（（ｋ・π／Ｖａ）・（Ｖｍａｘ＋Ｖｍｉｎ）））
   ただし、ｋは１以上の奇数（ｋ＝１，３，５，…）を表す。
4. 請求項２に記載の電力変換装置において、
   前記ゲートパルス生成部は、搬送波生成部を含み、
   前記搬送波生成部は、電圧指令比較部と、電圧振幅演算部と、三角波発生部と、減算器と、リミッタと、振幅調整部と、乗算器と、を含み、
   前記電圧指令比較部は、各相の前記第一電圧指令値を互いに比較してそれらの中から最大値Ｖｍａｘと最小値Ｖｍｉｎを出力し、
   電圧振幅演算部は、各相の前記第一電圧指令値をもとに電圧振幅Ｖａを演算し、
   前記三角波発生部は、下式にもとづいて振幅が１となる三角波Ｓｔｒｉを生成し、
   前記減算器は、前記電力変換装置が出力可能な最大電圧Ｖｌｉｍから前記電圧振幅Ｖａを減算した結果を出力し、
   前記リミッタは、前記減算器の演算結果が負とならないように制限し、
   前記振幅調整部は、前記第二電圧指令値の振幅値と、前記搬送波の振幅値との和が、前記最大電圧Ｖｌｉｍと一致するように、前記リミッタの演算結果を調整し、
   前記乗算器は、前記三角波Ｓｔｒｉと、前記リミッタを介した前記減算器の演算結果を乗算して前記搬送波を生成する電力変換装置。
   ［ｋ＝２，４，６，８，…］の場合、
   Ｓｔｒｉ＝（２／π）・ａｒｃｓｉｎ（ｓｉｎ（（ｋ・π／Ｖａ）・（Ｖｍａｘ＋Ｖｍｉｎ）））
   ただし、ｋは２以上の偶数（ｋ＝２，４，６，…）を表す。
5. 請求項２から請求項４までの何れか一項に記載の電力変換装置において、
   前記電力変換部は、正、負、ゼロの３レベルの電圧を出力する電力変換装置。
6. 請求項２から請求項４までの何れか一項に記載の電力変換装置において、
   前記電力変換部は、正、負の２レベルの電圧を出力する電力変換装置。
7. 請求項２から請求項４までの何れか一項に記載の電力変換装置において、
   前記電力変換部は、直流電力と三相交流電力と間で電力変換を行う電力変換装置。
8. 複数のスイッチング素子のオンオフを制御して電力を変換する電力変換部と、所望の出力電圧を指示する複数相の第一電圧指令値に基づいて前記スイッチング素子のオンオフを制御するゲートパルス信号を生成するゲートパルス生成部とを備える電力変換装置の制御方法であって、
   前記ゲートパルス生成部により、前記複数相の各第一電圧指令値に基づいて、第一電圧指令値に対して位相が同期した搬送波を生成し、前記搬送波を前記第一電圧指令値に加算して第二電圧指令値を生成する電力変換装置の制御方法。
9. 請求項８に記載の電力変換装置の制御方法において、
   前記ゲートパルス生成部により、前記第一電圧指令値の1周期内に、前記第二電圧指令値が電圧の大きさに対して予め設定されたしきい値を複数回跨ぐように前記搬送波の振幅を制御し、前記第二電圧指令値と前記しきい値との比較結果に基づいて前記ゲートパルス信号を生成する電力変換装置の制御方法。

Images