JP2018007294A - 電力変換装置及びその制御方法 - Google Patents

Abstract

【課題】電磁波ノイズのピーク値を低減させた電力変換装置及びその制御方法を提供する。
【解決手段】実施形態によれば、インバータ回路と制御盤とを備えた電力変換装置が提供される。インバータ回路は、電源及び交流負荷に接続され、電源から入力された入力電力を、入力電力と異なる交流の出力電力に変換し、出力電力を交流負荷に供給する。インバータ回路は、直列に接続された複数台の変換器を含む。各変換器は、第１及び第２のスイッチング素子を含む。制御盤は、正弦波状の電圧基準と三角波状のキャリア信号とを基に、第１及び第２のスイッチング素子のスイッチングを制御するための制御信号を各変換器毎に生成し、制御信号を各変換器のそれぞれに入力することにより、インバータ回路による電力の変換を制御するとともに、時間の経過に応じてキャリア信号の周波数を変化させる。
【選択図】図１

Description

本発明の実施形態は、電力変換装置及びその制御方法に関する。

複数台の変換器を直列に接続した多段構成の電力変換装置がある。各変換器は、複数のスイッチング素子と、各スイッチング素子に並列に接続された電荷蓄積素子と、を含む。また、多段構成の電力変換装置は、各スイッチング素子に接続された制御盤を含む。制御盤は、各スイッチング素子に制御信号を入力し、各スイッチング素子のスイッチングを制御することにより、交流又は直流の入力電力を、入力電力と異なる交流電力に変換する。

多段構成の電力変換装置では、直列に接続された変換器の数に応じて、出力電圧のレベルを変化させ、出力電力の高調波成分を抑制することができる。いわゆるマルチレベルの電力変換を実現できる。出力電圧のレベルは、各変換器の電荷蓄積素子の電圧に基づく。このため、多段構成の電力変換装置では、電荷蓄積素子の電圧が、実質的に一定になるように、各スイッチング素子のスイッチングを制御している。

制御盤は、正弦波状の電圧基準と、三角波状のキャリア信号と、を比較し、その比較結果を基に、制御信号を生成する。電圧基準は、変換器毎に設けられる。一方、キャリア信号は、各変換器に共通に用いられる。

こうした電力変換装置では、各スイッチング素子のスイッチングにともなって発生する電磁波ノイズのピーク値を低減することが望まれている。

特開２００６−３３３５７２号公報 特開２００９−２７８７５３号公報 特開２０１０−１３０８５０号公報

本発明の実施形態は、電磁波ノイズのピーク値を低減させた電力変換装置及びその制御方法を提供する。

本発明の実施形態によれば、インバータ回路と、制御盤と、を備えた電力変換装置が提供される。前記インバータ回路は、電源及び交流負荷に接続され、前記電源から入力された入力電力を、前記入力電力と異なる交流の出力電力に変換し、前記出力電力を前記交流負荷に供給する。前記インバータ回路は、複数台の変換器が直列に接続された変換器ユニットを含む。前記複数台の変換器のそれぞれは、一対の主端子と制御端子とを含む第１スイッチング素子と、一対の主端子と制御端子とを含み、前記第１スイッチング素子に対して直列に接続された第２スイッチング素子と、前記第１スイッチング素子及び前記第２スイッチング素子に対して並列に接続された電荷蓄積素子と、前記第１スイッチング素子と前記第２スイッチング素子との間に接続された第１接続端子と、前記第１スイッチング素子の前記第２スイッチング素子に接続された主端子と反対側の主端子に接続された第２接続端子と、を含む。前記制御盤は、正弦波状の電圧基準と三角波状のキャリア信号とを基に、前記第１スイッチング素子及び前記第２スイッチング素子のスイッチングを制御するための制御信号を前記複数台の変換器毎に生成し、前記制御信号を前記複数台の変換器のそれぞれに入力することにより、前記インバータ回路による電力の変換を制御するとともに、時間の経過に応じて前記キャリア信号の周波数を変化させる。

電磁波ノイズのピーク値を低減させた電力変換装置及びその制御方法が提供される。

電力変換装置を模式的に表すブロック図である。 変換器を模式的に表すブロック図である。 制御盤の動作の一例を模式的に表すグラフ図である。 制御盤の一部を模式的に表す機能ブロック図である。 図５（ａ）〜図５（ｃ）は、制御盤の動作の一例を模式的に表すグラフ図である。 制御盤の動作の一例を模式的に表すフローチャートである。 図７（ａ）及び図７（ｂ）は、電力変換装置の電磁波ノイズの特性の一例を模式的に表すグラフ図である。 別の変換器を模式的に表すブロック図である。 制御盤の変形例を模式的に表す機能ブロック図である。 制御盤の別の動作の一例を模式的に表すグラフ図である。 電力変換装置を模式的に表すブロック図である。 変換器を模式的に表すブロック図である。

以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１は、電力変換装置を模式的に表すブロック図である。
図１に表したように、電力変換装置１０は、インバータ回路１２と、制御盤１４と、を備える。

インバータ回路１２は、電源２及び交流負荷４に接続される。インバータ回路１２は、電源２から入力された入力電力を、入力電力と異なる交流の出力電力に変換し、出力電力を交流負荷４に供給する。この例において、電源２は、直流電源である。電源２から供給される入力電力は、直流電力である。電源２は、例えば、商用電源などから供給される交流電力を直流電力に変換する整流器である。電源２は、直流電力を供給可能な任意の電源でよい。インバータ回路１２は、例えば、直流の入力電力を三相交流の出力電力に変換する。インバータ回路１２は、例えば、入力電力を交流負荷４に対応した実効値の出力電力に変換する。出力電力は、例えば、単相交流や二相交流でもよい。

交流負荷４は、例えば、三相交流モータなどの電子機器である。この場合、インバータ回路１２は、出力電力を交流負荷４に供給することにより、交流負荷４を駆動する。交流負荷４は、例えば、電力を需要家の受電設備に供給する送電線などの電力系統でもよい。この場合、インバータ回路１２は、出力電力を電力系統に供給する、いわゆる逆潮流を行う。

なお、本願明細書において、「接続」には、直接接触して接続される場合の他に、他の導電性部材などを介して電気的に接続される場合も含むものとする。また、トランスなどを介して磁気的に結合している場合も、「接続」に含むものとする。

制御盤１４は、信号線１６を介して、インバータ回路１２に接続されている。制御盤１４は、インバータ回路１２による電力の変換を制御する。制御盤１４は、例えば、ＣＰＵやＭＰＵなどのプロセッサを含む。制御盤１４は、例えば、図示を省略したメモリから所定のプログラムを読み出し、そのプログラムを逐次処理することによって、インバータ回路１２の動作を制御する。プログラムを記憶したメモリは、制御盤１４内に設けてもよいし、制御盤１４と別に設け、制御盤１４に接続してもよい。

インバータ回路１２は、一対の入力端子２０ａ、２０ｂと、第１〜第６の６つのアーム部２１ａ〜２１ｆと、を含む。一対の入力端子２０ａ、２０ｂは、電源２に接続される。入力端子２０ａは、直流電源である電源２の正極に接続され、入力端子２０ｂは、電源２の負極に接続される。

第１アーム部２１ａは、入力端子２０ａに接続される。第２アーム部２１ｂは、第１アーム部２１ａと入力端子２０ｂとの間に接続される。すなわち、第１アーム部２１ａ及び第２アーム部２１ｂは、電源２に対して直列に接続される。

第３アーム部２１ｃは、入力端子２０ａに接続される。第４アーム部２１ｄは、第３アーム部２１ｃと入力端子２０ｂとの間に接続される。すなわち、第３アーム部２１ｃ及び第４アーム部２１ｄは、第１アーム部２１ａ及び第２アーム部２１ｂに対して並列に接続される。

第５アーム部２１ｅは、入力端子２０ａに接続される。第６アーム部２１ｆは、第５アーム部２１ｅと入力端子２０ｂとの間に接続される。すなわち、第５アーム部２１ｅ及び第６アーム部２１ｆは、第１アーム部２１ａ及び第２アーム部２１ｂに対して並列に接続されるとともに、第３アーム部２１ｃ及び第４アーム部２１ｄに対して並列に接続される。

インバータ回路１２では、第１アーム部２１ａ及び第２アーム部２１ｂによって第１レグＬＧ１が構成され、第３アーム部２１ｃ及び第４アーム部２１ｄによって第２レグＬＧ２が構成され、第５アーム部２１ｅ及び第６アーム部２１ｆによって第３レグＬＧ３が構成される。すなわち、この例において、インバータ回路１２は、３レグ、６アームの三相インバータである。第１アーム部２１ａ、第３アーム部２１ｃ及び第５アーム部２１ｅは、上側アームである。第２アーム部２１ｂ、第４アーム部２１ｄ及び第６アーム部２１ｆは、下側アームである。インバータ回路１２は、例えば、２レグ、４アームの単相インバータでもよい。すなわち、インバータ回路１２は、第１アーム部２１ａ〜第４アーム部２１ｄを少なくとも含んでいればよい。

各アーム部２１ａ〜２１ｆのそれぞれは、変換器ユニットＣＵを含む。変換器ユニットＣＵは、直列に接続された複数台の変換器２２を含む。この例において、電力変換装置１０は、いわゆるＭＭＣ（Modular Multilevel Converter）型の電力変換装置である。

図１では、便宜的に、各アーム部２１ａ〜２１ｆのそれぞれにおいて、直列に接続された３台の変換器２２を図示している。各アーム部２１ａ〜２１ｆにおいて、直列に接続される変換器２２の台数は、実際には、１００台〜１２０台程度である。但し、各アーム部２１ａ〜２１ｆに設けられる変換器２２の台数は、上記に限ることなく、任意の台数でよい。

各アーム部２１ａ〜２１ｆに設けられる変換器２２の台数は、実質的に同じである。例えば、多数の各変換器２２が接続される場合には、インバータ回路１２の動作に影響のない範囲において、各アーム部２１ａ〜２１ｆに設けられる変換器２２の台数が異なってもよい。例えば、１つのアーム部に１００台の変換器２２を直列に接続する場合、別のアーム部に設ける変換器２２の台数は、１〜２台異なってもよい。

インバータ回路１２では、第１アーム部２１ａと第２アーム部２１ｂとの接続点、第３アーム部２１ｃと第４アーム部２１ｄとの接続点、及び、第５アーム部２１ｅと第６アーム部２１ｆとの接続点のそれぞれが、交流出力点となる。従って、インバータ回路１２では、交流負荷４が、各アーム部２１ａ〜２１ｆの各接続点に接続される。

図２は、変換器を模式的に表すブロック図である。
図２に表したように、変換器２２は、第１接続端子２２ａと、第２接続端子２２ｂと、第１スイッチング素子３１と、第２スイッチング素子３２と、電荷蓄積素子３５と、を含む。

各スイッチング素子３１、３２のそれぞれは、一対の主端子と、制御端子と、を含む。制御端子は、一対の主端子間に流れる電流を制御する。各スイッチング素子３１、３２には、例えば、ＩＧＢＴなどの自己消弧素子が用いられる。一対の主端子は、例えば、エミッタ及びコレクタであり、制御端子は、例えば、ゲートである。また、各スイッチング素子３１、３２には、ノーマリオフ型の素子が用いられる。

第２スイッチング素子３２の一対の主端子は、第１スイッチング素子３１の一対の主端子に対して直列に接続される。電荷蓄積素子３５は、第１スイッチング素子３１及び第２スイッチング素子３２に対して並列に接続される。第１接続端子２２ａは、第１スイッチング素子３１と第２スイッチング素子３２との間に接続される。第２接続端子２２ｂは、第１スイッチング素子３１の第２スイッチング素子３２に接続された主端子と反対側の主端子に接続される。

また、第１スイッチング素子３１には、一対の主端子に対して逆並列にダイオード３１ｄが接続されている。ダイオード３１ｄの順方向は、第１スイッチング素子３１の一対の主端子間に流れる電流の向きに対して逆向きである。同様に、第２スイッチング素子３２には、一対の主端子に対して逆並列にダイオード３２ｄが接続されている。

変換器２２に対する電力の供給は、各接続端子２２ａ、２２ｂを介して行われる。この例において、変換器２２は、いわゆる双方向チョッパである。第１スイッチング素子３１は、いわゆるローサイドスイッチであり、第２スイッチング素子３２は、いわゆるハイサイドスイッチである。

各スイッチング素子３１、３２の制御端子は、信号線１６を介して制御盤１４に接続されている。制御盤１４は、各スイッチング素子３１、３２の制御端子に制御信号を入力し、各スイッチング素子３１、３２のスイッチングを制御する。制御盤１４は、各変換器２２毎に制御信号を生成する。これにより、制御盤１４は、インバータ回路１２による電力の変換を制御する。

この例では、各スイッチング素子３１、３２のそれぞれの制御端子と制御盤１４とを信号線１６を介して直接接続している。このため、変換器２２と制御盤１４との間には、２本の信号線１６が設けられる。これに限ることなく、例えば、各スイッチング素子３１、３２のスイッチングを制御する駆動回路を変換器２２に設け、駆動回路と制御盤１４とを信号線１６を介して接続してもよい。制御盤１４から信号線１６を介して制御信号を各変換器２２の駆動回路に入力し、入力された制御信号に基づいて、駆動回路が各スイッチング素子３１、３２のオン・オフを切り替える。この場合には、変換器２２と制御盤１４との間の信号線１６の本数を１本にすることができる。

図３は、制御盤の動作の一例を模式的に表すグラフ図である。
図３に表したように、制御盤１４は、電圧基準ＶＲとキャリア信号ＣＷとを基に、各スイッチング素子３１、３２のスイッチングを制御する。制御盤１４は、変換器２２毎に電圧基準ＶＲを設定する。１つのアーム部にＮ台の変換器２２が直列に接続されている場合、制御盤１４は、変換器２２毎のＮ個の電圧基準ＶＲを設定する。一方、キャリア信号ＣＷは、各変換器２２のそれぞれに共通に用いられる。

電圧基準ＶＲは、例えば、正弦波状である。制御盤１４は、変換器２２毎に電圧基準ＶＲの振幅及び位相を調整する。電圧基準ＶＲの周波数は、交流負荷４に印加する交流電圧の周波数に応じて設定される。すなわち、実際の使用状況に応じた周波数に設定される。電圧基準ＶＲの周波数は、例えば、５０Ｈｚまたは６０Ｈｚである。キャリア信号ＣＷは、例えば、三角波状である。キャリア信号ＣＷは、鋸波などでもよい。キャリア信号ＣＷの周波数は、電圧基準ＶＲの周波数よりも高い。

制御盤１４は、各変換器２２の電圧基準ＶＲの位相をずらす。制御盤１４は、例えば、１つのアーム部において、３６０／Ｎ（度）ずつ位相をずらした電圧基準ＶＲを変換器２２毎に設定する。

制御盤１４は、電圧基準ＶＲとキャリア信号ＣＷとを比較する。制御盤１４は、電圧基準ＶＲがキャリア信号ＣＷ未満の時に、第１スイッチング素子３１をオンにし、第２スイッチング素子３２をオフにする。この場合、各接続端子２２ａ、２２ｂ間が、第１スイッチング素子３１で短絡され、各接続端子２２ａ、２２ｂ間の電圧は、実質的に０Ｖになる。そして、制御盤１４は、電圧基準ＶＲがキャリア信号ＣＷ以上の時に、第１スイッチング素子３１をオフにし、第２スイッチング素子３２をオンにする。この場合、各接続端子２２ａ、２２ｂ間には、電荷蓄積素子３５の電圧Ｖｃが現れる。

このように、変換器２２は、各スイッチング素子３１、３２のスイッチングによって、＋Ｖｃ、０の２レベルの電力を出力する。変換器２２は、例えば、パワーセルと呼ばれる場合もある。

インバータ回路１２では、直列に接続された各変換器２２の出力電圧の合計が、各アーム部２１ａ〜２１ｄの電圧となる。これにより、インバータ回路１２では、各変換器２２の直列接続の数に応じたマルチレベルの電力変換が可能となる。

図４は、制御盤の一部を模式的に表す機能ブロック図である。
図４に表したように、制御盤１４は、電圧基準演算部４０と、キャリア周波数決定部４１と、キャリア信号生成部４２と、コンパレータ４３と、ＮＯＴゲート４４と、を有する。コンパレータ４３及びＮＯＴゲート４４は、各変換器２２のそれぞれに対応して、制御盤１４に複数設けられる。

電圧基準演算部４０は、各変換器２２の電圧基準ＶＲを生成する。電圧基準演算部４０は、例えば、電圧指令値を基に、電圧基準ＶＲを生成する。電圧指令値は、例えば、直列に接続された各変換器２２の数と、必要なアーム電圧と、に応じて設定される。電圧指令値は、例えば、１つのアーム部に１００個の変換器２２が直列接続され、当該アーム部のアーム電圧が１００ｋＶである場合、１ｋＶに設定される。電圧指令値は、予め決められた定数でもよいし、外部から入力される変数でもよい。電圧基準演算部４０は、生成した電圧基準ＶＲを対応する各コンパレータ４３の非反転入力端子に入力する。

キャリア周波数決定部４１は、乱数生成器４５と、加算器４６と、を有する。乱数生成器４５は、乱数を生成する。乱数生成器４５は、所定の時間が経過する毎に、出力の値をランダムに変化させる。乱数生成器４５は、生成した乱数を加算器４６に入力する。

加算器４６には、乱数生成器４５からの乱数が入力されるとともに、キャリア信号ＣＷの周波数（以下、キャリア周波数と称す）の指令値が入力される。キャリア周波数の指令値は、例えば、１５０Ｈｚ（１００Ｈｚ以上２００Ｈｚ以下）である。加算器４６は、キャリア周波数の指令値と乱数生成器４５の乱数とを加算する。キャリア周波数の指令値は、予め決められた定数でもよいし、外部から入力される変数でもよい。

図５（ａ）〜図５（ｃ）は、制御盤の動作の一例を模式的に表すグラフ図である。
図５（ａ）〜図５（ｃ）の横軸は、時間（秒）である。
図５（ａ）の縦軸は、乱数生成器４５で生成される乱数値である。
図５（ｂ）の縦軸は、キャリア周波数（Ｈｚ）である。
図５（ｃ）の縦軸は、キャリア信号である。

図５（ａ）及び図５（ｂ）に表したように、キャリア周波数決定部４１は、指令値と乱数との加算結果をキャリア周波数として決定する。すなわち、キャリア周波数決定部４１は、乱数生成器４５で生成された乱数値を基に、時間の経過に応じてキャリア周波数をランダムに変化させる。キャリア周波数決定部４１は、例えば、指令値に対して±数１０Ｈｚの範囲で、キャリア周波数を数段階に変化させる。

乱数生成器４５は、時間の経過に応じて乱数の値を変化させる。乱数生成器４５は、例えば、±１０の範囲において、１を単位とした乱数を生成する。これにより、キャリア信号の指令値を中心に、±１０の範囲で１Ｈｚ刻みにキャリア周波数を変化させることができる。すなわち、キャリア周波数を２１段階に変化させることができる。キャリア周波数決定部４１は、決定したキャリア周波数をキャリア信号生成部４２に入力する。

図５（ｃ）に表したように、キャリア信号生成部４２は、キャリア周波数決定部４１が決定したキャリア周波数のキャリア信号ＣＷを生成する。キャリア信号生成部４２は、生成したキャリア信号ＣＷを各コンパレータ４３の反転入力端子に入力する。

各コンパレータ４３の出力端子は、対応する各変換器２２の第２スイッチング素子３２の制御端子と接続されている。また、各コンパレータ４３の出力端子は、ＮＯＴゲート４４を介して、対応する各変換器２２の第１スイッチング素子３１の制御端子と接続されている。これにより、前述のように、電圧基準ＶＲがキャリア信号ＣＷ以上の時に、第１スイッチング素子３１がオフになり、第２スイッチング素子３２がオンになる。

図６は、制御盤の動作の一例を模式的に表すフローチャートである。
以下では、図６のフローチャートを参照しながら、制御盤１４の動作について説明する。

制御盤１４は、動作を開始すると、キャリア周波数決定部４１の乱数生成器４５に乱数を生成させる（ステップＳ０１）。

キャリア周波数決定部４１は、キャリア周波数の指令値と乱数生成器４５の乱数との加算結果をキャリア周波数として決定し、そのキャリア周波数をキャリア信号生成部４２に入力する（ステップＳ０２）。

キャリア信号生成部４２は、入力されたキャリア周波数のキャリア信号ＣＷを生成し、キャリア信号ＣＷを各コンパレータ４３に入力する（ステップＳ０３）。

各コンパレータ４３は、電圧基準ＶＲとキャリア信号ＣＷとを比較し、比較結果を制御信号として各変換器２２の各スイッチング素子３１、３２のそれぞれの制御端子に入力する。これにより、制御盤１４は、各変換器２２の各スイッチング素子３１、３２のスイッチングを制御する（ステップＳ０４）。

乱数生成器４５は、所定の乱数を生成した時点から所定の時間が経過するまで、同じ乱数値を維持する。従って、制御盤１４は、所定の時間が経過するまで、同じキャリア周波数のキャリア信号ＣＷで各スイッチング素子３１、３２のスイッチングを制御する。そして、乱数生成器４５は、所定の乱数を生成した時点から所定の時間が経過すると、再び乱数を生成する（ステップＳ０５）。これにより、異なる乱数値が生成された場合には、生成された乱数に応じてキャリア周波数が変化する。このように、本実施形態に係る電力変換装置１０では、キャリア周波数を定期的に変化させる。

図７（ａ）及び図７（ｂ）は、電力変換装置の電磁波ノイズの特性の一例を模式的に表すグラフ図である。
図７（ａ）及び図７（ｂ）の横軸は、電磁波ノイズの周波数（Ｈｚ）である。
図７（ａ）及び図７（ｂ）の縦軸は、電磁波ノイズの電界強度（Ｖ／ｍ）である。
図７（ａ）は、キャリア周波数を固定した参考例の電力変換装置の電磁波ノイズの特性の一例を表す。
図７（ｂ）は、本実施形態に係る電力変換装置１０の電磁波ノイズの特性の一例を表す。

図７（ａ）に表したように、参考例の電力変換装置では、キャリア周波数と同じ周波数付近において、電磁波ノイズの固有成分のピークが現れる。

これに対して、本実施形態に係る電力変換装置１０では、キャリア周波数を定期的に変化させることにより、図７（ｂ）に表したように、電磁波ノイズの電界強度の周波数成分を分散させる。これにより、電力変換装置１０では、ＥＭＩ（Electro-Magnetic Interference）の全エネルギー量はキャリア周波数一定の場合と実質的に同じであるが、電磁波ノイズの固有成分のピーク値を低減させることができる。

また、電力変換装置１０の制御盤１４は、図５（ｃ）に表したように、キャリア信号ＣＷの最大値の部分及び最小値の部分に限ることなく、増減途中においてもキャリア周波数を変化させる。これにより、例えば、キャリア周波数の指令値を中心として、電界強度の周波数成分を上下に適切に分散させることができる。例えば、ピーク値をより適切に低減させることができる。

図８は、別の変換器を模式的に表すブロック図である。
図８に表したように、変換器６２は、第３スイッチング素子３３と、第４スイッチング素子３４と、をさらに含む。第３スイッチング素子３３、第４スイッチング素子３４には、第１スイッチング素子３１、第２スイッチング素子３２と実質的に同じ素子が用いられる。

第４スイッチング素子３４の一対の主端子は、第３スイッチング素子３３の一対の主端子に対して直列に接続される。また、第３スイッチング素子３３及び第４スイッチング素子３４は、第１スイッチング素子３１及び第２スイッチング素子３２に対して並列に接続される。電荷蓄積素子３５は、第１スイッチング素子３１及び第２スイッチング素子３２に対して並列に接続されるとともに、第３スイッチング素子３３及び第４スイッチング素子３４に対して並列に接続される。

第３スイッチング素子３３には、一対の主端子に対して逆並列にダイオード３３ｄが接続されている。第４スイッチング素子３４には、一対の主端子に対して逆並列にダイオード３４ｄが接続されている。

変換器６２の第１接続端子６２ａは、第１スイッチング素子３１と第２スイッチング素子３２との間に接続されている。第２接続端子６２ｂは、第３スイッチング素子３３と第４スイッチング素子３４との間に接続されている。この例において、第２接続端子６２ｂは、第３スイッチング素子３３を介して第１スイッチング素子３１の第２スイッチング素子３２に接続された主端子と反対側の主端子に接続される。すなわち、この例において、変換器６２は、フルブリッジ回路である。

変換器６２では、第１スイッチング素子３１と第４スイッチング素子３４とをオン状態にし、第２スイッチング素子３２と第３スイッチング素子３３とをオフ状態にすることにより、各接続端子６２ａ、６２ｂ間に＋Ｖｃの電圧が現れる。

また、第２スイッチング素子３２と第３スイッチング素子３３とをオン状態にし、第１スイッチング素子３１と第４スイッチング素子３４とをオフ状態にすることにより、各接続端子６２ａ、６２ｂ間に−Ｖｃの電圧が現れる。

さらに、ローサイド側の第１スイッチング素子３１及び第３スイッチング素子３３をオン状態にし、ハイサイド側の第２スイッチング素子３２及び第４スイッチング素子３４をオフ状態にする。もしくは、ハイサイド側の第２スイッチング素子３２及び第４スイッチング素子３４をオン状態にし、ローサイド側の第１スイッチング素子３１及び第３スイッチング素子３３をオフ状態にする。これにより、各接続端子６２ａ、６２ｂ間が導通され、各接続端子６２ａ、６２ｂ間に実質的に０Ｖが現れる。

このように、変換器６２では、各接続端子６２ａ、６２ｂ間に、＋Ｖｃ、０、−Ｖｃの３レベルの電圧を出力することができる。制御盤１４は、信号線１６を介して各スイッチング素子３１〜３４のそれぞれの制御端子と接続され、各スイッチング素子３１〜３４のスイッチングを制御する。これにより、制御盤１４は、インバータ回路１２による電力の変換を制御する。

双方向チョッパの変換器２２では、図３に表したように、キャリア信号ＣＷ及び電圧基準ＶＲが、０〜１の範囲で変化する三角波及び正弦波である。一方、フルブリッジ回路の変換器６２では、−１〜１の範囲で変化する三角波及び正弦波が、それぞれキャリア信号ＣＷ及び電圧基準ＶＲとして用いられる。このように、ＭＭＣ型の電力変換装置１０に用いられる変換器は、フルブリッジ回路でもよい。

図９は、制御盤の変形例を模式的に表す機能ブロック図である。
図９に表したように、この例の制御盤７４は、キャリア信号位相設定部４８をさらに有している。なお、上記実施形態と機能・構成上実質的に同じものについては、同符号を付し、詳細な説明を省略する。

キャリア信号位相設定部４８は、各変換器２２のそれぞれに対応して、制御盤７４に複数設けられる。各キャリア信号位相設定部４８は、キャリア信号生成部４２及び各コンパレータ４３の反転入力端子に接続されている。換言すれば、各キャリア信号位相設定部４８は、キャリア信号生成部４２と各コンパレータ４３の反転入力端子との間に設けられている。

制御盤７４では、キャリア信号生成部４２が、各キャリア信号位相設定部４８にキャリア信号ＣＷを入力する。各キャリア信号位相設定部４８は、入力されたキャリア信号ＣＷの位相を変化させる。これにより、各キャリア信号位相設定部４８は、１つのキャリア信号ＣＷから、それぞれ位相の異なる複数のキャリア信号ＣＷを生成する。各キャリア信号位相設定部４８は、入力されたキャリア信号ＣＷの位相を進めてもよいし、遅らせてもよい。

図１０は、制御盤の別の動作の一例を模式的に表すグラフ図である。
図１０の横軸は、時間（秒）であり、縦軸は、キャリア信号である。
図１０に表したように、各キャリア信号位相設定部４８は、例えば、直列に接続された各変換器２２の１つ目の変換器２２からＮ個目の変換器２２に向かって所定量ずつ各キャリア信号ＣＷの位相を変化させる。各キャリア信号ＣＷの位相の変化量は、一定でもよいし、異なってもよい。また、各キャリア信号ＣＷの位相は、各変換器２２の１つ目からＮ個目に向かって順に変化させる必要ななく、ランダムに変化させてもよい。

各キャリア信号位相設定部４８は、生成した各キャリア信号ＣＷを各コンパレータ４３の反転入力端子に入力する。以下、上記実施形態と同様に、各コンパレータ４３において、各電圧基準ＶＲと各キャリア信号ＣＷとが比較され、比較結果が、制御信号として各変換器２２の各スイッチング素子３１、３２のそれぞれの制御端子に入力される。

このように、制御盤７４は、時間の経過に応じてキャリア周波数を変化させるとともに、各変換器２２毎に位相の異なる複数のキャリア信号ＣＷを生成し、各キャリア信号ＣＷに基づいて各スイッチング素子３１、３２のスイッチングを制御する。

制御盤７４による電力変換装置の制御方法では、図６のキャリア信号ＣＷを生成するステップＳ０３とスイッチングを制御するステップＳ０４との間に、各変換器２２毎に位相の異なる複数のキャリア信号ＣＷを生成するステップが追加される。

このように、各キャリア信号ＣＷの位相を変化させ、同じキャリア周波数で各変換器２２が動作するタイミングをずらす。これにより、電磁波ノイズの電界強度の周波数成分をより適切に分散させることができる。電磁波ノイズの固有成分のピーク値をより低減させることができる。

また、多段構成の電力変換装置では、複数の変換器２２の出力状態が０Ｖから電圧Ｖｃまたは電圧Ｖｃから０Ｖに同時に変化すると、同時に変化した変換器２２の台数分だけ、マルチレベルの段数が減ってしまう。例えば、出力電力の高調波成分の増大を招いてしまう。

制御盤７４は、各キャリア信号ＣＷの位相を変化させる。これにより、電磁波ノイズの固有成分のピーク値を抑制しつつ、各変換器２２の出力状態が同時に変化してしまうことを抑制することができる。マルチレベルの出力電力を適切に生成することができる。

（第２の実施形態）
図１１は、電力変換装置を模式的に表すブロック図である。
図１１に表したように、電力変換装置１１０は、インバータ回路１１２と、制御盤１１４と、トランス１１８と、を備える。

インバータ回路１１２は、電源１０２及び交流負荷１０４に接続される。インバータ回路１１２は、電源１０２から入力された入力電力を、入力電力と異なる交流の出力電力に変換し、出力電力を交流負荷１０４に供給する。この例において、入力電力は、三相交流電力である。インバータ回路１１２は、例えば、三相交流の入力電力を実効値の異なる三相交流の出力電力に変換する。インバータ回路１１２は、例えば、入力電力を交流負荷１０４に対応した実効値の出力電力に変換する。交流負荷１０４は、電子機器や電力系統などである。

インバータ回路１１２は、トランス１１８を介して電源１０２に接続される。トランス１１８は、電源１０２に接続された一次巻線１１８ａと、一次巻線１１８ａと磁気結合した複数の二次巻線１１８ｂと、を含む。インバータ回路１１２は、各二次巻線１１８ｂのそれぞれに接続されている。この例において、トランス１１８は、三相トランスである。

インバータ回路１１２は、複数台の変換器１２２が直列に接続された変換器ユニットＣＵを含む。変換器ユニットＣＵは、出力電力の相に対応して設けられる。従って、この例では、三相交流の各相に対応した３つの変換器ユニットＣＵが、インバータ回路１１２に設けられる。例えば、出力電力が単相交流である場合には、変換器ユニットＣＵの数は、１つでよい。

この例では、各変換器ユニットＣＵの一端が、それぞれ互いに接続され、各変換器ユニットＣＵの他端が、交流負荷１０４に接続されている。すなわち、この例では、各変換器ユニットＣＵが、Ｙ結線されている。各変換器ユニットＣＵの接続は、例えば、デルタ結線でもよい。すなわち、各変換器ユニットＣＵの両端に交流負荷１０４を接続してもよい。例えば、２組の変換器ユニットＣＵをＶ結線してもよい。インバータ回路１１２では、変換器ユニットＣＵの少なくとも一方の端部が、交流出力点となる。インバータ回路１１２では、変換器ユニットＣＵから交流負荷１０４に出力電力を供給する。

この例では、各変換器ユニットＣＵのそれぞれが、直列に接続された３台の変換器１２２を含んでいる。各変換器ユニットＣＵに設けられる変換器１２２の台数は、３台以上でもよい。例えば、高圧用のインバータ回路１１２では、各変換器ユニットＣＵのそれぞれにおいて、１００台〜１２０台程度の変換器１２２が、直列に接続される。各変換器ユニットＣＵに設けられる変換器１２２の台数は、実質的に同じである。多数の各変換器１２２が接続される場合には、インバータ回路１１２の動作に影響のない範囲において、各変換器ユニットＣＵに設けられる変換器１２２の台数が異なってもよい。

各変換器１２２のそれぞれは、トランス１１８の各二次巻線１１８ｂのそれぞれに接続される。これにより、電源１０２の入力電力が、トランス１１８を介して各変換器１２２に供給される。例えば、電源１０２の入力電力をトランス１１８で変圧した電力が、各変換器１２２に供給される。この例では、三相交流電力が、各変換器１２２に供給される。各二次巻線１１８ｂの数は、各変換器１２２の台数と実質的に同じである。従って、この例では、９つの二次巻線１１８ｂが、トランス１１８に設けられている。トランス１１８に設けられる二次巻線１１８ｂの数は、インバータ回路１１２に設けられる変換器１２２の台数以上であればよい。

図１２は、変換器を模式的に表すブロック図である。
図１２に表したように、変換器１２２は、第１接続端子１２２ａと、第２接続端子１２２ｂと、第１スイッチング素子３１〜第４スイッチング素子３４と、電荷蓄積素子３５と、を含む。変換器１２２は、フルブリッジ回路である。また、変換器１２２は、整流回路１２４と、駆動回路１２６と、をさらに含む。

整流回路１２４は、電荷蓄積素子３５に対して並列に接続されている。また、整流回路１２４は、トランス１１８の二次巻線１１８ｂに接続されている。この例において、整流回路１２４は、三相ブリッジ回路である。整流回路１２４は、二次巻線１１８ｂから供給される三相交流電力を整流電力（例えば脈流電力）に変換する。

電荷蓄積素子３５は、整流回路１２４から出力された整流電力を平滑化することにより、整流電力を直流電力に変換する。この例において、電荷蓄積素子３５は、いわゆる平滑コンデンサである。

変換器１２２では、第２スイッチング素子３２及び第３スイッチング素子３３をオン状態にし、第１スイッチング素子３１及び第４スイッチング素子３４をオフ状態にした場合に、各接続端子２２ａ、２２ｂ間に＋Ｖｃが出力される。

第１スイッチング素子３１及び第４スイッチング素子３４をオン状態にし、第２スイッチング素子３２及び第３スイッチング素子３３をオフ状態にした場合に、各接続端子２２ａ、２２ｂ間に−Ｖｃが出力される。

そして、第１スイッチング素子３１及び第３スイッチング素子３３をオン状態にし、第２スイッチング素子３２及び第４スイッチング素子３４をオフ状態にした場合、または、第２スイッチング素子３２及び第４スイッチング素子３４をオン状態にし、第１スイッチング素子３１及び第３スイッチング素子３３をオフ状態にした場合に、各接続端子２２ａ、２２ｂ間に０Ｖが出力される。

このように、変換器２２では、オン・オフする各スイッチング素子３１〜３４の組み合わせによって、＋Ｖｃ、０、−Ｖｃの３レベルの電力を出力することができる。

インバータ回路１１２では、各変換器ユニットＣＵの出力電圧が、各変換器１２２の出力電圧を加算した電圧となる。すなわち、各変換器ユニットＣＵの出力電圧は、＋３Ｖｃ、＋２Ｖｃ、＋Ｖｃ、０、−Ｖｃ、−２Ｖｃ、及び、−３Ｖｃの７レベルに変化する。電力変換装置１１０は、いわゆるＭＶ（Medium Voltage）型の電力変換装置である。

駆動回路１２６は、信号線１１６を介して制御盤１１４に接続されている。制御盤１１４は、各スイッチング素子３１〜３４のスイッチングを制御するための制御信号を信号線１１６を介して駆動回路１２６に送信する。駆動回路１２６は、入力された制御信号に基づいて、各スイッチング素子３１〜３４のオン・オフを切り替える。これにより、制御盤１１４からの制御信号に応じて、各スイッチング素子３１〜３４のスイッチングが制御される。制御盤１１４は、各変換器１２２毎に制御信号を生成し、各変換器１２２のそれぞれの各スイッチング素子３１〜３４のスイッチングを制御する。これにより、制御盤１１４は、インバータ回路１１２による電力の変換を制御する。

制御盤１１４によるインバータ回路１１２の制御には、上記実施形態で説明した制御盤１４の制御方法、または、制御盤７４の制御方法を用いることができる。このように、電力変換装置１１０は、ＭＶ型でもよい。ＭＶ型の電力変換装置１１０においても、時間の経過に応じてキャリア周波数を変化させることにより、電磁波ノイズの固有成分のピーク値を低減させることができる。

上記各実施形態では、ＭＭＣ型の電力変換装置１０及びＭＶ型の電力変換装置１１０を示している。電力変換装置は、これに限ることなく、複数台の変換器を直列に接続する他の電力変換装置でもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２、１０２…電源、４、１０４…交流負荷、１０、１１０…電力変換装置、１２、１１２…インバータ回路、１４、７４、１１４…制御盤、１６、１１６…信号線、２０ａ、２０ｂ…入力端子、２１ａ〜２１ｆ…アーム部、２２、６２、１２２…変換器、３１〜３４…スイッチング素子、３１ｄ〜３４ｄ…ダイオード、３５…電荷蓄積素子、４０…電圧基準演算部、４１…キャリア周波数決定部、４２…キャリア信号生成部、４３…コンパレータ、４４…ＮＯＴゲート、４５…乱数生成器、４６…加算器、４８…キャリア信号位相設定部、１１８…トランス、１２４…整流回路、１２６…駆動回路、ＣＵ…変換器ユニット

Claims (5)

1. 電源及び交流負荷に接続され、前記電源から入力された入力電力を、前記入力電力と異なる交流の出力電力に変換し、前記出力電力を前記交流負荷に供給するインバータ回路であって、
   複数台の変換器が直列に接続された変換器ユニットを含み、
   前記複数台の変換器のそれぞれは、
   一対の主端子と制御端子とを含む第１スイッチング素子と、
   一対の主端子と制御端子とを含み、前記第１スイッチング素子に対して直列に接続された第２スイッチング素子と、
   前記第１スイッチング素子及び前記第２スイッチング素子に対して並列に接続された電荷蓄積素子と、
   前記第１スイッチング素子と前記第２スイッチング素子との間に接続された第１接続端子と、
   前記第１スイッチング素子の前記第２スイッチング素子に接続された主端子と反対側の主端子に接続された第２接続端子と、
   を含む
   インバータ回路と、
   正弦波状の電圧基準と三角波状のキャリア信号とを基に、前記第１スイッチング素子及び前記第２スイッチング素子のスイッチングを制御するための制御信号を前記複数台の変換器毎に生成し、前記制御信号を前記複数台の変換器のそれぞれに入力することにより、前記インバータ回路による電力の変換を制御するとともに、時間の経過に応じて前記キャリア信号の周波数を変化させる制御盤と、
   を備えた電力変換装置。
2. 前記制御盤は、乱数を生成する乱数生成器を有し、前記キャリア信号の周波数の指令値に前記乱数を加算することにより、前記キャリア信号の周波数を変化させる請求項１記載の電力変換装置。
3. 前記制御盤は、時間の経過に応じて前記キャリア信号の周波数を変化させるとともに、前記複数台の変換器毎に位相の異なる複数の前記キャリア信号を生成し、前記複数のキャリア信号に基づいて前記複数台の変換器のそれぞれの前記第１スイッチング素子及び前記第２スイッチング素子のスイッチングを制御する請求項１又は２に記載の電力変換装置。
4. 前記インバータ回路は、
   前記電源に接続される一対の入力端子と、
   前記入力端子の一方に接続された第１アーム部と、
   前記第１アーム部と前記入力端子の他方との間に接続された第２アーム部と、
   前記入力端子の前記一方に接続された第３アーム部と、
   前記第３アーム部と前記入力端子の前記他方との間に接続された第４アーム部と、
   前記第１アーム部、前記第２アーム部、前記第３アーム部及び前記第４アーム部のそれぞれに設けられた複数の前記変換器ユニットと、
   を含む請求項１〜３のいずれか１つに記載の電力変換装置。
5. 電源及び交流負荷に接続され、前記電源から入力された入力電力を、前記入力電力と異なる交流の出力電力に変換し、前記出力電力を前記交流負荷に供給するインバータ回路であって、
   複数台の変換器が直列に接続された変換器ユニットを含み、
   前記複数台の変換器のそれぞれは、
   一対の主端子と制御端子とを含む第１スイッチング素子と、
   一対の主端子と制御端子とを含み、前記第１スイッチング素子に対して直列に接続された第２スイッチング素子と、
   前記第１スイッチング素子及び前記第２スイッチング素子に対して並列に接続された電荷蓄積素子と、
   前記第１スイッチング素子と前記第２スイッチング素子との間に接続された第１接続端子と、
   前記第１スイッチング素子の前記第２スイッチング素子に接続された主端子と反対側の主端子に接続された第２接続端子と、
   を含む
   インバータ回路を備えた電力変換装置の制御方法であって、
   正弦波状の電圧基準と三角波状のキャリア信号とを基に、前記第１スイッチング素子及び前記第２スイッチング素子のスイッチングを制御するための制御信号を前記複数台の変換器毎に生成し、前記制御信号を前記複数台の変換器のそれぞれに入力することにより、前記インバータ回路による電力の変換を制御する工程と、
   時間の経過に応じて前記キャリア信号の周波数を変化させる工程と、
   を有する電力変換装置の制御方法。

Images