JP2021150922A - 圧電薄膜共振器、フィルタ、及びマルチプレクサ - Google Patents

圧電薄膜共振器、フィルタ、及びマルチプレクサ Download PDF

Info

Publication number
JP2021150922A
JP2021150922A JP2020051766A JP2020051766A JP2021150922A JP 2021150922 A JP2021150922 A JP 2021150922A JP 2020051766 A JP2020051766 A JP 2020051766A JP 2020051766 A JP2020051766 A JP 2020051766A JP 2021150922 A JP2021150922 A JP 2021150922A
Authority
JP
Japan
Prior art keywords
thin film
piezoelectric thin
substrate
support layer
piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020051766A
Other languages
English (en)
Inventor
稔 浅田
Minoru Asada
稔 浅田
年雄 西澤
Toshio Nishizawa
年雄 西澤
龍一 岡村
Ryuichi Okamura
龍一 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2020051766A priority Critical patent/JP2021150922A/ja
Publication of JP2021150922A publication Critical patent/JP2021150922A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】圧電膜の破損が抑制された圧電薄膜共振器を提供する。【解決手段】圧電薄膜共振器100は、基板10と、基板10上に設けられた支持層18と、支持層18上に設けられた下部電極12と、下部電極12上に設けられ、第1線膨張係数を有し、第1線膨張係数と基板10の第2線膨張係数との差の絶対値よりも第1線膨張係数と支持層18の第3線膨張係数との差の絶対値が小さい圧電膜14と、圧電膜14上に設けられ、基板10と下部電極12との間に形成された空隙30および下部電極12に平面視において重なる上部電極16とを備える。【選択図】図1

Description

本発明は、圧電薄膜共振器、フィルタ、及びマルチプレクサに関する。
携帯電話等の無線端末の高周波回路用のフィルタ及びマルチプレクサとして圧電薄膜共振器を用いたフィルタ及びマルチプレクサが使用されている。圧電薄膜共振器は、基板上に下部電極と圧電膜と上部電極が積層され、基板と下部電極との間に形成された空隙上において下部電極と上部電極が圧電膜を挟んで向かい合う構造をしている(例えば、特許文献1)。
特開2005−347898号公報
圧電薄膜共振器の温度上昇に伴う基板の膨張によって圧電膜に破損が起こることがある。
本発明は、上記課題に鑑みなされたものであり、圧電膜の破損を抑制することを目的とする。
本発明は、基板と、前記基板上に設けられた支持層と、前記支持層上に設けられた下部電極と、前記下部電極上に設けられ、第1線膨張係数を有し、前記第1線膨張係数と前記基板の第2線膨張係数との差の絶対値よりも前記第1線膨張係数と前記支持層の第3線膨張係数との差の絶対値が小さい圧電膜と、前記圧電膜上に設けられ、前記基板と前記下部電極との間に形成された空隙および前記下部電極に平面視において重なる上部電極と、を備える圧電薄膜共振器である。
上記構成において、前記支持層の第3線膨張係数は前記基板の第2線膨張係数よりも小さい構成とすることができる。
上記構成において、前記基板は前記支持層よりもヤング率が大きい構成とすることができる。
上記構成において、前記支持層は前記基板よりも熱伝導率が大きい構成とすることができる。
上記構成において、前記基板は前記支持層よりも体積抵抗率が大きい構成とすることができる。
上記構成において、前記基板はサファイアであり、前記支持層はシリコンである構成とすることができる。
本発明は、複数の圧電薄膜共振器を備え、前記複数の圧電薄膜共振器のうち少なくとも1つの圧電薄膜共振器は上記に記載の圧電薄膜共振器であるフィルタである。
上記構成において、前記複数の圧電薄膜共振器のうち2以上の圧電薄膜共振器が上記に記載の圧電薄膜共振器であり、前記2以上の圧電薄膜共振器の前記支持層は互いに離れている構成とすることができる。
上記構成において、前記2以上の圧電薄膜共振器の前記支持層は前記基板に設けられた凹部に埋め込まれている構成とすることができる。
上記構成において、前記複数の圧電薄膜共振器のうち圧電膜を挟み下部電極と上部電極が向かい合う領域である共振領域が最も大きい圧電薄膜共振器は上記に記載の圧電薄膜共振器である構成とすることができる。
上記構成において、前記複数の圧電薄膜共振器のうち前記共振領域が最も小さい圧電薄膜共振器は、上面に前記支持層が設けられていない基板上に下部電極と圧電膜と上部電極が設けられた圧電薄膜共振器である構成とすることができる。
上記構成において、前記複数の圧電薄膜共振器は、入力端子と出力端子との間に直列に接続された複数の直列共振器を含み、前記複数の直列共振器のうち前記入力端子の最も近くで前記入力端子と前記出力端子との間に接続される共振器は上記に記載の圧電薄膜共振器である構成とすることができる。
本発明は、上記に記載のフィルタを含むマルチプレクサである。
本発明によれば、圧電膜の破損を抑制できる。
図1(a)は、実施例1に係る圧電薄膜共振器の平面図、図1(b)は、図1(a)のA−A断面図である。 図2(a)から図2(d)は、実施例1に係る圧電薄膜共振器の製造方法を示す断面図である。 図3は、比較例1に係る圧電薄膜共振器の断面図である。 図4は、比較例2に係る圧電薄膜共振器の断面図である。 図5(a)は、実施例1の変形例1に係る圧電薄膜共振器の平面図、図5(b)は、図5(a)のA−A断面図である。 図6(a)は、実施例1の変形例2に係る圧電薄膜共振器の断面図、図6(b)は、実施例1の変形例3に係る圧電薄膜共振器の断面図である。 図7は、実施例2に係るフィルタの回路図である。 図8は、実施例2に係るフィルタの第1の例を示す平面図である。 図9は、実施例2に係るフィルタの第2の例を示す平面図である。 図10は、実施例2に係るフィルタの第3の例を示す平面図である。 図11は、実施例3に係るデュプレクサの回路図である。
以下、図面を参照し、本発明の実施例について説明する。
図1(a)は、実施例1に係る圧電薄膜共振器の平面図、図1(b)は、図1(a)のA−A断面図である。図1(a)は、主に下部電極12及び上部電極16を図示している。図1(a)及び図1(b)を参照して、実施例1の圧電薄膜共振器100は、基板10上に支持層18が設けられている。支持層18は例えば基板10の上面に接して設けられている。基板10は、例えばサファイア基板であり、その厚さは例えば30μm〜50μmである。支持層18は、例えばシリコン(Si)層であり、その厚さは例えば20μm〜30μmである。サファイア基板は単結晶のAlを主成分とする基板である。シリコン層は単結晶又は多結晶のSiを主成分とする層である。主成分とするとは、上記に記載した原子の合計が50原子%以上である場合でもよいし、80原子%以上である場合でもよい。
支持層18上に下部電極12が設けられている。支持層18の平坦上面と下部電極12との間にドーム状の膨らみを有する空隙30が形成されている。ドーム状の膨らみとは、例えば空隙30の周辺で空隙30の高さが低く、空隙30の内部ほど空隙30の高さが大きくなるような形状の膨らみである。下部電極12は、下層12aと上層12bを含み、厚さが例えば10nm〜400nmである。下層12aは例えばクロム(Cr)膜であり、上層12bは例えばルテニウム(Ru)膜である。
支持層18上及び下部電極12上に圧電膜14が設けられている。圧電膜14は、支持層18上及び下部電極12上に設けられた下部圧電膜14aと、下部圧電膜14a上に設けられた上部圧電膜14bと、を含む。下部圧電膜14a及び上部圧電膜14bはそれぞれ、例えばc軸配向性を有する窒化アルミニウム(AlN)を主成分とし、その厚さは例えば30nm〜700nmである。主成分とするとは、上記に記載した原子の合計が50原子%以上である場合でもよいし、80原子%以上である場合でもよい。
基板10はサファイア基板、支持層18はシリコン層、圧電膜14は窒化アルミニウム膜である。サファイアの線膨張係数は7.3×10−6/K、シリコンの線膨張係数は3.9×10−6/K、窒化アルミニウムの線膨張係数は4.0×10−6/Kである。したがって、圧電膜14の線膨張係数である第1線膨張係数と支持層18の線膨張係数である第3線膨張係数の差の絶対値は、第1線膨張係数と基板10の線膨張係数である第2線膨張係数の差の絶対値よりも小さくなっている。また、第3線膨張係数は第2線膨張係数よりも小さくなっている。
圧電膜14を挟み下部電極12と対向するように圧電膜14上に上部電極16が設けられている。上部電極16は空隙30及び下部電極12に平面視において重なっている。上部電極16は、下層16a及び上層16bを含み、厚さが例えば10nm〜400nmである。下層16aは例えばルテニウム膜であり、上層16bは例えばクロム膜である。共振領域50は、圧電膜14を挟み下部電極12と上部電極16とが対向する領域で規定される。共振領域50は、楕円形状を有し、厚み縦振動モードの弾性波が励振する領域である。平面視において共振領域50は空隙30に重なり、空隙30は共振領域50と同じか大きい。すなわち、平面視において共振領域50の全ては空隙30と重なる。共振領域50は、楕円形状を有する場合に限らず、四角形又は五角形等の多角形状等を有していてもよい。
下部圧電膜14aと上部圧電膜14bとの間に挿入膜28が設けられている。挿入膜28は、例えば酸化シリコン(SiO)膜であり、その厚さは例えば10nm〜200nmである。挿入膜28は、共振領域50内の中央領域54には設けられてなく、共振領域50内において中央領域54を囲み共振領域50の外周に沿う外周領域52に設けられている。挿入膜28は、中央領域54を囲む外周領域52のうち少なくとも一部の領域に設けられていればよい。
引出領域60及び62はそれぞれ、下部電極12及び上部電極16が共振領域50から引き出される領域である。引出領域60では共振領域50の外周は上部電極16の外周により規定され、下部電極12の外周は共振領域50の外周より外側に位置する。引出領域62では共振領域50の外周は下部電極12の外周により規定され、上部電極16の外周は共振領域50の外周より外側に位置する。これにより、下部電極12と上部電極16の位置合わせがずれても共振領域50の面積の変化を小さくできる。
引出領域60では、下部圧電膜14aの端面64及び上部圧電膜14bの端面66は共振領域50の外周より外側に位置する。下部圧電膜14aの端面64と上部圧電膜14bの端面66とは略一致している。下部圧電膜14aの端面64は上部圧電膜14bの端面66より外側に位置していてもよい。
上部電極16及び圧電膜14を覆うように保護膜24が設けられている。保護膜24は、例えば酸化シリコン膜であり、その厚さは例えば10nm〜100nmである。保護膜24は、周波数を調整する周波数調整膜として機能してもよい。
下部電極12には犠牲層をエッチングするための導入路32が形成されている。犠牲層は空隙30を形成するための層である。導入路32の先端付近は圧電膜14で覆われておらず、下部電極12は導入路32の先端に孔部34を有する。
基板10として、サファイア基板以外にスピネル基板を用いることができる。支持層18として、シリコン層以外に炭化シリコン(SiC)層を用いることができる。下部電極12及び上部電極16として、ルテニウム及びクロム以外にも、アルミニウム(Al)、チタン(Ti)、銅(Cu)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、白金(Pt)、ロジウム(Rh)、又はイリジウム(Ir)等の単層膜又はこれらの積層膜を用いることができる。
圧電膜14は、窒化アルミニウム以外にも、酸化亜鉛(ZnO)、窒化ガリウム(GaN)、チタン酸ジルコン酸鉛(PZT)、チタン酸鉛(PbTiO)等を用いることができる。酸化亜鉛の線膨張係数は3.2〜3.9×10−6/Kであり、窒化ガリウムの線膨張係数は3.1〜5.6×10−6/Kであり、チタン酸ジルコン酸鉛の線膨張係数は7.0〜9.0×10−6/Kであり、チタン酸鉛の線膨張係数は4.3〜4.7×10−6/Kである。また、圧電膜14は、窒化アルミニウムを主成分とし、共振特性の向上又は圧電性の向上のために他の元素を含んでもよい。例えば、添加元素として、スカンジウム(Sc)、2族元素若しくは12族元素と4族元素との2つの元素、又は2族元素若しくは12族元素と5族元素との2つの元素、を用いることにより、圧電膜14の圧電性が向上する。このため、圧電薄膜共振器の実効的電気機械結合係数を向上できる。2族元素は例えばカルシウム(Ca)、マグネシウム(Mg)、ストロンチウム(Sr)であり、12族元素は例えば亜鉛(Zn)である。4族元素は例えばチタン、ジルコニウム(Zr)、又はハフニウム(Hf)である。5族元素は例えばタンタル、ニオブ(Nb)、又はバナジウム(V)である。更に、圧電膜14は、窒化アルミニウムを主成分とし、弗素(F)又はホウ素(B)を含んでもよい。
挿入膜28は、圧電膜14よりもヤング率及び/又は音響インピーダンスが小さい。挿入膜28は、酸化シリコン以外に、アルミニウム、金(Au)、銅、チタン、白金、タンタル、又はクロム等の単層膜又はこれらの積層膜を用いることができる。保護膜24としては、酸化シリコン膜以外にも、窒化シリコン膜又は窒化アルミニウム膜等の窒化金属膜又は酸化金属膜を用いることができる。
[製造方法]
図2(a)から図2(d)は、実施例1に係る圧電薄膜共振器の製造方法を示す断面図である。図2(a)を参照して、基板10上に支持層18をスパッタリング法、真空蒸着法、又はCVD(Chemical Vapor Deposition)法を用い成膜する。支持層18上に犠牲層38をスパッタリング法、真空蒸着法、又はCVD法を用い成膜する。犠牲層38は、例えば厚さが10nm〜100nmの酸化マグネシウム(MgO)、酸化亜鉛(ZnO)、ゲルマニウム(Ge)、又は酸化シリコン(SiO)等である。その後、犠牲層38をフォトリソグラフィ法及びエッチング法を用い所望の形状にパターニングする。犠牲層38の形状は、空隙30の平面形状に相当する形状である。犠牲層38及び支持層18上に下部電極12として下層12a及び上層12bをスパッタリング法、真空蒸着法、又はCVD法を用い成膜する。その後、下部電極12をフォトリソグラフィ法及びエッチング法を用い所望の形状にパターニングする。下部電極12はリフトオフ法により形成してもよい。
図2(b)を参照して、下部電極12上及び支持層18上に下部圧電膜14aをスパッタリング法又は真空蒸着法を用い成膜する。下部圧電膜14a上に挿入膜28をスパッタリング法、真空蒸着法、又はCVD法を用い成膜する。その後、挿入膜28をフォトリソグラフィ法及びエッチング法を用い所望の形状にパターニングする。挿入膜28はリフトオフ法により形成してもよい。
図2(c)を参照して、挿入膜28上及び下部圧電膜14a上に上部圧電膜14bをスパッタリング法又は真空蒸着法を用い成膜する。下部圧電膜14aと上部圧電膜14bにより圧電膜14が形成される。圧電膜14上に上部電極16として下層16a及び上層16bをスパッタリング法、真空蒸着法、又はCVD法を用い成膜する。その後、上部電極16をフォトリソグラフィ法及びエッチング法を用い所望の形状にパターニングする。上部電極16はリフトオフ法により形成してもよい。上部電極16上及び上部圧電膜14b上に保護膜24をスパッタリング法、真空蒸着法、又はCVD法を用い成膜する。その後、保護膜24をフォトリソグラフィ法及びエッチング法を用い所望の形状にパターニングする。保護膜24はリフトオフ法により形成してもよい。
図2(d)を参照して、上部圧電膜14b及び下部圧電膜14aをフォトリソグラフィ法及びエッチング法を用い所望の形状にパターニングする。孔部34及び導入路32(図1(a)参照)を介し、犠牲層38のエッチング液を下部電極12の下の犠牲層38に導入する。これにより、犠牲層38が除去され、下部電極12と支持層18との間にドーム状の膨らみを有する空隙30が形成される。
[比較例1]
図3は、比較例1に係る圧電薄膜共振器の断面図である。図3を参照して、比較例1の圧電薄膜共振器1000では、基板10上に支持層18が設けられてなく、下部電極12及び圧電膜14は基板10上に設けられている。その他の構成は実施例1と同じであるため説明を省略する。
比較例1では、下部電極12及び圧電膜14は、支持層18が設けられていない基板10上に形成されている。基板10はサファイア基板、圧電膜14は窒化アルミニウム膜であり、サファイアの線膨張係数は7.3×10−6/K、窒化アルミニウムの線膨張係数は4.0×10−6/Kであることから、圧電膜14と基板10との線膨張係数の差は大きい。したがって、圧電薄膜共振器の温度が上昇して基板10が熱膨張した場合に、圧電膜14に応力が掛かり、圧電膜14にクラック等の破損が生じることがある。
一方、実施例1によれば、基板10上に支持層18が設けられ、支持層18上に下部電極12及び圧電膜14が設けられている。圧電膜14の線膨張係数と支持層18の線膨張係数の差の絶対値は、圧電膜14の線膨張係数と基板10の線膨張係数の差の絶対値よりも小さい。このため、圧電薄膜共振器が温度上昇して基板10及び支持層18が熱膨張した場合でも、圧電膜14に掛かる応力が低減される。よって、圧電膜14の破損を抑制できる。圧電膜14の破損を抑制する点から、圧電膜14の線膨張係数と支持層18の線膨張係数の差の絶対値は、圧電膜14の線膨張係数と基板10の線膨張係数の差の絶対値の1/2以下の場合が好ましく、1/4以下の場合がより好ましく、1/6以下の場合が更に好ましい。
支持層18の熱膨張を小さく抑える点から、支持層18の線膨張係数は基板10の線膨張係数よりも小さい場合が好ましい。例えば、支持層18の線膨張係数は、基板10の線膨張係数の1/1.5以下の場合が好ましく、1/2以下の場合がより好ましく、1/2.5以下の場合が更に好ましい。
[比較例2]
図4は、比較例2に係る圧電薄膜共振器の断面図である。図4を参照して、比較例2の圧電薄膜共振器1100では、基板90上に下部電極12が設けられている。基板90は、支持層18と同じ材料で形成され、例えばシリコン基板である。その他の構成は実施例1と同じであるため説明を省略する。
比較例2では、基板10の代わりに支持層18と同じ材料で形成された基板90を用いている。基板90がシリコン基板である場合、シリコンはサファイアに比べてヤング率が小さい(サファイアのヤング率が335GPaに対して、シリコンのヤング率は190GPa)ため、強度を確保するために基板90が厚くなる。このため、圧電薄膜共振器の低背化が難しい。
このことから、実施例1において、基板10は支持層18よりもヤング率が大きい場合が好ましい。これにより、基板10をそれほど厚くしなくても強度を確保することができるようになり、圧電薄膜共振器を低背化することができる。低背化の点から、基板10のヤング率は、支持層18のヤング率の1.3倍以上の場合が好ましく、1.5倍以上の場合がより好ましく、2倍以上の場合が更に好ましい。
また、支持層18は基板10よりも熱伝導率が大きい場合が好ましい。これにより、下部電極12、圧電膜14、及び上部電極16で生じた熱が支持層18に放熱され易くなり、圧電薄膜共振器の電気特性の劣化を抑制できる。例えば基板10がサファイア基板、支持層18がシリコン層である場合、サファイアの熱伝導率は27W/(m・K)であるのに対し、シリコンの熱伝導率は157W/(m・K)である。放熱性の向上の点から、支持層18の熱伝導率は、基板10の熱伝導率の3倍以上の場合が好ましく、5倍以上の場合がより好ましく、7倍以上の場合が更に好ましい。
また、基板10は支持層18よりも体積抵抗率が大きい場合が好ましい。これにより、圧電薄膜共振器の非線形性を改善でき、電気特性の劣化を抑制することができる。例えば、基板10がサファイア基板、支持層18がシリコン層である場合、シリコンの体積抵抗率は10Ω・cm程度であるのに対し、サファイアの体積抵抗率は1016Ω・cmである。非線形性の点から、基板10の体積抵抗率は、支持層18の体積抵抗率よりも3桁以上大きい場合が好ましく、5桁以上大きい場合がより好ましく、7桁以上大きい場合が更に好ましい。
以上のことから、低背化の実現及び電気特性の改善の点から、基板10はサファイア基板で、支持層18はシリコン層である場合が好ましい。
下部電極12の下にドーム状の空隙30が形成される場合、下部電極12、圧電膜14、及び上部電極16に圧縮応力が掛かっている。このため、圧電膜14に更なる応力が掛かるとクラック等の破損が起こり易くなってしまう。したがって、ドーム状の空隙30が形成される場合では、基板10上に支持層18を設け、支持層18上に下部電極12及び圧電膜14を設けることが好ましい。
また、圧電膜14の弾性定数の温度係数の符号とは反対の符号である弾性定数の温度係数を有する温度補償膜が下部電極12及び/又は上部電極16に設けられていてもよい。
[実施例1の変形例]
図5(a)は、実施例1の変形例1に係る圧電薄膜共振器の平面図、図5(b)は、図5(a)のA−A断面図である。図5(a)及び図5(b)を参照して、実施例1の変形例1の圧電薄膜共振器110では、基板10の上面に凹部20が形成され、支持層18は凹部20に埋め込まれている。その他の構成は実施例1と同じであるため説明を省略する。
実施例1の変形例1の圧電薄膜共振器110は、実施例1の図2(a)の工程において以下の工程を実施することで、実施例1の図2(a)から図2(d)と同様の方法によって形成できる。図2(a)の工程において、基板10の上面にフォトリソグラフィ法及びエッチング法を用いて凹部20を形成する。基板10の上面に凹部20を埋め込むように支持層18をスパッタリング法、真空蒸着法、又はCVD法を用い成膜する。基板10の上面が露出するまでCMP(Chemical Mechanical Polishing)法を用いて支持層18を除去する。その後、支持層18上に犠牲層38及び下部電極12を形成する。
実施例1の変形例1のように、支持層18は基板10に形成された凹部20に埋め込まれていてもよい。この場合、支持層18の上面と基板10の凹部20の周りの上面とは略同一面である場合が好ましい。
図6(a)は、実施例1の変形例2に係る圧電薄膜共振器の断面図、図6(b)は、実施例1の変形例3に係る圧電薄膜共振器の断面図である。図6(a)及び図6(b)を参照して、実施例1の変形例2の圧電薄膜共振器120及び変形例3の圧電薄膜共振器130では、支持層18の上面に窪みが形成されている。下部電極12は支持層18上に平坦に形成されている。これにより、空隙30が支持層18の窪みにより形成されている。空隙30は、図6(a)のように支持層18を貫通して形成されていてもよいし、図6(b)のように支持層18を貫通せずに形成されていてもよい。その他の構成は実施例1と同じであるため説明を省略する。
実施例1の変形例2及び変形例3においても、実施例1の変形例1と同様に、支持層18は基板10に形成された凹部に埋め込まれていてもよい。
図7は、実施例2に係るフィルタの回路図である。図7を参照して、実施例2のフィルタ200は、入力端子Tinと出力端子Toutとの間に、1又は複数の直列共振器S1からS4が直列に接続され、1又は複数の並列共振器P1、P2が並列に接続されている。なお、共振器の個数は適宜設定できる。
実施例2のフィルタ200において、直列共振器S1からS4及び並列共振器P1、P2の少なくとも1つの共振器に実施例1から実施例1の変形例3の圧電薄膜共振器を用いることができる。
図8は、実施例2に係るフィルタの第1の例を示す平面図である。図8では、直列共振器S1からS4及び並列共振器P1、P2の全てに実施例1の圧電薄膜共振器100を用いている。図8を参照して、フィルタ200aでは、基板10の上面のうち少なくとも直列共振器S1からS4、並列共振器P1、P2、及び配線70が設けられる領域全体にわたって支持層18が設けられている。基板10の上面全面に支持層18が設けられていてもよい。支持層18上に直列共振器S1からS4、並列共振器P1、P2、及び配線70が設けられている。配線70は共振器間を接続する。また、配線70は、入力パッドPin、出力パッドPout、及びグランドパッドPgndを含む。入力パッドPin、出力パッドPout、及びグランドパッドPgndは、それぞれ入力端子、出力端子、及びグランド端子に電気的に接続されている。直列共振器S1からS4は、入力パッドPinと出力パッドPoutとの間の経路に配線70により直列に接続されている。並列共振器P1、P2は、一端が入力パッドPinと出力パッドPoutとの間の経路に配線70により電気的に接続され、他端がグランドパッドPgndに配線70により電気的に接続されている。
フィルタ200aによれば、基板10の上面のうち少なくとも直列共振器S1からS4、並列共振器P1、P2、及び配線70が設けられる領域全体にわたって支持層18が設けられている。例えば、各共振器において基板10上に設けられた支持層18が互いに離れている場合、配線70は支持層18の端に形成される段差を跨ぐことで断線が起こることがある。しかしながら、フィルタ200aでは、段差が形成され難くなるため、配線70の断線が起こり難くなる。
フィルタ200aにおいて、直列共振器S1からS4及び並列共振器P1、P2は、実施例1の圧電薄膜共振器100の場合に限られない。例えば、支持層18は基板10の上面に形成された凹部に埋め込まれていてもよい。また、空隙30は、支持層18の平坦上面上に形成されたドーム型の場合に限らず、支持層18に形成された窪みにより形成されていてもよい。
図9は、実施例2に係るフィルタの第2の例を示す平面図である。図9では、直列共振器S1からS4及び並列共振器P1、P2の全てに実施例1の変形例1の圧電薄膜共振器110を用いている。図9を参照して、フィルタ200bでは、直列共振器S1からS4及び並列共振器P1、P2の支持層18は基板10の上面に形成された凹部に埋め込まれていて互いに離れている。その他の構成は図8のフィルタ200aと同じであるため説明を省略する。
フィルタ200bによれば、直列共振器S1からS4及び並列共振器P1、P2の支持層18は互いに離れている。支持層18と基板10は異なる材料で形成されていて音速が異なることから、各共振器で励振されて支持層18に漏れた弾性波が他の共振器に伝搬することが抑制される。弾性波の伝搬を抑制する点から、基板10の音響インピーダンスは支持層18の音響インピーダンスよりも大きい場合が好ましい。
各共振器が実施例1の変形例1の圧電薄膜共振器110である場合、図5(a)及び図5(b)のように各共振器の支持層18は基板10の凹部20に埋め込まれているため、支持層18により形成される段差が小さくなる。よって、配線70の断線が起こり難くなる。
フィルタ200bにおいて、直列共振器S1からS4及び並列共振器P1、P2は、実施例1の変形例1の圧電薄膜共振器110の場合に限られない。例えば、各共振器の基板10の上面は略平坦であり、支持層18は基板10の略平坦な上面に形成されていてもよい。また、空隙30は、支持層18の平坦上面上に形成されたドーム型の場合に限らず、支持層18に形成された窪みにより形成されていてもよい。
図8及び図9のように、直列共振器S1からS4及び並列共振器P1、P2には、共振領域50の面積が互いに異なる圧電薄膜共振器が用いられる。これは、共振領域50の面積は様々な特性に影響を与えるため、これらを適切に組み合わせて所望のフィルタ特性を得るためである。例えば、共振領域50の面積を大きくすることで共振領域50の面積が小さい場合に比べて共振周波数のQ値が高くなる。反対に、共振領域50の面積を小さくすることで共振領域50の面積が大きい場合に比べて反共振周波数のQ値が高くなる。また、共振領域50の面積を大きくすることで共振領域50の面積が小さい場合に比べて電気機械結合係数が大きくなる。共振領域50の面積を大きくすることで共振領域50の面積が小さい場合に比べて耐電力性が向上する。共振領域50の面積を小さくすることで共振領域50の面積が大きい場合に比べて圧電膜のクラック発生率が低減する。
このような共振領域50の面積が様々な直列共振器S1からS4及び並列共振器P1、P2のうちの一部の共振器のみに実施例1から実施例1の変形例3の圧電薄膜共振器を用いてもよい。
図10は、実施例2に係るフィルタの第3の例を示す平面図である。図10を参照して、フィルタ200cでは、直列共振器S1、S4及び並列共振器P1に実施例1から実施例1の変形例3の圧電薄膜共振器を用いている。直列共振器S2、S3及び並列共振器P2には、支持層18が設けられていない比較例1の圧電薄膜共振器1000を用いている。その他の構成は図8のフィルタ200aと同じであるため説明を省略する。
フィルタ200cによれば、並列共振器P1に実施例1から実施例1の変形例3の圧電薄膜共振器を用いている。並列共振器P1は、直列共振器S1からS4及び並列共振器P1、P2のうち共振領域50の面積が最も大きい共振器である。共振領域50の面積が大きい共振器ほど、圧電膜14に応力が掛かった場合にクラック等の破損が起こり易くなる。したがって、フィルタ200cのように、直列共振器S1からS4及び並列共振器P1、P2のうち共振領域50が最も大きい並列共振器P1に実施例1から実施例1の変形例3の圧電薄膜共振器を用いることが好ましい。
一方、共振領域50が小さい共振器は、圧電膜14に応力が掛かった場合でもクラック等の破損は起こり難い。したがって、フィルタ200cのように、直列共振器S1からS4及び並列共振器P1、P2のうち共振領域50が最も小さい直列共振器S3は、比較例1のような上面に支持層18が設けられていない基板10上に下部電極12と圧電膜14と上部電極16が設けられた圧電薄膜共振器1000を用いてもよい。基板10がサファイア基板である場合、サファイアは体積抵抗率が大きいことから、圧電薄膜共振器の非線形性が改善され、フィルタ特性を向上させることができる。
直列共振器S1からS4のうち入力端子Tinの最も近くで入力端子Tinと出力端子Toutとの間に接続される直列共振器S1に実施例1から実施例1の変形例3の圧電薄膜共振器を用いることが好ましい。支持層18が基板10よりも熱伝導率が大きい場合、圧電薄膜共振器の放熱性が向上する。入力端子Tinに最も近い直列共振器S1には大きな電力が印加されるため、直列共振器S1の温度は高くなり易い。したがって、このような直列共振器S1を実施例1から実施例1の変形例3の圧電薄膜共振器とし、支持層18を基板10よりも熱伝導率を高くすることで、直列共振器S1の放熱性を向上できる。よって、直列共振器S1が高温となって破損及び/又は特性劣化することを抑制できる。
フィルタ200cにおいて、直列共振器S1からS4及び並列共振器P1、P2の共振領域50の面積の平均値を算出し、平均値よりも大きな共振領域50を有する共振器に実施例1から実施例1の変形例3の圧電薄膜共振器を用いてもよい。支持層18を用いずに形成した圧電薄膜共振器においてクラック等の破損が起こり易くなる共振領域50の面積を予め求めておいて、この面積よりも大きな共振領域50を有する共振器に実施例1から実施例1の変形例3の圧電薄膜共振器を用いてもよい。
図11は、実施例3に係るデュプレクサの回路図である。図11を参照して、実施例3のデュプレクサ300は、共通端子Antと送信端子Txとの間に送信フィルタ80が接続されている。共通端子Antと受信端子Rxとの間に受信フィルタ82が接続されている。送信フィルタ80は、送信端子Txから入力された信号のうち送信帯域の信号を送信信号として共通端子Antに通過させ、他の周波数の信号を抑圧する。受信フィルタ82は、共通端子Antから入力された信号のうち受信帯域の信号を受信信号として受信端子Rxに通過させ、他の周波数の信号を抑圧する。送信フィルタ80及び受信フィルタ82の少なくとも一方を実施例2のフィルタ200〜200cとすることができる。
マルチプレクサとしてデュプレクサを例に示したがトリプレクサ又はクワッドプレクサでもよい。
以上、本願発明の実施形態について詳述したが、本願発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本願発明の要旨の範囲内において、種々の変形・変更が可能である。
10 基板
12 下部電極
14a 下部圧電膜
14b 上部圧電膜
14 圧電膜
16 上部電極
18 支持層
20 凹部
24 保護膜
28 挿入膜
30 空隙
32 導入路
34 孔部
38 犠牲層
50 共振領域
52 外周領域
54 中央領域
60、62 引出領域
70 配線
80 送信フィルタ
82 受信フィルタ
90 基板
100、110、120、130、1000、1100 圧電薄膜共振器
200、200a、200b、200c フィルタ
300 デュプレクサ

Claims (13)

  1. 基板と、
    前記基板上に設けられた支持層と、
    前記支持層上に設けられた下部電極と、
    前記下部電極上に設けられ、第1線膨張係数を有し、前記第1線膨張係数と前記基板の第2線膨張係数との差の絶対値よりも前記第1線膨張係数と前記支持層の第3線膨張係数との差の絶対値が小さい圧電膜と、
    前記圧電膜上に設けられ、前記基板と前記下部電極との間に形成された空隙および前記下部電極に平面視において重なる上部電極と、を備える圧電薄膜共振器。
  2. 前記支持層の第3線膨張係数は前記基板の第2線膨張係数よりも小さい、請求項1に記載の圧電薄膜共振器。
  3. 前記基板は前記支持層よりもヤング率が大きい、請求項1または2に記載の圧電薄膜共振器。
  4. 前記支持層は前記基板よりも熱伝導率が大きい、請求項1から3のいずれか一項に記載の圧電薄膜共振器。
  5. 前記基板は前記支持層よりも体積抵抗率が大きい、請求項1から4のいずれか一項に記載の圧電薄膜共振器。
  6. 前記基板はサファイアであり、
    前記支持層はシリコンである、請求項1から5のいずれか一項に記載の圧電薄膜共振器。
  7. 複数の圧電薄膜共振器を備え、
    前記複数の圧電薄膜共振器のうち少なくとも1つの圧電薄膜共振器は請求項1から6のいずれか一項に記載の圧電薄膜共振器であるフィルタ。
  8. 前記複数の圧電薄膜共振器のうち2以上の圧電薄膜共振器が請求項1から6のいずれか一項に記載の圧電薄膜共振器であり、
    前記2以上の圧電薄膜共振器の前記支持層は互いに離れている、請求項7に記載のフィルタ。
  9. 前記2以上の圧電薄膜共振器の前記支持層は前記基板に設けられた凹部に埋め込まれている、請求項8に記載のフィルタ。
  10. 前記複数の圧電薄膜共振器のうち圧電膜を挟み下部電極と上部電極が向かい合う領域である共振領域が最も大きい圧電薄膜共振器は請求項1から6のいずれか一項に記載の圧電薄膜共振器である、請求項7から9のいずれか一項に記載のフィルタ。
  11. 前記複数の圧電薄膜共振器のうち前記共振領域が最も小さい圧電薄膜共振器は、上面に前記支持層が設けられていない基板上に下部電極と圧電膜と上部電極が設けられた圧電薄膜共振器である、請求項10に記載のフィルタ。
  12. 前記複数の圧電薄膜共振器は、入力端子と出力端子との間に直列に接続された複数の直列共振器を含み、
    前記複数の直列共振器のうち前記入力端子の最も近くで前記入力端子と前記出力端子との間に接続される共振器は請求項4に記載の圧電薄膜共振器である、請求項7から11のいずれか一項に記載のフィルタ。
  13. 請求項7から12のいずれか一項に記載のフィルタを含むマルチプレクサ。
JP2020051766A 2020-03-23 2020-03-23 圧電薄膜共振器、フィルタ、及びマルチプレクサ Pending JP2021150922A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020051766A JP2021150922A (ja) 2020-03-23 2020-03-23 圧電薄膜共振器、フィルタ、及びマルチプレクサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020051766A JP2021150922A (ja) 2020-03-23 2020-03-23 圧電薄膜共振器、フィルタ、及びマルチプレクサ

Publications (1)

Publication Number Publication Date
JP2021150922A true JP2021150922A (ja) 2021-09-27

Family

ID=77851441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020051766A Pending JP2021150922A (ja) 2020-03-23 2020-03-23 圧電薄膜共振器、フィルタ、及びマルチプレクサ

Country Status (1)

Country Link
JP (1) JP2021150922A (ja)

Similar Documents

Publication Publication Date Title
JP7037336B2 (ja) 弾性波デバイスおよびその製造方法、フィルタ並びにマルチプレクサ
JP6886357B2 (ja) 圧電薄膜共振器、フィルタおよびマルチプレクサ
JP6594619B2 (ja) 圧電薄膜共振器、フィルタおよびデュプレクサ
JP6941981B2 (ja) 圧電薄膜共振器、フィルタおよびマルチプレクサ
JP6423782B2 (ja) 圧電薄膜共振器およびフィルタ
JP2015095714A (ja) 圧電薄膜共振子、フィルタ、及び分波器
JP6556173B2 (ja) 圧電薄膜共振器、フィルタおよびマルチプレクサ
JP7098453B2 (ja) 弾性波共振器、フィルタ並びにマルチプレクサ
JP2018125696A (ja) 圧電薄膜共振器、フィルタおよびマルチプレクサ
JP2018006919A (ja) 弾性波デバイス
JP6668201B2 (ja) 圧電薄膜共振器、フィルタおよびマルチプレクサ。
JP6368298B2 (ja) 圧電薄膜共振器、フィルタおよびデュプレクサ
JP7037333B2 (ja) 弾性波デバイスおよびその製造方法、フィルタ並びにマルチプレクサ
JP7456737B2 (ja) 圧電薄膜共振器、フィルタおよびマルチプレクサ
JP2019186691A (ja) 圧電薄膜共振器、フィルタおよびマルチプレクサ
JP6757594B2 (ja) 圧電薄膜共振器、フィルタおよびマルチプレクサ
JP2017139707A (ja) 圧電薄膜共振器、フィルタおよびデュプレクサ
JP7385996B2 (ja) 圧電薄膜共振器、フィルタおよびマルチプレクサ
JP7290941B2 (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JP7075232B2 (ja) 圧電薄膜共振器、フィルタおよびデュプレクサ
JP2021150922A (ja) 圧電薄膜共振器、フィルタ、及びマルチプレクサ
JP7068047B2 (ja) 圧電薄膜共振器、フィルタおよびマルチプレクサ
JP7344011B2 (ja) 圧電薄膜共振器、フィルタおよびマルチプレクサ
JP6831256B2 (ja) 圧電薄膜共振器、フィルタおよびマルチプレクサ
JP2020088578A (ja) 弾性波デバイス、フィルタおよびマルチプレクサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240425