JP2021149748A - 応力解析方法及び半導体装置の製造方法 - Google Patents
応力解析方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2021149748A JP2021149748A JP2020050725A JP2020050725A JP2021149748A JP 2021149748 A JP2021149748 A JP 2021149748A JP 2020050725 A JP2020050725 A JP 2020050725A JP 2020050725 A JP2020050725 A JP 2020050725A JP 2021149748 A JP2021149748 A JP 2021149748A
- Authority
- JP
- Japan
- Prior art keywords
- analysis
- rectangles
- area
- stress
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/14—Force analysis or force optimisation, e.g. static or dynamic forces
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 短時間で完了するとともに高精度の応力解析方法を提供する。【解決手段】 一実施形態による応力解析方法は、物体の面をデータ上で各々が第1サイズを有する複数の矩形へと分割することを含む。複数の矩形のそれぞれについての第1タイプ値が取得される。複数の矩形のうちの、第1範囲中の大きさの第1タイプ値を有するとともに矩形を形成する複数の矩形が特定される。特定された複数の矩形の集合を1つの要素として、特定された複数の矩形の集合についての応力モデルが生成される。【選択図】 図3
Description
実施形態は、概して応力解析方法及び半導体装置の製造方法に関する。
半導体チップは、位置によって相違する配線被覆率を有する。配線被覆率の相違する複数の領域は、互いに異なる応力を生じる。また、配線被覆率の大きく相違する、隣接する2つの領域の境界も、大きな応力を生じる。これらの応力は、半導体チップ中の導電体及び(又は)絶縁体を意図せずに剥離させたり、導電体及び(又は)絶縁体に欠け及び(又は)断裂を生じさせ得る。半導体チップの設計の段階で、応力に対する対策を施すために、応力の分析が行われる。
短時間で完了するとともに高精度の応力解析方法を提供しようとするものである。
一実施形態による応力解析方法は、物体の面をデータ上で各々が第1サイズを有する複数の矩形へと分割することを含む。複数の矩形のそれぞれについての第1タイプ値が取得される。上記複数の矩形のうちの、第1範囲中の大きさの上記第1タイプ値を有するとともに矩形を形成する複数の矩形が特定される。上記特定された複数の矩形の集合を1つの要素として、上記特定された複数の矩形の集合についての応力モデルが生成される。
以下に実施形態が図面を参照して記述される。以下の記述において、略同一の機能及び構成を有する構成要素は同一の参照符号を付され、繰返しの説明は省略される場合がある。略同一の機能及び構成を有する複数の構成要素が相互に区別されるために、参照符号の末尾にさらなる数字又は文字が付される場合がある。
或る実施形態についての記述は全て、明示的に又は自明的に排除されない限り、別の実施形態の記述としても当てはまる。
また、実施形態の方法のフローにおけるいずれのステップも、例示の順序に限定されず、そうでないと示されない限り、例示の順序とは異なる順序で及び(又は)別のステップと並行して起こることが可能である。
1.第1実施形態
1.1.構成
1.1.1.ハードウェア構成
図1は、第1実施形態に係る応力解析システムのハードウェア構成の例を示す。応力解析システム1は、半導体チップの応力をデータ上で解析する。図1に示されるように、応力解析システム1は、ROM(read only memory)11、RAM(random access memory)12、記憶装置13、CPU(central processing unit)等のプロセッサ14、入力装置15、及び出力装置16を含む。ROM11、RAM12、記憶装置13、プロセッサ14、入力装置15、及び出力装置16は、バスによって互いに通信可能に接続されている。
1.1.構成
1.1.1.ハードウェア構成
図1は、第1実施形態に係る応力解析システムのハードウェア構成の例を示す。応力解析システム1は、半導体チップの応力をデータ上で解析する。図1に示されるように、応力解析システム1は、ROM(read only memory)11、RAM(random access memory)12、記憶装置13、CPU(central processing unit)等のプロセッサ14、入力装置15、及び出力装置16を含む。ROM11、RAM12、記憶装置13、プロセッサ14、入力装置15、及び出力装置16は、バスによって互いに通信可能に接続されている。
ROM11及びRAM12は、種々のデータを電気的、磁気的、光学的、又は機械的に蓄積する。ROM11は、応力解析システム1の動作を制御するプログラム(又は、コンピュータソフトウェア及び(或いは)ファームウェア)を格納する。RAM12は、種々のデータを一時的に記憶する。
記憶装置13は、例えば、HDD(Hard Disk Drive)及び(又は)SSD(Solid State Drive)等の補助記憶装置である。記憶装置13は、応力解析システム1の動作を制御するプログラムを格納し得る。
プロセッサ14は、ROM11及び(又は)記憶装置13からRAM12上にロードされたプログラムがプロセッサ14によって実行されることによって、応力解析システム1による種々の動作を実行する。プログラムは、応力解析システム1、特にプロセッサ14に、後述される動作を行わせることができるように構成されている。
入力装置15は、キーボード、マウス、及びタッチパネルの1つ以上を含む。出力装置16は、ディスプレイを含む。
応力解析システム1は、通信インターフェイスなどの、さらなる装置、ユニット、及び(又は)モジュールを含んでいても良い。通信インターフェイスは、応力解析システム1が、外部の装置と有線及び(又は)無線で通信することを可能にする。
1.1.2.機能構成
図2は、第1実施形態に係る応力解析システム1の機能ブロックを示す。各機能ブロックは、ハードウェア、コンピュータソフトウェアのいずれか又は両者を組み合わせたものとして実現されることが可能である。このため、各機能ブロックがこれらのいずれでもあることが明確となるように、概してそれらの機能の観点から記述される。各機能ブロックが、以下の例のように区別されていることは必須ではない。例えば、一部の機能が例示の機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示の機能ブロックがさらに細かい機能サブブロックに分割されていてもよい。
図2は、第1実施形態に係る応力解析システム1の機能ブロックを示す。各機能ブロックは、ハードウェア、コンピュータソフトウェアのいずれか又は両者を組み合わせたものとして実現されることが可能である。このため、各機能ブロックがこれらのいずれでもあることが明確となるように、概してそれらの機能の観点から記述される。各機能ブロックが、以下の例のように区別されていることは必須ではない。例えば、一部の機能が例示の機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示の機能ブロックがさらに細かい機能サブブロックに分割されていてもよい。
例えば、上記のように、RAM12上にロードされたプログラムがプロセッサ14によって実行されることによって、図2に示される機能ブロックによる機能が実現されることが可能である。
図2に示されるように、応力解析システム1は、制御部20、データ記憶部21、分割部22、被覆率算出部23、評価値算出部24、領域統合部25、及び応力解析部26を含む。応力解析システム1は、データ記憶部21、分割部22、被覆率算出部23、評価値算出部24、領域統合部25、及び応力解析部26を使用するデータ処理により、データ上で、解析対象の半導体チップの応力を解析する。
制御部20は、応力解析システム1による応力解析の全体を制御する。
データ記憶部21は、RAM12の一部として実現されることが可能である。分割部22、被覆率算出部23、評価値算出部24、領域統合部25、及び応力解析部26は、プロセッサ14による動作により実現されることが可能である。
データ記憶部21は、応力解析システム1による応力解析の間、種々のデータを記憶する。データは、半導体チップのデザインを表すCAD(computer aided design)データ211、応力解析システム1による処理されるデータ、及び応力解析システム1による処理の過程で生成される中間データを含む。中間データは、解析領域被覆率データ212、評価値データ213、及び統合解析領域データ214を含む。解析領域被覆率データ212、評価値データ213、及び統合解析領域データ214については、後に詳述される。
分割部22は、データ上で、解析対象の半導体チップの直交するx軸及びy軸からなる面(xy面)に沿った全体の領域(以下、チップ領域CRと称される)を複数の領域へと分割する。以下、分割により得られる複数の領域は、解析領域ARと称される。分割の例は、メッシュへの分割を含む。具体的には、分割部22は、CADデータを使用して、データ上で解析対象のチップ領域CRをメッシュ状の解析領域ARへと分割し、解析領域ARを示すデータを生成する。解析領域ARは、例えば、50μm×50μmなどのサイズを有する。チップ領域CRは、解析領域ARのサイズに基づいた数の解析領域ARへと分割される。
被覆率算出部23は、データ上で、各解析領域ARについての配線被覆率を算出する。配線被覆率は、当該解析領域AR全体に対する当該解析領域AR中の配線の面積の割合を指す。配線被覆率は、例えば、百分率で表される。配線被覆率の算出は、厳密な配線の面積に基づくことは必須ではない。求められる応力解析の結果が得られるように、既知のモデルに則って算出されることが可能である。
評価値算出部24は、データ上で、或る算出方法に従って、配線被覆率から或る評価値を算出する。評価値の算出方法については後に詳述される。
領域統合部25は、データ上で、評価値に基づいて、或る複数の解析領域ARを統合する。統合された複数の解析領域ARの組は、以下、統合解析領域IARと称される。統合の詳細については後に詳述される。
応力解析部26は、データ上で、統合解析領域IARを要素とする有限要素法の三次元モデルを作成し、半導体チップ全体についての有限要素法の三次元モデル(有限要素モデル)を作成する。
2.1.動作
応力解析システム1は、半導体チップの応力を解析する。半導体チップは、例えば、xy面に沿って広がる半導体基板と、基板の上方においてz軸に沿って相違する高さに位置する複数の配線の層を含んでいる。
応力解析システム1は、半導体チップの応力を解析する。半導体チップは、例えば、xy面に沿って広がる半導体基板と、基板の上方においてz軸に沿って相違する高さに位置する複数の配線の層を含んでいる。
図3は、第1実施形態に係る応力解析システム1による応力解析のフローを示す。フロー中のいくつかのステップは後に詳述される。プロセッサ14は、プログラムに従って、制御部20、分割部22、被覆率算出部23、評価値算出部24、領域統合部25、及び応力解析部26として動作し、以下に記述される処理を実行する。
図3に示されるように、制御部20は、解析対象の半導体チップのデザインを示すCADデータのうちの配線のパターンに関するデータ(配線データ)を、RAM12上にロードする(ステップST1)。配線データは、半導体チップの全体、すなわちチップ領域CRを網羅する。CADデータは、例えば、フローの開始前に記憶装置13に格納されることが可能である。
ステップST2において、制御部20は、パラメータを評価値算出部24に供給する。パラメータは、評価値のx方向算出範囲、評価値のy方向算出範囲、繰返し回数、及び基準値の1つ以上を含む。これらのパラメータについては、後に詳述される。パラメータは、例えば、記憶装置13に予め格納されている値であってもよいし、応力解析システム1のユーザによって入力されてもよい。ユーザによる入力のために、制御部20は、例えば、出力装置16に、値を必要とするパラメータを表示するとともに、出力装置16上で各パラメータについての値の入力又は選択をユーザに促すことができる。ユーザは、入力装置15を使用して、パラメータの値を入力又は選択する。
ステップST3において、分割部22は、チップ領域CRについての配線データを使用して、解析領域ARごとの配線データを取得する。具体的には、分割部22は、CADデータを使用して、チップ領域CRをxy面上でメッシュ状に分割する。分割された各領域が、解析領域ARである。各解析領域ARは、少なくとも4つの頂点の座標により特定されることが可能である。分割部22は、次いで、解析領域ARごとの配線データを取得する。解析領域ARがより小さいサイズを有するほど、より高精度の応力解析の結果を得られる。各解析領域ARについての配線データの集合が、解析領域配線データである。
ステップST4において、被覆率算出部23は、解析領域配線データ2を使用して、各解析領域ARについての配線被覆率を算出する。配線被覆率の算出は、既知の任意のモデルに基づくことが可能である。各配線層はz方向の厚みを持っているため、各解析領域ARについての配線被覆率は、各配線層内では解析領域ARのz軸上での座標に依存しない。被覆率算出部23は、そのような配線被覆率が得られる方法で配線被覆率を算出する。配線被覆率の算出の方法は、既知の任意の方法で行われることが可能である。例えば、配線被覆率算出の対象の解析領域AR中の複数層の各々での配線被覆率が算出され、これらの複数層についての配線被覆率が算術によって合成されてもよいし、代表的な層についての配線被覆率のみが使用されてもよい。ステップST4によって、各解析領域ARについての配線被覆率のデータが得られる。全ての解析領域ARについての配線被覆率のデータの集合が、解析領域被覆率データ212である。
以降のステップにおいて、評価値算出部24は、解析領域被覆率データ212を使用して、評価値を算出する。具体的には、評価値算出部24は、ステップST11、ST12、ST14、ST15、ST17、ST18、ST21、及びST22によって、全ての解析領域ARについての評価値の算出の組を、複数回、実行する。そのための手法には、任意の方法が採用されることが可能である。以下では、一例として、パラメータi及びパラメータrを使用する方法が記述される。この方法の使用にあたっては、各解析領域ARに固有の識別番号(ID)が割り当てられる。IDは、例えば、自然数である。
ステップST11において、評価値算出部24は、パラメータrを1にリセットする。次いで、ステップST12において、評価値算出部24は、パラメータiを1にリセットする。
後続のステップST14及びST15によって、評価値算出部24は、パラメータiと等しいIDを有する解析領域AR(以下、処理対象解析領域ARGと称される場合がある)について評価値を算出する。或る処理対象解析領域ARGについての評価値は、処理対象解析領域ARGについての配線被覆率に基づく。評価値は、処理対象解析領域ARGの配線被覆率、及び処理対象解析領域ARGの周囲の或る複数の解析領域ARのそれぞれの配線被覆率に対する算術の結果に基づく。具体的には、以下の通りである。
ステップST14において、評価値算出部24は、評価値を算出するために、処理対象解析領域ARGからチップ領域CRのx軸に沿って両側の或る数までの範囲にある解析領域ARの組(以下、x方向算出領域XARPと称される場合がある)を使用する。処理対象解析領域ARGから、x方向算出領域XARPとして選択される範囲は、ステップST2でパラメータとして供給されたx方向算出範囲に等しい。例えば、x方向算出範囲が2である場合、x方向算出領域XARPは、処理対象解析領域ARGから左(x軸の負方向)に向かって2つ目までの解析領域ARから、処理対象解析領域ARGから右(x軸の正方向)に向かって2つ目までの解析領域ARからなる。評価値算出部24は、x方向算出領域XARPに含まれる全ての解析領域AR(処理対象解析領域ARGを含む)の配線被覆率の中央値を算出する。算出された中央値によって処理対象解析領域ARGについての配線被覆率は更新される。ステップST14以降の処理では、更新された配線被覆率が処理対象解析領域ARGについての配線被覆率として使用される。ステップST14での算出については、後に詳述される。
ステップST15において、評価値算出部24は、評価値を算出するために、処理対象解析領域ARGからチップ領域CRのy軸に沿って両側の或る数までの範囲にある解析領域ARの組(以下、y方向算出領域YARPと称される場合がある)を使用する。処理対象解析領域ARGから、y方向算出領域YARPとして選択される範囲は、ステップST2でパラメータとして供給されたy方向算出範囲に等しい。例えば、y方向算出範囲が2である場合、y方向算出領域YARPは、処理対象解析領域ARGから下(y軸の負方向)に向かって2つ目までの解析領域ARから、処理対象解析領域ARGから上(y軸の正方向)に向かって2つ目までの解析領域ARからなる。評価値算出部24は、y方向算出領域YARPに含まれる全ての解析領域AR(処理対象解析領域ARGを含む)の配線被覆率の中央値を算出する。算出された中央値によって処理対象解析領域ARGについての配線被覆率は更新される。ステップST15以降の処理では、更新された配線被覆率が処理対象解析領域ARGについての配線被覆率として使用される。ステップST15での算出については、後に詳述される。
ステップST17において、評価値算出部24は、全ての解析領域ARについて、ステップST14及びST15での新たな配線被覆率の算出が完了したかを判断する。この判断は、現行の例に基づくと、パラメータiが、解析領域ARの最大のIDと等しいかの判断に等しい。
算出の対象とされていない解析領域ARが残っている場合、すなわち、パラメータiが最大値でない場合(ST17のNo分岐)、処理はステップST18に移行する。ステップST18において、評価値算出部24は、パラメータiを1インクリメントする。ステップST18は、ステップST14に継続する。
全ての解析領域ARについての算出が完了した場合、すなわち、パラメータiが最大値である場合(ST17のYes分岐)、処理はステップST21に継続する。ステップST21において、評価値算出部24は、全ての解析領域ARに対する算出の組が、定められた回数、行われたかを判断する。この判断は、現行の例に基づくと、パラメータrが、ステップST2で供給された繰返し回数と等しいかの判断に等しい。繰返し回数は、例えば、3とされることが可能である。
全ての解析領域ARの組に対する算出が、定められた回数、繰り返されていない場合、すなわち、パラメータrが繰返し回数と等しくない場合(ST21のNo分岐)、処理は、ステップST22に移行する。ステップST22において、評価値算出部24は、パラメータrを1インクリメントする。ステップST22はステップST12に継続する。
全ての解析領域ARに対する算出の組が、定められた回数、繰り返された場合、すなわち、パラメータrが繰返し回数と等しい場合(ST21のYes分岐)、処理はステップST31に移行する。ステップST31への以降の時点で、全ての解析領域ARについての、中央値を用いて算出された値によって更新された配線被覆率が得られている。これらの更新されたそれぞれの配線被覆率は、それぞれの解析領域ARについての評価値として機能する。ステップST21のYes分岐に沿った移行の時点で、各解析領域ARについての評価値が得られている。これらの評価値を表すデータの集合が評価値データ213である。
ステップST31において、領域統合部25は、全ての解析領域ARについてのそれぞれの評価値を使用して、隣り合うとともに或る複数の範囲のうちの1つに収まる評価値を有する解析領域ARの組を検出する。すなわち、予め複数の評価値の範囲が定められており、1つの範囲に収まる評価値を有するとともに隣り合う複数の解析領域ARの組を検出(特定)する。このような1つの範囲に収まる評価値を有するとともに隣り合う複数の解析領域ARの組が統合解析領域IARである。統合解析領域IARの検出(形成)が、チップ領域CR全体にわたって実行されることにより、チップ領域CRが複数の統合解析領域IARへと分割されるという結果になる。全ての統合解析領域IARのそれぞれを表すデータの集合が、統合解析領域データ214である。
統合解析領域IARは矩形を有し、すなわち、領域統合部25は、矩形の統合解析領域IARのみが形成されるように、統合解析領域IARを構成する解析領域ARを選択する。ステップST31の解析領域ARの統合については、後に詳述される。
ステップST35において、応力解析部26は、統合解析領域IARを要素として使用して、チップ領域CR全体についての応力の有限要素モデルを作成する。
2.1.1.チップ領域の分割の詳細
図4を参照して、第1実施形態のチップ領域CRの分割、すなわち、ステップST3の一部の詳細の例が記述される。図4は、第1実施形態のチップ領域及び解析領域の例を示す。
図4を参照して、第1実施形態のチップ領域CRの分割、すなわち、ステップST3の一部の詳細の例が記述される。図4は、第1実施形態のチップ領域及び解析領域の例を示す。
図4に示されるように、チップ領域CRはxy面に沿って広がるとともに、x軸及びy軸に沿って延びる辺からなる矩形である。チップ領域CRは、解析領域ARへと分割され、すなわち、解析領域ARの組から構成される。解析領域ARの各々もx軸及びy軸に沿って延びる辺からなる矩形である。例えば、チップ領域CR及び解析領域ARは正方形であることが可能である。
2.1.2.配線被覆率の中央値の算出の詳細
図5を参照して、第1実施形態の配線被覆率の中央値の算出、すなわちステップST14及びST15の詳細の例が記述される。
図5を参照して、第1実施形態の配線被覆率の中央値の算出、すなわちステップST14及びST15の詳細の例が記述される。
図5は、第1実施形態の応力解析システム1での中間データの例を示す。具体的には、図5は、パラメータi及びrの或る特定の値についてのステップST14及びST15での或る複数の解析領域ARの配線被覆率の変遷を示す。図5は、或る処理対象解析領域ARGとその周囲のいくつかの解析領域ARを示す。具体的には、図5は、縦に5個かつ横に5個並んだ、計25個の解析領域ARを示す。処理対象解析領域ARGは、25の解析領域ARの中心に位置する。
図5の部分(a)は、ステップST14の開始時点での配線被覆率を百分率で示す。部分(a)に示されるように、解析領域ARは、ばらばらな配線被覆率を有する。
図5の部分(b)は、ステップST14の完了時点での配線被覆率を示す。図5は、x方向算出領域XARPが処理対象解析領域ARGから左右に2つ目までの解析領域ARからなる例を示す。このようなx方向算出領域XARPであることに基づいて、x方向算出領域XARPに含まれる処理対象解析領域ARG及び解析領域ARのそれぞれの配線被覆率の中央値は14である。このため、処理対象解析領域ARGの配線被覆率は14に更新されている。上記のように、これ以降の処理では、処理対象解析領域ARGの配線被覆率として、最新の値14が使用される。処理対象解析領域ARGがチップ領域CRの縁の近傍に位置していて、処理対象解析領域ARGから左又は右に2つ目までの解析領域ARの全てが利用できない場合、2つ目までの範囲にある解析領域ARのみが中央値の算出に使用されることが可能である。
図5の部分(c)は、ステップST15の完了時点での配線被覆率を示す。図5は、y方向算出領域YARPが処理対象解析領域ARGから上下に2つ目までの解析領域ARからなる例を示す。ステップST15の計算では、ステップST14で更新された処理対象解析領域ARGの配線被覆率が使用される。このようなy方向算出領域YARPであることに基づいて、y方向算出領域YARPに含まれる処理対象解析領域ARG及び解析領域ARのそれぞれの配線被覆率の中央値は49である。このため、処理対象解析領域ARGの配線被覆率は49に更新されている。処理対象解析領域ARGがチップ領域CRの縁の近傍に位置していて、処理対象解析領域ARGから上又は下に2つ目までの解析領域ARの全てが利用できない場合、2つ目までの範囲にある解析領域ARのみが中央値の算出に使用されることが可能である。
ステップST15及びST14の順で実行されることも可能である。
このようなステップST14及びST15の組が、各解析領域ARに対して行われる。この結果、処理対象解析領域ARGの値が次々と更新される。別の処理対象解析領域ARG(例えば、図5の処理対象解析領域ARGの右隣りの解析領域AR)についての算出が行われる場合、更新された処理対象解析領域ARGの配線被覆率として、最新の値49が使用される。
2.1.3.解析領域の統合の詳細
図6〜図9を参照して、第1実施形態の解析領域の統合、すなわちステップST31の詳細の例が記述される。図6は、第1実施形態の統合されるべき解析領域ARの検出に使用される条件の例を示す。図6に示されるように、複数の評価値の範囲が定義されており、各評価値範囲は互いに重ならない。値VIC1、VIC2、…VICnは、具体的な評価値である。各評価値は、いずれかの評価値範囲に属する。評価値範囲は、解析領域ARの統合の開始の時点で、定められている。
図6〜図9を参照して、第1実施形態の解析領域の統合、すなわちステップST31の詳細の例が記述される。図6は、第1実施形態の統合されるべき解析領域ARの検出に使用される条件の例を示す。図6に示されるように、複数の評価値の範囲が定義されており、各評価値範囲は互いに重ならない。値VIC1、VIC2、…VICnは、具体的な評価値である。各評価値は、いずれかの評価値範囲に属する。評価値範囲は、解析領域ARの統合の開始の時点で、定められている。
評価値範囲は、基準値に基づくことも可能である。図7は、その場合について示し、第1実施形態の基準値及び評価値範囲の例を示す。図7に示されるように、n個(nは自然数)の基準値R(R1、R2、…Rn)が解析領域ARの統合の開始の時点で、定められている。基準値Rは、固定の値であってもよいし、図3のフローチャートのステップST2で入力を要求されるとともに入力された基準値であってもよい。
図7に示されるように、各基準値Rを中心として1つの評価値範囲が定義される。評価値範囲は、基準値との差であってもよいし、偏差に基づいてもよいし、その他の方法で決定されてもよい。
図8は、第1実施形態の応力解析システムでの別の中間データの例を示す。具体的には、図8は、或る隣り合う複数の解析領域AR及びそれらの評価値、並びにこれらの解析領域ARの統合の例を示す。
図8は、部分(a)において、解析領域ARの統合の開始の時点での解析領域AR及びそれらの評価値を示す。部分(a)中の各桝は、1つの解析領域ARを示す。各解析領域ARは、ステップST4で行われる配線被覆率の算出の方法に基づく粒度に基づくあらゆる評価値を有し得る。図は、容易な理解のために、具体的な評価値を示す代わりに、評価値のバリエーションを、相違するハッチングにより表現している。参照符号G1からG14は、いくつかの解析領域ARの頂点を指し、部分(b)の記述において使用される。
図8は、部分(b)において、部分(a)に示される解析領域ARの統合の結果、すなわちステップST31の結果として得られる統合解析領域IARの例を示す。解析領域ARの統合は、上記のように、矩形の統合解析領域IARのみが得られるように行われる。図8の例では、統合解析領域IAR1からIAR6が得られている。図では、同じハッチングを有する統合解析領域IARは、同じ評価値範囲に属する。図の例では、統合解析領域IAR1、IAR4、及びIAR6は、いずれも、同じ評価値範囲に収まる評価値を有する解析領域ARからなる。
各統合解析領域IARは、4つの頂点によって定義される。すなわち、各統合解析領域IARは、少なくとも4つの頂点の座標によって定義され、解析領域ARの集合からなる。
統合解析領域IAR1は、頂点のベクトル(G1,G2,G3,G4)によって定義される。以下、頂点ベクトル(α,β,γ,δ)との表記は、α、β、γ、及びδがそれぞれ、統合解析領域IARの左上、右上、左下、及び右下の頂点であることを示す。
統合解析領域IAR2は、頂点ベクトル(G2,G5,G4,G6)によって定義される。統合解析領域IAR3は、頂点ベクトル(G3,G8,G7,G9)によって定義される。統合解析領域IAR4は、頂点ベクトル(G8,G10,G9,G11)によって定義される。統合解析領域IAR5は、頂点ベクトル(G7,G11,G12,G13)によって定義される。統合解析領域IAR6は、頂点ベクトル(G10,G6,G13,G14)によって定義される。
上記のように、統合解析領域IAR1、IAR4、及びIAR5は、いずれも、同じ評価値範囲に収まる評価値を有する解析領域ARからなる。しかしながら、統合解析領域IAR1、IAR4、及びIAR5の集合は、1つの矩形を形成できない。このため、独立の統合解析領域IAR1、IAR4、及びIAR5が形成されている。
部分(a)及び(b)から明らかなように、統合解析領域IAR1からIAR6は、頂点G1からG14によって定義され、頂点G1からG14は、統合前の何れかの解析領域ARの頂点でもある。よって、各統合解析領域IARの各頂点は、解析領域ARの頂点と一致する。したがって、統合解析領域IARの境界も、解析領域ARの境界と一致する。
3.利点(効果)
第1実施形態によれば、以下に記述されるように、高精度の応力解析の結果(応力モデル)が短時間で取得されることが可能である。
第1実施形態によれば、以下に記述されるように、高精度の応力解析の結果(応力モデル)が短時間で取得されることが可能である。
応力解析は、有限要素モデルの生成のための処理単位である要素が小さいほど、より高精度の結果を得られる。半導体チップの応力解析の場合は、解析領域ARのような解析領域が小さいほど、より高精度の応力解析結果を得られる。解析領域が小さければ、配線被覆率の大きく異なる2つの領域の境界が、解析領域の境界に一致しやすいからである。一方、解析領域が小さいほど、応力解析により長い時間を要する。解析時間を短縮するには、大きなサイズの解析領域を使用することが有効である。しかしながら、大サイズの解析領域を使用すると、配線被覆率が大きく異なる2つの領域の境界が、解析領域の境界から大きくずれ得る。これは、精度の低い応力解析結果の生成に繋がり得る。
第1実施形態によれば、チップ領域CRは小さいサイズの解析領域ARに分割され、解析領域ARごとの配線被覆率が周囲の複数の解析領域ARについての配線被覆率を使用して評価値に換算され、評価値に基づいて複数の解析領域ARが統合され、統合解析領域IARを要素として応力が解析される。まず、小さいサイズの解析領域ARが使用されることにより、大きいサイズの解析領域ARの使用の場合よりも、解析領域ARの境界は配線被覆率が大きく異なる2つの領域の境界に一致しやすく、2領域の境界から大きくずれにくい。そして、統合解析領域IARは解析領域ARが統合されたままの形を維持するので、統合解析領域IARの境界についても、解析領域ARの境界は配線被覆率が大きく異なる2つの領域の境界に一致しやすく、2領域の境界から大きくずれにくい。このため、大きいサイズの解析領域ARの使用の場合よりも高精度の応力解析結果を得られ得る。
また、小サイズの解析領域ARをそのまま要素として用いて応力が解析される代わりに、統合解析領域IARを要素として用いて応力が解析される。このため、応力解析に使用される要素の数は、解析領域ARをそのまま要素として使用する場合よりも少ない。よって、解析領域ARをそのまま要素として使用する場合よりも短い時間で応力解析を完了することが可能である。
また、統合の基準に使用される評価値は、処理対象解析領域ARGの配線被覆率と、処理対象解析領域ARGを中心とする複数の解析領域ARのそれぞれの配線被覆率の中央値である。このため、統合解析領域IARの境界は、配線被覆率が大きく異なる2つの領域の境界を高精度に反映する。このことについて、以下に記述される。
図9は、第1実施形態の統合前の或る範囲内の解析領域AR及びその配線被覆率と、当該範囲中の解析領域ARの評価値を示す。部分(a)に示されるように、左から1、2、及び3列目の解析領域ARは全て100%の配線被覆率を有し、左から4及び5列目の解析領域ARは全て0%の配線被覆率を有する。すなわち、左から1、2、及び3列目の解析領域ARの配線被覆率と、左から4及び5列目の解析領域ARの配線被覆率は大きく異なり、左から3列目の解析領域ARの組と、左から4列目の解析領域ARの組との間に境界が存在する。このような配線被覆率の大きく異なる2領域の境界は、統合解析領域IARにおいても反映されていることが望まれる。
部分(b)は、部分(a)に示されるように分布する配線被覆率から算出された中央値を新たな配線被覆率として示す。第1実施形態と同様に、処理対象解析領域ARGは、自身の配線被覆率と、その上下で隣接する解析領域ARの配線被覆率の中央値を新たな配線被覆率として与えられる。また、処理対象解析領域ARGは、自身の配線被覆率と、その左右で隣接する解析領域ARの配線被覆率の中央値を新たな配線被覆率として与えられる。部分(b)は、例として、左右方向の解析領域ARのみ使用した配線被覆率を示している。また、部分(b)での新たな配線被覆率の算出は、処理対象解析領域ARGと、処理対象解析領域ARGの左側で隣接する1つと、処理対象解析領域ARGの右側で隣接する1つの計3つを使用して行われている。また、新たな配線被覆率の算出の対象の配線被覆率の値が2種類しかない場合は、2つ存在する配線被覆率の値が新たな配線被覆率として採用されている。
部分(b)に示されるように、左から3列目の解析領域ARの配線被覆率と、左から4列目の解析領域ARの配線被覆率に境界が生じている。この境界は、部分(a)に示される配線被覆率についての境界に一致する。すなわち、中央値を用いた評価は、配線被覆率に基づく境界を保存する。したがって、統合解析領域IARの境界も、配線被覆率の境界をよく保存し、このことは、より高精度の応力解析結果をもたらす。
4.変形例及び適用例
ここまでの記述は、中間値が評価値として使用される例に関する。評価値の例は、中間値に限られない。例えば、平均値、微分値などが使用されることが可能である。平均値は、x方向算出領域XARP及び(又は)y方向算出領域YARP中の全ての解析領域ARのそれぞれの配線被覆率の平均値である。
ここまでの記述は、中間値が評価値として使用される例に関する。評価値の例は、中間値に限られない。例えば、平均値、微分値などが使用されることが可能である。平均値は、x方向算出領域XARP及び(又は)y方向算出領域YARP中の全ての解析領域ARのそれぞれの配線被覆率の平均値である。
応力解析システム1による応力解析は、半導体装置の製造に適用されることが可能である。図10は、第1実施形態の適用例のフローを示し、第1実施形態の半導体装置の製造方法のフローを示す。
図10に示されるように、処理は、図3に示される応力解析のフローの全体、すなわち全てのステップを含み、さらなるステップを含む。図10に示されるように、半導体装置の配線パターンがCADを用いて設計される(ステップST41)。設計された配線パターンを形成するためのリソグラフィ工程で使用されるマスクのパターンがデータ上で形成される(ステップST42)。マスクパターンによって形成される配線パターンがシミュレーションによって予測され、予測される配線パターンのデータが取得される(ステップST43)。ステップST43は、ステップST1に継続する。ステップST1では、ステップST43で取得された配線パターンのデータが、配線データとして使用される。
ステップST35は、ステップST51に継続する。ステップST51において、データ上で、応力モデルがステップST43で得られた配線パターンに適用される。応力の適用によって、いくつかの配線パターンは変位し得る。変位が加味されて、変位が生じてもステップST41で設計された配線パターンが得られるように配線パターンのデータが更新される。更新された配線パターンが得られるように、更新された配線パターンのデータに基づいて、ステップST42で形成されたマスクパターンのデータが補正される(ステップST52)。補正されたマスクパターンのデータに基づいてマスクが作成される(ステップST53)。作成されたマスクが使用されて、半導体装置が製造される(ステップST54)。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1…応力解析システム、11…ROM、12…RAM、13…記憶装置、14…プロセッサ、15…入力装置、16…出力装置、20…制御部、21…データ記憶部、22…分割部、23…被覆率算出部、24…評価値算出部、25…領域統合部、26…応力解析部、211…CADデータ、212…解析領域被覆率データ、213…評価値データ、214…統合解析領域データ、CR…チップ領域、AR…解析領域、IAR…統合解析領域、XARP…x方向算出領域、YARP…y方向算出領域、ARG…処理対象解析領域。
Claims (8)
- 物体の面をデータ上で各々が第1サイズを有する複数の矩形へと分割することと、
前記複数の矩形のそれぞれについての第1タイプ値を取得することと、
前記複数の矩形のうちの、第1範囲中の大きさの前記第1タイプ値を有するとともに矩形を形成する複数の矩形を特定することと、
前記特定された複数の矩形の集合を1つの要素として、前記特定された複数の矩形の集合についての応力モデルを生成することと、
を備える応力解析方法。 - 前記複数の矩形のそれぞれについての前記第1タイプ値を取得することは、
前記複数の矩形のそれぞれについての第2タイプ値を取得することと、
前記複数の矩形のうちの第1矩形についての前記第2タイプ値と、前記複数の矩形のうちの前記第1矩形と並ぶ複数の第2矩形についての前記第2タイプ値と、の第1中央値を算出することと、
を含む、
請求項1に記載の応力解析方法。 - 前記物体の前記面は、第1軸及び第2軸を有し、
前記複数の第2矩形は、前記第1矩形と前記第1軸に沿って並び、
前記複数の矩形のそれぞれについての前記第1タイプ値を取得することは、前記第1中央値と、前記複数の矩形のうちの前記第1矩形と前記第2軸に沿って並ぶ複数の第3矩形についての前記第2タイプ値と、の第2中央値を前記第1矩形についての前記第1タイプ値とすること、をさらに含む、
請求項2に記載の応力解析方法。 - 前記複数の矩形のそれぞれについての前記第1タイプ値を取得することは、前記第1矩形についての前記第2中央値を前記第1矩形についての前記第1タイプ値として取得することを、前記複数の矩形のうちの別の1つを前記第1矩形として扱いながら、前記複数の矩形の各々に対して行うことを備える、
請求項3に記載の応力解析方法。 - 前記第1矩形と前記複数の第2矩形は、前記第1矩形を真ん中として並び、
前記第1矩形と前記複数の第3矩形は、前記第1矩形を真ん中として並ぶ、
請求項3に記載の応力解析方法。 - 前記物体は、複数の配線を含み、
前記複数の矩形のそれぞれについての前記第2タイプ値の各々は、前記複数の矩形のうちの対応する1つの矩形に対する配線の被覆率に基づく、
請求項3乃至請求項5のいずれか1項に記載の応力解析方法。 - 前記物体は、半導体装置である、
請求項1乃至請求項6の何れか1項に記載の応力解析方法。 - 請求項1に記載の前記応力モデルが適用された配線パターンのデータに基づいて、前記配線パターンを生成するためのマスクを生成することと、
前記マスクを用いて、半導体基板の上方に前記配線パターンを形成することと、
を備える半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020050725A JP2021149748A (ja) | 2020-03-23 | 2020-03-23 | 応力解析方法及び半導体装置の製造方法 |
US17/003,123 US11901223B2 (en) | 2020-03-23 | 2020-08-26 | Stress analysis method and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020050725A JP2021149748A (ja) | 2020-03-23 | 2020-03-23 | 応力解析方法及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021149748A true JP2021149748A (ja) | 2021-09-27 |
Family
ID=77748511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020050725A Pending JP2021149748A (ja) | 2020-03-23 | 2020-03-23 | 応力解析方法及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11901223B2 (ja) |
JP (1) | JP2021149748A (ja) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5289567A (en) * | 1991-04-01 | 1994-02-22 | Digital Equipment Corporation | Computer apparatus and method for finite element identification in interactive modeling |
JP2005050137A (ja) | 2003-07-29 | 2005-02-24 | Sony Corp | 自動メッシュ生成装置、自動メッシュ生成方法及びプログラム |
JP2006163625A (ja) * | 2004-12-03 | 2006-06-22 | Osaka Univ | 有限要素解析方法、有限要素解析装置、及びコンピュータプログラム |
JP2007213269A (ja) * | 2006-02-08 | 2007-08-23 | Toshiba Corp | 応力解析方法、配線構造設計方法、プログラム及び半導体装置の製造方法 |
JP4876777B2 (ja) | 2006-08-23 | 2012-02-15 | 日本電気株式会社 | 有限要素法解析モデルの要素分割システム、要素分割装置及び要素分割方法並びにそのプログラム |
US7543254B2 (en) * | 2006-09-08 | 2009-06-02 | Synopsys, Inc. | Method and apparatus for fast identification of high stress regions in integrated circuit structure |
US8486839B2 (en) * | 2011-05-24 | 2013-07-16 | Freescale Semiconductor, Inc. | Methods and apparatus to improve reliability of isolated vias |
WO2014133867A1 (en) * | 2013-02-27 | 2014-09-04 | The Regents Of The University Of California | Ic layout adjustment method and tool for improving dielectric reliability at interconnects |
KR102294323B1 (ko) * | 2014-07-09 | 2021-08-26 | 삼성전자주식회사 | 스트레스 검출 방법, 컴팩트 모델 트레이닝 방법, 스트레스 완화 방법 및 컴퓨팅 시스템 |
JP2020060666A (ja) * | 2018-10-10 | 2020-04-16 | キオクシア株式会社 | マスクパターン補正システム、及び該補正システムを利用する半導体製造方法 |
US20230127466A1 (en) * | 2020-03-02 | 2023-04-27 | National Institute For Materials Science | Device for observing permeation and diffusion path of observation target gas, observation target gas measuring method, point-defect location detecting device, point-defect location detecting method, and observation samples |
-
2020
- 2020-03-23 JP JP2020050725A patent/JP2021149748A/ja active Pending
- 2020-08-26 US US17/003,123 patent/US11901223B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11901223B2 (en) | 2024-02-13 |
US20210296166A1 (en) | 2021-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4266189B2 (ja) | 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム | |
US7631288B2 (en) | Optical proximity correction performed with respect to limited area | |
JP2006209629A (ja) | 有限要素法を用いた構造解析方法 | |
JP5125768B2 (ja) | 電源網解析装置、電源網解析方法及び電源網解析プログラム | |
CN105069228A (zh) | 一种在spare cell上加入spare via的方法 | |
US20020188925A1 (en) | Pattern-creating method, pattern-processing apparatus and exposure mask | |
JPH11258771A (ja) | 露光データ作成方法、露光データ作成装置、及び、記録媒体 | |
JP2003203849A (ja) | リソグラフィプロセスマージン評価装置、リソグラフィプロセスマージン評価方法およびリソグラフィプロセスマージン評価プログラム | |
JP5671357B2 (ja) | リソグラフィ検証装置およびリソグラフィシミュレーションプログラム | |
JP2021149748A (ja) | 応力解析方法及び半導体装置の製造方法 | |
JP5063320B2 (ja) | 描画装置及び描画データの変換方法 | |
US5754443A (en) | Exposure data processing method and device | |
JP2004030579A (ja) | デザインルールおよびプロセスパラメータの少なくとも一方を決定する方法、この決定方法を用いた半導体集積回路装置の製造方法、並びに、デザインルールおよびプロセスパラメータの少なくとも一方を決定するシステム | |
JP5011200B2 (ja) | 回路解析方法、半導体集積回路の製造方法、回路解析プログラム、及び回路解析装置 | |
JP5758423B2 (ja) | マスクレイアウトの作成方法 | |
JP2012042498A (ja) | マスクパターン作成方法およびリソグラフィターゲットパターン作成方法 | |
CN111611761B (zh) | 生成电路版图图案的方法、设备和计算机可读存储介质 | |
JP2005316135A (ja) | 設計パターン補正方法と設計パターン作成方法及びプロセス近接効果補正方法 | |
US7370304B2 (en) | System and method for designing and manufacturing LSI | |
JP5248540B2 (ja) | マスク検証方法、半導体装置の製造方法およびマスク検証プログラム | |
JP2006253409A (ja) | 歩留り解析方法、半導体集積回路装置の設計方法および半導体集積回路装置 | |
JP7496498B2 (ja) | 情報処理方法、プログラム、および情報処理装置 | |
JP7152973B2 (ja) | 検査条件作成支援装置、検査条件作成支援方法、検査条件作成支援プログラムおよび記録媒体 | |
US20160140287A1 (en) | Template Creation Device for Sample Observation Device, and Sample Observation Device | |
JP6569498B2 (ja) | 電圧降下シミュレーションプログラム、情報処理装置、および電圧降下シミュレーション方法 |