JP2021148759A - 耐電圧試験装置 - Google Patents

Abstract

【課題】試験時間を短縮できる耐電圧試験装置を提供する。【解決手段】耐電圧試験装置１は、被試験コンデンサＭに立ち上がり時間の早いパルス電圧を印加するインパルス電圧発生手段１０を備え、インパルス電圧発生手段１０は、高圧の直流電圧を発生させる直流電源回路１００と、直流電源回路１００が発生させた直流電圧を電荷として充電する充電コンデンサ１２０と、充電コンデンサ１２０に充電されている電荷を放出させる半導体スイッチ１３０と、半導体スイッチ１３０からの電荷を被試験コンデンサＭに出力することで被試験コンデンサＭとの共振によりインパルス電圧を発生させて、発生させたインパルス電圧を被試験コンデンサＭに印加する共振コイル１６０と備える。【選択図】図２

Description

本発明は、コンデンサの耐電圧試験を行う耐電圧試験装置に関する。

従来より、アルミ電解コンデンサやタンタル電解コンデンサが利用されている。これらの電解コンデンサは、小型化が困難なために回路の省スペース化の妨げとなり、リップル電流による自己発熱が大きいという問題がある。近年、ＭＬＣＣ（積層セラミックコンデンサ）の薄層化・多層化技術の進展により、数１０〜１００μＦ以上の大容量なＭＬＣＣが製品化されている。その結果、電解コンデンサからＭＬＣＣへの置き換えが可能になり、長寿命で小型なＭＬＣＣの需要が年々増大し続けている。

ここで、非特許文献１には、充電した直流電圧を検査対象のコンデンサに印加することで、コンデンサからの漏れ電流を測定する漏れ電流測試験装置（ＩＲ試験装置）が記載されている。
また、特許文献１には、供試コンデンサをパルス電圧で充電し、その供試コンデンサの放電電流の大きさから、欠陥の有無を判定する手法が記載されている。欠陥品の場合、供試コンデンサに流れる突入電流によりショート故障が発生して充電電圧が低下するため、放電電流も低下する。特許文献１に記載の手法は、この原理を用いており、前記した漏れ電流試験装置と同じ発想と言える。

特開２００１−３３８８５１号公報

超絶縁計ＳＭ７８１０、日置電機株式会社、[online］、［令和２年３月３日検索］、インターネット〈URL：https://www.hioki.co.jp/jp/products/detail/?product_key=275〉

しかしながら、従来の漏れ電流測試験装置では、直流電圧の充電に数秒から数十秒を要すため、試験時間が長くなるという問題があった。

そこで、本発明は、試験時間を短縮できる耐電圧試験装置を提供することを課題とする。

前記課題を解決するために、本発明に係る耐電圧試験装置は、被試験コンデンサに立ち上がり時間の早いパルス電圧を印加するパルス電圧発生手段と、パルス電圧により生じる被試験コンデンサの端子間電圧を検出する端子間電圧検出回路と、端子間電圧に基づいて被試験コンデンサの絶縁破壊の有無を判定する絶縁破壊判定手段と、を備える耐電圧試験装置であって、パルス電圧発生手段は、高圧の直流電圧を発生させる直流電源回路と、直流電源回路が発生させた直流電圧を電荷として充電する充電コンデンサと、充電コンデンサに充電されている電荷を放出させる半導体スイッチと、半導体スイッチからの電荷を被試験コンデンサに出力することで被試験コンデンサとの共振によりパルス電圧を発生させて、発生させたパルス電圧を被試験コンデンサに印加する共振コイルと、を備える構成とした。

かかる耐電圧試験装置によれば、コイルと被試験コンデンサとの共振によりオーバシュートが生じ、このオーバシュート電圧がパルス電圧発生手段の直流電圧よりも高くなる。これにより、耐電圧試験装置では、パルス電圧発生手段の電気エネルギを節約し、充電コンデンサの容量を小さくできるので、充電コンデンサに電荷を充電する時間が短くなり、試験時間を短縮することができる。

本発明によれば、試験時間を短縮することができる。

実施形態に係る耐電圧試験装置の概略構成図である。 実施形態に係る耐電圧試験装置の構成を示すブロック図である。 従来の耐電圧試験装置を用いて、被試験コンデンサに印加したときの端子間電圧及び端子間電流を検出したときの波形図である。 実施形態に係る耐電圧試験装置が被試験コンデンサに印加するインパルス電圧の電圧波形及び電流波形を示す図である。 実施形態に係る耐電圧試験装置を用いて、立ち上がり時間の早いインパルス電圧を被試験コンデンサに印加したときの端子間電圧及び端子間電流を示す波形図である。 実施形態に係る耐電圧試験装置を用いて、静電容量が大きい被試験コンデンサにインパルス電圧を印加したときの端子間電圧及び端子間電流を示す波形図である。 実施形態に係る耐電圧試験装置を用いて、静電容量がさらに大きい被試験コンデンサにインパルス電圧を印加したときの端子間電圧及び端子間電流を示す波形図である。 実施形態における電圧上昇絶縁破壊試験を示すフローチャートである。 （ａ）はインパルス電圧による絶縁破壊前の波形図であり、（ｂ）はインパルス電圧により絶縁破壊してオーバシュート電圧が遮断されたときの波形図である。 （ａ）は良品の被試験コンデンサのオーバシュート電圧波形を示す波形図であり、（ｂ）は部分放電が発生している不良品の被試験コンデンサのオーバシュート電圧波形を示す波形図であり、（ｃ）は波形処理後の部分放電の電圧波形を示す波形図である。 部分放電が発生したときの被試験コンデンサの電圧波形と電磁波波形とを示す波形図である。 実施形態における繰り返し絶縁破壊試験を示すフローチャートである。

（実施形態）
以下、本発明の実施形態について図面を参照して説明する。但し、以下に説明する実施形態は、本発明の技術思想を具体化するためのものであって、特定的な記載がない限り、本発明を以下のものに限定しない。また、実施形態において、同一の手段には同一の符号を付し、説明を省略することがある。

図１及び図２を参照し、耐電圧試験装置１の構成について説明する。
図１の耐電圧試験装置１は、ＤＵＴ（Device Under Test）である被試験コンデンサＭに立ち上がり時間の早いパルス電圧を印加して、その時の被試験コンデンサＭの両端電圧を波形として得て、被試験コンデンサＭの状態（絶縁破壊の有無、部分放電の有無）を判定するものである。
なお、本実施形態では、パルス的に出力する電気エネルギをインパルス電圧、インパルス電流、又はインパルス波形と記載する場合がある。

図２に示すように、耐電圧試験装置１は、インパルス電圧発生手段（パルス電圧発生手段）１０と、端子間電圧検出回路２０と、端子間電流検出回路３０と、電磁波検出手段４０と、Ａ／Ｄコンバータ（電圧変換手段）５０と、Ａ／Ｄコンバータ（電流変換手段）６０と、Ａ／Ｄコンバータ（電磁波変換手段）７０と、試験制御手段８０と、出力端子９０〜９３とを備える。また、耐電圧試験装置１には、シールド線９４，９５を介して、被試験コンデンサＭが接続されている。

［インパルス電圧発生手段１０］
インパルス電圧発生手段１０は、被試験コンデンサＭに立ち上がり時間の早いインパルス電圧を印加するものである。図２に示すように、インパルス電圧発生手段１０は、直流電源回路１００と、充電抵抗１１０と、充電コンデンサ１２０と、半導体スイッチ１３０と、半導体スイッチ制御回路１４０と、出力抵抗１５０と、共振コイル１６０と、放電抵抗１７０とを備える。

直流電源回路１００は、高圧の直流電圧を発生させて、充電コンデンサ１２０に電荷を充電するものである。この直流電源回路１００は、後記するオーバシュート現象を利用するため、一般的なコンデンサの絶縁試験よりも低い電圧（例えば、３００Ｖ以下）の直流電圧を発生させる。

充電抵抗１１０は、充電コンデンサ１２０に電荷を充電するための一般的な抵抗である（例えば、１０ｋΩ）。なお、充電抵抗１１０の抵抗値が低くなるほど、試験時間が短くなる。

充電コンデンサ１２０は、直流電源回路１００が発生させた直流電圧を電荷として充電するものである。そして、充電コンデンサ１２０は、後記する半導体スイッチ１３０のスイッチ作用（ゲート制御）によって、充電している電荷を瞬時に放出する。例えば、充電コンデンサ１２０のコンデンサ容量は、１０μＦである。

半導体スイッチ１３０は、充電コンデンサ１２０に充電されている電荷を放出させるものである。つまり、半導体スイッチ１３０は、スイッチ作用（ゲート制御）によって、充電コンデンサ１２０に充電させている電荷を被試験コンデンサＭに瞬時に放出させる。例えば、半導体スイッチ１３０としては、ＰｏｗｅｒＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）等のＭＯＳＦＥＴで構成できる。例えば、半導体スイッチ１３０をＭＯＳＦＥＴで構成する場合、ドレインを充電コンデンサ１２０に、ソースを半導体スイッチ１３０の出力側に、ゲートを半導体スイッチ制御回路１４０にそれぞれ接続し、ゲートからソースへゲート電流を流すことにより、ドレインとソース間を導通（ターンオン）させる。被試験コンデンサＭにインパルス電圧を印加後、半導体スイッチ制御回路１４０は、一定時間（例えば１００マイクロ秒）でゲート電流を遮断してターンオフさせる。なお、半導体スイッチ１３０は、前記ＭＯＳＦＥＴに代えて、サイリスタで構成してもよい。

半導体スイッチ制御回路１４０は、後記する演算手段８００からの指示に基づいて、半導体スイッチ１３０を制御するものである。つまり、半導体スイッチ制御回路１４０は、演算手段８００からの指示に従って半導体スイッチ１３０のゲートに所定パルスを印加することで、半導体スイッチ１３０をターンオン状態又はターンオフ状態に制御する。

出力抵抗１５０は、半導体スイッチ１３０からの電荷を被試験コンデンサＭに出力するための一般的な抵抗である（例えば、１Ω）。なお、出力抵抗１５０の抵抗値が低くなるほど、立ち上がり時間が短くなる。

共振コイル１６０は、半導体スイッチ１３０からの電荷を被試験コンデンサＭに出力するものである。つまり、共振コイル１６０は、オーバシュート現象を利用して、被試験コンデンサＭとの共振により立ち上がり時間の早いインパルス電圧を発生させ、発生させたインパルス電圧を被試験コンデンサＭに印加する。
放電抵抗１７０は、充電コンデンサ１２０に充電されている電荷を放電するための一般的な抵抗（例えば、１０Ω）である。

なお、立ち上がり時間とは、インパルス電圧発生手段１０の低電位（ＧＮＤ）から、被試験コンデンサＭに印加されたオーバシュート電圧がピーク電圧になるまでの時間のことである。例えば、立ち上がり時間は、１マイクロ秒以下である。
また、オーバシュート現象とは、共振コイル１６０と被試験コンデンサＭのキャパシタンスとの共振によりオーバシュートが生じる現象のことである。通常、オーバシュート電圧は、直流電源回路１００で発生させた直流電圧よりも高くなる。

ここで、直流電源回路１００及び充電抵抗１１０が直列で配置され、直流電源回路１００及び充電抵抗１１０と充電コンデンサ１２０とが並列で配置されている。直流電源回路１００及び充電コンデンサ１２０の一端が、インパルス電圧発生手段１０の低電位側（ＧＮＤ）に接続されている。また、半導体スイッチ１３０と出力抵抗１５０と共振コイル１６０とが直列で配置されている。放電抵抗１７０は、共振コイル１６０とインパルス電圧発生手段１０の低電位側（ＧＮＤ）との間に配置されている。

［端子間電圧検出回路２０］
端子間電圧検出回路２０は、インパルス電圧発生手段１０が発生させたインパルス電圧により生じる被試験コンデンサＭの端子間電圧を検出するものである。つまり、端子間電圧検出回路２０は、インパルス電圧発生手段１０が発生させたインパルス電圧を被試験コンデンサＭに印加した際、被試験コンデンサＭの端子間に印加されている電圧（端子間電圧）を検出する。例えば、端子間電圧検出回路２０は、分圧器によって構成され、被試験コンデンサＭの両端に接続されている。そして、端子間電圧検出回路２０は、検出した被試験コンデンサＭの端子間電圧をＡ／Ｄコンバータ５０に出力する。

［端子間電流検出回路３０］
端子間電流検出回路３０は、インパルス電圧発生手段１０が発生させたインパルス電圧により生じる被試験コンデンサＭの端子間電流を検出するものである。つまり、端子間電流検出回路３０は、インパルス電圧発生手段１０が発生させたインパルス電圧を被試験コンデンサＭに印加した際、被試験コンデンサＭの端子間に印加されている電流（端子間電流）を検出する。例えば、端子間電流検出回路３０は、分流器によって構成されている。また、端子間電流検出回路３０は、一端が被試験コンデンサＭに接続されており、他端がインパルス電圧発生手段１０の低電位側（ＧＮＤ）に接続されている。そして、端子間電流検出回路３０は、検出した被試験コンデンサＭの端子間電流をＡ／Ｄコンバータ６０に出力する。

［電磁波検出手段４０］
電磁波検出手段４０は、インパルス電圧発生手段１０が発生させたインパルス電圧により生じる被試験コンデンサＭの部分放電を電磁波として検出するものである。図２に示すように、電磁波検出手段４０は、電磁波センサアンテナ４００と、電磁波センサアンプ４１０とを備える。

電磁波センサアンテナ４００は、被試験コンデンサＭの部分放電を電磁波として検出するものである。例えば、電磁波センサアンテナ４００は、被試験コンデンサＭの近傍（図１では被試験コンデンサＭの上方）に配置されており、電磁波を受信可能な一般的なセンサアンテナである。
電磁波センサアンプ４１０は、電磁波センサアンテナ４００が検出した電磁波を増幅するアンプ（増幅器）である。そして、電磁波センサアンプ４１０は、増幅した電磁波をＡ／Ｄコンバータ７０に出力する。

[Ａ／Ｄコンバータ５０〜７０]
Ａ／Ｄコンバータ５０は、端子間電圧検出回路２０が検出した被試験コンデンサＭの端子間電圧をデジタル信号の電圧波形データにＡ／Ｄ変換し、変換した電圧波形データを演算手段８００に出力するものである。
Ａ／Ｄコンバータ６０は、端子間電流検出回路３０が検出した被試験コンデンサＭの端子間電流をデジタル信号の電流波形データにＡ／Ｄ変換し、変換した電流波形データを演算手段８００に出力するものである。
Ａ／Ｄコンバータ７０は、電磁波センサアンプ４１０が増幅した被試験コンデンサＭの部分放電（電磁波）をデジタル信号の電磁波波形データにＡ／Ｄ変換し、変換した電磁波波形データを演算手段８００に出力するものである。

［試験制御手段８０］
試験制御手段８０は、耐電圧試験装置１を統括制御するものである。図２に示すように、試験制御手段８０は、演算手段８００と、直流電源制御回路８１０と、操作入力手段８２０と、表示手段８３０と、外部機器制御手段８４０とを備える。

演算手段８００は、被試験コンデンサＭの耐電圧試験に必要な各種演算を行うものである。ここで、演算手段８００は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）を含んで構成さている。このＣＰＵがＲＯＭに格納された制御プログラムをＲＡＭに展開して実行することにより、以下で説明する各種機能及び各種制御を実現する。図２に示すように、演算手段８００は、被試験コンデンサＭの良否を判定する判定手段として、絶縁破壊判定手段８０１及び部分放電判定手段８０２を備える。また、演算手段８００は、静電容量推定手段８０３を備える。さらに、演算手段８００は、Ａ／Ｄコンバータ５０〜７０が変換した波形データを記憶する記憶手段（不図示）を備えてもよい。

絶縁破壊判定手段８０１は、電圧波形データに基づいて、被試験コンデンサＭの絶縁破壊の有無を判定するものである。
部分放電判定手段８０２は、電圧波形データ、電流波形データ又は電磁波波形データの何れかに基づいて、被試験コンデンサＭの部分放電の有無を判定するものである。
なお、絶縁破壊判定手段８０１及び部分放電判定手段８０２の詳細は、後記する。

静電容量推定手段８０３は、被試験コンデンサＭの端子間電圧に基づいて、被試験コンデンサＭの静電容量を推定するものである。本実施形態では、静電容量推定手段８０３は、オーバシュートが生じたときの端子間電圧のピーク電圧と被試験コンデンサＭの静電容量とが比例することを利用して、端子間電圧から被試験コンデンサＭの静電容量を推定する。具体的には、静電容量が異なる２個の被試験コンデンサＭにインパルス電圧を印加して、それぞれのピーク電圧を求める。また、各被試験コンデンサＭの静電容量と２点のピーク電圧とから係数を求め、この係数を設定する。そして、静電容量推定手段８０３は、Ａ／Ｄコンバータ５０から入力された電圧波形データのピーク電圧を抽出し、このピーク電圧に係数を乗算することで、被試験コンデンサＭの静電容量を推定する。

直流電源制御回路８１０は、演算手段８００からの指令に基づいて、直流電源回路１００を制御するものである。つまり、直流電源制御回路８１０は、演算手段８００からの指令に従って、直流電源回路１００が発生させる直流電圧の電圧値を制御する。例えば、直流電源制御回路８１０は、後記する電圧上昇絶縁破壊試験において、直流電源回路１００が直流電圧の電圧値を予め設定された開始電圧から終了電圧までの間で段階的に上昇させる制御を行う。また、直流電源制御回路８１０は、後記する繰り返し絶縁破壊試験において、同一電圧値の直流電圧を直流電源回路１００に繰り返し発生させる制御を行う。

操作入力手段８２０は、被試験コンデンサＭの試験を行うための各種設定及び操作情報を入力するもので、操作ボタン、操作ダイヤル、モード／レンジ切替えスイッチ等からなる。
表示手段８３０は、被試験コンデンサＭの試験のための印加電圧波形、電流波形、電磁波波形、測定波形、マスタ波形、設定パラメータ及び判定結果等を表示するものである。例えば、表示手段８３０は、ＬＣＤ（liquid crystal display）、ＣＲＴ（cathode ray tube）ディスプレイ及び制御ドライバ等から構成される。
外部機器制御手段８４０は、図示を省略した外部機器を制御するものである。

［出力端子９０〜９３、シールド線９４，９５］
耐電圧試験装置１では、シールド線９４，９５を使用した４端子測定法（４端子試験回路）を採用している。つまり、耐電圧試験装置１は、被試験コンデンサＭにインパルス電圧を印加する電圧印加系の経路と、被試験コンデンサＭの端子間電圧を検出する電圧検出系の経路と、被試験コンデンサＭの部分放電を検出する電磁波検出系の経路とが別経路になっている。具体的には、耐電圧試験装置１は、電圧印加系の経路として、出力端子９０及びシールド線９４を介して、インパルス電圧発生手段１０が被試験コンデンサＭに接続されている。また、耐電圧試験装置１は、電圧検出系の経路として、出力端子９１，９２及びシールド線９４，９５を介して、端子間電圧検出回路２０が被試験コンデンサＭに接続されている。また、耐電圧試験装置１は、電磁波検出系の経路として、電磁波検出手段４０を備えている。さらに、耐電圧試験装置１は、出力端子９３及びシールド線９５を介して、端子間電流検出回路３０が被試験コンデンサＭに接続されている。

このように、耐電圧試験装置１は、電圧印加系の経路により、被試験コンデンサＭの両端にパルス状の高電圧（インパルス電圧）を印加する。そして、耐電圧試験装置１は、電圧検出系の経路により、被試験コンデンサＭの端子間電圧を検出する。このとき、耐電圧試験装置１では、電圧検出系の経路が電圧印加系の経路及び電磁波検出系の経路の影響を受けないため、被試験コンデンサＭの端子間電圧を減衰無く測定することができる。さらに、耐電圧試験装置１は、電磁波検出系の経路が４端子試験回路と別経路のため、電磁波検出手段４０が４端子試験回路の影響を受けずに、高感度に部分放電の試験が可能である。

なお、４端子測定法には、従来から抵抗測定方法としてケルビン端子や、電源回路のモニタ端子などがある。いずれも印加系による電圧降下を補正することが目的である。本実施形態に係る耐電圧試験装置１は、前記電圧降下の補正に加え、オーバシュート現象を利用する点で、従来例の４端子測定法とは異なっている。
また、耐電圧試験装置１では、前記した４端子測定法ではなく、２端子測定法を採用してもよい。

［被試験コンデンサＭ］
被試験コンデンサＭは、特に制限されないが、以下で説明するように、直流電圧特性を有するコンデンサが好ましい。例えば、直流電圧特性を有するコンデンサとしては、前記したＭＬＣＣがあげられる。

なお、直流電圧特性とは、直流電圧の電圧値に応じて静電容量が変化する特性のことであり、直流電圧が高くなると静電容量が低下する特性のことである。立ち上がり時間の早いインパルス電圧をＭＬＣＣに印加すると、ＭＬＣＣの両端の電圧変化により、ＭＬＣＣの静電容量が瞬間的に低下する、その際、ＭＬＣＣと共振コイル１６０との間で共振振動となり、オーバシュートが発生しやすくなるので好ましい。

＜オーバシュート現象＞
図３〜図７を参照し、耐電圧試験装置１のオーバシュート現象について説明する。
図３は、共振コイル１６０を備えない従来の耐電圧試験装置を用いて、被試験コンデンサＭの端子間電圧及び端子間電流を検出したときの波形図である。図３では、縦軸が電圧（Ｖ）又は電流（ｍＡ）を示し、横軸が時間（μｓｅｃ）を示す（図４〜図７，図９も同様）。このとき、静電容量が２．２μＦの被試験コンデンサＭに５０Ｖの直流電圧を印加した。

図３に示すように、従来の耐電圧試験装置が共振コイル１６０を備えないため、オーバシュートが発生していない。このとき、端子間電圧のピーク電圧は、インパルス電圧発生手段１０が印加した直流電圧よりも低い、４１Ｖであった。

図４は、耐電圧試験装置１が被試験コンデンサＭに印加するインパルス電圧の電圧波形及び電圧波形を示す図である。このとき、被試験コンデンサＭをオープン（無負荷）とした。
図４に示すように、耐電圧試験装置１は、立ち上がり時間が１マイクロ秒以下で３０Ｖのインパルス電圧を印加している。なお、図４では、被試験コンデンサＭをオープンとしているため、オーバシュートが発生していない。

図５は、耐電圧試験装置１を用いて、立ち上がり時間の早いインパルス電圧を被試験コンデンサＭに印加したときの端子間電圧及び端子間電流を示す波形図である。このとき、静電容量が０．１μＦの被試験コンデンサＭに３０Ｖの直流電圧を印加した。
図５に示すように、耐電圧試験装置１が、立ち上がり時間の早いインパルス電圧を被試験コンデンサＭに印加したので、共振コイル１６０と被試験コンデンサＭのキャパシタンスとの共振によりオーバシュートが生じている。このとき、端子間電圧のピーク電圧は、インパルス電圧発生手段１０が印加した直流電圧よりも高い、４８Ｖであった。

図６は、耐電圧試験装置１を用いて、静電容量が大きい被試験コンデンサＭにインパルス電圧を印加したときの端子間電圧及び端子間電流を示す波形図である。このとき、静電容量が１．０μＦの被試験コンデンサＭに３０Ｖの直流電圧を印加した。
図６に示すように、耐電圧試験装置１では、被試験コンデンサＭの静電容量が大きいため、図５よりも立ち上がり時間が遅くなり、オーバシュートが遅延している。このとき、端子間電圧のピーク電圧は、インパルス電圧発生手段１０が印加した直流電圧よりも高い、４４Ｖであった。

図７は、耐電圧試験装置１を用いて、静電容量がさらに大きい被試験コンデンサＭにインパルス電圧を印加したときの端子間電圧及び端子間電流を示す波形図である。このとき、静電容量が１０μＦの被試験コンデンサＭに３０Ｖの直流電圧を印加した。
図７に示すように、耐電圧試験装置１では、被試験コンデンサＭの静電容量が大きいため、図６よりも立ち上がり時間が遅くなり、オーバシュートがさらに遅延している。このとき、端子間電圧のピーク電圧は、インパルス電圧発生手段１０が印加した直流電圧よりも高い、４２Ｖであった。図５〜図７に示すように、被試験コンデンサＭの静電容量が大きくなる程、オーバシュートが遅延し、なだらかな波形となる。

以上の構成により、本実施形態に係る耐電圧試験装置１では、共振コイル１６０と被試験コンデンサＭとの間で共振によりオーバシュートが生じ、このオーバシュート電圧がインパルス電圧発生手段１０の直流電圧よりも高くなる。これにより、耐電圧試験装置１では、インパルス電圧発生手段１０の電気エネルギを節約し、充電コンデンサ１２０の静電容量を小さくできるので、充電コンデンサ１２０に電荷を充電する時間が短くなり、試験時間を短縮することができる。

その結果、耐電圧試験装置１では、被試験コンデンサＭの耐電圧試験の効率を飛躍的に向上させることができる。例えば、従来の耐電圧試験装置では、１個あたりの試験時間が約３０秒であった。これに対し、耐電圧試験装置１では、１個あたりの試験時間が約０．０１秒であり、従来手法に比べて試験時間を大幅に短縮できる。
さらに、耐電圧試験装置１では、大容量の被試験コンデンサＭに対して高速に試験を行えるので、量産段階のスクリーニングテストとして全数試験に対応可能となり、コンデンサの生産効率を格段に向上せることができる。
さらに、耐電圧試験装置１は、コンデンサ開発時の電圧耐力の評価試験や、ＭＬＣＣの積層厚の膜厚評価に有効である。

［電圧上昇絶縁破壊試験］
図８を参照し、耐電圧試験装置１による電圧上昇絶縁破壊試験（Break Down Voltage Test）について説明する。
被試験コンデンサＭの耐電圧評価の際、過度な電圧を印加すると、ＤＵＴである被試験コンデンサＭは、絶縁破壊されるか又は部分放電が発生することになる。本実施形態では、耐電圧試験装置１は、電圧上昇絶縁破壊試験の際、電圧を徐々に上昇させながらインパルス電圧印加により得られる波形を、全て記憶し、被試験コンデンサＭの破壊又は部分放電が起きた後に、記憶した波形を再生する。以下、フローにより具体的に説明する。

ステップＳ１において、絶縁破壊判定手段８０１は、電圧上昇絶縁破壊試験の初期値（例えば、直流電圧の初期値）を設定する。
ステップＳ２において、インパルス電圧発生手段１０は、インパルス電圧を被試験コンデンサＭに印加する。

ステップＳ３において、端子間電圧検出回路２０は、被試験コンデンサＭの端子間電圧を検出する。そして、Ａ／Ｄコンバータ５０は、端子間電圧検出回路２０が検出した端子間電圧をデジタル信号の電圧波形データにＡ／Ｄ変換する。
また、端子間電流検出回路３０は、被試験コンデンサＭの端子間電流を検出する。そして、Ａ／Ｄコンバータ６０は、端子間電流検出回路３０が検出した端子間電流をデジタル信号の電流波形データにＡ／Ｄ変換する。
また、電磁波検出手段４０は、被試験コンデンサＭの部分放電を電磁波として検出する。そして、Ａ／Ｄコンバータ７０は、電磁波検出手段４０が検出した電磁波をデジタル信号の電磁波波形データにＡ／Ｄ変換する。

ステップＳ４において、試験制御手段８０は、Ａ／Ｄコンバータ５０〜７０から入力される被試験コンデンサＭの波形データを記憶する。
ステップＳ５において、絶縁破壊判定手段８０１は、ステップＳ４で記憶した電圧波形データを解析する。例えば、絶縁破壊判定手段８０１は、電圧波形データを解析して、後記するピーク電圧、波形面積、波形差面積又は波形変化割合を求める。

ステップＳ６において、絶縁破壊判定手段８０１は、ステップＳ５で解析した電圧波形データに基づいて、被試験コンデンサＭが絶縁破壊したか否かを判定する。なお、絶縁破壊の有無の判定は、詳細を後記する。
被試験コンデンサＭが絶縁破壊していない場合（ステップＳ６：Ｎｏ）、絶縁破壊判定手段８０１は、ステップＳ７の処理に進む。
被試験コンデンサＭが絶縁破壊した場合（ステップＳ６：Ｙｅｓ）、絶縁破壊判定手段８０１は、ステップＳ９の処理に進む。

ステップＳ７において、部分放電判定手段８０２は、ステップＳ４で記憶した波形データに基づいて、被試験コンデンサＭの部分放電の有無を判定する。なお、部分放電の有無の判定は、詳細を後記する。
被試験コンデンサＭが部分放電していない場合（ステップＳ７：Ｎｏ）、部分放電判定手段８０２は、ステップＳ８の処理に進む。
被試験コンデンサＭが部分放電した場合（ステップＳ７：Ｙｅｓ）、部分放電判定手段８０２は、ステップＳ９の処理に進む。

ステップＳ８において、絶縁破壊判定手段８０１は、直流電圧の電圧値を予め設定された開始電圧から終了電圧までの間で段階的に上昇させるための制御を行う。具体的には、絶縁破壊判定手段８０１は、直流電圧を所定の電圧値だけ上昇させる制御信号を直流電源制御回路８１０に出力する。すると、直流電源制御回路８１０は、この制御信号に基づいて、直流電源回路１００に高い電圧値の直流電圧を出力させる。

ステップＳ９において、絶縁破壊判定手段８０１は、ステップＳ４で記憶した波形データを再生する。具体的には、絶縁破壊判定手段８０１は、被試験コンデンサＭの破壊に至るまでの電圧波形、電流波形及び電磁波波形を表示手段８３０に表示させる。これにより、被試験コンデンサＭの破壊後においても、記憶した破壊に到達する前の波形情報を、任意の測定波形をマスタ波形（基準波形）との比較データとして登録しておくことができる。

＜絶縁破壊の有無の判定＞
例えば、図８の電圧上昇絶縁破壊試験により、図９（ａ）に示すマスタ波形（基準波形）が得られる。このように、耐電圧試験装置１では、印加電圧を上昇させながらの試験で全ての波形を保存し、あとから再生することで、絶縁破壊する前の正常な波形をマスタ波形（基準波形）として採用することできる。本実施形態では、電圧波形をマスタ波形及び基準波形として採用することとする。

ここで、被試験コンデンサＭが絶縁破壊した場合、図９（ｂ）に示すような波形形状となり、図９（ａ）のマスタ波形とは大きく異なる。そこで、絶縁破壊判定手段８０１は、後記するピーク電圧（PkStb）、波形面積（Area）、又は、波形差面積（Dif.Area）を用いて、被試験コンデンサＭの絶縁破壊の有無を容易に判定できる。

波形面積判定は、基準波形（マスタ波形）と被試験コンデンサＭの測定波形との時間軸に対する面積比を比較することで、被試験コンデンサＭの絶縁破壊の有無を判定する手法である。波形面積判定では、基準波形（マスタ波形）に対する被試験コンデンサＭの測定波形の判定値の上限値と下限値を、それぞれ例えば±１０％とし、試験結果がこの判定値から所定％外れた場合に被試験コンデンサＭが絶縁破壊したと判定する。なお、後記する理由により、波形面積判定では、判定値の上限値及び下限値を独立して設定できる。

波形差面積判定は、基準波形（マスタ波形）と被試験コンデンサＭの測定波形と波形差を比較することで、被試験コンデンサＭの絶縁破壊の有無を判定する手法である。この波形差には、波高値や位相差がある。波形差面積判定では、基準波形に対する被試験コンデンサＭの測定波形の判定値の上限値を例えば３０％、下限値を例えば０％とし、試験結果がこの判定値から所定％外れた場合に被試験コンデンサＭが絶縁破壊したと判定する。

ピーク電圧判定は、基準波形（マスタ波形）と被試験コンデンサＭの測定波形とピーク電圧を比較することで、被試験コンデンサＭの絶縁破壊の有無を判定する手法である。このピーク電圧判定は、基準波形（マスタ波形）と測定波形とのピーク電圧同士を比較するので、高速な判定が可能である。すなわち、ピーク電圧は、値の比較であるため他の判定のような信号処理による遅れがない、また測定波形のうち最初に現れる波形である。ピーク電圧判定では、基準波形（マスタ波形）に対する被試験コンデンサＭのピーク電圧の判定値の上限値と下限値を、それぞれ例えば±１０％とし、試験結果がこのピーク電圧の判定値から所定％外れた場合に被試験コンデンサＭが絶縁破壊したと判定する。このように、ピーク電圧判定は、演算が容易で信号処理による遅れがなく、測定波形のうち最初に現れる波形であることから、高速な判定が可能である。

さらに、絶縁破壊判定手段８０１は、基準波形（マスタ波形）と測定波形のそれぞれの波形の変化量を求め、それぞれの波形変化の割合を比較してもよい（波形変化割合判定）。具体的には、絶縁破壊判定手段８０１は、基準波形（マスタ波形）から、連続した波形データ列を求め、さらに、この波形データ列を微分して微分値を算出し、算出した微分値を前記基準波形全体に亘って和した値を基準値として予め格納しておく。同様に、絶縁破壊判定手段８０１は、被試験コンデンサＭの測定波形から、連続した波形データ列を求め、さらに、この波形データ列を微分して微分値を算出し、算出した微分値を前記測定波形全体に亘って和した値を得る。そして、絶縁破壊判定手段８０１は、基準波形から求めた基準値と、測定波形から求めた値とを比較することで、波形の変化量と波形変化の割合を算出する。そして、絶縁破壊判定手段８０１は、基準波形から求めた基準値と、測定波形から求めた値との比較結果が所定閾値以下であれば被試験コンデンサＭが絶縁破壊していないと判定し、その比較結果が閾値を超えていれば被試験コンデンサＭが絶縁破壊したと判定する。この波形変化割合判定は、波形面積判定、波形差面積判定及びピーク電圧判定の何れにも適用可能であり、被試験コンデンサＭの構造上の欠陥を高精度に判定できる。

＜判定値の上限値及び下限値の設定＞
従来の耐電圧試験装置では、基準波形に対し、測定波形を比較する際の判定値（絶縁破壊の有無を判定するパラメータ）をプラス側及びマイナス側でそれぞれ一つの固定の判定値としている。これでは、被試験コンデンサＭのロットの変化などにより、正常品の傾向がずれた場合、判定余裕が少なくなってしまう。すなわち、被試験コンデンサＭの製造工程において、ロットの変化などにより、製造された被試験コンデンサＭの試験結果が連続して（又は連続状態で）ある判定値を超えることがある。この場合、試験結果が判定値を超えていても、被試験コンデンサＭは良品である場合が多いことが分かってきた。コンデンサ部品は、部材の取付位置や接合状態などの機械的要因で特性が変わることがある。一般にはロットの変化などが要因とされる。コイル部品の特徴として、ある試験結果が判定値を超えていても、用途によっては問題がなく、実装上の不都合もない場合がある。かかる被試験コンデンサＭを、一律に不良品として除外すると、不良品率が増え、製造コストの増大につながる。

そこで、耐電圧試験装置１では、判定値の上限値及び下限値を独立して設定できるようにした。これにより、ロット違い等による試験結果のズレ（判定値のシフト）の影響を無くすことができる。具体的には、被試験コンデンサＭの試験結果が、所定個数連続して上限値を超える場合には、当該上限値を所定幅だけ上側にシフトさせる。それでも、被試験コンデンサＭの試験結果がこの上限値を超える場合は、絶縁破壊していると判定する。被試験コンデンサＭの試験結果がこの上限値を超えない場合は、その被試験コンデンサＭは、絶縁破壊していないと判定する。また、被試験コンデンサＭの試験結果がシフト後の上限値を超えない状態が所定個数連続する場合は、上限値を元の上限値の値に戻すようにする。下限値についても同様である。

＜部分放電の有無の判定＞
前記した電圧上昇絶縁破壊試験以外の手法で被試験コンデンサＭの良否を判定したい場合もある。そこで、部分放電判定手段８０２が、被試験コンデンサＭの部分放電の有無によって被試験コンデンサＭの良否を判定することとした。

図１０（ａ）には、部分放電が発生していない良品の被試験コンデンサＭの電圧波形を図示した。また、図１０（ｂ）には、部分放電が発生している不良品の被試験コンデンサＭの電圧波形を図示した。図１０（ａ）〜（ｃ）では、縦軸が電圧を示し、横軸が時間を示す。

図１０（ａ）及び（ｂ）に示すように、良品と不良品の被試験コンデンサＭのオーバシュート電圧波形を比較すると、波形に急峻な電圧変化αが見られるが、オーバシュートのピーク電圧は似通っている。このように、電圧波形そのままの状態では、部分放電の有無の判定が困難である。そこで、部分放電判定手段８０２は、Ａ／Ｄコンバータ５０から入力された電圧波形データを、波形処理により部分放電の電圧値に変換する。具体的には、部分放電判定手段８０２は、波形処理として、電圧波形データにローパスフィルタを適用した後、微分処理を施す。

図１０（ｃ）には、図１０（ｂ）の電圧波形に波形処理を施した後の部分放電の電圧波形を図示した。図１０（ｃ）に示すように、波形処理を施した後、図１０（ｂ）で部分放電が検出された箇所の電圧値が変化する。従って、部分放電判定手段８０２は、部分放電の電圧値に基づいて、被試験コンデンサＭの部分放電の有無を判定（閾値判定）できる。具体的には、部分放電判定手段８０２は、部分放電の電圧値の絶対値が予め設定した第１閾値ｔｈを超えている場合、被試験コンデンサＭが部分放電していると判定する。一方、部分放電判定手段８０２は、部分放電の電圧値の絶対値が第１閾値ｔｈ以下の場合、被試験コンデンサＭが部分放電していないと判定する。なお、図１０（ｃ）の例では、部分放電の電圧値の絶対値が第１閾値ｔｈを超えているので、部分放電判定手段８０２は、被試験コンデンサＭが部分放電していると判定する。

また、部分放電判定手段８０２は、電圧波形と同様、電流波形に基づいて、被試験コンデンサＭの部分放電の有無を判定できる。具体的には、部分放電判定手段８０２は、Ａ／Ｄコンバータ６０から入力された電流波形データに波形処理（ローパスフィルタ、微分処理）を施して、部分放電の電流値を求める。そして、部分放電判定手段８０２は、部分放電の電流値に基づいて、被試験コンデンサＭの部分放電の有無を閾値判定する。なお、部分放電の電流値を判定するときの第２閾値は、第１閾値と独立して設定できる。

なお、電圧波形又は電流波形に対する波形処理は、ローパスフィルタ及び微分処理に限定されない。例えば、部分放電判定手段８０２は、波形処理として、高速フーリエ変換(ＦＦＴ：Fast Fourier Transform)を施してもよい。

また、部分放電判定手段８０２は、電磁波波形（部分放電の電圧値）に基づいて、被試験コンデンサＭの部分放電の有無を判定できる。図１１には、部分放電が発生したときの被試験コンデンサＭの電圧波形と電磁波波形とを図示した。図１１に示すように、電圧波形で部分放電が発生した個所では電磁波波形が高くなっており、電磁波波形が部分放電の電圧値に対応している。そこで、部分放電判定手段８０２は、電磁波波形データに波形処理を施すことなくそのままの状態で、被試験コンデンサＭの部分放電の有無を閾値判定できる。なお、電磁波波形データを閾値判定するときの第３閾値は、第１閾値及び第２閾値と独立して設定できる。

このように、部分放電判定手段８０２は、電圧波形、電圧波形又は電磁波波形の何れでも、被試験コンデンサＭの部分放電の有無を判定できる。例えば、部分放電判定手段８０２は、波形処理が不要になるため、電磁波波形を用いて、被試験コンデンサＭの部分放電の有無を判定すればよい。

［繰り返し絶縁破壊試験］
図１２を参照し、耐電圧試験装置１による繰り返し絶縁破壊試験（Repeat Test）について説明する。この繰り返し絶縁破壊試験では、被試験コンデンサＭの寿命や品質を評価できる。
図１２に示すように、ステップＳ１〜Ｓ７，Ｓ９の処理は、図８と同様のため、説明を省略する。また、この繰り返し絶縁破壊試験では、ステップＳ８の処理を実行しない。

すなわち、耐電圧試験装置１は、被試験コンデンサＭが絶縁破壊されるか又は部分放電が発生するまで、ステップＳ１〜Ｓ７の処理を繰り返す。具体的には、絶縁破壊判定手段８０１は、同一電圧値の直流電圧を印加する制御信号を直流電源制御回路８１０に出力する。すると、直流電源制御回路８１０は、この制御信号に基づいて、同一電圧値の直流電圧を直流電源回路１００に発生させる。

ステップＳ１０において、絶縁破壊判定手段８０１は、印加回数及び試験時間を記憶する。この印加回数とは、被試験コンデンサＭが絶縁破壊されるか又は部分放電が発生するまでに、インパルス電圧を印加した回数のことである。また、試験時間とは、最初にインパルス電圧を印加してから、被試験コンデンサＭが絶縁破壊されるか又は部分放電が発生するまでの時間のことである。さらに、絶縁破壊判定手段８０１は、この印加回数及び試験時間を表示手段８３０に表示させてもよい。

本発明は前記の実施形態例に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りにおいて、他の変形例、応用例を含む。
例えば、端子間電圧に加え、端子間電流や部分放電の電磁波を検出することとして説明したが、耐電圧試験装置は、これらを検出しなくともよい。さらに、耐電圧試験装置は、被試験コンデンサの静電容量を推定しなくともよい。すなわち、耐電圧試験装置は、絶縁破壊判定手段、部分放電判定手段又は静電容量推定手段の何れか１以上を備えていればよい。

例えば、前記した実施形態例は本発明をわかりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態例の構成の一部を他の実施形態例の構成に置き換えることが可能であり、また、ある実施形態例の構成に他の実施形態例の構成を加えることも可能である。また、各実施形態例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

また、前記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、前記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行するためのソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、ＳＳＤ（Solid State Drive）等の記録装置、又は、ＩＣ（Integrated Circuit）カード、ＳＤ（Secure Digital）カード、光ディスク等の記録媒体に保持することができる。また、本明細書において、時系列的な処理を記述する処理ステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）をも含むものである。

また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしもすべての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。

１ 耐電圧試験装置
１０ インパルス電圧発生手段（パルス電圧発生手段）
２０ 端子間電圧検出回路
３０ 端子間電流検出回路
４０ 電磁波検出手段
５０ Ａ／Ｄコンバータ（電圧変換手段）
６０ Ａ／Ｄコンバータ（電流変換手段）
７０ Ａ／Ｄコンバータ（電磁波変換手段）
８０ 試験制御手段
９０〜９３ 出力端子
１００ 直流電源回路
１１０ 充電抵抗
１２０ 充電コンデンサ
１３０ 半導体スイッチ
１４０ 半導体スイッチ制御回路
１５０ 出力抵抗
１６０ 共振コイル
１７０ 放電抵抗
８００ 演算手段
８０１ 絶縁破壊判定手段
８０２ 部分放電判定手段
８０３ 静電容量推定手段
８１０ 直流電源制御回路
８２０ 操作入力手段
８３０ 表示手段
８４０ 外部機器制御手段

Claims (9)

1. 被試験コンデンサに立ち上がり時間の早いパルス電圧を印加するパルス電圧発生手段と、前記パルス電圧により生じる前記被試験コンデンサの端子間電圧を検出する端子間電圧検出回路と、を備える耐電圧試験装置であって、
   前記パルス電圧発生手段は、
   高圧の直流電圧を発生させる直流電源回路と、
   前記直流電源回路が発生させた直流電圧を電荷として充電する充電コンデンサと、
   前記充電コンデンサに充電されている電荷を放出させる半導体スイッチと、
   前記半導体スイッチからの電荷を前記被試験コンデンサに出力することで前記被試験コンデンサとの共振により前記パルス電圧を発生させて、発生させた前記パルス電圧を前記被試験コンデンサに印加する共振コイルと、
   を備えることを特徴とする耐電圧試験装置。
2. 前記パルス電圧発生手段は、前記共振コイルと前記被試験コンデンサとの共振によるオーバシュートで前記パルス電圧を発生させて、発生させた前記パルス電圧を前記被試験コンデンサに印加することを特徴とする請求項１に記載の耐電圧試験装置。
3. 前記端子間電圧検出回路が検出した前記被試験コンデンサの端子間電圧を電圧波形データに変換する電圧変換手段と、
   前記電圧変換手段が変換した電圧波形データに基づいて、前記被試験コンデンサの絶縁破壊の有無を判定する絶縁破壊判定手段と、
   をさらに備えることを特徴とする請求項１又は請求項２に記載の耐電圧試験装置。
4. 波形処理により前記電圧波形データを部分放電の電圧値に変換し、前記部分放電の電圧値に基づいて前記被試験コンデンサの部分放電の有無を判定する部分放電判定手段、をさらに備えることを特徴とする請求項３に記載の耐電圧試験装置。
5. 前記パルス電圧により生じる前記被試験コンデンサの端子間電流を検出する端子間電流検出回路と、
   前記端子間電流検出回路が検出した前記被試験コンデンサの端子間電流を電流波形データに変換する電流変換手段と、をさらに備え、
   前記部分放電判定手段は、波形処理により前記電流波形データを前記部分放電の電流値に変換し、前記部分放電の電流値に基づいて前記被試験コンデンサの部分放電の有無を判定することを特徴とする請求項４に記載の耐電圧試験装置。
6. 前記パルス電圧により生じる前記被試験コンデンサの部分放電を電磁波として検出する電磁波検出手段と、
   前記電磁波検出手段が検出した電磁波を電磁波波形データに変換する電磁波変換手段と、をさらに備え、
   前記部分放電判定手段は、前記電磁波波形データが示す部分放電の電圧値に基づいて、前記被試験コンデンサの部分放電の有無を判定することを特徴とする請求項４又は請求項５に記載の耐電圧試験装置。
7. 前記直流電源回路が発生させる直流電圧の電圧値を、予め設定された開始電圧から終了電圧までの間で段階的に上昇させる直流電源回路制御手段、をさらに備え、
   前記絶縁破壊判定手段は、前記直流電圧の電圧値毎に、前記端子間電圧に基づいて前記被試験コンデンサの絶縁破壊の有無を判定することを特徴とする請求項３から請求項６の何れか一項に記載の耐電圧試験装置。
8. 前記直流電源回路制御手段は、同一電圧値の直流電圧を前記直流電源回路に繰り返し発生させ、
   前記絶縁破壊判定手段は、前記直流電圧を印加する毎に、前記端子間電圧に基づいて前記被試験コンデンサの絶縁破壊の有無を判定し、前記被試験コンデンサが絶縁破壊したときの前記直流電圧の電圧値及び試験時間を記憶することを特徴とする請求項７に記載の耐電圧試験装置。
9. 前記端子間電圧に基づいて、前記被試験コンデンサの静電容量を推定する静電容量推定手段、
   をさらに備えることを特徴とする請求項１から請求項８の何れか一項に記載の耐電圧試験装置。

Images