JP2021139968A - 液晶プロジェクター - Google Patents

Abstract

【課題】表示させる画像に起因する表示品位の低下を抑える。【解決手段】液晶プロジェクター１は、複数のパネル画素を含む液晶パネル１００Ｒ、１００Ｇ、１００Ｂと、複数のパネル画素の投射位置をシフトさせるシフトデバイス２３００と、液晶パネルおよびシフトデバイスを制御する表示制御回路２００と、を含み、表示制御回路２００は、液晶パネル１００Ｒ、１００Ｇ、１００Ｂを制御して、非隣接の関係にあるｋ（ｋは３以上の整数）個の表示画素を、１つのパネル画素によって一のフレーム期間におけるｋ個の単位期間で表現させ、シフトデバイス２３００を制御して、ｋ個の単位期間毎に、前記投射位置を異ならせる。【選択図】図２

Description

本発明は、液晶プロジェクターに関する。

液晶プロジェクターでは、液晶パネルで表示される画素の解像度を擬似的に高めるために、スクリーン等へ投射される投射画素を、シフトデバイスによってシフトさせる技術が知られている（例えば特許文献１参照）。この技術によって、液晶パネルの画素数よりも多くの画素数が投射されているかのようにユーザに視認させることができる。

特開２００８−２０３６２６号公報

しかしながら、上記技術では、表示させる画像によっては、表示品位が低下する、という課題があった。

上記課題を解決するために、本開示の一態様に係る液晶プロジェクターは、複数のパネル画素を含む液晶パネルと、前記複数のパネル画素の投射位置をシフトさせるシフトデバイスと、前記液晶パネルおよび前記シフトデバイスを制御する表示制御回路と、を含み、前記表示制御回路は、前記液晶パネルを制御して、非隣接の関係にあるｋ（ｋは３以上の整数）個の表示画素を、１つのパネル画素によって一のフレーム期間におけるｋ個の単位期間で表現させ、前記シフトデバイスを制御して、前記ｋ個の単位期間毎に、前記投射位置を異ならせる。

第１実施形態に係る液晶プロジェクターを示す図である。 液晶プロジェクターの構成を示すブロック図である。 液晶プロジェクターにおける液晶パネルの構成を斜視図である。 液晶パネルの構造を示す断面図である。 液晶パネルの電気的な構成を示すブロック図である。 液晶パネルにおける画素回路の構成を示す図である。 表示画素配列とパネル画素配列との関係等を示す図である。 液晶プロジェクターにおけるフレーム期間と単位期間とを示す図である。 表示画素とパネル画素の投射位置との関係を示す図である。 シフトデバイスの動作を示す図である。 液晶パネルにおける液晶素子の電圧−透過率特性の一例を示す図である。 配向不良の発生例を説明するため図である。 映像データによる表示画素配列の例を示す図である。 配向不良の発生例を説明するため図である。 シフトデバイスの他の動作を示す図である。 第２実施形態における表示画素とパネル画素の投射位置との関係を示す図である。 シフトデバイスの動作を示す図である。 シフトデバイスの他の動作を示す図である。 シフトデバイスの他の動作を示す図である。 比較例における表示画素配列とパネル画素配列との関係等を示す図である。 比較例に係る表示画素とパネル画素の投射位置との関係を示す図である。 比較例におけるシフトデバイスの動作を示す図である。 比較例における配向不良の発生例を説明するため図である。

以下、実施形態に電気光学装置について図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本開示の範囲は、以下の説明において特に本開示を限定する旨の記載がない限り、これらの形態に限られるものではない。

図１は、第１実施形態に係る液晶プロジェクター１の光学的な構成を示す図である。図に示されるように、液晶プロジェクター１は、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂを含む。また、液晶プロジェクター１の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によって、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の３原色に分離される。このうち、Ｒの光は液晶パネル１００Ｒに、Ｇの光は液晶パネル１００Ｇに、Ｂの光は液晶パネル１００Ｂに、それぞれ入射する。
なお、Ｂの光路は、他の赤や緑と比較して長い。そこで、Ｂの光は、光路での損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して液晶パネル１００Ｂに導かれる。

液晶パネル１００Ｒは、マトリクス状に配列する複数の画素回路を有する。画素回路は液晶素子を含み、液晶パネル１００Ｒの液晶素子は、後述するＲに対応するデータ信号に基づいて駆動されて、当該データ信号の電圧に応じた透過率となる。このため、液晶パネル１００Ｒにおいて、液晶素子の透過率を個別に制御することによって、Ｒの透過像を生成することができる。同様に、液晶パネル１００Ｇは、Ｇに対応するデータ信号に基づいてＧの透過像を生成し、液晶パネル１００Ｂは、Ｂに対応するデータ信号に基づいてＢの透過像を生成する。

液晶パネル１００Ｒ、１００Ｇおよび１００Ｂによってそれぞれ生成された各色の透過像は、ダイクロイックプリズム２１１２に三方向から入射する。そして、ダイクロイックプリズム２１１２において、ＲおよびＢの光は９０度に屈折する一方、Ｇの光は直進する。したがって、ダイクロイックプリズム２１１２が各色の画像を合成する。ダイクロイックプリズム２１１２による合成像はシフトデバイス２３００を介して投射レンズ２１１４に入射する。

シフトデバイス２３００は、ダイクロイックプリズム２１１２から出射され、スクリーン２１２０に至る合成像の光軸を、当該光軸に直交する二軸に沿ってシフトさせる。詳細には、シフトデバイス２３００は、スクリーン２１２０に投射される合成像の位置を、投射面をみたときに横のＸ軸と縦のＹ軸との二軸に沿った方向にシフト可能となっている。投射レンズ２１１４は、シフトデバイス２３００を介した合成像を、スクリーン２１２０に拡大して投射する。
なお、液晶パネル１００Ｒ、１００Ｂによる透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、液晶パネル１００Ｇによる透過像は直進して投射される。したがって、液晶パネル１００Ｒ、１００Ｂによる各透過像は、液晶パネル１００Ｇの透過像に対して左右反転した関係となる。
また、説明の便宜のため、シフトデバイス２３００を介して投射レンズ２１１４によってスクリーン２１２０に投射される合成像を構成する画素を投射画素と呼び、スクリーン２１２０に投射された投射画素の位置を投射位置と呼ぶことにする。

図２は、液晶プロジェクター１の電気的な構成を示すブロック図である。図に示されるように、液晶プロジェクター１は、表示制御回路２００と、上述した液晶パネル１００Ｒ、１００Ｇおよび１００Ｂと、シフトデバイス２３００とを含む。

図示省略されたホスト装置等の上位装置から、映像データＶdaが同期信号Ｓyncに同期して供給される。映像データＶdaは、表示すべき画像における画素の階調レベルを、例えばＲＧＢ毎に８ビットで指定する。
なお、映像データＶdaにより階調レベルが指定される画像の画素を表示画素と呼び、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂの画素回路で表現される画素をパネル画素と呼ぶことにする。

液晶パネル１００Ｒ、１００Ｇまたは１００Ｂの単体では、パネル画素が縦軸および横軸に沿ってマトリクス状に配列する。本実施形態において、スクリーン２１２０に投射されるカラー画像は、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂの各透過像を合成することで、すなわち重ね合わせることで表現される。
したがって、カラー画像の最小単位である画素は、液晶パネル１００Ｒによる赤の副画素、液晶パネル１００Ｇによる緑の副画素、および、液晶パネル１００Ｂによる青の副画素に分けることができる。ただし、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂにおける副画素について、色について特定する必要がない場合、および、単に明暗のみを問題とする場合等では、副画素と敢えて表記する必要がない。そこで本説明では、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂにおける表示単位についても、画素（パネル画素）として説明する。
一方、映像データＶdaで階調レベルが指定される表示画素の配列密度は、液晶パネル１００Ｒ、１００Ｇまたは１００Ｂを合成したパネル画素の配列密度と比較して、例えば縦軸で２倍、横軸で２倍となっている。

同期信号Ｓyncには、映像データＶdaの垂直走査開始を指示する垂直同期信号や、水平走査開始を指示する水平同期信号、および、映像データＶdaにおいて１つの表示画素が供給されるタイミングを示すクロック信号が含まれる。

表示制御回路２００は、映像制御回路２１０、処理回路２２０Ｒ、２２０Ｇおよび２２０Ｂ、変換回路２３０Ｒ、２３０Ｇおよび２３０Ｂを含む。
映像制御回路２１０は、上位装置からの映像データＶdaのうち、１または複数フレーム期間分を蓄積する。そして、映像制御回路２１０は、後述のシフトデバイス２３００によって１つのフレーム期間での投射位置のシフト数に対応させて、フレーム期間分の映像データＶdaを分割してＲＧＢ別に出力する。なお、映像制御回路２１０が出力する映像データＶdaのうち、Ｒの成分を映像データＶda_Rと表記し、Ｇの成分を映像データＶda_Gと表記し、Ｂの成分を映像データＶda_Bと表記し、色を特定しないで説明する場合には映像データＶdaと表記する。

第１実施形態では、投射位置のシフト数が４つである。このため、映像制御回路２１０は、４つの単位期間に対応させ、フレーム期間分の映像データＶdaを４つに分割する。そして、映像制御回路２１０は、４つ単位期間毎に、映像データをＲＧＢごとに分割して出力し、スクリーン２１２０への投射画素が単位期間に対応する投射位置となるように、シフトデバイス２３００を単位期間毎に制御する。

なお、単位期間毎の投射位置について、また、各投射位置において液晶パネル１００のパネル画素が、映像データＶdaで指定される表示画素のうち、どの表示画素を表現するかについては後述する。

処理回路２２０Ｒは、映像データＶda_Rに後述する補正処理を施し、映像データＶdb_Rとして出力し、変換回路２３０Ｒは、映像データＶdb_Rをアナログ電圧のデータ信号Ｖid_Rに変換して液晶パネル１００Ｒに供給する。なお、処理回路２２０Ｒは、映像データＶda_Rを遅延させるための遅延回路や、階調レベル同士を比較したり、階調レベルを演算したりするための中央演算処理装置（プロセッサ）などを含む。
同様に、処理回路２２０Ｇは、映像データＶda_Gに補正処理を施して映像データＶdb_Gとして出力し、変換回路２３０Ｇは、映像データＶdb_Gをアナログ電圧のデータ信号Ｖid_Gに変換して液晶パネル１００Ｇに供給する。処理回路２２０Ｂは、映像データＶda_Bに補正処理を施して映像データＶdb_Bとして出力し、変換回路２３０Ｂは、映像データＶdb_Bをアナログ電圧のデータ信号Ｖid_Bに変換して液晶パネル１００Ｂに供給する。
処理回路２２０Ｇ、２２０Ｂについても、同様に遅延回路やプロセッサを有するが、遅延回路やプロセッサについては、処理回路２２０Ｒ、２２０Ｇおよび２２０Ｂについて共用してもよい。

次に、液晶パネル１００Ｒ、１００Ｇおよび１００Ｇについて説明する。液晶パネル１００Ｒ、１００Ｇおよび１００Ｇについては、入射する光の色、すなわち波長だけが異なり、構造的には共通である。そこで、液晶パネル１００Ｒ、１００Ｇおよび１００Ｇについては、符号を１００として、色を特定しないで一般的に説明する。

図３は、液晶パネル１００の要部を示す図であり、図４は、図３におけるＨ−ｈ線で切断した断面図である。
これらの図に示されるように、液晶パネル１００では、画素電極１１８が設けられた素子基板１００ａと、コモン電極１０８が設けられた対向基板１００ｂとが、一定の間隙を保ちつつ、互いに電極形成面が対向するようにシール材９０によって貼り合わせられ、この間隙に液晶１０５が封入されている。

素子基板１００ａおよび対向基板１００ｂとしては、それぞれガラスや石英などの光透過性を有する基板が用いられる。図３に示されるように、素子基板１００ａにおける一辺は、対向基板１００ｂから張り出している。この張り出した領域に、図におけるＸ軸に沿って複数の端子１０６が設けられている。複数の端子１０６には、図示省略されたＦＰＣ（Flexible Printed Circuits）基板の一端が接続される。
なお、当該ＦＰＣ基板の他端は、表示制御回路２００に接続されて、上述した各種の信号などが液晶パネル１００に供給される。

素子基板１００ａにおいて対向基板１００ｂに向かう面には、画素電極１１８が、例えばＩＴＯ（Indium Tin Oxide）などの透明性を有する導電層のパターニングによって形成される。
なお、素子基板１００ａの対向面および対向基板１００ｂの対向面には、電極以外にも様々な要素が設けられるが、図では省略されている。

図５は、液晶パネル１００の電気的な構成を示すブロック図である。液晶パネル１００には、表示領域１０の周縁に、走査線駆動回路１３０およびデータ線駆動回路１４０が設けられる。

液晶パネル１００の表示領域１０においては、画素回路１１０がマトリクス状に配列される。詳細には、表示領域１０において、複数本の走査線１２が図においてＸ軸に沿って延在して設けられ、また、複数本のデータ線１４がＹ軸に沿って延在し、かつ、走査線１２と互いに電気的な絶縁を保って設けられる。そして、複数本の走査線１２と複数本のデータ線１４との交差に対応して画素回路１１０がマトリクス状に設けられる。

走査線１２の本数をｍとし、データ線１４の本数をｎとした場合、画素回路１１０は、縦ｍ行×横ｎ列でマトリクス状に配列する。ｍ、ｎは、いずれも２以上の整数である。走査線１２と画素回路１１０とにおいて、マトリクスの行を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。同様にデータ線１４および画素回路１１０において、マトリクスの列を区別するために、図において左から順に１、２、３、…、（ｎ−１）、ｎ列と呼ぶ場合がある。

走査線駆動回路１３０は、映像制御回路２１０による制御にしたがって、走査線１２を例えば１、２、３、…、ｍ行目という順番で１本ずつ選択し、選択した走査線１２への走査信号をＨレベルとする。なお、走査線駆動回路１３０は、選択した走査線１２以外の走査線１２への走査信号をＬレベルとする。
データ線駆動回路１４０は、処理回路２２０Ｒ、２２０Ｇまたは２２０Ｂのうち、対応する色の回路から供給されたデータ信号を１行分ラッチするとともに、走査線１２への走査信号がＨレベルとなった期間において、当該走査線１２に位置する画素回路１１０に、データ線１４を介して出力する。

図６は、隣り合う２本の走査線１２と、隣り合う２本のデータ線１４との交差に対応する２行２列の計４個の、画素回路１１０の等価回路を示す図である。
図に示されるように、画素回路１１０は、トランジスター１１６と液晶素子１２０とを含む。トランジスター１１６は、例えばｎチャネル型の薄膜トランジスターである。画素回路１１０において、トランジスター１１６のゲートノードは、走査線１２に接続される一方、そのソースノードはデータ線１４に接続され、そのドレインノードは、平面視で略正方形の画素電極１１８に接続される。

画素電極１１８に対向するようにコモン電極１０８が全画素に対して共通に設けられる。コモン電極１０８には電圧ＬＣcomが印加される。そして、画素電極１１８とコモン電極１０８との間には上述したように液晶１０５が挟持される。したがって、画素回路１１０毎に、画素電極１１８およびコモン電極１０８によって液晶１０５を挟持した液晶素子１２０が構成される。
また、液晶素子１２０に対して並列に蓄積容量１０９が設けられる。蓄積容量１０９において、一端が画素電極１１８に接続され、他端が容量線１０７に接続されている。容量線１０７は、時間的に一定の電圧、例えばコモン電極１０８への印加電圧と同じ電圧ＬＣcomが印加される。画素回路１１０は、走査線１２が延在するＸ軸とデータ線１４が延在するＹ軸とに沿ってマトリクス状に配列するので、画素回路１１０に含まれる画素電極１１８についてもＹ軸およびＸ軸に沿って配列する。

走査信号がＨレベルとなった走査線１２では、当該走査線１２に対応して設けられる画素回路１１０のトランジスター１１６がオンする。トランジスター１１６のオンにより、データ線１４と画素電極１１８とが電気的に接続された状態となるので、データ線１４に供給されたデータ信号が、オンしたトランジスター１１６を介して画素電極１１８に到達する。走査線１２がＬレベルになると、トランジスター１１６はオフになるが、画素電極１１８に到達したデータ信号の電圧は、液晶素子１２０の容量性および蓄積容量１０９によって保持される。

周知のように、液晶素子１２０では、画素電極１１８およびコモン電極１０８によって生じる電界に応じて液晶分子の配向が変化する。したがって、液晶素子１２０は、印加された電圧の実効値に応じた透過率となる。
なお、液晶素子１２０においてパネル画素として機能する領域、すなわち、電圧の実効値に応じた透過率となる領域は、素子基板１００ａおよび対向基板１００ｂを平面視したときに、画素電極１１８とコモン電極１０８とが重なる領域である。画素電極１１８は、平面視で略正方形であるので、液晶パネル１００によるパネル画素の形状も略正方形となる。
また、本実施形態では、液晶素子１２０への印加電圧が高くなるにつれて、透過率が高くなるノーマリーブラックモードであるとする。

液晶素子１２０の画素電極１１８にデータ信号を供給する動作が、１、２、３、…、ｍ行目という順番で実行されることによって、ｍ行ｎ列で配列する画素回路１１０の液晶素子１２０の各々にデータ信号に応じた電圧が保持される。このような電圧の保持によって各液晶素子１２０が目的とする透過率となり、ｍ行ｎ列で配列するパネル画素によって、対応する色の透過像が生成される。

次に、表示すべき画像における表示画素と、液晶パネル１００のパネル画素と、シフトデバイス２３００による光軸のシフトと、の関係について説明する。なお、シフトデバイス２３００については、上述したようにダイクロイックプリズム２１１２からの出射方向の光軸をシフトさせるが、便宜的に当該シフト量については、パネル画素における一辺の長さに換算して説明する。

図７は、表示画素配列とパネル画素配列との関係等を説明するための図である。ここで、表示画素配列とは、映像データＶdaにより階調レベルが指定される表示画素の配列をいう。パネル画素配列とは、液晶パネル１００の画素回路１１０、すなわち、パネル画素の配列をいう。なお、図７における表示画素配列は、映像データＶdaで指定され、表示すべき表示画素の配列のうち、一部だけが抜き出されて示される。また、図７におけるパネル画素配列は、液晶パネル１００の画素回路の配列のうち、表示画素配列の一部に対応する配列が抜き出されて示される。

なお、映像データＶdaで指定される画像に含まれる複数の表示画素を、液晶パネル１００のパネル画素と区別するために、表示画素毎に、符号として１行目にＡ１、Ａ２、…、Ａ８が、２行目にＢ１、Ｂ２、…、Ｂ８が、３行目にＣ１、Ｃ２、…、Ｃ８が、以下同様に、８行目にＨ１、Ｈ２、…、Ｈ８が、付与されている。
また、液晶パネル１００に含まれる複数のパネル画素を、表示画素と区別するために、パネル画素毎に、符号として１行目にａ１、ａ２、ａ３が、２行目にｂ１、ｂ２、ｂ３が、３行目にｃ１、ｃ２、ｃ３が、付与されている。

上述したように、本実施形態では、映像データＶdaで階調レベルが指定される表示画素の配列密度が、液晶パネル１００におけるパネル画素の配列密度と比較して、縦軸で２倍、横軸で２倍となっている。このため、液晶パネル１００における１つのパネル画素は、映像データＶdaで指定される４つの表示画素を時分割で表現する。詳細には、本実施形態では、フレーム期間を４つの単位期間に分割し、当該４つの表示画素を、単位期間毎に投射位置をシフトしながら、液晶パネル１００における１つのパネル画素が表現する。

なお、パネル画素が表示画素を表現するとは、映像データＶdaで指定される表示画素に対応し、当該映像データＶdaにより指定される階調レベルに対応するデータ信号をパネル画素に供給することによって、当該パネル画素が表示画素の階調レベルに対応した透過率となることをいう。
また、フレーム期間とは、映像データＶdaで指定される画像の１コマを表示するのに要する期間をいう。換言すれば、１つのパネル画素が、４つの表示画素を時分割で表現するのに要する期間をいう。１つのフレーム期間の長さは、垂直同期期間と同じ場合、例えば同期信号Ｓyncに含まれる垂直同期信号の周波数が６０Ｈｚであれば、当該垂直同期信号の１周期分に相当する１６．７ミリ秒となる。

図８は、第１実施形態におけるフレーム期間と単位期間とを説明するための図である。
この図に示されるように、本実施形態においてフレーム期間Ｆは、４つの単位期間に分割される。フレーム期間Ｆにおける４つの単位期間を便宜的に区別するために符号が、時間の順にｆ１、ｆ２、ｆ３、ｆ４と付与されている。

本実施形態では、フレーム期間Ｆにおいて、図７の＜１＞において太枠で示される４つの表示画素Ａ１、Ｃ２、Ｄ４およびＢ３が、液晶パネル１００における１つのパネル画素ａ１で表現される。
なお、図７の＜１＞の太枠は、パネル画素ａ１が表現する４つの表示画素Ａ１、Ｃ２、Ｄ４およびＢ３について便宜的に着目しているが、他のパネル画素が他の表示画素を同様に表現する。例えば、パネル画素ａ２は、４つの表示画素Ａ３、Ｃ４、Ｄ６およびＢ５を表現し、パネル画素ｂ１は、４つの表示画素Ｃ１、Ｅ２、Ｆ４およびＤ３を表現する。

図９は、第１実施形態において、液晶パネル１００のパネル画素と、パネル画素が表現する表示画素と、表示画素の投射位置との関係を単位期間毎に示す図である。詳細には、図９は、図７における液晶パネル１００の９つのパネル画素が、単位期間毎に、どの表示画素を表現し、投射位置がどのようにシフトするのかを示す図である。また、図１０は、シフトデバイス２３００による投射位置のシフトを、パネル画素ａ１を基準にとって説明するための図である。

フレーム期間Ｆの単位期間ｆ１において、液晶パネル１００のパネル画素ａ１、ａ２、ａ３、ｂ１、ｂ２、ｂ３、ｃ１、ｃ２およびｃ３は、順に表示画素Ａ１、Ａ３、Ａ５、Ｃ１、Ｃ３、Ｃ５、Ｅ１、Ｅ３およびＥ５を表現する。
単位期間ｆ２において、シフトデバイス２３００は、投射位置を、太い破線で示される単位期間ｆ１の投射位置から、Ｘ軸で右に右方向にパネル画素の０．５画素およびＹ軸で下にパネル画素の１．０画素シフトさせる。また、単位期間ｆ２では、パネル画素ａ１、ａ２、ａ３、ｂ１、ｂ２、ｂ３、ｃ１、ｃ２およびｃ３は、順に表示画素Ｃ２、Ｃ４、Ｃ６、Ｅ２、Ｅ４、Ｅ６、Ｇ２、Ｇ４およびＧ６を表現する。
単位期間ｆ３において、シフトデバイス２３００は、投射位置を、太い破線で示される単位期間ｆ２の投射位置から、Ｘ軸で右にパネル画素の１．０画素およびＹ軸で下にパネル画素の０．５画素シフトさせる。なお、細い破線は、単位期間ｆ１におけるシフト位置である。また、単位期間ｆ３では、パネル画素ａ１、ａ２、ａ３、ｂ１、ｂ２、ｂ３、ｃ１、ｃ２およびｃ３は、順に表示画素Ｄ４、Ｄ６、Ｄ８、Ｆ４、Ｆ６、Ｆ８、Ｈ４、Ｈ６およびＨ８を表現する。
単位期間ｆ４において、シフトデバイス２３００は、投射位置を、太い破線で示される単位期間ｆ３の投射位置から、Ｘ軸で左にパネル画素の０．５画素およびＹ軸で上にパネル画素の１．０画素シフトさせる。また、単位期間ｆ４では、パネル画素ａ１、ａ２、ａ３、ｂ１、ｂ２、ｂ３、ｃ１、ｃ２およびｃ３は、順に表示画素Ｂ３、Ｂ５、Ｂ７、Ｄ３、Ｄ５、Ｄ７、Ｆ３、Ｆ５およびＦ７を表現する。
単位期間ｆ４の後の次のフレーム期間Ｆの単位期間ｆ１において、シフトデバイス２３００は、投射位置を、破線で示される単位期間ｆ４の投射位置から、Ｘ軸で左にパネル画素の１．０画素およびＹ軸で上にパネル画素の０．５画素シフトさせて単位期間ｆ１における位置に戻す。

配向不良による表示品位の低下について説明する。
図１１は、ノーマリーブラックモードにおける液晶素子１２０の印加電圧−透過率の特性（Ｖ−Ｔ特性）の一例を示す図である。ノーマリーブラックモードにおいて、高い階調レベルが指定されて、透過率が高くなるパネル画素（明画素）では、液晶素子１２０における印加電圧が高い。一方、低い階調レベルが指定されて、透過率が低くなるパネル画素（暗画素）では、液晶素子１２０における印加電圧が低い。このような明画素と暗画素とについて、便宜的に次のように定義する。
明画素は、階調レベルに応じた電圧が画素電極１１８に印加された場合に、当該画素電極１１８を含む液晶素子１２０への印加電圧がＶHを上回る画素であり、暗画素は、液晶素子１２０への印加電圧がＶLを下回る画素である。ここで、ＶH、ＶLについては、
ＶH＞ＶL
の関係にある。また、液晶素子１２０の印加電圧が電圧ＶLである場合、例えば相対透過率が１０％となり、電圧ＶHである場合、例えば相対透過率が９０％となる。ただし、ＶLおよびＶHについては、他の相対透過率に対応した電圧であってもよい。

図１２に示されるように、液晶パネル１００において、明画素Ｌpと暗画素Ｄpとが隣り合うと、画素電極１１８同士の電圧差が大きくなり、２つの画素の境界Ｅdg付近における横電界によって液晶分子の配向不良が発生しやすくなる。一般に、画素電極１１８同士の電圧差が大きくなるほど、隣り合う２つの画素の境界付近で発生する配向不良の程度が大きくなる。配向不良が発生した画素は、階調レベルに対応した透過率とはならないので、表示品位を低下させる。

本実施形態における配向不良により表示品位の低下が抑えられる点を説明する前に、便宜的に比較例について説明する。

図２０は、比較例における表示画素配列とパネル画素配列との関係等を説明するための図である。比較例では、フレーム期間Ｆにおいて、図の表示画素配列において太枠で示される４つの表示画素Ａ１、Ａ２、Ｂ２およびＢ１が、液晶パネル１００における１つのパネル画素ａ１で表現される。

図２１は、比較例において、液晶パネル１００のパネル画素と、パネル画素が表現する表示画素と、表示画素の投射位置との関係を単位期間毎に示す図である。また、図２２は、シフトデバイス２３００による投射位置のシフトを、パネル画素ａ１を基準にとって説明するための図である。

比較例では、フレーム期間Ｆの単位期間ｆ１において、液晶パネル１００のパネル画素ａ１、ａ２、ａ３、ｂ１、ｂ２、ｂ３、ｃ１、ｃ２およびｃ３は、順に表示画素Ａ１、Ａ３、Ａ５、Ｃ１、Ｃ３、Ｃ５、Ｅ１、Ｅ３およびＥ５を表現する。
単位期間ｆ２において、シフトデバイス２３００は、投射位置を、破線で示される単位期間ｆ１の投射位置から、Ｘ軸で右にパネル画素の０．５画素シフトさせる。また、単位期間ｆ２では、パネル画素ａ１、ａ２、ａ３、ｂ１、ｂ２、ｂ３、ｃ１、ｃ２およびｃ３は、順に表示画素Ａ２、Ａ４、Ａ６、Ｃ２、Ｃ４、Ｃ６、Ｅ２、Ｅ４およびＥ６を表現する。
単位期間ｆ３において、シフトデバイス２３００は、投射位置を、単位期間ｆ２の投射位置から、Ｙ軸で下にパネル画素の０．５画素シフトさせる。また、単位期間ｆ３では、パネル画素ａ１、ａ２、ａ３、ｂ１、ｂ２、ｂ３、ｃ１、ｃ２およびｃ３は、順に表示画素Ｂ２、Ｂ４、Ｂ６、Ｄ２、Ｄ４、Ｄ６、Ｅ２、Ｅ４およびＥ６を表現する。
単位期間ｆ４において、シフトデバイス２３００は、投射位置を、破線で示される単位期間ｆ３の投射位置から、Ｘ軸で左にパネル画素の０．５画素シフトさせる。また、単位期間ｆ４では、パネル画素ａ１、ａ２、ａ３、ｂ１、ｂ２、ｂ３、ｃ１、ｃ２およびｃ３は、順に表示画素Ｂ１、Ｂ３、Ｂ５、Ｄ１、Ｄ３、Ｄ５、Ｆ１、Ｆ３およびＦ５を表現する。
単位期間ｆ４の後の次のフレーム期間Ｆの単位期間ｆ１において、シフトデバイス２３００は、投射位置を、破線で示される単位期間ｆ４の投射位置から、Ｙ軸で上にパネル画素の０．５画素シフトさせて単位期間ｆ１における位置に戻す。

比較例によれば、実施形態と同様に、パネル画素の配列密度に対して、縦軸で２倍、横軸で２倍とした配列密度の表示画素を表現することが可能である。しかしながら、比較例では、次のような場合に、表示品位が低下する。具体的には、映像データＶdaで指定される画像の一部が図１３の表示画素配列で示されるように、明るい表示画素を背景として表示画素Ｃ１〜Ｃ８が暗く指定される場合に、表示品位が低下する。

比較例では、図２３に示されるように、単位期間ｆ１において液晶パネル１００のパネル画素ｂ１、ｂ２およびｂ３が、暗画素に指定される表示画素Ｃ１、Ｃ３およびＣ５をこの順で表現する。次に、単位期間ｆ２において液晶パネル１００のパネル画素ｂ１、ｂ２およびｂ３が、暗画素に指定される表示画素Ｃ２、Ｃ４およびＣ６をこの順で表現する。他の単位期間ｆ３、ｆ４については特に説明を要しないであろう。

比較例において、液晶パネル１００のパネル画素によって、図１３に示されるような表示画素を表現する場合、図２３に示されるように、連続する単位期間ｆ１、ｆ２において明画素と暗画素とが隣り合うので、隣り合う部分の境界付近において破線で示されるように配向不良が発生する。詳細には、単位期間ｆ１においてパネル画素ｂ１〜ｂ３とパネル画素ｃ１〜ｃ３との境界で配向不良が発生し、引き続き単位期間ｆ２においても同じパネル画素同士の境界で発生する。
なお、配向不良は、パネル画素ｂ１〜ｂ３とパネル画素ｃ１〜ｃ３との境界付近のみ示しているが、実際には、パネル画素ｂ１〜ｂ３とパネル画素ａ１〜ａ３との境界付近でも発生する。

単位期間ｆ３、ｆ４では、パネル画素が、暗画素に指定された表示画素Ｃ１〜Ｃ６を表現せず、明画素のみを表現する。ただし、パネル画素ｂ１〜ｂ３とパネル画素ｃ１〜ｃ３との境界で発生した配向不良は、連続する２つの単位期間ｆ１、ｆ２で発生しているので、配向不良の程度が大きい。このため、単位期間ｆ３において、パネル画素ｂ１〜ｂ３が明画素に変化しても、発生した配向不良は直ちに消失せずに、残留する。単位期間ｆ４においても、単位期間ｆ３よりも程度は小さくなるが、配向不良は引き続き残留する。

これに対して、本実施形態では、映像データＶdaで指定される画像の一部が図１３の表示画素配列で示される場合、液晶パネル１００における９つのパネル画素は、単位期間毎に、図１４に示されるように表示画素を表現する。
本実施形態においても、単位期間ｆ１では、比較例と同様に、暗画素であるパネル画素ｂ１〜ｂ３と明画素であるパネル画素ｃ１〜ｃ３とが隣り合うので、この境界付近において破線で示されるように配向不良が発生する。
また、単位期間ｆ２においても、暗画素であるパネル画素ａ１〜ａ３と明画素であるパネル画素ｂ１〜ｂ３とが隣り合うので、この境界付近において破線で示されるように配向不良が発生する。

ただし、本実施形態では、単位期間ｆ１においてパネル画素ｂ１〜ｂ３とパネル画素ｃ１〜ｃ３との境界で発生した配向不良は、当該単位期間ｆ１のみで発生するので、配向不良の程度が小さい。このため、単位期間ｆ２において、パネル画素ｂ１〜ｂ３が明画素に変化したとき、程度が小さくなる。
単位期間ｆ２においてパネル画素ａ１〜ａ３とパネル画素ｂ１〜ｂ３との境界で発生した配向不良は、当該単位期間ｆ２のみで発生するので、配向不良の程度が小さい。このため、単位期間ｆ３において、パネル画素ａ１〜ａ３が明画素に変化したとき、程度が小さくなる。
したがって、本実施形態では、図１３の表示画素配列を液晶パネル１００における９つのパネル画素が表現する場合に、ある単位期間で発生した配向不良は、当該単位期間経過後では、消滅に向かう。このため、本実施形態では、比較例と比べると、配向不良が発生する程度が結果的に小さいので、表示品位の低下を抑えることができる。

換言すれば、本実施形態では、図７の＜１＞で示されるように、１つフレーム期間Ｆにおいて１つのパネル画素が表現する４つの表示画素は、Ｘ軸に沿って隣り合わず、かつ、Ｙ軸に沿って隣り合わない。すなわち、本実施形態では、１つのパネル画素が表現する４つの表示画素は、Ｘ軸およびＹ軸で非隣接の関係にある。このため、表示画素が図１３に示されるように、暗い表示画素と明るい表示画素とがＹ軸に沿って隣り合い、かつ、Ｘ軸に沿って連続する配列の場合に、液晶パネル１００では、ある単位期間において、２つの隣り合うパネル画素の一方が暗画素となり、他方が明画素となる状態になるものの、次の単位期間では、当該状態が解消される。
したがって、本実施形態では、表示画素が上記配列の場合に、暗画素と明画素とが隣り合う状態は、２以上の単位期間で継続して発生しないので、表示品位の低下を抑えることができる。
なお、実施形態では、表示画素が図１３に示されるような配列を例にとって説明したが、暗い表示画素と明るい表示画素とがＸ軸に沿って隣り合い、かつ、Ｙ軸に沿って連続する場合でも同様である。

本実施形態では、シフトデバイス２３００が、いずれかの単位期間から次の単位期間までにおいて、投射位置を、Ｘ軸またはＹ軸の一方をパネル画素の０．５画素、および、Ｘ軸またはＹ軸の他方をパネル画素の１．０画素シフトする。すなわち、いずれかの単位期間から次の単位期間まで、シフトデバイス２３００のシフト量（大きさ）は、パネル画素でみて１．１２（≒｛０．５^２＋１．０^２｝^１／２）画素で揃っている。
したがって、本実施形態では、シフトデバイス２３００におけるシフト動作が緩慢である場合に現れる影響が各単位期間においてほぼ均等となるので、当該影響に起因する表示品位の低下を目立たなくすることができる。

なお、第１実施形態では、パネル画素ａ１が表示画素Ａ１、Ｃ２、Ｄ４、Ｂ３という順番で表現したが、表示画素Ａ１、Ｂ３、Ｄ４、Ｃ２という逆の順番で表現してもよい。逆の順番で表現する場合、シフトデバイス２３００よるシフト動作は、パネル画素ａ１を基準にとってみれば、図１５に示される通りとなる。

次に、第２実施形態に係る液晶プロジェクター１について説明する。
第２実施形態は、第１実施形態とは、１つのパネル画素が表現する４つの表示画素およびシフトデバイス２３００によるシフト動作が異なるのみであり、液晶プロジェクターの構造や構成については第１実施形態と同様である。そこで、第２実施形態については、第１実施形態との相違点を中心に説明する。

図１６は、第２実施形態において、液晶パネル１００のパネル画素と、パネル画素が表現する表示画素と、表示画素の投射位置との関係を単位期間毎に示す図である。また、図１７は、シフトデバイス２３００による投射位置のシフトを、パネル画素ａ１を基準にとって説明するための図である。

第２実施形態では、フレーム期間Ｆにおいて、図７の＜２＞において太枠で示される４つの表示画素Ａ１、Ｃ０、Ｄ２およびＢ３が、液晶パネル１００における１つのパネル画素ａ１で表現される。

フレーム期間Ｆの単位期間ｆ１において、液晶パネル１００のパネル画素ａ１、ａ２、ａ３、ｂ１、ｂ２、ｂ３、ｃ１、ｃ２およびｃ３が、順に表示画素Ａ１、Ａ３、Ａ５、Ｃ１、Ｃ３、Ｃ５、Ｅ１、Ｅ３およびＥ５を表現する。
単位期間ｆ２において、シフトデバイス２３００は、投射位置を、破線で示される単位期間ｆ１の投射位置から、Ｘ軸で左にパネル画素の０．５画素およびＹ軸で下にパネル画素の１．０画素シフトさせる。また、単位期間ｆ２では、パネル画素ａ１、ａ２、ａ３、ｂ１、ｂ２、ｂ３、ｃ１、ｃ２およびｃ３は、順に表示画素Ｃ０、Ｃ２、Ｃ４、Ｅ０、Ｅ２、Ｅ４、Ｇ０、Ｇ２およびＧ４を表現する。
単位期間ｆ３において、シフトデバイス２３００は、投射位置を、破線で示される単位期間ｆ２の投射位置から、Ｘ軸で右にパネル画素の１．０画素およびＹ軸で下にパネル画素の０．５画素シフトさせる。また、単位期間ｆ３では、パネル画素ａ１、ａ２、ａ３、ｂ１、ｂ２、ｂ３、ｃ１、ｃ２およびｃ３は、順に表示画素Ｄ２、４、Ｄ６、Ｆ２、Ｆ４、Ｆ６、Ｈ２、Ｈ４およびＨ６を表現する。
単位期間ｆ４において、シフトデバイス２３００は、投射位置を、破線で示される単位期間ｆ３の投射位置から、Ｘ軸で右にパネル画素の０．５画素およびＹ軸で上にパネル画素の１．０画素シフトさせる。また、単位期間ｆ４では、パネル画素ａ１、ａ２、ａ３、ｂ１、ｂ２、ｂ３、ｃ１、ｃ２およびｃ３は、順に表示画素Ｂ３、Ｂ５、Ｂ７、Ｄ３、Ｄ５、Ｄ７、Ｆ３、Ｆ５およびＦ７を表現する
単位期間ｆ４の後の次のフレーム期間Ｆの単位期間ｆ１において、シフトデバイス２３００は、投射位置を、破線で示される単位期間ｆ４の投射位置から、Ｘ軸で左にパネル画素の１．０画素およびＹ軸で上にパネル画素の０．５画素シフトさせて単位期間ｆ１における位置に戻す。

第２実施形態では、図７の＜２＞で示されるように、１つフレーム期間Ｆにおいて１つのパネル画素が表現する４つの表示画素は、Ｘ軸に沿って隣り合わず、かつ、Ｙ軸に沿って隣り合わない。このため、第２実施形態においても、第１実施形態と同様に、表示画素が図１３に示されるように、暗い表示画素と明るい表示画素とがＹ軸に沿って隣り合い、かつ、Ｘ軸に沿って連続する配列の場合に、液晶パネル１００では、特に図示しないが、ある単位期間において、２つの隣り合うパネル画素の一方が暗画素となり、他方が明画素となる状態になるものの、次の単位期間では、当該状態が解消される。

第２実施形態では、第１実施形態と同様に、シフトデバイス２３００が、いずれかの単位期間から次の単位期間までにおいて、投射位置を、Ｘ軸またはＹ軸の一方をパネル画素の０．５画素、および、Ｘ軸またはＹ軸の他方をパネル画素の１．０画素シフトする。したがって、第２実施形態では、シフトデバイス２３００におけるシフト動作が緩慢である場合に現れる影響が各単位期間においてほぼ均等となるので、当該影響に起因する表示品位の低下を目立たなくすることができる。

さらに、第２実施形態では、シフトデバイス２３００が、ある単位期間の投射位置から次の単位期間の投射位置までのシフト方向と、当該次の単位期間の投射位置から次の次の単位期間の投射位置までのシフト方向とがなす角度は、いずれも９０度である。
例えば単位期間ｆ１の投射位置から単位期間ｆ２の投射位置へのシフト方向と、単位期間ｆ２の投射位置から単位期間ｆ３の投射位置へのシフト方向とのなす角度は９０度であり、単位期間ｆ２の投射位置から単位期間ｆ３の投射位置へのシフト方向と、単位期間ｆ３の投射位置から単位期間ｆ４の投射位置へのシフト方向とのなす角度についても９０度である。また、単位期間ｆ３の投射位置から単位期間ｆ４の投射位置へのシフト方向と、単位期間ｆ４の投射位置から次フレームの単位期間ｆ１の投射位置へのシフト方向とのなす角度についても９０度である。
このため、第２実施形態では、単位期間の遷移時におけるシフト角度が揃うので、シフト動作が緩慢であることの影響を受けにくい。

なお、第２実施形態では、パネル画素ａ１が表示画素Ａ１、Ｃ０、Ｄ２、Ｂ３という順番で表現したが、表示画素Ａ１、Ｂ３、Ｄ２、Ｃ０という逆の順番で表現してもよい。逆の順番で表現する場合、シフトデバイス２３００よるシフト動作は、パネル画素ａ１を基準にとってみれば、図１８に示される通りとなる。

また、第２実施形態において、シフトデバイス２３００によってシフト動作させる二軸を、横のＸ軸および縦のＹ軸ではなく、図１９に示されるように、例えばＸ軸およびＹ軸を時計回りに２６．６（≒ｔａｎ^−１（０．５／１．０））度回転させたＸ’軸およびＹ’軸としてもよい。このようにシフトデバイス２３００によるシフト動作させる二軸をＸ’軸およびＹ’軸にすると、単位期間の遷移時におけるシフト量は、Ｘ’軸またはＹ’軸の一方のみに沿った１．０画素で済むので、シフトデバイス２３００の制御が簡易かつ容易となる。

実施形態では、フレーム期間を４つの単位期間に分けた構成とした。すなわち、フレーム期間Ｆで表現される表示画素の個数ｋを「４」として説明した。ただし、ｋは、「４」に限られず、１つのフレーム期間で１つのパネル画素が表現する表示画素がＸ軸で隣り合わず、かつ、Ｙ軸で隣り合わなければ、「３」以上であればよい。
また、実施形態における最大のシフト量については、例えばＸ軸でパネル画素の０．５画素シフトし、Ｙ軸でパネル画素の１．０画素シフトしたときの、１．１２画素であるが、シフトデバイス２３００における応答性が良ければ、これ以上としてもよい。

また、上述した実施形態等では、ノーマリーブラックモードで説明したが、ノーマリーホワイトモードとしてもよい。また、液晶パネル１００Ｒ、１００Ｇ、１００Ｂを透過型としたが、反射型としてもよい。

以上に例示した形態から、例えば以下の態様が把握される。

ひとつの態様（態様１）に係る液晶プロジェクターは、複数のパネル画素を含む液晶パネルと、前記複数のパネル画素の投射位置をシフトさせるシフトデバイスと、前記液晶パネルおよび前記シフトデバイスを制御する表示制御回路と、を含み、前記表示制御回路は、前記液晶パネルを制御して、非隣接の関係にあるｋ（ｋは３以上の整数）個の表示画素を、１つのパネル画素によって一のフレーム期間におけるｋ個の単位期間で表現させ、前記シフトデバイスを制御して、前記ｋ個の単位期間毎に、前記投射位置を異ならせる。
この態様によれば、暗い表示画素と明るい表示画素とが連続する場合に、液晶パネルでは、２つのパネル画素が暗画素と明画素とに別れ、かつ、２つの単位期間で連続する状態を回避することができる。このため、暗画素と明画素とが隣り合うことによって生じる表示品位の低下を低減することが可能となる。

態様１の具体的な態様（態様２）では、前記表示画素および前記パネル画素は、第１軸および第２軸に沿ってマトリクス状に配列し、前記ｋ個の表示画素は、前記第１軸に沿って隣り合わず、かつ、前前記第２軸に沿って隣り合わない。
なお、Ｘ軸が第１軸の一例であり、Ｙ軸が第２軸の一例である。

態様１または態様２の具体的な態様（態様３）では、前記表示制御回路は、前記シフトデバイスを、第１単位期間の投射位置から第２単位期間への投射位置のシフト量と、前記第２単位期間の投射位置から第３単位期間への投射位置のシフト量とを同じに制御する。
この態様によれば、単位期間の遷移時におけるシフトデバイスのシフト量が揃うので、シフトデバイスにおけるシフト動作が緩慢であっても、その影響を受けにくい。
なお、単位期間ｆ１が第１単位期間の一例であり、単位期間ｆ２が第２単位期間の一例であり、単位期間ｆ３が第３単位期間の一例である。

態様３の具体的な態様（態様４）では、前記表示制御回路は、前記シフトデバイスを、前記第１単位期間の投射位置から前記第２単位期間の投射位置にシフトさせる際の第１方向と、前記第２単位期間の投射位置から前記第３単位期間の投射位置にシフトさせる際の第２方向とのなす角度、および、前記第２方向と、前記第３単位期間の投射位置から次の単位期間の投射位置にシフトさせる際の第３方向とのなす角度、を同じに制御する。
この態様によれば、単位期間の遷移時におけるシフト角度が揃うので、シフト動作が緩慢であることの影響を受けにくい。

態様１乃至４のいずれかの具体的な態様（態様５）では、前記液晶パネルは、第１色に対応した第１液晶パネルと、前記第１色とは異なる第２色に対応した第２液晶パネルと、前記第１色および第２色とは異なる第３色に対応したの第３液晶パネルと、を含み、前記第１液晶パネルにおけるパネル画素と、前記第２液晶パネルにおけるパネル画素と、前記第３液晶パネルにおけるパネル画素と、を合成する。
この態様によれば、カラー画像において暗画素と明画素とが隣り合うことによって生じる表示品位の低下を低減することが可能となる。
なお、赤（Ｒ）が第１色の一例であり、緑（Ｇ）が第２色の一例であり、青（Ｂ）が第３色の一例である。

１…液晶プロジェクター、１００Ｒ、１００Ｇ、１００Ｂ…液晶パネル、１１０…画素回路、１１８…画素電極、１２０…液晶素子、２００…表示制御回路、２１０…映像制御回路、２２０Ｒ、２２０Ｒ、２２０Ｇ…処理回路。

Claims (5)

1. 複数のパネル画素を含む液晶パネルと、
   前記複数のパネル画素の投射位置をシフトさせるシフトデバイスと、
   前記液晶パネルおよび前記シフトデバイスを制御する表示制御回路と、
   を含み、
   前記表示制御回路は、
   前記液晶パネルを制御して、
   非隣接の関係にあるｋ（ｋは３以上の整数）個の表示画素を、１つのパネル画素によって一のフレーム期間におけるｋ個の単位期間で表現させ、
   前記シフトデバイスを制御して、
   前記ｋ個の単位期間毎に、前記投射位置を異ならせる
   液晶プロジェクター。
2. 前記表示画素および前記パネル画素は、
   第１軸および第２軸に沿ってマトリクス状に配列し、
   前記ｋ個の表示画素は、
   前記第１軸に沿って隣り合わず、かつ、前前記第２軸に沿って隣り合わない
   請求項１に記載の液晶プロジェクター。
3. 前記表示制御回路は、
   前記シフトデバイスを、
   第１単位期間の投射位置から第２単位期間への投射位置のシフト量と、前記第２単位期間の投射位置から第３単位期間への投射位置のシフト量と
   を同じに制御する
   請求項１または２に記載の液晶プロジェクター。
4. 前記表示制御回路は、
   前記シフトデバイスを、
   前記第１単位期間の投射位置から前記第２単位期間の投射位置にシフトさせる際の第１方向と、前記第２単位期間の投射位置から前記第３単位期間の投射位置にシフトさせる際の第２方向とのなす角度、および、前記第２方向と、前記第３単位期間の投射位置から次の単位期間の投射位置にシフトさせる際の第３方向とのなす角度、
   を同じに制御する
   請求項３に記載の液晶プロジェクター。
5. 前記液晶パネルは、
   第１色に対応した第１液晶パネルと、
   前記第１色とは異なる第２色に対応した第２液晶パネルと、
   前記第１色および第２色とは異なる第３色に対応したの第３液晶パネルと、
   を含み、
   前記第１液晶パネルにおけるパネル画素と、
   前記第２液晶パネルにおけるパネル画素と、
   前記第３液晶パネルにおけるパネル画素と、
   を合成する
   請求項１乃至４のいずれかに記載の液晶プロジェクター。

Images