JP2021012333A - 映像処理装置および液晶プロジェクター - Google Patents

Abstract

【課題】表示の背反とドメインを抑える。【解決手段】液晶パネルの画素を、２軸の４位置にシフトさせて視認させる液晶ロジェクターの映像処理装置は、液晶パネルの着目画素について、４位置のうち、２軸の一方の軸または他方の軸に沿った２位置が、階調レベルが第１しきい値以上の明画素、または、第２しきい値以下の暗画素の一方で揃い、他の２位置が、明画素または暗画素の他方で揃う第１パターンを検出し、液晶パネルの着目画素と隣り合う画素のうち、第１パターンにおいて明画素または暗画素が揃う軸を挟んだ画素について、４位置がすべて明画素または暗画素の一方となる第２パターンを検出し、着目画素が第１パターンとなる場合であって、軸を挟んだ画素が第２パターンとなる場合に、着目画素に割り当てられる暗画素または明画素を補正対象とする。【選択図】図１７

Description

本発明は、映像処理装置および液晶プロジェクターに関する。

近年のように液晶パネルの小型化および高精細化が進行して、画素電極同士の隙間が狭くなると、互いに隣り合う画素電極同士で生じる電界、すなわち基板面に対して平行方向の電界（横電界）による影響が無視できなくなる。具体的には、横電界によって、液晶の配向不良、すなわちドメインが発生し、表示上の不具合として視認される。
ドメインによる表示上の不具合を抑えるため、例えば次のような技術が提案されている。すなわち、横方向の電界が大きくなる場合、具体的には、ホスト装置等の上位装置から供給される映像データにしたがった電圧を液晶パネルの画素電極に印加すると仮定した場合に、隣り合う画素電極に印加される電圧の差がしきい値以上大きければ、当該電圧の差が小さくなるように補正する技術が提案されている。なお、このような補正は、ドメイン補正と呼ばれる。

一方、液晶パネルを用いた液晶プロジェクターでは、解像度を擬似的に高めるために、スクリーン等に投射される画素の位置を、シフトデバイスによってシフトさせる技術が知られている。この技術では、１つの単位画像を表示するための期間が、複数の期間に分割され、各期間において、投射される画素の位置がシフトされて、液晶パネルで表現される画素の個数よりも多くの画素が投射されているかのように知覚させる。
このような画素のシフトを用いて解像度を擬似的に高める場合に、横電界に起因するドメインを抑える技術が提案されている（例えば特許文献１参照）。

特開２０１５−１３８１４９号公報

しかしながら、液晶パネルにおいてドメイン補正された画素の階調レベルは、ホスト装置等の上位装置から供給される映像データで指定される階調レベルとは異なるので、いわゆる表示の背反となる。このため、横電界に起因するドメインを抑える点と、表示の背反とを抑える点との両立が困難である、という課題がある。

本発明の一態様に係る映像処理装置は、画素電極とコモン電極とで液晶を挟持した液晶パネルの画素を、互いに異なる２軸に沿ってシフトさせた４位置で視認させる液晶プロジェクターの映像処理装置であって、前記液晶パネルの着目画素について、前記４位置のうち、前記２軸の一方の軸または他方の軸に沿った２位置が、階調レベルが第１しきい値以上の明画素、または、第２しきい値以下の暗画素の一方で揃い、他の２位置が、前記明画素または前記暗画素の他方で揃う第１パターンを検出する第１検出部と、前記液晶パネルの着目画素と隣り合う画素のうち、前記第１パターンにおいて前記明画素または前記暗画素が揃う軸を挟んだ画素について、前記４位置がすべて前記明画素または前記暗画素の一方となる第２パターンを検出する第２検出部と、前記着目画素が第１パターンとなる場合であって、前記軸を挟んだ画素が第２パターンとなる場合に、前記着目画素に割り当てられる暗画素または明画素を補正対象とする補正対象決定部と、前記補正対象となった明画素または暗画素に指定された階調レベルを補正する補正部と、を含む。
なお、２軸とは、例えば画素の配列を平面視したときに左右の軸および上下の軸などのように、互いに交差する２つの軸をいう。４位置とは、例えば、基準位置となる第１位置と、当該第１位置を一方の軸に沿って左にシフトさせた第２位置と、当該第２位置を他方の軸に沿って下にシフトさせた第３位置と、当該第３位置を一方の軸に沿って右にシフトさせた第４位置と、の４位置をいう。

実施形態に係る液晶プロジェクターを示す図である。 液晶プロジェクターの電気的な構成を示すブロック図である。 液晶プロジェクターにおける液晶パネルを示す斜視図である。 液晶パネルの構造を示す断面図である。 液晶パネルの電気的な構成を示すブロック図である。 液晶パネルにおける画素回路の等価回路を示す図である。 液晶プロジェクターにおける画素のシフトを示す図である。 液晶パネルにおけるＶ−Ｔ特性等の例を示す図である。 各フィールドにおける液晶パネルの画素の表示例を示す図である。 各フィールドにおいて液晶パネルで発生するドメインの例を示す図である。 補正例その１を示す図である。 補正例その１を示す図である。 補正例その２を示す図である。 補正例その２を示す図である。 補正例その３を示す図である。 補正例その４を示す図である。 液晶プロジェクターにおける処理回路の構成を示すブロック図である。 着目画素と当該着目画素に隣り合う画素との関係を示す図である。 処理回路における補正部の構成を示すブロック図である。 フラグ、フィールド番号を説明するための図である。

以下、実施形態に電気光学装置について図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本開示の範囲は、以下の説明において特に本開示を限定する旨の記載がない限り、これらの形態に限られるものではない。

図１は、実施形態に係る映像処理装置を含む液晶プロジェクター１の光学的な構成を示す図である。図に示されるように、液晶プロジェクター１は、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂを含む。また、液晶プロジェクター１の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によって、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の３原色に分離される。このうち、Ｒの光は液晶パネル１００Ｒに、Ｇの光は液晶パネル１００Ｇに、Ｂの光は液晶パネル１００Ｂに、それぞれ入射する。
なお、Ｂの光路は、他の赤や緑と比較して長い。したがって、Ｂの光は、光路での損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して液晶パネル１００Ｂに導かれる。

液晶パネル１００Ｒは、マトリクス状に配列する画素回路を有し、Ｒに対応するデータ信号に基づいて、上記画素回路の液晶素子を透過した光によってＲの透過像を生成する。同様に、液晶パネル１００Ｇは、Ｇに対応するデータ信号に基づいてＧの透過像を生成し、液晶パネル１００Ｂは、Ｂに対応するデータ信号に基づいてＢの透過像を生成する。

液晶パネル１００Ｒ、１００Ｇおよび１００Ｂによってそれぞれ生成された各色の透過像は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、ＲおよびＢの光は９０度に屈折する一方、Ｇの光は直進する。したがって、各色の画像が合成された後、シフトデバイス２３００を介して投射レンズ２１１４に入射する。シフトデバイス２３００は、ダイクロイックプリズム２１１２からの出射方向の光軸をシフトさせる。なお、シフトデバイス２３００によるシフト動作について後述する。投射レンズ２１１４は、シフトデバイス２３００を介した合成像を、スクリーン２１２０に拡大して投射する。
なお、液晶パネル１００Ｒ、１００Ｂによる透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、液晶パネル１００Ｇによる透過像は直進して投射される。したがって、液晶パネル１００Ｒ、１００Ｂによる各透過像は、液晶パネル１００Ｇの透過像に対して左右反転した関係となる。

図２は、液晶プロジェクター１の電気的な構成を示すブロック図である。図に示されるように、液晶プロジェクター１は、映像処理装置２００と、上述した液晶パネル１００Ｒ、１００Ｇおよび１００Ｂと、シフトデバイス２３００を含む。

図示省略されたホスト装置等の上位装置から、映像データＶdaが同期信号Ｓyncに同期して供給される。映像データＶdaは、表示すべき画像における画素の階調レベルを、例えばＲＧＢ毎に８ビットで指定する。

なお、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂの合成像では画素が縦方向および横方向にわたってマトリクス状に配列する。映像データＶdaで階調レベルが指定される画素の配列は、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂの合成像における画素の配列と比較して、例えば縦方向で２倍、横方向で２倍となっている。
そこで、本実施形態では、映像データＶdaで示される画像を表現するための単位期間（フレーム）が、例えば４つの期間（フィールド）に分割され、さらに、１つの期間は、正極性フィールドと負極性フィールドとに分割される。シフトデバイス２３００は、４つのフィールド毎にスクリーン２１２０に投射される画素の位置を異ならせて、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂにおける解像度を擬似的に高くする。

なお、本実施形態において、スクリーン２１２０に投射されるカラー画像は、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂの各透過像を合成することで、すなわち重ね合わせることで表現される。したがって、カラー画像の最小単位である画素は、液晶パネル１００Ｒによる赤の副画素、液晶パネル１００Ｇによる緑の副画素、および、液晶パネル１００Ｂによる青の副画素に分けることができる。ただし、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂにおける副画素について、色について特定する必要がない場合、および、単に明暗のみを問題とする場合等では、副画素と敢えて表記する必要がない。そこで本説明では、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂにおける表示単位についても、画素と称呼する。

同期信号Ｓyncには、映像データＶdaの垂直走査開始を指示する垂直同期信号や、水平走査開始を指示する水平同期信号、および、映像データの１画素分のタイミングを示すクロック信号が含まれる。

映像処理装置２００は、表示制御回路２１０、処理回路２２０Ｒ、２２０Ｇおよび２２０Ｂを含む。
表示制御回路２１０は、第１に、上位装置から供給される映像データＶdaを色毎に分解して、出力する。詳細には、表示制御回路２１０は、上位装置からの映像データＶdaのうち、Ｒの映像データをＶa_Rとして出力する。表示制御回路２１０は、映像データＶdaのうち、Ｇの映像データをＶa_Gとして出力し、また、Ｂの映像データをＶa_Bとして出力する。
表示制御回路２１０は、第２に、制御信号Ｃtrを液晶パネル１００Ｒ、１００Ｇおよび１００Ｇに供給する。
表示制御回路２１０は、第３に、４つのフィールド毎に、光軸をシフトするための制御信号Ｌacを、シフトデバイス２３００に供給する。

処理回路２２０Ｒ、２２０Ｇおよび２２０Ｂの詳細については後述するが、処理回路２２０Ｒについて概略すれば、映像データＶa_Rを解析し、必要であれば後述するドメイン補正して、アナログ電圧のデータ信号Ｖid_Rに変換し、液晶パネル１００Ｒに供給する。
同様に、処理回路２２０Ｇは、映像データＶa_Gを解析し、必要であればドメイン補正して、アナログ電圧のデータ信号Ｖid_Gに変換し、液晶パネル１００Ｇに供給する。処理回路２２０Ｂは、映像データＶa_Bを解析し、必要であればドメイン補正して、アナログ電圧のデータ信号Ｖid_Bに変換し、液晶パネル１００Ｂに供給する。

次に、液晶パネル１００Ｒ、１００Ｇおよび１００Ｇについて説明する。液晶パネル１００Ｒ、１００Ｇおよび１００Ｇについては、入射する光の色、すなわち波長だけが異なり、構造的には共通である。そこで、液晶パネル１００Ｒ、１００Ｇおよび１００Ｇについては、符号を１００として、色を特定しないで一般的に説明する。

図３は、液晶パネル１００の要部を示す図であり、図４は、図３におけるＨ−ｈ線で破断した断面図である。
これらの図に示されるように、液晶パネル１００は、画素電極１１８が設けられた素子基板１００ａと、コモン電極１０８が設けられた対向基板１００ｂとが、図示省略のスペーサーを含むシール材９０によって一定の間隙を保ちつつ、互いに電極形成面が対向するように貼り合わせられ、この間隙に液晶１０５が封入された構造である。

素子基板１００ａおよび対向基板１００ｂとしては、それぞれガラスや石英などの光透過性を有する基板が用いられる。図３に示されるように、素子基板１００ａにおける一辺は、対向基板１００ｂから張り出している。この張り出した領域に、Ｘ方向に沿って複数の端子１０６が設けられている。複数の端子１０６には、ＦＰＣ基板７４の一端が接続される。ＦＰＣ基板７４の他端は、映像処理装置２００に接続されて、上述した各種の信号などが供給される。

素子基板１００ａにおいて対向基板１００ｂに向かう面には、画素電極１１８が、例えばＩＴＯなどの透明性を有する導電層のパターニングによって形成される。なお、ＩＴＯは、Indium Tin Oxideの略語である。
また、素子基板１００ａの対向面および対向基板１００ｂの対向面には、電極以外にも様々な要素が設けられるが、図では省略されている。

図５は、液晶パネル１００の電気的な構成を示すブロック図である。液晶パネル１００には、表示領域１０の周縁に、走査線駆動回路１３０およびデータ線駆動回路１４０が設けられる。

液晶パネル１００の表示領域１０においては、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列される。詳細には、表示領域１０において、複数本の走査線１２が図においてＸ方向に延在して設けられ、また、複数本のデータ線１４がＹ方向に延在し、かつ、走査線１２と互いに電気的な絶縁を保って設けられる。そして、複数本の走査線１２と複数本のデータ線１４との交差に対応して画素回路１１０がマトリクス状に設けられる。

走査線１２の本数をｍとし、データ線１４の本数をｎとした場合、画素回路１１０は、縦ｍ行×横ｎ列でマトリクス状に配列する。ｍ、ｎは、いずれも２以上の整数である。走査線１２と画素回路１１０とにおいて、マトリクスの行を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。同様にデータ線１４および画素回路１１０において、マトリクスの列を区別するために、図において左から順に１、２、３、…、（ｎ−１）、ｎ列と呼ぶ場合がある。

走査線駆動回路１３０は、表示制御回路２１０による制御にしたがって、走査線１２を例えば１、２、３、…、ｍ行目という順番で１本ずつ選択し、選択した走査線１２への走査信号をＨレベルとする。なお、走査線駆動回路１３０は、選択した走査線１２以外の走査線１２への走査信号をＬレベルとする。
データ線駆動回路１４０は、処理回路２２０Ｒ、２２０Ｇまたは２２０Ｂのうち、対応する色の回路から供給されたデータ信号を１行分ラッチするとともに、走査線１２への走査信号がＨレベルとなった期間において、当該走査線１２に位置する画素回路１１０に、データ線１４を介して出力する。

図６は、隣り合う２本の走査線１２と、隣り合う２本のデータ線１４との交差に対応する２行２列の計４個の、画素回路１１０の等価回路を示す図である。
図に示されるように、画素回路１１０は、トランジスター１１６と液晶素子１２０とを含む。トランジスター１１６は、例えばｎチャネル型の薄膜トランジスターである。画素回路１１０において、トランジスター１１６のゲートノードは、走査線１２に接続される一方、そのソースノードはデータ線１４に接続され、そのドレインノードは、平面視で略正方形形状の画素電極１１８に接続される。

画素電極１１８に対向するようにコモン電極１０８が全画素に対して共通に設けられる。コモン電極１０８には電圧ＬＣcomが印加される。そして、画素電極１１８とコモン電極１０８との間には上述したように液晶１０５が挟持される。したがって、画素回路１１０毎に、画素電極１１８およびコモン電極１０８によって液晶１０５を挟持した液晶素子１２０が構成される。
また、液晶素子１２０に対して並列に蓄積容量１０９が設けられる。蓄積容量１０９において、一端が画素電極１１８に接続され、他端が容量線１０７に接続されている。容量線１０７は、時間的に一定の電圧、例えばコモン電極１０８への印加電圧と同じ電圧ＬＣcomが印加される。画素回路１１０は、走査線１２の延在方向であるＸ方向とデータ線１４の延在方向であるＹ方向とにわたってマトリクス状に配列するので、画素回路１１０に含まれる画素電極１１８についてもＹ方向およびＸ方向にわたって配列する。

走査信号がＨレベルとなった走査線１２では、当該走査線１２に対応して設けられる画素回路１１０のトランジスター１１６がオンする。トランジスター１１６のオンにより、データ線１４と画素電極１１８とが電気的に接続された状態となるので、データ線１４に供給されたデータ信号が、オンしたトランジスター１１６を介して画素電極１１８に到達する。走査線１２がＬレベルになると、トランジスター１１６はオフになるが、画素電極１１８に到達したデータ信号の電圧は、液晶素子１２０の容量性および蓄積容量１０９によって保持される。

周知のように、液晶素子１２０では、画素電極１１８およびコモン電極１０８によって生じる電界に応じて液晶分子の配向が変化する。したがって、液晶素子１２０は、印加された電圧の実効値に応じた透過率となる。なお、本実施形態では、液晶素子１２０への印加電圧が高くなるにつれて、透過率が高くなるノーマリーブラックモードであるとする。

液晶素子１２０の画素電極１１８にデータ信号を供給する動作が、１、２、３、…、ｍ行目という順番で実行されることによって、ｍ行ｎ列で配列する画素回路１１０の液晶素子１２０の各々にデータ信号に応じた電圧が保持される。このような電圧の保持によって各液晶素子１２０が目的とする透過率となり、ｍ行ｎ列で配列する画素によって、対応する色の透過像が生成される。

次に、映像データＶdaで階調レベルが指定される画素と、液晶パネル１００で表現される画素と、シフトデバイス２３００による光軸のシフトと、の関係について説明する。なお、シフトデバイス２３００については、上述したようにダイクロイックプリズム２１１２からの出射方向の光軸をシフトさせるが、便宜的に当該シフトについては、液晶パネル１００における画素のマトリクス配列に置き換えて説明する。

図７は、表示解像度とパネル解像度を画素のシフトとの関係を説明するための図である。この図において、「表示解像度」とは、映像データＶdaで階調レベルが指定される画素配列、すなわち表示すべき画像の画素配列で示される解像度をいう。なお、図７の（１）の左欄における表示解像度の画素配列では、映像データＶdaで階調レベルが指定される画素配列のうち、一部が抜き出されて示される。
「パネル解像度」とは、液晶パネル１００の画素配列で示される解像度をいう。なお、図７の（１）の右欄におけるパネル解像度の画素配列では、液晶パネル１００における画素配列のうち、（１）の左欄における画素配列に対応した配列が抜き出されて示される。

上述したように本実施形態では、表示解像度が、パネル解像度に対して縦方向で２倍、横方向で２倍となっているので、液晶パネル１００における１つの画素が、映像データＶdaの４つの画素を、投射位置をシフトして表現する構成となっている。
なお、本実施形態では、液晶パネル１００における１つの画素が、映像データＶdaの１つの画素を表現するのに要する期間を「フィールド」と称し、映像データＶdaの４つの画素を表現するのに要する期間を「フレーム」と称する。ここで、１フレームを構成する４つのフィールドを、時間の順に第１フィールド、第２フィールド、第３フィールドおよび第４フィールドとする。

本実施形態において、シフトデバイス２３００は、スクリーン２１２０に投射される液晶パネル１００の画素を、左右の軸と上下の軸との二軸にわたってシフト可能とする。なお、ここでいう左右上下とは、特に指示がない限り、画素のマトリクス配列を平面視した状態で定められる。
第１フィールドから第４フィールドまでにかけて、シフトデバイス２３００によってシフトされる画素の位置は、次の通りである。
詳細には、図７の（ａ）に示されるように、第１フィールドにおける画素の位置を基準位置とした場合、シフトデバイス２３００は、第２フィールドでは図７の（ｂ）に示されるように、スクリーン２１２０に投射される液晶パネル１００の画素を、破線で示される第１フィールドの基準位置から当該画素における一辺の長さのおおよそ半分だけ右にシフトさせる。
シフトデバイス２３００は、第３フィールドでは図７の（ｃ）に示されるように、投射される液晶パネル１００の画素を、第２フィールドの位置から当該画素における一辺の長さのおおよそ半分だけ下にシフトさせる。
シフトデバイス２３００は、第４フィールドでは図７の（ｄ）に示されるように、投射される液晶パネル１００の画素を、第３フィールドの位置から当該画素における一辺の長さのおおよそ半分だけ右にシフトさせる。
なお、シフトデバイス２３００は、第４フィールドの後、次フレームの第１フィールドでは、スクリーン２１２０に投射される液晶パネル１００の画素を、第４フィールドの位置から当該画素における一辺の長さのおおよそ半分だけ上にシフトさせて、基準位置に戻す。

また、図７の（１）において、液晶パネル１００の画素のうち、例えば太枠で示される画素ｂ２は、映像データＶdaで階調レベルが指定される２ｍ行２ｎ列で配列する画素のうち、左右上下で隣り合う４つの画素Ｃ３、Ｃ４、Ｄ４およびＤ３を表現する。
第１フィールドでは、図７の（ａ）に示されるように、画素ｂ２は、映像データＶdaにおいて隣り合う４つの画素のうち、左上端の画素Ｃ３を表現する。
第２フィールドでは、図７の（ｂ）に示されるように、画素ｂ２は、映像データＶdaにおいて隣り合う４つの画素のうち、右上端の画素Ｃ４を表現する。
第３フィールドでは、図７の（ｃ）に示されるように、画素ｂ２は、映像データＶdaにおいて隣り合う４つの画素のうち、右下端の画素Ｄ４を表現する。
第４フィールドでは、図７の（ｄ）に示されるように、画素ｂ２は、映像データＶdaにおいて隣り合う４つの画素のうち、左下端の画素Ｄ３を表現する。

ここでは、映像データＶdaにおいて階調レベルが指定される画素Ｃ３、Ｃ４、Ｄ４およびＤ３について、液晶パネル１００における画素ｂ２との関係で説明したが、映像データＶdaにおいて指定される他の画素についても、図７に示されるように、液晶パネル１００における画素で表現される。

したがって、本実施形態では、液晶パネル１００の解像度がｍ行ｎ列であっても、第１フィールドから第４フィールドまでの１フレームで通してみたときに、映像データＶdaにおいて階調レベルが指定される２ｍ行２ｎ列の画素配列を表現することができる。

液晶パネル１００のような表示装置では、一般に、階調レベルが高くなるにつれて、画素が明るくなるように指定される。液晶パネル１００でいえば、階調レベルが高くなるにつれて、画素の透過率が高くなるように指定される。ノーマリーブラックモードの液晶パネル１００において、透過率を高くするには、液晶素子１２０の印加電圧、すなわち、画素電極１１８の電圧とコモン電極１０８の差が高くなればよい。

図８は、ノーマリーブラックモードにおける液晶素子１２０の印加電圧−透過率の特性（Ｖ−Ｔ特性）の一例を示す図である。
この図に示されるように、印加電圧がＶminのときに透過率が最小となり、印加電圧がＶmaxのときに透過が最大となる。なお、ここでいう透過率は、最小値を０％とし、最大値を１００％とした相対透過率をいう。

ノーマリーブラックモードでは、高い階調レベルが指定されて、透過率が比較的高い画素（明画素）では、液晶素子１２０の印加電圧が高くなる一方で、低い階調レベルが指定されて、透過率が比較的低い画素（暗画素）では、液晶素子１２０の印加電圧が低くなる。
したがって、明画素と暗画素とが隣り合うと、画素電極１１８同士の電圧差が大きくなり、２つの画素の境界付近における横電界によって液晶分子の配向乱れ、すなわちドメインが発生しやすくなる。
そこで、このような明画素と暗画素とについて、便宜的に次のように定義する。すなわち、明画素は、階調レベルに応じた電圧が画素電極１１８に印加された場合に、当該画素電極１１８を含む液晶素子１２０への印加電圧がＶH以上となる画素とし、暗画素は、液晶素子１２０への印加電圧がＶL以下となる画素とする。ここで、ＶH、ＶLについては、
ＶL＜ＶH
の関係にある。

なお、明画素を規定する電圧ＶHの透過率を指定する階調レベルが第１しきい値の一例であり、暗画素を規定する電圧ＶLの透過率を指定する階調レベルが第２しきい値の一例である。
また、液晶素子１２０の印加電圧が電圧ＶHである場合、例えば相対透過率が９０％となり、電圧ＶLである場合、例えば相対透過率が１０％となる。ただし、ＶLおよびＶHについては、他の相対透過率に対応した電圧であってもよい。

次に、第１フィールドから第４フィールドまでにおいて、液晶パネル１００で隣り合う２つの画素が、明画素と暗画素とになる場合について検討する。ここでは、隣り合う２つの画素のうち、便宜的に一方を着目画素とする。

図９は、ホスト装置等の上位装置から供給される映像データＶdaによって階調レベルが指定される４つ画素を、液晶パネル１００における着目画素が表現する場合に、当該着目画素における明画素と暗画素との組み合わせ等を示す図である。

ここでは、図９の（１）における太枠に示されるように、液晶パネル１００において着目する画素ｂ２が、映像データＶdaによって階調レベルが指定される画素Ｃ３、Ｃ４、Ｄ４およびＤ３を表現する場合について説明する。なお、画素ｂ２は、第１フィールドにて画素Ｃ３を、第２フィールドにて画素Ｃ４を、第３フィールドにて画素Ｄ４を、第４フィールドにて画素Ｄ３を、それぞれ表現する。
当該着目画素ｂ２が取り得る明画素と暗画素との組み合わせは、（２）に示されるように１６通りある。図では、明画素が白の四角形で、暗画素が黒の四角形で、それぞれ表記される。また、液晶パネル１００における画素ｂ２が、明画素および暗画素以外となる場合、ドメインが発生しないので、組み合わせからは除外されている。

上記１６通りは、次のＡ、Ｂ、Ｃ、Ｄ、Ｅの５パターンのいずれかに分類することができる。
詳細には、パターンＡは、画素ｂ２が第１フィールドから第４フィールドまでにわたって、すなわちシフトされる４位置にわたって、明画素または暗画素のいずれかとなって変化しないパターンであり、上記１６通りのうち、２通りがある。なお、パターンＣが第２パターンの一例である。

パターンＢは、画素ｂ２が第１フィールドから第４フィールドまでのうち、いずれかの１つのフィールドで暗画素となり、残りの３つのフィールドで明画素となるパターンであり、上記１６通りのうち、４通りがある。

パターンＣは、画素ｂ２が第１フィールドから第４フィールドまでのうち、連続する２つのフィールドで暗画素または明画素の一方となった状態から、暗画素または明画素の他方の状態に変化するパターンであり、上記１６通りのうち、４通りがある。なお、映像データＶdaで示される画像が静止画である場合、あるフレームと次フレームの画素は同じである。このため、連続する２つのフィールドには、あるフレームの第４フィールドおよび次フレームの第１フィールドも含まれる。
なお、パターンＣが第１パターンの一例である。

パターンＣの４通りは、（３）に示されるように、次のパターンＣ−１、Ｃ−２、Ｃ−３およびＣ−４である。
パターンＣ−１は、第１フィールドおよび第２フィールドにおいて暗画素となり、第３フィールドおよび第４フィールドにおいて明画素となるパターンである。パターンＣ−１では、上下および左右の２軸のうち、左右の軸に沿った下の２位置において明画素となり、他の２位置において暗画素となる。
パターンＣ−２は、第１フィールドおよび第４フィールドにおいて明画素となり、第２フィールドおよび第３フィールドにおいて暗画素となるパターンである。パターンＣ−２では、上下の軸に沿った左の２位置において明画素となり、他の２位置において暗画素となる。
パターンＣ−３は、第１フィールドおよび第２フィールドにおいて明画素となり、第３フィールドおよび第４フィールドにおいて暗画素となるパターンである。パターンＣ−３では、左右の軸に沿った上の２位置において明画素となり、他の２位置において暗画素となる。
パターンＣ−４は、第２フィールドおよび第３フィールドにおいて明画素となり、第１フィールドおよび第４フィールドにおいて暗画素となるパターンである。パターンＣ−４では、上下の軸に沿った右の２位置において明画素となり、他の２位置において暗画素となる。

説明を（２）に戻すと、パターンＤは、画素ｂ２が第１フィールドから第４フィールドまでのうち、いずれかの３つのフィールドで暗画素となり、残りの１つのフィールドで明画素となるパターンであり、上記１６通りのうち、４通りがある。
また、パターンＥは、画素ｂ２が第１フィールドから第４フィールドまでにおいて交互に明画素および暗画素となるパターンであり、上記１６通りのうち、２通りがある。

ドメインによる表示品位の低下が目立つのは、明画素または暗画素の一方を背景として、明画素または暗画素の他方からなる文字、線図などの静止画を表示する場合である。特に本実施形態のように、液晶パネル１００の画素をシフトする場合に、ドメインの発生により表示品位の低下が顕著に目立つのは、明画素または暗画素を背景として、着目画素がパターンＣとなるときである。
注目画素が、パターンＣのうち、パターンＣ−２またはＣ−４で明画素／暗画素が変化する場合に、当該注目画素と例えば右で隣り合う画素が明画素または暗画素で変化しない場合、注目画素と当該隣り合う画素とは、明画素と暗画素とが左右に並んだ状態を維持して上または下にシフトする。また、注目画素が、パターンＣのうち、パターンＣ−１またはＣ３で明画素／暗画素が変化する場合に、当該注目画素と例えば下で隣り合う画素が明画素または暗画素で変化しない場合、注目画素と当該隣り合う画素とは、明画素と暗画素とが上下に並んだ状態を維持して左または右にシフトする。このため、暗画素および明画素と隣り合うことにより発生したドメインが、シフト方向に拡がったように視認されるので、表示品位の低下が顕著に目立つことになる。

例えば図１０の（１）で示されるように、液晶パネル１００の着目画素ｂ２がパターンＣ−４で変化する場合に、当該着目画素ｂ２とは右で隣り合う画素ｂ３がパターンＡのうち暗画素で変化しない場合で説明する。
この場合、第２フィールドおよび第３フィールドにおいて明画素と暗画素とが左右で隣り合うので、ドメインが発生する。詳細には、第２フィールドにおいて画素ｂ２およびｂ３の境界付近で上下にわたって発生したドメインは、引き続き第３フィールドにおいて画素ｂ２およびｂ３の境界付近で上下にわたって発生する。第２フィールドから第３フィールドにかけて、液晶パネル１００の画素が下にシフトされるので、第２フィールドにおいて画素ｂ２およびｂ３の境界付近で発生したドメインは、第３フィールドにおいて下に引き延ばされる形となり、目立ちやすくなる。

なお、着目画素がパターンＥであるときには、パターンＣと比べると、ドメインによる影響は少ない。例えば図１０の（２）で示されるように、パターンＥのうち、液晶パネル１００の着目画素ｂ２が例えば第１フィールドおよび第３フィールドで暗画素となり、第２フィールドおよび第４フィールドで明画素となる場合であって、画素ｂ３がパターンＡのうち暗画素で変化しない場合で説明する。
この場合、第２フィールドでは、明画素と暗画素とが隣り合うので、パターンＣ−４と同様にドメインが発生する。第２フィールドから第３フィールドにかけて、液晶パネル１００の画素が下にシフトされるが、第３フィールドでは、暗画素と暗画素とが隣り合うので、ドメインが発生しない。
また、第４フィールドにおいても、明画素と暗画素とが隣り合うので、ドメインが発生する。第４フィールドから第１フィールドにかけて、液晶パネル１００の画素が上にシフトされるが、第１フィールドでは、暗画素と暗画素とが隣り合うので、ドメインが発生しない。
このように、パターンＥでは、発生したドメインが画素のシフトによって拡がらないので、パターンＣと比較すれば、ドメインによる表示品位の低下が目立ちにくい。

なお、本実施形態では、着目画素がパターンＡおよびＤとなる場合を、ドメイン補正の対象外とする。すなわち、本実施形態では、着目画素が、パターンＣとなる場合であって、着目画素に対して右または下に隣り合う画素が、背景としてパターンＡとなる場合に、ドメイン補正を実行する構成とする。
映像データＶdaで階調レベルが指定される画素は、左から右に向かう方向に水平走査され、上から下に向かう垂直走査されるので、着目画素が走査によって移動することを考慮すると、着目画素と右に隣り合う画素は、次に着目画素となり、着目画素と下に隣り合う画素は、１水平走査期間後に着目画素となる。換言すれば、着目画素に対して左に隣り合う画素と、着目画素に対して上に隣り合う画素とは、すでに着目画素となって処理されている。このため、着目画素と隣り合う画素については、右と下とで隣り合う画素について考慮すればよい。なお、走査を考慮しないで、ある任意の画素を着目画素とする場合には、当該着目画素と当該着目画素に対して左右上下に隣り合う画素とを比較すればよい。

次に、本実施形態において横電界を低減するために、着目画素に対応する液晶素子１２０の印加電圧を補正するための措置として、次のように、その１からその４までの４態様を想定している。

まず、補正例その１について説明する。
補正例その１は、着目画素と当該着目画素に隣り合う画素とが所定の条件を満たすとき、着目画素における液晶素子１２０の印加電圧を連続する２フィールドにわたって補正する例である。なお、ここでいう所定の条件とは、着目画素がパターンＣ−２またはＣ−４となる場合であれば、当該着目画素と右に隣り合う画素がパターンＡとなることであり、着目画素がパターンＣ−１またはＣ−３となる場合であれば、当該着目画素と下に隣り合う画素がパターンＡとなることである。

図１１は、補正例その１の具体例を示す図である。
詳細には、図１１は、着目画素ｂ２がパターンＣ−１で変化する場合であって、当該着目画素と下で隣り合う画素ｃ２がパターンＡのうち暗画素で変化しない場合に、当該着目画素ｂ２における液晶素子１２０への印加電圧を補正する例を示す。
なお、図１１において、液晶素子１２０への印加電圧については、画素電極１１８への印加電圧とコモン電極１０８への印加電圧との差の絶対値で示される。破線は比較のために補正なしの状態を示し、実線は補正後の状態を示す。

１フレームＦは、第１フィールド１ｆから第４フィールド４ｆまでに４分割され、さらに１つのフィールドは、符号が＋で出示される正極性フィールドと符号が−で示される負極性フィールドとに２分割されている。このため、液晶素子１２０における画素電極１１８に、データ線１４を介してデータ信号を供給する動作は、正極性フィールドおよび負極性フィールドを単位として２回実行される。
また、この例において、１フレームの期間長が例えば１６．７ミリ秒であれば、１フィールドの期間長は４．１７ミリ秒である。なお、ここでは説明を簡略化するために、補正なしの印加電圧がＶLのときを暗画素の例とし、補正なしの印加電圧がＶHのときを明画素の例としている。

図の例では、着目画素ｂ２は第１フィールド１ｆおよび第２フィールド２ｆで暗画素であるので、液晶素子１２０への印加電圧が、この例では補正なしの破線で示されるようにＶLである。また、着目画素ｂ２は第３フィールド３ｆおよび第４フィールド４ｆで明画素であるので、液晶素子１２０への印加電圧が、この例では補正なしの破線で示されるようにＶHである。
これに対して、補正例その１で補正した場合、着目画素ｂ２の液晶素子１２０への印加電圧は、第１フィールド１ｆおよび第２フィールド２ｆでは実線で示されるようにＶLであるが、第３フィールド３ｆおよび第４フィールド４ｆでは実線で示されるように、ＶHよりも低いＶchに変更される。
なお、画素ｃ２における液晶素子１２０への印加電圧については特に示していないが、暗画素で変化しないので、例えばＶLで一定である。

破線から実線に変更されると、着目画素ｂ２における画素電極１１８と画素ｃ２における画素電極１１８との電圧差が小さくなり、特に第３フィールド３ｆおよび第４フィールド４ｆにおける横電界が低減されるので、ドメインの発生が抑えられる。このため、シフトによって方向に拡がったように視認されることもない。

図１２は、着目画素ｂ２がパターンＣ−３で変化する場合であって、当該着目画素と下で隣り合う画素ｃ２がパターンＡのうち明画素で変化しない場合に、当該着目画素ｂ２における液晶素子１２０への印加電圧を補正する例を示す。
図の例では、着目画素ｂ２は第１フィールド１ｆおよび第２フィールド２ｆで明画素であるので、液晶素子１２０への印加電圧が、この例では補正なしの破線で示されるようにＶHである。また、着目画素ｂ２は第３フィールド３ｆおよび第４フィールド４ｆで暗画素であるので、液晶素子１２０への印加電圧が、この例では補正なしの破線で示されるようにＶLである。
これに対して、補正例その１で補正した場合、着目画素ｂ２の液晶素子１２０への印加電圧は、第１フィールド１ｆおよび第２フィールド２ｆでは実線で示されるようにＶHであるが、第３フィールド３ｆおよび第４フィールド４ｆでは実線で示されるように、ＶLよりも高いＶclに変更される。
なお、画素ｃ２における液晶素子１２０への印加電圧については特に示していないが、明画素で変化しないので、例えばＶHで一定である。

破線から実線に変更されると、着目画素ｂ２における画素電極１１８と画素ｃ２における画素電極１１８との電圧差が小さくなり、特に第３フィールド３ｆおよび第４フィールド４ｆにおける横電界が低減されるので、ドメインの発生が抑えられる。このため、シフトによって方向に拡がったように視認されることもない。

補正例その１では、着目画素と、当該着目画素に隣り合う画素とが所定の条件を満たす場合、単純に当該着目画素における液晶素子１２０の印加電圧が、階調レベルに応じた電圧から横電界を低減する電圧に変更される。

次に、補正例その２について説明する。
補正例その２は、着目画素と、当該着目画素に隣り合う画素とが所定の条件を満たす場合、当該着目画素で表現する明画素または暗画素を、時間的に集中するように変更する例である。

図１３は、補正例その２の具体例を示す図である。
詳細には、図１３は、図１１と同様に、着目画素ｂ２がパターンＣ−１で変化する場合であって、当該着目画素と下で隣り合う画素ｃ２がパターンＡのうち暗画素で変化しない場合に、当該着目画素ｂ２における液晶素子１２０への印加電圧を補正する例を示す。

補正例その２で補正した場合、着目画素ｂ２の液晶素子１２０への印加電圧は、第３フィールド３ｆの正極性フィールドおよび第４フィールド４ｆの負極性フィールドでは、実線で示されるように暗画素に対応する電圧ＶL、すなわち、第１フィールド１ｆおよび第２フィールド２ｆと同じ電圧ＶLに変更される。また、着目画素ｂ２の液晶素子１２０への印加電圧は、第３フィールド３ｆの負極性フィールドおよび第４フィールド４ｆの正極性フィールドでは、実線で示されるようにＶa1に変更される。
電圧Ｖa1は、ＶHよりも高く、かつ、次のような電圧である。詳細には、電圧Ｖa1は、補正例その２で補正した場合に、第３フィールド３ｆから第４フィールド４ｆまでの期間（８．３３ミリ秒）にわたった液晶素子１２０の電圧積分値が、電圧ＶHを、第３フィールド３ｆから第４フィールド４ｆの負極性フィールドまでの期間にわたって印加した場合における液晶素子１２０の電圧積分値と同じとさせる電圧である。
なお、着目画素ｂ２の液晶素子１２０への印加電圧は、第１フィールド１ｆおよび第２フィールド２ｆでは、補正なしの場合も、補正する場合も、暗画素に対応する例えば電圧ＶLである。

着目画素ｂ２について、補正例その２で補正されると、第３フィールド３ｆの負極性フィールドから第４フィールド４ｆの正極性フィールドまでの短期間でみれば、画素ｃ２とのドメインが発生するが、第３フィールド３ｆの正極性フィールドおよび第４フィールド４ｆの負極性フィールドでは、画素ｃ２と同じ暗画素となるので、ドメインが発生しない。したがって、着目画素ｂ２は、第３フィールド３ｆおよび第４フィールド４ｆの期間（８．３３ミリ秒）で通したみたときには、ドメインが目立たない。
また、補正例その１では、第３フィールド３ｆから第４フィールド４ｆまでの期間（８．３３ミリ秒）で通したみたときの電圧が映像データＶdaで指定される階調レベルに応じた電圧と異なるので、表示の背反が生じるが、補正例その２では、第３フィールド３ｆから第４フィールド４ｆまでの期間（８．３３ミリ秒）で通したみたときの電圧積分値が、映像データＶdaで指定される階調レベルに応じた電圧とほぼ同一となるので、表示の背反とはならない。
補正例その２では、第３フィールドから第４フィールドまでの期間のうち、明画素となる期間が、第３フィールドの負極性フィールドから第４フィールドの正極性フィールドまでの期間に集中して、画素がシフトする期間を含むので、クロストークや位相差による影響を小さく抑えることができる。

図１４は、図１２と同様に、着目画素ｂ２がパターンＣ−３で変化する場合であって、当該着目画素と下で隣り合う画素ｃ２がパターンＡのうち明画素で変化しない場合に、当該着目画素ｂ２における液晶素子１２０への印加電圧を補正する例を示す。
補正例その２で補正した場合、着目画素ｂ２の液晶素子１２０への印加電圧は、第３フィールド３ｆの正極性フィールドおよび第４フィールド４ｆの負極性フィールドでは、明画素の電圧ＶH、すなわち、第１フィールド１ｆおよび第２フィールド２ｆと同じ電圧ＶHに変更され、第３フィールド３ｆの負極性フィールドおよび第４フィールド４ｆの正極性フィールドでは、電圧Ｖminに変更される。
電圧Ｖminは、ＶLよりも低い電圧であり、例えば液晶素子１２０に印加される電圧の最小値である。このような補正によれば、第３フィールド３ｆの正極性フィールドおよび第４フィールド４ｆの負極性フィールドでは、着目画素ｂ２が画素ｃ２と同じ明画素となるので、ドメインの発生が抑えられる。
また、この例では、第３フィールド３ｆから第４フィールド４ｆまでの期間のうち、暗画素となる期間が、第３フィールド３ｆの負極性フィールドから第４フィールド４ｆの正極性フィールドまでの期間に集中して、画素がシフトする期間を含むので、クロストークや位相差による影響を小さく抑えることができる。

補正例その２は、補正対象となった明画素を、時間的に集中させて明るくし、当該明るくする期間の前後において相対的に暗くし、補正対象となった暗画素を、時間的に集中させて暗くし、当該暗くする期間の前後において相対的に明るくする例である。
なお、補正対象となった明画素を、時間的に集中させて明るくし、当該明るくする期間の前において相対的に暗くするか、もしくは、当該明るくする期間の後ろにおいて相対的に暗くする構成としてもよい。また、補正対象となった暗画素を、時間的に集中させて暗くし、当該暗くする期間の前において相対的に明るくするか、もしくは、当該暗くする期間の後ろにおいて相対的に明るくする構成としてもよい。

次に、補正例その３について説明する。
補正例その３は、着目画素と、当該着目画素に隣り合う画素とが所定の条件を満たす場合、極性のバランスを取りつつ、当該着目画素で表現する明画素または暗画素を時間的に分散させる例である。

図１５は、補正例その３の具体例を示す図である。
詳細には、図１５は、図１１等と同様に、着目画素ｂ２がパターンＣ−１で変化する場合であって、当該着目画素と下で隣り合う画素ｃ２がパターンＡのうち暗画素で変化しない場合に、当該着目画素ｂ２における液晶素子１２０への印加電圧を補正する例を示す。

補正例その３では、１フレームが、第１フィールド１ｆから第４フィールド４ｆまでに４分割され、さらに１つのフィールドは、正極性フィールドと負極性フィールドとに２分割されている点については、補正例その１、および、補正例その２と同様である。ただし、補正例その３では、１フレームが時間的に半分に短縮されるとともに、同じ表示が２フレームで繰り返される。
すなわち、補正例その３では、１フレームの期間長が、補正例その１の半分の８．３３ミリ秒であれば、１フィールドの期間長は２．０８ミリ秒である。
なお、便宜的に、同じ表示が繰り返される２フレームのうち、時間的に先行するフレームの符号を１Ｆと表記し、時間的に後行するフレームの符号を２Ｆと表記する。

図の例では、着目画素ｂ２は、第１フィールド１ｆおよび第２フィールド２ｆで暗画素であるので、液晶素子１２０への印加電圧が、この例では補正なしの破線で示されるようにＶLであり、第１フレーム１Ｆおよび第２フレーム２Ｆで繰り返される。
また、着目画素ｂ２は第３フィールド３ｆおよび第４フィールド４ｆで明画素であるので、液晶素子１２０への印加電圧は、補正なしでは、破線で示されるように例えばＶHとなる。
これに対して、補正例その３で補正した場合、着目画素ｂ２の液晶素子１２０への印加電圧は、第１フレーム１Ｆのうち、第３フィールド３ｆの正極性フィールドと、第４フィールド４ｆの正極性フィールドとで、実線に示されるように例えばＶmaxにそれぞれ変更され、第３フィールド３ｆの負極性フィールドと、第４フィールド４ｆの負極性フィールドとでＶLにそれぞれ変更される。
一方、着目画素ｂ２の液晶素子１２０への印加電圧は、第２フレーム２Ｆのうち、第３フィールド３ｆの負極性フィールドと、第４フィールド４ｆの負極性フィールドとでＶmaxにそれぞれ変更され、第３フィールド３ｆの正極性フィールドと、第４フィールド４ｆの正極性フィールドとでＶLにそれぞれ変更される。

着目画素ｂ２について、補正例その３で補正すると、第１フレーム１Ｆおよび第２フレーム２Ｆでは、第３フィールド３ｆおよび第４フィールド４ｆのうち、液晶素子１２０への印加電圧がＶmaxとなる場合に、画素ｃ２とのドメインが発生するが、電圧ＶLとなる場合ではドメインが発生しない。すなわち、補正なしの場合と比較すると、横電界が発生する期間が半分になるので、ドメインが抑えられる。また、補正例その３では、正極性と負極性とのバランスが確保された上で、正横電界が発生する期間が、補正例その２と比較すると、連続せずに時間的に分散するので、ドメインによる表示品位の低下が視認されにくくなる。

なお、補正例その３は、特に図示しないが、例えば着目画素ｂ２がパターンＣ−３で変化する場合であって、当該着目画素と下で隣り合う画素ｃ２がパターンＡのうち明画素で変化する場合でも、補正例その１やその２と同様に適用可能である。
また、上記の例では、着目画素ｂ２の液晶素子１２０への印加電圧が、第１フレーム１Ｆのうち、第３フィールド３ｆの正極性フィールドと、第４フィールド４ｆの正極性フィールドとにおいて電圧Ｖmaxに変更され、第２フレーム２Ｆのうち、第３フィールド３ｆの負極性フィールドと、第４フィールド４ｆの負極性フィールドとにおいて電圧Ｖmaxに変更された構成（構成その１）としたが、逆に、第１フレーム１Ｆのうち、第３フィールド３ｆの負極性フィールドと、第４フィールド４ｆの負極性フィールドとにおいて電圧Ｖmaxに変更され、第２フレーム２Ｆのうち、第３フィールド３ｆの正極性フィールドと、第４フィールド４ｆの正極性フィールドとにおいて変更された構成（構成その２）としてもよい。また、例えば奇数行を構成その１とし、偶数行を構成その２としてもよいし、例えば奇数列を構成その１とし、偶数列を構成その２としてもよい。
なお、補正例その３では、４位置を２回繰り返したが、４回、８回、……と繰り返してもよい。偶数回繰り返すのは、極性のバランスを確保するためである。

このように補正例その３は、補正対象となった明画素を、１回目のシフトにおいて正極性または負極性の一方で、時間的に分散させて明るくし、２回目のシフトにおいて正極性または負極性の他方で、時間的に分散させて明るくし、補正対象となった前記暗画素を、１回目のシフトにおいて正極性または負極性の一方で、時間的に分散させて暗くし、２回目のシフトにおいて正極性または負極性の他方で、時間的に分散させて暗くする例である。

補正例その４について説明する。
補正例その４は、着目画素と、当該着目画素に隣り合う画素とが所定の条件を満たす場合、補正例その２のように、暗画素または明画素の一方から、直接、暗画素または明画素の他方に変化させて、当該他方を時間的に集中するのではなく、一旦中間電圧を挟んで変更する例である。

図１６は、補正例その４の具体例を示す図である。
詳細には、図１６は、図１１等と同様に、着目画素ｂ２がパターンＣ−１で変化する場合であって、当該着目画素と下で隣り合う画素ｃ２がパターンＡのうち暗画素で変化しない場合に、当該着目画素ｂ２における液晶素子１２０への印加電圧を補正する例を示す。

補正例その４で補正した場合、着目画素ｂ２の液晶素子１２０への印加電圧は、第３フィールド３ｆの正極性フィールドおよび第４フィールド４ｆの負極性フィールドでは、実線で示されるように中間電圧の例えばＶ3に変更される。また、着目画素ｂ２の液晶素子１２０への印加電圧は、第３フィールド３ｆの負極性フィールドおよび第４フィールド４ｆの正極性フィールドでは、実線で示されるようにＶa2に変更される。
電圧Ｖ3は、ＶHよりも低い。また、電圧Ｖa2は、例えば次のような電圧である。詳細には、電圧Ｖa2は、補正例その４で補正した場合に、第３フィールド３ｆから第４フィールド４ｆまでの期間（８．３ミリ秒）にわたった液晶素子１２０の電圧積分値が、電圧ＶHを第３フィールド３ｆの正極性フィールドから第４フィールド４ｆの負極性フィールドまでの期間（１６．７ミリ秒）にわたって印加した場合における液晶素子１２０の電圧積分値と同じとさせる電圧である。
なお、着目画素ｂ２の液晶素子１２０への印加電圧は、第１フィールド１ｆおよび第２フィールド２ｆでは、補正なしの場合も、補正する場合も、暗画素に対応する例えば電圧ＶLである。

着目画素ｂ２について、補正例その４で補正されると、第３フィールド３ｆの負極性フィールドから第４フィールド４ｆの正極性フィールドまでの短期間でみれば、画素ｃ２とのドメインが発生するが、第３フィールド３ｆの正極性フィールドおよび第４フィールド４ｆの負極性フィールドでは、横電界が低減されるので、ドメインが目立たない。
また、補正例その４では、第３フィールド３ｆから第４フィールド４ｆまでの期間（８．３３ミリ秒）で通したみたときの電圧積分値が、映像データＶdaで指定される階調レベルに応じた電圧とほぼ同一となるので、表示の背反とはならない。

なお、補正例その４は、特に図示しないが、例えば着目画素ｂ２がパターンＣ−３で変化する場合であって、当該着目画素と下で隣り合う画素ｃ２がパターンＡのうち明画素で変化する場合でも、補正例その１やその２等と同様に適用可能である。
また、補正例その４では、中間電圧を１つ用いて２段階で変更するほか、２つ以上用いて、３段階以上にわたって変更してもよい。

このように補正例その４は、補正対象となった明画素または暗画素の液晶素子への印加電圧を複数段階で変化させる例である。

次に、補正例を適用するための具体的な構成である処理回路２２０Ｒ、２２０Ｇおよび２２０Ｂについて説明する。なお、処理回路２２０Ｒ、２２０Ｇおよび２２０Ｂについては構成が共通なので、ここでは、処理回路２２０Ｒを例にとって説明する。

図１７は、処理回路２２０Ｒの構成を示すブロック図である。
処理回路２２０Ｒには、Ｒ成分の映像データＶa_Rが表示制御回路２１０から供給される。映像データＶa_Rは、液晶パネル１００Ｒの画素配列に対して上下２倍、左右２倍で配列する画素の階調レベルを、１行１列〜１行２ｎ列、２行１列〜２行２ｎ列、…、（２ｍ−１）行１列〜（２ｍ−１）行（２ｎ）列、（２ｍ）行１列〜（２ｍ）行（２ｎ）列という画素の順番で指定する。

処理回路２２０Ｒは、図１７に示されるように、パターン判定部２２４、記憶部２３０および補正部２４０を含み、パターン判定部２２４は、第１検出部２２４１、第２検出部２２４２およぶ補正対象決定部２２４３を含む。
パターン判定部２２４は、表示制御回路２１０から供給される映像データＶa_Rを一旦蓄積して、液晶パネル１００Ｒにおける１つの画素に着目して、当該着目画素に対応する４画素分の階調レベルと、当該着目画素に右に隣り合う画素に対応する４画素分の階調レベルと、当該着目画素に下に隣り合う画素に対応する４画素分の階調レベルとを解析して、当該解析の結果、補正対象として決定した画素については、「１」のフラグＱａを出力し、補正対象として決定しなかった画素については、「０」のフラグＱａを出力する。

詳細には、パターン判定部２２４において第１検出部２２４１は、映像データＶa_Rで階調レベルが指定される画素のうち、１つの着目画素に対応する４画素分の階調レベルを解析して、当該４画素を第１フィールド１ｆから第４フィールド４ｆまでにわたって割り当てたときに上記パターンＣであるか否かを検出する。
着目画素に対応する４画素がパターンＣであれば、第２検出部２２４２は、当該着目画素に対して右または下に隣り合う画素のうち、明画素または暗画素が揃う軸を挟んだ画素に対応する４画素分の階調レベルを解析し、当該４画素を第１フィールド１ｆから第４フィールド４ｆまでにわたって割り当てたときに上記パターンＡであるか否かを検出する。
着目画素に対応する４画素がパターンＣであって、当該着目画素に対して右または下に隣り合う画素のうち、明画素または暗画素が揃う軸を挟んだ画素に対応する４画素がパターンＡである場合、補正対象決定部２２４３は、着目画素に対応する４画素のうち、明画素または暗画素を補正対象として決定する。詳細には、補正対象決定部２２４３は、原則として、軸を挟んだ画素に対応する４画素が明画素であれば、着目画素に対応する４画素のうち、暗画素を補正対象として決定し、軸を挟んだ画素に対応する４画素が暗画素であれば、着目画素に対応する４画素のうち、明画素を補正対象として決定する。

具体的には、図１８の（１）に示されるように、太線で示される着目画素がパターンＣ−２である場合に、明画素または暗画素が揃う軸は上下となるので、当該軸を挟んで隣り合う画素、すなわち、当該着目画素と右で隣り合う画素がパターンＡの暗画素であれば、着目画素に対応する４画素のうち、明画素が補正対象として決定される。なお、図では、着目画素に対応する４画素のうち、補正対象となった画素に「１」が付され、補正対象ではない画素に「０」が付されている。この場合、補正対象の画素が着目画素において左に揃っているので左補正と呼ぶことがある。
特に図示しないが、左補正の例としては、ほかに、着目画素がパターンＣ−４である場合であって、当該着目画素と右で隣り合う画素がパターンＡの明画素である場合がある。

また、図１８の（２）に示されるように、着目画素がパターンＣ−２である場合に、当該着目画素と右で隣り合う画素がパターンＡの明画素であれば、着目画素に対応する４画素のうち、暗画素が補正対象として決定される。この場合、補正対象の画素が着目画素において右に揃っているので右補正と呼ぶことがある。
特に図示しないが、右補正の例としては、ほかに、着目画素がパターンＣ−４である場合であって、当該着目画素と右で隣り合う画素がパターンＡの暗画素である場合がある。

図１８の（３）に示されるように、着目画素がパターンＣ−３である場合に、明画素または暗画素が揃う軸は左右となるので、当該軸を挟んで隣り合う画素、すなわち、当該着目画素と下で隣り合う画素がパターンＡの暗画素であれば、着目画素に対応する４画素のうち、明画素が補正対象として決定される。この場合、補正対象の画素が着目画素において上に揃っているので上補正と呼ぶことがある。
特に図示しないが、上補正の例としては、ほかに、着目画素がパターンＣ−１である場合であって、当該着目画素と下で隣り合う画素がパターンＡの明画素である場合がある。

図１８の（４）に示されるように、着目画素がパターンＣ−３である場合に、当該着目画素と下で隣り合う画素がパターンＡの明画素であれば、着目画素に対応する４画素のうち、暗画素が補正対象として決定される。この場合、補正対象の画素が着目画素において下に揃っているので下補正と呼ぶことがある。
特に図示しないが、下補正の例としては、ほかに、着目画素がパターンＣ−１である場合であって、当該着目画素と下で隣り合う画素がパターンＡの暗画素である場合がある。

なお、補正対象決定部２２４３は、着目画素に対応する４画素がパターンＣではない場合、または、当該着目画素に対して隣り合う画素に対応する４画素がパターンＡではない場合、着目画素に対応する４画素を補正の対象外とする。

補正対象決定部２２４３による補正対象の決定については、適宜例外を設けてもよい。例えば、図１８の（５）に示されるように、着目画素がパターンＣ−２である場合に、当該着目画素と右で隣り合う画素がパターンＡの暗画素であれば、当該着目画素と下で隣り合う画素がパターンＡの明画素であるかにかかわらず、原則によれば、上述したように着目画素に対応する４画素のうち、明画素が補正対象として決定される。
ただし、液晶パネル１００の特性などの事情、例えばドメインを抑制する場合に、暗画素を補正対象とした方がよい結果が得られるような事情がある場合には、暗画素を補正対象として決定してもよい。

説明を再び図１７に戻すと、記憶部２３０は、いわゆるフレームメモリである。記憶部２３０には、表示制御回路２１０から供給される映像データＶa_Rが、フラグＱａと対応付けて一旦蓄積されるとともに、蓄積された映像データＶa_Rのうち、各フィールドの正極性フィールドまたは負極性フィールドに対応したデータが読み出される。

なお、記憶部２３０からは、液晶パネル１００の画素に対応する映像データＣur_Vidとともに、フラグＱｂと、当該映像データＣur_Vidに対応する画素に対して２位置前の画素に対応する映像データＰre_Vidとが読み出される。
記憶部２３０への格納および読出は、例えば表示制御回路２１０によって制御される。
フラグＱｂとは、蓄積されたフラグＱａであって、読み出される映像データＣur_Vidに対応した画素が補正対象であるか否かを示す。したがって、映像データＣur_Vidに付帯して読み出されたフラグＱｂが「１」であれば、当該映像データＣur_Vidで示される画素が補正対象であることを示し、「０」であれば、補正対象ではないことを示している。
また、映像データＣur_Vidに対して１位置前でなく、２位置前の画素に対応する映像データＰre_Vidを読み出す理由は、パターンＣでは明画素または暗画素が２位置分連続するので、１シフト分では明画素または暗画素の一方から他方への変化分が判明しないためである。

補正部２４０は、概略的には、映像データＣur_Vidを、フラグＱｂおよび映像データＰre_Vid等を用いて、上記補正例その１乃至その４のいずれかで補正する。

図１９は、補正部２４０の構成を示すブロック図である。
この図に示されるように補正部２４０は、ＬＵＴ２４０２、２４０３および出力選択部２４１０を含む。なお、ＬＵＴは、Look Up Tableの略語である。

ＬＵＴ２４０２は、二次元テーブルであり、映像データＣur_Vidで指定される階調レベルと、映像データＰre_Vidで指定される階調レベルとに対応した記憶した映像データＣurB_Vidを出力する。
詳細には、ＬＵＴ２４０２は、映像データＣur_Vidで指定される階調レベルを、２位置前の映像データＰre_Vidで指定される階調レベルからの変化分で補正して、映像データＣurB_Vidとして出力する。
なお、ＬＵＴ２４０２における二次元テーブルの内容は、補正例その１からその４まで毎に用意される。
ＬＵＴ２４０４は、二次元テーブルであり、映像データＣur_Vidで指定される階調レベルと、映像データＰre_Vidで指定される階調レベルとに対応した電圧データＶ3を出力する。なお、この電圧データＶ3は、補正例その４で使用する中間電圧に相当するデータである。

出力選択部２４１０は、映像データＣur_Vid、Ｐre_Vid、ＣurB_Vidまたは電圧データＶ3のいずれかを、フラグＱｂ、フィールド番号データｆ_c、出力フィールド設定データｆ_sおよび出力信号設定データＳ_sに基づいて選択し、映像データＶid_rとして出力する。
出力選択部２４１０から出力される映像データＶid_rは、図示省略されたＤ／Ａ変換部によって、例えば表示制御回路２１０によって指定された極性のアナログ電圧のデータ信号Ｖid_Rに変換されて、液晶パネル１００Ｒに供給される。

フィールド番号データｆ_cは、第１フィールド１ｆから第４フィールド４ｆまでにおける正極性および負極性フィールドの通し番号を示す。具体的には、フィールド番号データｆ_cは、図２０に示されるように、第１フィールド１ｆの正極性フィールドにおいて「０」であり、以降、「１」ずつインクリメントされて、第４フィールド４ｆの負極性フィールドにおいて「７」となる。
なお、フィールド番号データｆ_c、出力フィールド設定データｆ_sおよび出力信号設定データＳ_sは、例えば表示制御回路２１０から供給される。

出力選択部２４１０は、フラグＱｂが「０」であれば、補正されていない映像データＣur_Vidを選択し、フラグＱｂが「１」であれば、出力フィールド設定データｆ_s、および、出力信号設定データＳ_sに基づいて次のような電圧を選択する。
出力フィールド設定データｆ_sは、フラグＱｂが「１」である場合に、出力選択部２４１０に対して映像データＣurB_Vidの選択を、フィールド毎に指定するデータである。なお、出力フィールド設定データｆ_sは、出力選択部２４１０に対して、「１」であれば、映像データＣurB_Vidを選択させ、「０」であれば、さらに出力フィールド設定データｆ_sによって次のような電圧を選択させる。
出力信号設定データＳ_sは、出力選択部２４１０に対して、出力フィールド設定データｆ_sが「０」であるフィールドにおいて、「１」であれば、電圧データＶ3を選択させ、「０」であれば、映像データＰre_Vidを選択させる。

例えば、図１１の補正例その１でいえば、着目画素ｂ２は、第１フィールド１ｆおよび第２フィールド２ｆで補正対象ではなく、第３フィールド３ｆおよび第４フィールド４ｆで補正対象となる。このため、フラグＱｂは、図２０に示されるように、第１フィールド１ｆおよび第２フィールド２ｆにおいて「０」になり、第３フィールド３ｆおよび第４フィールド４ｆにおいて「１」になる。また、出力フィールド設定データｆ_sは、第３フィールド３ｆの正極性フィールド、第３フィールド３ｆの負極性フィールド、第４フィールド４ｆの正極性フィールドおよび第４フィールド４ｆの負極性フィールドにおいて、この順で「１１１１」となる。
したがって、出力選択部２４１０は、第１フィールド１ｆおよび第２フィールド２ｆにおいて映像データＣur_Vidを選択し、第３フィールド３ｆおよび第４フィールド４ｆにおいて映像データＣurB_Vidを選択する。

また例えば、図１３の補正例その２でいえば、フラグＱｂは、第１フィールド１ｆおよび第２フィールド２ｆにおいて「０」になり、第３フィールド３ｆおよび第４フィールド４ｆにおいて「１」になる。また、出力フィールド設定データｆ_sは、第３フィールド３ｆの正極性フィールド、第３フィールド３ｆの負極性フィールド、第４フィールド４ｆの正極性フィールドおよび第４フィールド４ｆの負極性フィールドにおいて、この順で「０１１０」となる。
出力信号設定データＳ_sは、第３フィールド３ｆの正極性フィールドおよび第４フィールド４ｆの負極性フィールドにおいて、この順で「００」となる。
したがって、出力選択部２４１０は、第１フィールド１ｆおよび第２フィールド２ｆにおいて映像データＣur_Vidを選択し、第３フィールド３ｆの正極性フィールドにおいて映像データＰre_Vidを選択し、第３フィールド３ｆの負極性フィールドおよび第４フィールド４ｆの正極性フィールドにおいて映像データＣurB_Vidを選択し、第４フィールド４ｆの負極性フィールドにおいて映像データＰre_Vidを選択する。

例えば、図１５の補正例その３でいえば、フラグＱｂは、第１フィールド１ｆおよび第２フィールド２ｆにおいて「０」になり、第３フィールド３ｆおよび第４フィールド４ｆにおいて「１」になる。また、出力フィールド設定データｆ_sは、第１フレーム１Ｆでは、第３フィールド３ｆの正極性フィールド、第３フィールド３ｆの負極性フィールド、第４フィールド４ｆの正極性フィールドおよび第４フィールド４ｆの負極性フィールドにおいて、この順で「１０１０」となる。
出力信号設定データＳ_sは、第３フィールド３ｆの負極性フィールドおよび第４フィールド４ｆの負極性フィールドにおいて、この順で「００」となる。
したがって、出力選択部２４１０は、第１フレームでは、第１フィールド１ｆおよび第２フィールド２ｆにおいて映像データＣur_Vidを選択し、第３フィールド３ｆの正極性フィールドにおいて映像データＣurB_Vidを選択し、第３フィールド３ｆの負極性フィールドにおいて映像データＰre_Vidを選択し、第４フィールド４ｆの正極性フィールドにおいて映像データＣurB_Vidを選択し、第４フィールド４ｆの負極性フィールドにおいて映像データＰre_Vidを選択する。
なお、出力フィールド設定データｆ_sは、第２フレーム２Ｆでは、第３フィールド３ｆの正極性フィールド、第３フィールド３ｆの負極性フィールド、第４フィールド４ｆの正極性フィールドおよび第４フィールド４ｆの負極性フィールドにおいて、この順で「０１０１」となる。また、出力信号設定データＳ_sは、第２フレーム２Ｆでは、第３フィールド３ｆの正極性フィールドおよび第４フィールド４ｆの正極性フィールドにおいて、この順で「００」となる。

また例えば、図１６の補正例その４でいえば、フラグＱｂは、第１フィールド１ｆおよび第２フィールド２ｆにおいて「０」になり、第３フィールド３ｆおよび第４フィールド４ｆにおいて「１」になる。また、出力フィールド設定データｆ_sは、第３フィールド３ｆの正極性フィールド、第３フィールド３ｆの負極性フィールド、第４フィールド４ｆの正極性フィールドおよび第４フィールド４ｆの負極性フィールドにおいて、この順で「０１１０」となる。
出力信号設定データＳ_sは、第３フィールド３ｆの正極性フィールドおよび第４フィールド４ｆの負極性フィールドにおいて、この順で「１１」となる。
したがって、出力選択部２４１０は、第１フレームでは、第１フィールド１ｆおよび第２フィールド２ｆにおいて映像データＣur_Vidを選択し、第３フィールド３ｆの正極性フィールドにおいて電圧データＶ3を選択し、第３フィールド３ｆの負極性フィールドおよび第４フィールド４ｆの正極性フィールドにおいて映像データＣurB_Vidを選択し、第４フィールド４ｆの負極性フィールドにおいて電圧データＶ3を選択する。

なお、ここでは処理回路２２０Ｒを例にとって説明したが、処理回路２２０Ｇ、２００Ｂについても、処理回路２２０Ｒと同様な構成である。
すなわち、処理回路２２０Ｇは、Ｇに対応する映像データＶa_Gを処理し、データ信号Ｖid_Gに変換して液晶パネル１００Ｇに供給し、処理回路２２０Ｂは、Ｂに対応する映像データＶa_Bを処理し、データ信号Ｖid_Bに変換して液晶パネル１００Ｂに供給する。

Ｒ（赤）は第１色の一例であり、液晶パネル１００Ｒは第１液晶パネルの一例である。Ｇ（緑）は第２色の一例であり、液晶パネル１００Ｇは第２液晶パネルの一例である。Ｂ（青）は第３色の一例であり、液晶パネル１００Ｂは第３液晶パネルの一例である。

また、実施形態では、ノーマリーブラックモードで説明したが、ノーマリーホワイトモードとしてもよい。また、液晶パネル１００Ｒ、１００Ｇ、１００Ｂを透過型としたが、反射型としてもよい。

１…液晶プロジェクター、１００Ｒ、１００Ｇ、１００Ｂ…液晶パネル、１１０…画素回路、１１８…画素電極、１２０…液晶素子、２００…映像処理装置、２２０Ｒ、２２０Ｒ、２２０Ｇ…処理回路、２２４…パターン判定部、２３０…記憶部、２４０…補正部、２２４１…第１検出部、２２４２…第２検出部、２２４３…補正対象決定部、２４０２、２４０３…ＬＵＴ、２４１０…出力選択部。

Claims (8)

1. 画素電極とコモン電極とで液晶を挟持した液晶パネルの画素を、互いに異なる２軸に沿ってシフトさせた４位置で視認させる液晶プロジェクターの映像処理装置であって、
   前記液晶パネルの着目画素について、前記４位置のうち、前記２軸の一方の軸または他方の軸に沿った２位置が、階調レベルが第１しきい値以上の明画素、または、第２しきい値以下の暗画素の一方で揃い、他の２位置が、前記明画素または前記暗画素の他方で揃う第１パターンを検出する第１検出部と、
   前記液晶パネルの着目画素と隣り合う画素のうち、前記第１パターンにおいて前記明画素または前記暗画素が揃う軸を挟んだ画素について、前記４位置がすべて前記明画素または前記暗画素の一方となる第２パターンを検出する第２検出部と、
   前記着目画素が第１パターンとなる場合であって、前記軸を挟んだ画素が第２パターンとなる場合に、前記着目画素に割り当てられる暗画素または明画素を補正対象とする補正対象決定部と、
   前記補正対象となった明画素または暗画素に指定された階調レベルを補正する補正部と、
   を含む映像処理装置。
2. 前記補正部は、
   前記補正対象となった前記明画素を、時間的に集中させて明るくし、当該明るくする期間の前後の少なくとも一方において相対的に暗くする
   請求項１に記載の映像処理装置。
3. 前記補正部は、
   前記補正対象となった前記暗画素を、時間的に集中させて暗くし、当該暗くする期間の前後の少なくとも一方において相対的に明るくする、
   請求項１に記載の映像処理装置。
4. 前記液晶パネルの画素は、２軸の４位置のシフトを偶数回繰り返し、
   前記補正部は、
   前記補正対象となった前記明画素を、
   １回目のシフトにおいて正極性または負極性の一方で、時間的に分散させて明るくし、
   ２回目のシフトにおいて正極性または負極性の他方で、時間的に分散させて明るくする、
   請求項１に記載の映像処理装置。
5. 前記液晶パネルの画素は、２軸の４位置のシフトを偶数回繰り返し、
   前記補正部は、
   前記補正対象となった前記暗画素を、
   １回目のシフトにおいて正極性または負極性の一方で、時間的に分散させて暗くし、
   ２回目のシフトにおいて正極性または負極性の他方で、時間的に分散させて暗くする
   請求項１に記載の映像処理装置。
6. 前記補正部は、
   前記補正対象となった明画素または暗画素に指定された階調レベルを補正して、当該着目画素の画素電極と、前記軸を挟んだ画素の画素電極とで生じる電界を、補正しない場合の電界と比較して低減させる、
   請求項１に記載の映像処理装置。
7. 前記補正部は、
   前記補正対象となった前記明画素または前記暗画素の液晶素子への印加電圧を複数段階で変化させる
   請求項１乃至６のいずれかに記載の映像処理装置。
8. 請求項１乃至７のいずれかに記載の映像処理装置と、
   第１色に対応した画像を表示するための第１液晶パネルと、
   前記第１色とは異なる第２色に対応した画像を表示するための第２液晶パネルと、
   前記第１色および第２色とは異なる第３色に対応した画像を表示するための第３液晶パネルと、
   を含む液晶プロジェクター。

Images