JP2021125229A - 表示装置、及び集積回路 - Google Patents

Abstract

【課題】画像表示とタッチ検出とを行う表示装置を提供する。【解決手段】表示装置は、複数のセンサ電極１１３と、複数のセンサ電極１１３と接続された複数のセンサ配線１１４と、一部のセンサ配線と接続された疑似検査回路１１６，１１７と、センサ電極の電位を制御してセンサ電極における容量をセンサ配線を介して検出する制御回路１１５とを備える。疑似検査回路１１６、１１７によって、隣接する少なくとも２つのセンサ電極の間がショートしている不良状態と、一部のセンサ配線が断線している不良状態の少なくとも一方の不良状態が疑似的に形成される。疑似的に形成された不良状態におけるセンサ電極の容量が制御回路１１５で検出され、その検出結果が検査基準の決定に利用され得る。【選択図】図４

Description

以下に開示する発明は、タッチ検出機能を有する表示装置と、集積回路とに関する。

タッチセンサがアクティブマトリクス基板に設けられたインセル型のタッチパネルを有する表示装置が特開２０１７−５０４１３９号公報に開示されている。この表示装置では、アクティブマトリクス基板に複数の自己容量電極が設けられ、１フレームを表示期間とタッチ期間とに分割して、表示期間とタッチ期間のそれぞれに応じて自己容量電極が駆動される。

特開２０１７−５０４１３９号公報

ところで、上記のようなインセル型のタッチパネルを有する表示装置の製造過程では、隣接するセンサ電極間のショートや、センサ電極と接続されたセンサ配線の断線等の不良の有無が検査される。不良の有無を判断するための検査基準を決めるために、通常、上記のショートや断線等が実際に生じている不良品のサンプルが用意される。そして、不良品のサンプルを用いてセンサ電極の容量を検出し、検出結果を基に不良とされる基準が決められる。より正確な検査基準を決めるためには、断線やショートのパターンや程度が異なる多彩な不良品のサンプルが必要となる。しかしながら、このような不良品が自然に発生するのは稀であり、このような不良品が発生するのを待っている間は検査基準を決められず、検査を行えない。また、このような不良品を人工的に作製することも考えられるが、高度な技術や精度が要求されるため人工的に作製することは難しい。

本願発明は、センサ配線の断線やセンサ電極間のショート等を有する不良品のサンプルを検査工程前に用意することなく、検査工程の検査基準を迅速に決め得る技術を提供する。

上記課題に鑑みてなされた表示装置は、表示領域に画像を表示し、ユーザのタッチを検出する表示装置であって、前記表示領域においてマトリクス状に配置された複数のセンサ電極と、前記複数のセンサ電極と接続された複数のセンサ配線と、前記複数のセンサ配線のうちの一部のセンサ配線と接続された疑似検査回路であって、隣接する少なくとも２つのセンサ電極の間がショートしている不良状態と、前記一部のセンサ配線が断線している不良状態の少なくとも一方の不良状態を疑似的に形成する疑似検査回路と、前記複数のセンサ電極の電位を制御し、前記複数のセンサ電極における容量を前記複数のセンサ配線を介して検出する制御回路と、を備える。

上記構成によれば、センサ配線の断線やセンサ電極間のショート等を有する不良品のサンプルを検査工程の前に用意することなく、検査工程の検査基準を迅速に決めることができる。

図１は、実施形態における表示装置の概略断面図である。 図２は、アクティブマトリクス基板における画素の等価回路図である。 図３Ａは、アクティブマトリクス基板における一部領域を拡大した概略平面図である。 図３Ｂは、センサ電極の配置例を模式的に表した概略平面図である。 図４は、図３Ｂにおけるコントローラ内の概略構成を模式的に示した平面図である。 図５は、断線不良を疑似的に形成する疑似検査回路の等価回路図である。 図６は、図４においてＸ軸方向に隣接するセンサ電極間のショート不良を疑似的に形成する疑似検査回路の等価回路図である。 図７は、図４においてＹ軸方向に隣接するセンサ電極間のショート不良を疑似的に形成する疑似検査回路の模式図である。

以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。

図１は、本実施形態における表示装置の概略断面図である。図１に示すように、表示装置１０は、表示パネルとして、アクティブマトリクス基板１１０と、対向基板１２０と、アクティブマトリクス基板１１０と対向基板１２０との間に挟持された液晶層１３０とを備える。また、図示を省略するが、この表示装置１０において、アクティブマトリクス基板１１０と対向基板１２０とを挟むように一対の偏光板が設けられ、アクティブマトリクス基板１１０側にバックライトが設けられている。

表示装置１０は、画像を表示する画像表示機能と、ユーザの指等による接触を検出するタッチ検出機能とを有する。表示装置１０は、タッチ検出を行うために必要な素子がアクティブマトリクス基板１１０に設けられた、いわゆるインセル型タッチパネル表示装置である。

本実施形態において、液晶層１３０に含まれる液晶分子の駆動方式は横電界駆動方式である。横電界駆動方式を実現するため、後述する画素電極及びセンサ電極（対向電極）は、アクティブマトリクス基板１１０に設けられている。

対向基板１２０は、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の各色のカラーフィルタをそれぞれ複数備える。また、対向基板１２０は、光の反射を防止するためのブラックマトリクスを備える。

次に、アクティブマトリクス基板１１０の構成について具体的に説明する。図２は、アクティブマトリクス基板１１０における画素の等価回路図である。図３Ａは、アクティブマトリクス基板１１０における一部領域を拡大した概略平面図である。

図２及び図３Ａに示すように、アクティブマトリクス基板１１０は、複数のゲート線ＧＬと、複数のゲート線ＧＬと交差する複数のデータ線ＳＬとを備える。

ゲート線ＧＬとデータ線ＳＬとで規定される画素ＰＩＸには、画素電極１１２が設けられている。また、図３Ａでは図示が省略されているが、画素ＰＩＸには、図２に示すように、ゲート線ＧＬとデータ線ＳＬと画素電極１１２とに接続されたスイッチング素子１１１が設けられている。本実施形態において、スイッチング素子１１１は、例えば、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）で構成されている。ＴＦＴのゲートはゲート線ＧＬと接続され、ソースはデータ線ＳＬと接続され、ドレインは画素電極１１２と接続されている。

また、図３Ａでは図示されていないが、アクティブマトリクス基板１１０は、表示制御回路と、ゲートドライバと、ソースドライバと、を備えている。表示制御回路は、ゲートドライバ及びソースドライバにクロック信号や画像を書き込むタイミングを示す同期信号（垂直同期信号、水平同期信号）等の制御信号を供給する。ゲートドライバは、複数のゲート線ＧＬに走査電圧を順次印加する。ソースドライバは、制御信号に基づいて、表示画像の階調を示すデータ電圧をデータ線ＳＬに印加する。ゲート線ＧＬが走査されると、そのゲート線ＧＬと接続されたスイッチング素子１１１がオンになり、データ線ＳＬを介して画素電極１１２にデータ電圧が印加される。

図３Ａに示すように、複数のセンサ電極１１３が設けられており、各センサ電極１１３は複数の画素と平面視で重なっている。つまり、センサ電極１１３は、複数の画素に設けられた各画素電極１１２と絶縁膜（図示略）を介して重なるように配置されている。

ここで、アクティブマトリクス基板１１０におけるセンサ電極１１３の配置例を模式的に表した概略平面図を図３Ｂに示す。図３Ｂに示すように、アクティブマトリクス基板１１０の基板１００上に、複数のセンサ電極１１３がマトリクス状に配列されている。複数のセンサ電極１１３のそれぞれは、一のセンサ配線１１４と接続されている。つまり、センサ電極１１３と同数のセンサ配線１１４がアクティブマトリクス基板１１０に設けられている。

センサ配線１１４は、図３Ａに示すように、Ｙ軸方向に延伸し、データ線ＳＬと平面視で重なる部分（以下、延伸部）と、延伸部からＸ軸方向に突出し、ゲート線ＧＬと平面視で重なる部分（以下、突出部）とを有する。センサ配線１１４の突出部は、白丸Ｔで示される位置において、当該センサ配線１１４に対応するセンサ電極１１３と接続されている。

また、図３Ａに示すように、センサ電極１１３は、画素電極１１２との間で横電界を形成するための複数のスリット１１３１が画素電極１１２と平面視で重なる位置に形成されている。

図３Ｂに示すように、アクティブマトリクス基板１１０には、各センサ配線１１４の一方の端部と接続されたコントローラ１１５が設けられている。コントローラ１１５は、画像表示時とタッチ検出時においてそれぞれに応じた所定の電圧信号をセンサ配線１１４に供給する。具体的には、例えば、コントローラ１１５は、１フレーム期間に画像表示とタッチ検出の各処理を時分割で行う。コントローラ１１５は、画像表示期間において、各センサ配線１１４を介して全てのセンサ電極１１３に共通電圧を印加する。一方、タッチ検出期間において、コントローラ１１５は、各センサ配線１１４を介して全てのセンサ電極１１３にタッチ検出用パルスを印加する。ユーザの指等の誘電体が表示面に接触していないとき、タッチ検出用パルスが印加された状態において、各センサ電極１１３は、隣接するセンサ電極１１３との間に寄生容量を有する。ユーザの指等が表示面に接触すると、接触した位置近傍のセンサ電極１１３における容量が変化する。コントローラ１１５は、所定のタッチ検出時間内に、センサ配線１１４を介して容量変化に応じた信号を受け付けると、ユーザによるタッチを検出する。

表示装置１０は、上述の画像表示及びタッチ検出を行う通常モードに加え、疑似検査モードを有する。疑似検査モードは、表示装置１の検査工程で用いる検査基準を迅速に決めるために、断線やショート等の不良状態を疑似的に作り、センサ電極１１３における容量を検出するモードである。

コントローラ１１５は、疑似検査を行うための疑似検査回路を備えている。ここで、図４〜図６を用いて疑似検査回路について説明する。図４は、図３Ｂにおけるコントローラ１１５内の概略構成を模式的に示した平面図である。図４に示すように、センサ配線１１４は、その一方の端部がコントローラ１１５内に配置されるようにコントローラ１１５まで延伸されている。

コントローラ１１５は、疑似検査回路１１６（１１６ａ、１１６ｂ）と、疑似検査回路１１７（１１７ａ、１１７ｂ）とを備える。

図４の例において、疑似検査回路１１６ａは、センサ電極１１３ａと接続されたセンサ配線１１４（以下、センサ配線１１４ａ）と接続されている。また、疑似検査回路１１６ｂは、センサ電極１１３ｂと接続されたセンサ配線１１４（以下、センサ配線１１４ｂ）と接続されている。一方、疑似検査回路１１７ａは、センサ電極１１３ｇと接続されたセンサ配線１１４（以下、センサ配線１１４ｇ）、及びセンサ電極１１３ｈと接続されたセンサ配線１１４（以下、センサ配線１１４ｈ）と接続されている。また、疑似検査回路１１７ｂは、センサ電極１１３ｃ〜１１３ｆのそれぞれと接続されたセンサ配線１１４（以下、センサ配線１１４ｃ〜１１４ｆ）と接続されている。

疑似検査回路１１６は、センサ配線１１４ａ、１１４ｂとコントローラ１１５との間の導通状態を制御し、センサ配線１１４ａ、１１４ｂが断線した状態と断線していない状態の間を切り替える。また、疑似検査回路１１７は、センサ配線１１４ｇと１１４ｈの間、センサ配線１１４ｃ〜１１４ｆの間の導通状態を制御し、センサ電極１１３ｇと１１３ｈの間、センサ電極１１３ｃ〜１１３ｆの間がショートした状態とショートしていない状態との間を切り替える。つまり、疑似検査回路１１６、１１７によって、一部のセンサ配線が断線した断線不良と、隣接する少なくとも２つのセンサ電極の間がショートしているショート不良が疑似的に形成される。以下、疑似検査回路１１６、１１７の具体的な構成について説明する。

図５は、疑似検査回路１１６の等価回路図を示している。疑似検査回路１１６は、センサ配線１１４ａ又は１１４ｂとコントローラ１１５との間において、３つの疑似断線回路１１６１〜１１６３と、非断線回路１１６４とが並列に接続されて構成されている。

疑似断線回路１１６１は、直列に接続されたトランジスタＴｒ１と抵抗Ｒ１とを有する。疑似断線回路１１６２は、直列に接続されたトランジスタＴｒ２と抵抗Ｒ２とを有する。疑似断線回路１１６３は、直列に接続されたトランジスタＴｒ３と抵抗Ｒ３とを有する。非断線回路１１６４は、トランジスタＴｒ４を有する。

トランジスタＴｒ１〜Ｔｒ４のドレインはセンサ配線１１４ａ又は１１４ｂと接続され、トランジスタＴｒ１〜Ｔｒ３のソースは抵抗Ｒ１、Ｒ２、Ｒ３とそれぞれ接続されている。抵抗Ｒ１〜Ｒ３とトランジスタＴｒ４のそれぞれの一方の端部はコントローラ１１５と接続されている。

トランジスタＴｒ１〜Ｔｒ４は、例えばｎ型トランジスタ（ＮＭＯＳ：negative-channel metal oxide semiconductor）で構成される。但し、トランジスタＴｒ１〜Ｔｒ４はこれに限定されず、ｐ型トランジスタ（ＰＭＯＳ：positive-channel metal oxide semiconductor）で構成されてもよい。

トランジスタＴｒ１〜Ｔｒ４のそれぞれのゲートはコントローラ１１５と接続されている。コントローラ１１５からゲートに印加されるゲートオン電圧又はゲートオフ電圧に応じて、トランジスタＴｒ１〜Ｔｒ４はオン又はオフに切り替えられる。

抵抗Ｒ１〜Ｒ３は、例えばデジタル可変抵抗等で構成され、それぞれ異なる抵抗値が設定されている。具体的には、例えば、抵抗Ｒ１の抵抗値は１００ｋΩ程度、抵抗Ｒ２の抵抗値は２０ｋΩ程度、抵抗Ｒ３の抵抗値は５ｋΩ程度である。

コントローラ１１５は、疑似検査において、トランジスタＴｒ１〜Ｔｒ３のいずれかにゲートオン電圧を印加してトランジスタＴｒ１〜Ｔｒ３を一つずつオンに切り替え、センサ電極１１３における容量を検出するためのタッチ検出用パルスを全てのセンサ配線１１４に供給する。

トランジスタＴｒ１にゲートオン電圧が印加され、他のトランジスタＴｒ２〜Ｔｒ４にゲートオフ電圧が印加される場合、センサ配線１１４ａ、１１４ｂとコントローラ１１５との間に殆ど電流が流れない完全断線状態となる。そのため、センサ配線１１４ａ、１１４ｂからコントローラ１１５に電流が流れず、センサ電極１１３ａ、１１３ｂにおいて容量が無いものとして検出される。

また、トランジスタＴｒ２にゲートオン電圧が印加され、他のトランジスタＴｒ１、Ｔｒ３、Ｔｒ４にゲートオフ電圧が印加される場合、センサ配線１１４ａ、１１４ｂとコントローラ１１５との間は、抵抗Ｒ１が設けられている場合よりも電流は流れやすいが抵抗Ｒ２が設けられていない場合よりも電流が流れにくい（以下、この状態を断線状態Ｈと称する）。そのため、所定のタッチ検出時間内にセンサ配線１１４ａ、１１４ｂからコントローラ１１５へ出力される容量の検出結果は、完全断線状態よりも大きくなるが、抵抗Ｒ２が設けられていない場合よりも小さくなる。

また、トランジスタＴｒ３にゲートオン電圧が印加され、他のトランジスタＴｒ１、Ｔｔ２、Ｔｒ４にゲートオフ電圧が印加される場合、センサ配線１１４ａ、１１４ｂとコントローラ１１５との間は、抵抗Ｒ２が設けられている場合よりも電流は流れやすいが、抵抗Ｒ３が設けられない場合よりも電流が流れにくい（以下、この状態を断線状態Ｌと称する）。そのため、所定のタッチ検出時間内にセンサ配線１１４ａ、１１４ｂからコントローラ１１５へ出力される容量の検出結果は、断線状態Ｈに比べてより小さくなる。

なお、コントローラ１１５は、通常モードにおいて、トランジスタＴｒ４にゲートオン電圧を印加し、他のトランジスタＴｒ１〜Ｔｒ３にゲートオフ電圧を印加する。これにより、センサ配線１１４ａ、１１４ｂとコントローラ１１５との間は、断線状態Ｌよりも電流がより流れやすい状態（以下、通常状態）となる。通常状態は、コントローラ１１５が所定のタッチ検出時間内に、センサ電極１１３における容量をセンサ配線１１４を介して検出できる程度にセンサ配線１１４とコントローラ１１５との間に電流が流れる状態である。

つまり、センサ配線１１４ａ，１１４ｂとコントローラ１１５の間の導電状態は、疑似断線回路１１６１〜１１６３及び非断線回路１１６４によって、抵抗が異なる複数パターンの断線状態と非断線状態との間で切り替えられる。

次に、疑似検査回路１１７の構成について説明する。図６は、疑似検査回路１１７ａの等価回路図を示している。図６において、疑似検査回路１１６と同様の構成には疑似検査回路１１６と同じ符号が付されている。図６に示すように、疑似検査回路１１７ａは、センサ配線１１４ｇと１１４ｈとの間において、非ショート回路１１７１と、３つの疑似ショート回路１１７２〜１１７４とが並列に接続されている。

非ショート回路１１７１は、直列に接続されたトランジスタＴｒ１と抵抗Ｒ１とを有する。疑似ショート回路１１７２は、直列に接続されたトランジスタＴｒ２と抵抗Ｒ２とを有する。疑似ショート回路１１７３は、直列に接続されたトランジスタＴｒ３と抵抗Ｒ３とを有する。疑似ショート回路１１７４は、トランジスタＴｒ４を有する。

疑似ショート回路１１７２〜１１７４のトランジスタＴｒ２〜Ｔｒ４のゲート電圧はコントローラ１１５によって制御され、センサ配線１１４ｇと１１４ｈとの間の導通状態が切り替えられる。

具体的には、トランジスタＴｒ４にゲートオン電圧が印加され、他のトランジスタＴｒ１〜Ｔｒ３にゲートオフ電圧が印加される場合、センサ配線１１４ｇと１１４ｈとの間が完全に導通された状態となる。つまり、この場合、図４において、Ｘ軸方向に隣接するセンサ電極１１３ｇとセンサ電極１１３ｈとの間が完全にショートしている状態（以下、完全ショート状態と称する）が作られる。

また、トランジスタＴｒ３にゲートオン電圧が印加され、他のトランジスタＴｒ１、Ｔｒ２、Ｔｒ４にゲートオフ電圧が印加される場合、センサ配線１１４ｇと１１４ｈとの間は完全ショート状態より高抵抗であるが導通している状態となる。つまり、センサ電極１１３ｇとセンサ電極１１３ｈとの間は完全ショート状態よりも電流が流れにくいショート状態Ｈが作られる。

トランジスタＴｒ４にゲートオン電圧が印加され、他のトランジスタにゲートオフ電圧が印加される場合、センサ配線１１４ｇと１１４ｈとの間はショート状態Ｈよりも高抵抗であるが導通している状態となる。つまり、センサ電極１１３ｇとセンサ電極１１３ｈとの間はショート状態Ｈよりも電流が流れにくいショート状態Ｌが作られる。

トランジスタＴｒ１にゲートオン電圧が印加され、他のトランジスタにゲートオフ電圧が印加される場合、センサ配線１１４ｇと１１４ｈとの間は殆ど電流が流れない状態となる。つまり、センサ電極１１３ｇとセンサ電極１１３ｈとの間は非ショート状態が作られる。

このように、隣接するセンサ電極１１３ｇと１１３ｈの間の導電状態は、疑似検査回路１１７の疑似ショート回路１１７２〜１１７４によって、抵抗が異なる複数パターンのショート状態と非ショート状態との間で切り替えられる。

コントローラ１１５は、疑似検査モードにおいて、トランジスタＴｒ２〜Ｔｒ４を一つずつオンに切り替え、例えば、センサ配線１１４ｇに所定のタッチ検出用パルスを印加する。そして、コントローラ１１５は、タッチ検出用パルスが印加されなかったセンサ配線１１４ｈを介してセンサ電極１１３ｈにおける容量を検出する。例えば、センサ電極１１３ｇと１１３ｈとの間が完全ショート状態である場合において、センサ配線１１４ｇにタッチ検出用パルスが印加されると、センサ電極１１３ｇと１１３ｈは略同電位となる。この場合、センサ電極１１３ｈにおける容量は、センサ電極１１３ｇと１１３ｈとの間が非ショート状態である場合よりも大きくなる。つまり、センサ電極１１３ｇと１１３ｈとの間に電流が流れやすいほど、センサ電極１１３ｈにおける容量は大きくなる。より具体的には、非ショート状態、ショート状態Ｌ、ショート状態Ｈ、及び完全ショート状態のそれぞれの状態におけるセンサ電極１１３ｈにおける容量の大きさをＣ１〜Ｃ４とした場合、Ｃ４＞Ｃ３＞Ｃ２＞Ｃ１の関係が満たされる。

なお、コントローラ１１５は、通常モードにおいて、トランジスタＴｒ１にゲートオン電圧を印加し、他のトランジスタＴｒ２〜Ｔｒ４にゲートオフ電圧を印加する。これにより、センサ配線１１４ｇと１１４ｈとの間に電流が流れない非ショート状態、すなわち、通常状態となる。

次に、疑似検査回路１１７ｂについて説明する。図７は、図４に示す疑似検査回路１１７ｂの概略構成を示す模式図である。図７に示すように、疑似検査回路１１７ｂは、図４に示すＹ軸方向に並ぶセンサ電極１１３ｃ〜１１３ｆのそれぞれと接続されたセンサ配線１１４（以下、センサ配線１１４ｃ〜１１４ｆ）と接続されている。より具体的には、疑似検査回路１１７ｂは、疑似検査回路１１７ｂ＿１〜１１７ｂ＿４を含む。疑似検査回路１１７ｂ＿１は、センサ配線１１４ｃと１１４ｄとの間に接続され、疑似検査回路１１７ｂ＿２は、センサ配線１１４ｄと１１４ｅとの間に接続され、疑似検査回路１１７ｂ＿３は、センサ配線１１４ｅと１１４ｆとの間に接続されている。

疑似検査回路１１７ｂ＿１〜１１７ｂ＿３のそれぞれの回路構成は、上述した疑似検査回路１１７ａと同じである。つまり、疑似検査回路１１７ｂ＿１〜１１７ｂ＿３のそれぞれは、図６に示す非ショート回路１１７１と、３つの疑似ショート回路１１７２〜１１７４とが並列に接続されて構成されている。

センサ配線１１４ｃと１１４ｄの間、センサ配線１１４ｄと１１４ｅとの間、及びセンサ配線１１４ｅと１１４ｆとの間は、疑似検査回路１１７ｂ＿１〜１１７ｂ＿３によって、完全ショート状態、ショート状態Ｈ、ショート状態Ｌ、及び非ショート状態のいずれかの状態にされる。

つまり、例えば、これらセンサ配線１１４ｃ〜１１４ｆの間が同時に完全ショート状態にされてもよいし、ショート状態Ｈ又はショート状態Ｌにされてもよい。または、センサ配線１１４ｃ〜１１４ｆの間が全て同じ状態ではなく、完全ショート状態、ショート状態Ｈ、ショート状態Ｌ、及び非ショート状態のうちの２つ又は３つの状態をセンサ配線１１４ｃ〜１１４ｆの間に同時に発生させてもよい。具体的には、例えば、センサ配線１１４ｃと１１４ｄの間を非ショート状態、センサ配線１１４ｄ〜１１４ｆの間を完全ショート状態、ショート状態Ｈ及びショート状態Ｌのいずれかの状態にしてもよい。または、センサ配線１１４ｃ〜１１４ｅの間を非ショート状態、センサ配線１１４ｅと１１４ｆの間を完全ショート状態、ショート状態Ｈ、ショート状態Ｌのいずれかの状態にしてもよい。

本実施形態において、疑似検査は、表示領域に所定画像が表示された状態で行われる。コントローラ１１５は、例えば、表示パネルの外部に設けられたパーソナルコンピューター等の外部装置（図示略）と接続されている。疑似検査において、外部装置からコントローラ１１５を介して疑似検査回路１１６、１１７におけるトランジスタＴｒ１〜Ｔｒ４のオン／オフが任意に制御される。外部装置は、疑似検査回路１１６、１１７によって疑似的に作られた不良状態におけるセンサ電極１１３の容量を疑似検査結果としてコントローラ１１５を介して取得し、記憶する。

このように、上記実施形態では、検査工程の前の疑似検査において、コントローラ１１５によって疑似検査回路１１６、１１７におけるトランジスタＴｒ１〜Ｔｒ４のゲート電圧を制御し、複数パターンの断線状態とショート状態とを疑似的に作り、センサ電極１１３における容量を検出する。コントローラ１１５で検出された容量、すなわち、疑似検査結果は、外部装置（図示略）によって読み出され、実際の検査工程における検査基準を決める際に用いられる。そのため、検査員は、断線不良やショート不良を有する不良品のサンプルを用意することなく、疑似検査によって検出されたセンサ電極１１３の容量を基に不良品の検査基準を決めることができ、迅速に検査工程を進めることができる。また、上記実施形態では、疑似検査回路１１６、１１７によって、抵抗が異なる複数パターンの断線状態とショート状態が疑似的に作られる。そのため、断線状態とショート状態のパターンが１つしかない場合と比べ、より精度の高い検査基準を定めることが可能となる。

以上、発明の実施の形態を説明したが、上述した実施の形態は発明を実施するための例示に過ぎない。よって、上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。以下、上述した実施の形態の変形例について説明する。

（１）上述した実施形態では、疑似検査回路１１７ａによって、Ｘ軸方向に隣接する２つのセンサ電極１１３ｇと１１３ｈの間を疑似的にショートさせ、疑似検査回路１１７ｂによって、Ｙ軸方向に並ぶ４つのセンサ電極１１３ｃ〜１１３ｆの間に疑似的なショート状態を形成する例を説明した。しかしながら、疑似的にショートさせるセンサ電極１１３の数はこれに限定されない。例えば、Ｘ軸方向に並ぶ３つ以上のセンサ電極１１３の間に疑似的なショート状態を形成してもよいし、Ｙ軸方向に並ぶ４つ未満、又は５つ以上のセンサ電極１１３の間に疑似的なショート状態を形成してもよい。

（２）上述した実施形態において、疑似検査回路１１６、１１７は、コントローラ１１５内に設けられている例を説明したが、コントローラ１１５の外側に疑似検査回路１１６、１１７が形成されていてもよい。この場合、疑似検査回路１１６、１１７のトランジスタＴｒ１〜Ｔｒ４はコントローラ１１５と接続され、コントローラ１１５からトランジスタＴｒ１〜Ｔｒ４にゲート電圧が印加されるようにする。

（３）上述した実施形態において、コントローラ１１５は、センサ電極１１３の電位を制御してタッチ検出を行うための論理回路等を含む集積回路であってもよい。コントローラ１１５は、上述した実施形態のように、タッチ検出を行うためのセンサ電極１１３及びセンサ配線１１４等の素子が形成された表示パネルに搭載されて流通されてもよいし、コントローラ１１５単体で流通されてもよい。

（４）上述した実施形態では、アクティブマトリクス基板１１０上に、一部のセンサ配線１１４に対して疑似的な断線状態を作る疑似検査回路１１６と、隣接するセンサ電極１１３とセンサ電極１１３との間に疑似的なショート状態を作る疑似検査回路１１７とを備える例を説明したが、少なくとも一方の不良状態を作る疑似検査回路が設けられていればよい。

（５）上述した実施形態では、疑似検査回路１１６、１１７におけるトランジスタＴｒ１〜Ｔｒ４のうち、一のトランジスタのみをオン、他のトランジスタがオフとなるようにゲートオン電圧が印加されるタイミングがそれぞれ異なる例を説明した。しかしながら、例えば、トランジスタＴｒ１〜Ｔｒ３と接続される抵抗Ｒ１〜Ｒ３に設定される抵抗値に応じて、複数のトランジスタに同時にゲートオン電圧が印加されてもよい。これにより、疑似検査回路の回路素子を増やすことなく、より多くの断線不良又はショート不良のパターンを形成することができる。

（６）上述した実施形態では、抵抗Ｒ１〜Ｒ３の抵抗値が予め設定されている例を説明したが、抵抗Ｒ１〜Ｒ３がデジタル可変抵抗で構成される場合、コントローラ１１５と接続された外部装置（図示略）から抵抗Ｒ１〜Ｒ３の抵抗値を制御してもよい。

上述した表示装置と集積回路（コントローラ）は以下のように説明することができる。

第１の構成に係る表示装置は、表示領域に画像を表示し、ユーザのタッチを検出する表示装置であって、前記表示領域においてマトリクス状に配置された複数のセンサ電極と、前記複数のセンサ電極と接続された複数のセンサ配線と、前記複数のセンサ配線のうちの一部のセンサ配線と接続された疑似検査回路であって、隣接する少なくとも２つのセンサ電極の間がショートしている不良状態と、前記一部のセンサ配線が断線している不良状態の少なくとも一方の不良状態を疑似的に形成する疑似検査回路と、前記複数のセンサ電極の電位を制御し、前記複数のセンサ電極における容量を前記複数のセンサ配線を介して検出する制御回路と、を備える。

第１の構成によれば、画像の表示とタッチ検出とを行う表示装置は、複数のセンサ電極と、複数のセンサ配線と、一部のセンサ配線と接続された疑似検査回路と、センサ電極の電位を制御して、センサ電極における容量を検出する制御回路とを備える。表示装置は、疑似検査回路により、隣接する少なくとも２つのセンサ電極の間がショートしている不良状態と、一部のセンサ配線が断線している不良状態の少なくとも一方を疑似的に作る。不良状態におけるセンサ電極の容量を制御回路によって検出することにより、センサ配線の断線やセンサ電極間のショート等の不良品のサンプルを用意することなく、検査工程で用いる検査基準を決めることが可能となり、迅速に検査工程を進めることができる。

第１の構成において、前記疑似検査回路は、前記隣接する少なくとも２つのセンサ電極のそれぞれと接続された少なくとも２本のセンサ配線の間に設けられた疑似ショート回路を有し、前記疑似ショート回路は、前記隣接する少なくとも２本のセンサ配線の間を導通させるショート状態と、前記隣接する少なくとも２本のセンサ配線の間を導通させない非ショート状態との間を切り替えることとしてもよい（第２の構成）。

第２の構成によれば、疑似ショート回路によって、隣接するセンサ電極の間をショート状態と非ショート状態との間で切り替え、制御回路によってそれぞれの状態におけるセンサ電極の容量を検出することができる。そのため、隣接するセンサ電極の間が実際にショートした不良品を用意することなく、ショート不良に対する検査基準を決めることができる。

第１の構成における前記ショート状態は、前記少なくとも２本のセンサ配線の間の電流の流れやすさが異なる複数パターンのショート状態を含み、前記疑似ショート回路は、それぞれのパターンのショート状態に切り替えることとしてもよい（第３の構成）。

第３の構成によれば、疑似ショート回路によって、隣接するセンサ電極の間に電流の流れやすさが異なる複数パターンのショート状態を作り出すことが可能となる。そのため、制御回路によってショートの程度が異なる不良状態における容量を検出することで、より精度の高いショート不良に対する検査基準を定めることができる。

第１から第３のいずれかの構成において、前記疑似検査回路は、前記一部のセンサ配線と前記制御回路との間を導通させる非断線状態と、前記一部のセンサ配線と前記制御回路との間を導通させない断線状態との間を切り替える疑似断線回路を有することとしてもよい（第４の構成）。

第４の構成によれば、疑似断線回路によって、一部のセンサ配線を断線状態と非断線状態との間で切り替え、制御回路によって、それぞれの状態におけるセンサ電極の容量を検出することができる。そのため、一部のセンサ配線が実際に断線した不良品を用意することなく、断線不良に対する検査基準を決めることができる。

第４の構成における前記断線状態は、前記一部のセンサ配線と前記制御回路との間の電流の流れやすさが異なる複数パターンの断線状態を含み、前記疑似断線回路は、それぞれのパターンの断線状態に切り替えることとしてもよい（第５の構成）。

第５の構成によれば、疑似断線回路によって、一部のセンサ配線と制御回路との間に、電流の流れやすさが異なる複数パターンの断線状態を作り出すことが可能となる。そのため、制御回路によって断線の程度が異なる不良状態における容量を検出することで、より精度の高い断線不良に対する検査基準を定めることができる。

第６の構成に係る集積回路は、第１の構成における前記制御回路及び前記疑似検査回路を備える。

第６の構成によれば、画像の表示とタッチ検出とを行う表示装置であって、複数のセンサ電極と、複数のセンサ電極と接続された複数のセンサ配線とを備える表示装置に集積回路が組み込まれることで、センサ配線の断線とセンサ電極間のショートの少なくとも一方の不良状態を疑似的に作り出すことができる。その結果、検査工程の前に、センサ配線の断線やセンサ電極間のショート等の不良品のサンプルを用意することなく、断線やショート等の不良状態におけるセンサ電極の容量を検出することができ、その検出結果を用いて検査工程で用いる検査基準を決めることができる。

Claims (6)

1. 表示領域に画像を表示し、ユーザのタッチを検出する表示装置であって、
   前記表示領域においてマトリクス状に配置された複数のセンサ電極と、
   前記複数のセンサ電極と接続された複数のセンサ配線と、
   前記複数のセンサ配線のうちの一部のセンサ配線と接続された疑似検査回路であって、隣接する少なくとも２つのセンサ電極の間がショートしている不良状態と、前記一部のセンサ配線が断線している不良状態の少なくとも一方の不良状態を疑似的に形成する疑似検査回路と、
   前記複数のセンサ電極の電位を制御し、前記複数のセンサ電極における容量を前記複数のセンサ配線を介して検出する制御回路と、
   を備える表示装置。
2. 前記疑似検査回路は、前記隣接する少なくとも２つのセンサ電極のそれぞれと接続された少なくとも２本のセンサ配線の間に設けられた疑似ショート回路を有し、
   前記疑似ショート回路は、前記隣接する少なくとも２本のセンサ配線の間を導通させるショート状態と、前記隣接する少なくとも２本のセンサ配線の間を導通させない非ショート状態との間を切り替える、請求項１に記載の表示装置。
3. 前記ショート状態は、前記少なくとも２本のセンサ配線の間の電流の流れやすさが異なる複数パターンのショート状態を含み、
   前記疑似ショート回路は、それぞれのパターンのショート状態に切り替える、請求項２に記載の表示装置。
4. 前記疑似検査回路は、前記一部のセンサ配線と前記制御回路との間を導通させる非断線状態と、前記一部のセンサ配線と前記制御回路との間を導通させない断線状態との間を切り替える疑似断線回路を有する、請求項１から３のいずれか一項に記載の表示装置。
5. 前記断線状態は、前記一部のセンサ配線と前記制御回路との間の電流の流れやすさが異なる複数パターンの断線状態を含み、
   前記疑似断線回路は、それぞれのパターンの断線状態に切り替える、請求項４に記載の表示装置。
6. 請求項１に記載の前記制御回路及び前記疑似検査回路を備える、集積回路。

Images