JP2021112003A - コンバータ - Google Patents

Abstract

【課題】変換効率を高くすることができるコンバータを提供する。
【解決手段】トランスＴ１、１次側スイッチ部ＳＷ及び共振コンデンサＣ１を有するコンバータ部１０と、整流部２０と、２次巻線Ｔ１−２に流れる電流の臨界を検出する臨界検出部３０と、１次側スイッチング素子Ｑ１，Ｑ２及び２次側スイッチング素子Ｑ３，Ｑ４のオンオフタイミングを制御する制御部４０とを備え、制御部４０は、臨界検出部３０による臨界検出結果に基づいて１次側スイッチング素子Ｑ１，Ｑ２をオンするタイミングを制御するとともに、１次側スイッチング素子Ｑ１，Ｑ２がオンするタイミングに同期して２次側スイッチング素子Ｑ３，Ｑ４のうちの少なくともいずれかを所定時間オン状態にするように２次側スイッチング素子Ｑ３，Ｑ４を制御するコンバータ１。
【選択図】図１

Description

本発明は、コンバータに関する。

従来、整流部にスイッチング素子を設け、トランスの２次巻線を短絡させ、その後開放することによって、出力電圧を昇圧させることができる絶縁型ＬＬＣ共振コンバータが知られている（例えば、特許文献１参照。）。このような絶縁型ＬＬＣ共振コンバータとしては、以下のような構成のコンバータが考えられる（例えば、背景技術に係るコンバータ９００。図７参照。）

図７は、背景技術に係るコンバータ９００を示す回路図である。図７中、符号Ｖｉｎは入力端子を示し、Ｖｏｕｔは出力端子を示し、Ｃ３は入力コンデンサを示し、Ｃ４は出力コンデンサを示す。
図８は、背景技術に係るコンバータ９００の波形図である。なお、図８において、Ｑ１、Ｑ２、Ｑ３、Ｑ４はスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のゲート電圧波形を示し、IＴ１−２はトランスＴ１の２次巻線Ｔ１−２を流れる電流を示し、Ｖｏｕｔは出力電圧を示す（以下、図２及び６において同じ）。また、符号ＴＲは、ダイオードＤ１，Ｄ２と２次巻線Ｔ１−２との間に流れる電流が０となる期間を示す（図２及び６において同じ。）
また、時刻ｔ１、ｔ９は１次側スイッチング素子Ｑ１がオンになるタイミングを示し、時刻ｔ２、ｔ６、ｔ１０、ｔ１４は２次側スイッチング素子Ｑ３，Ｑ４がオフになるタイミングを示し、時刻ｔ３、ｔ７、ｔ１１、ｔ１５は、臨界を検出するタイミングを示し、時刻ｔ４、ｔ１２は１次側スイッチング素子Ｑ１がオフになるタイミングを示し、時刻ｔ５、ｔ１３は１次側スイッチング素子Ｑ２がオンになるタイミングを示し、時刻ｔ８、ｔ１６は１次側スイッチング素子Ｑ２がオフになるタイミングを示す。また、Ｖｏｕｔにおける符号Ｖｏは、入力電圧に対応した（増幅しないときの）出力電圧を示す（以下、図２及び図６において同じ）。

背景技術に係るコンバータ９００は、図７に示すように、１次巻線Ｔ１−１及び２次巻線Ｔ１−２を有するトランスＴ１、１次巻線Ｔ１−１側に接続され、１次側スイッチング素子Ｑ１，Ｑ２でブリッジ回路が構成されている１次側スイッチ部ＳＷ、及び、１次巻線Ｔ１−１と直列に接続されている共振コンデンサＣ１及び共振インダクタＬ１を有するコンバータ部９１０と、２次巻線Ｔ１−２側に接続され、ハイサイドに接続された２つのダイオードＤ１，Ｄ２とローサイドに接続された２つの２次側スイッチング素子Ｑ３，Ｑ４とでブリッジ回路が構成され、２次巻線Ｔ１−２が、２つのダイオードＤ１，Ｄ２、及び、２つの２次側スイッチング素子Ｑ３，Ｑ４とそれぞれ並列に接続された整流部９２０と、１次側スイッチング素子Ｑ１，Ｑ２のオンオフタイミング、及び、２次側スイッチング素子Ｑ３，Ｑ４のオンオフタイミングを制御する制御部９４０とを備える。

背景技術に係るコンバータ９００において、制御部９４０は、１次側スイッチング素子Ｑ１，Ｑ２がオンするタイミングに同期して２つの２次側スイッチング素子Ｑ３，Ｑ４を所定時間オンするように２つの２次側スイッチング素子Ｑ３，Ｑ４を制御する（図８の期間ｔ１〜ｔ２、期間ｔ５〜ｔ６、ｔ９〜ｔ１０及びｔ１３〜ｔ１４参照。）。なお、一般に、制御部９４０は、１次側スイッチング素子Ｑ１，Ｑ２を固定周波数で動作させる。

背景技術に係るコンバータ９００によれば、制御部９４０は、１次側スイッチング素子Ｑ１，Ｑ２がオンするタイミングに同期して２つの２次側スイッチング素子Ｑ３，Ｑ４を所定時間オンするように２つの２次側スイッチング素子Ｑ３，Ｑ４を制御するため、トランスの２次巻線を短絡させ、その後開放することによって、出力電圧を昇圧させることができる（図８のＶｏｕｔ参照。）。

特開２００５−２２４０１２号公報

しかしながら、背景技術に係るコンバータ９００においては、１次側スイッチング素子Ｑ１，Ｑ２のオン期間の中で、２次巻線Ｔ１−２を短絡させる期間及びその後開放する期間がかなり短いため、整流部９２０のダイオードＤ１，Ｄ２と２次巻線Ｔ１−２との間に流れる電流が０となる期間（図８の期間ＴＲを参照。）が長くなってしまう。従って、電流のクレストファクターが大きくなり、電流実効値が大きくなることから、コンバータの変換効率を高くすることが難しい、という問題がある。

そこで、本発明は、上記した問題を解決するためになされたものであり、電流実効値が小さくなり、コンバータの変換効率を高くすることができるコンバータを提供することを目的とする。

［１］本発明のコンバータは、１次巻線及び２次巻線を有するトランス、前記トランスの１次巻線側に接続され、１次側スイッチング素子でブリッジ回路が構成されている１次側スイッチ部、及び、前記１次巻線と直列に接続されている共振コンデンサを有するコンバータ部と、前記トランスの前記２次巻線側に接続され、ハイサイドに接続された２つのダイオードとローサイドに接続された２つの２次側スイッチング素子とでブリッジ回路が構成され、前記２次巻線が、２つの前記ダイオード、及び、２つの前記２次側スイッチング素子とそれぞれ並列に接続された整流部と、前記２次巻線に流れる電流の臨界を検出する臨界検出部と、前記１次側スイッチング素子及び前記２次側スイッチング素子のオンオフタイミングを制御する制御部とを備え、前記制御部は、前記臨界検出部による臨界検出結果に基づいて前記１次側スイッチング素子をオンするタイミングを制御するとともに、前記１次側スイッチング素子がオンするタイミングに同期して前記２次側スイッチング素子のうちの少なくともいずれかを所定時間オン状態にするように前記２次側スイッチング素子を制御することを特徴とする。

［２］本発明のコンバータにおいては、前記制御部は、前記２次側スイッチング素子をオンする時間を調整することにより出力電圧を制御することが好ましい。

［３］本発明のコンバータにおいては、前記制御部は、２つの前記２次側スイッチング素子が同期して所定時間オン状態になるように前記２次側スイッチング素子を制御することが好ましい。

［４］本発明のコンバータにおいては、前記制御部は、前記１次側スイッチング素子がオンするタイミングに同期して２つの前記２次側スイッチング素子の両方をオンし、２つの前記２次側スイッチング素子のうちの一方を所定時間オン状態を維持するとともに、前記１次側スイッチング素子がオン状態の間、２つの前記２次側スイッチング素子のうちの他方をオン状態を維持し、これを交互に繰り返すように前記２次側スイッチング素子を制御することが好ましい。

［５］本発明のコンバータにおいては、前記臨界検出部は、前記整流部の前記ダイオードに流れる電流を検出する電流検出器を有することが好ましい。

［６］本発明のコンバータにおいては、前記臨界検出部は、前記整流部の前記ダイオードに印加される電圧の変化を検出する電圧変化検出器を有することが好ましい。

［７］本発明のコンバータにおいては、前記１次側スイッチ部においては、前記１次側スイッチング素子でハーフブリッジ回路が構成されていることが好ましい。

［８］本発明のコンバータにおいては、前記１次側スイッチ部においては、前記１次側スイッチング素子でフルブリッジ回路が構成されていることが好ましい。

［９］本発明のコンバータにおいては、前記コンバータ部は、前記１次巻線と直列に接続されているインダクタをさらに有し、前記インダクタ、前記共振コンデンサ及び前記１次巻線で共振回路が構成されていることが好ましい。

［１０］本発明のコンバータにおいては、前記コンバータ部においては、寄生インダクタ、前記共振コンデンサ及び前記１次巻線で共振回路が構成されていることが好ましい。

本発明のコンバータによれば、制御部は、臨界検出部による臨界検出結果に基づいて１次側スイッチング素子をオンするタイミングを制御するため、臨界検出部が臨界を検出したときに１次側スイッチング素子をオンすることができる。従って、背景技術に係るコンバータ９００よりも、１次側スイッチング素子のオン期間の中のうち、整流部のダイオードと２次巻線との間に流れる電流が０となる期間が短くなる。従って、電流のクレストファクターが小さくなるため、電流実効値が小さくなり、その結果、コンバータの変換効率を高くすることができる。

ところで、所定の出力電圧を得るためには、２次巻線に流れる電流の電流実効値を当該所定の出力電圧に対応した所定の値とする必要があるが、背景技術に係るコンバータ９００においては、整流部のダイオードと２次巻線との間に流れる電流が０となる期間が比較的長いため、整流部のダイオードと２次巻線との間に流れる電流が０とならない期間（２次巻線を短絡させる期間及びその後開放する期間）に２次巻線に比較的大きな電流を流す必要がある。このため、コンバータ部や整流部等に用いる部品として耐量が大きい部品を用いる必要があり、コンバータを小型化することが難しい。
これに対して、本発明のコンバータによれば、制御部は、臨界検出部による臨界検出結果に基づいて１次側スイッチング素子をオンするタイミングを制御するため、臨界検出部が臨界を検出したときに１次側スイッチング素子をオンすることができる。従って、整流部のダイオードと２次巻線との間に流れる電流が０となる期間を比較的短くすることができ、整流部のダイオードと２次巻線との間に流れる電流が０とならない期間（２次巻線を短絡させる期間及びその後開放する期間）に２次巻線に比較的大きな電流を流さなくてもよくなる。このため、コンバータ部や整流部等に用いる部品として耐量が大きい部品を用いる必要がなくなり、コンバータを小型化することができる。

実施形態１に係るコンバータ１の回路図を示す図である。 実施形態１に係るコンバータ１の波形図である。 図２における時刻ｔ１〜ｔ３のときの回路動作を説明するために示す回路図である。 図２における時刻ｔ３〜ｔ４のとき及びｔ５〜ｔ６のときの回路動作を説明するために示す回路図である。 図２における時刻ｔ６〜ｔ８のときの回路動作を説明するために示す回路図である。 実施形態２に係るコンバータの波形図である。 背景技術に係るコンバータ９００を示す回路図である。 背景技術に係るコンバータ９００の波形図である。

以下、本発明のコンバータについて、図に示す実施形態に基づいて説明する。以下に説明する各実施形態は、特許請求の範囲に係る発明を限定するものではない。また、各実施形態の中で説明されている諸要素及びその組み合わせの全てが本発明の解決手段に必須であるとは限らない。各実施形態においては、基本的な構成、特徴、機能等が同じ構成、要素については、実施形態をまたいで同じ符号を使用するとともに再度の説明を省略することがある。

［実施形態１］
１．実施形態１に係るコンバータ１の構成
図１は、実施形態１に係るコンバータ１の回路図を示す図である。なお、符号Ｃ３は入力コンデンサを示す。
実施形態１に係るコンバータ１は、図１に示すように、コンバータ部１０と、整流部２０と、臨界検出部３０と、制御部４０とを備える。

コンバータ部１０は、１次巻線Ｔ１−１及び２次巻線Ｔ１−２を有するトランスＴ１、トランスＴ１の１次巻線Ｔ１−１側に接続され、スイッチング素子（１次側スイッチング素子）Ｑ１、Ｑ２でハーフブリッジ回路が構成されている１次側スイッチ部ＳＷ、及び、１次巻線Ｔ１−１と直列に接続されている共振コンデンサＣ１及び共振インダクタＬ１を有し、１次巻線Ｔ１−１、共振コンデンサＣ１及び共振インダクタＬ１でＬＬＣ方式の共振回路が構成されている電流共振型のコンバータ部である。なお、１次巻線Ｔ１−１、共振コンデンサＣ１及び共振インダクタＬ１の順序は任意である。また、実施形態１において、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４は、ＭＯＳＦＥＴを用いるが、ＩＧＢＴ等その他適宜のスイッチング素子を用いてもよい。

整流部２０は、トランスＴ１の２次巻線Ｔ１−２側に接続され、ハイサイドに接続された２つのダイオードＤ１、Ｄ２とローサイドに接続された２つのスイッチング素子（２次側スイッチング素子）Ｑ３、Ｑ４とでブリッジ回路が構成され、２次巻線Ｔ１−２が、２つのダイオードＤ１、Ｄ２、及び、２つのスイッチング素子Ｑ３、Ｑ４とそれぞれ並列に接続されている。２つのダイオードＤ１、Ｄ２のカソード電極間においては出力端子Ｖｏｕｔ（以下、出力電圧をＶｏｕｔということもある）の一方の端子と接続されており、２つのスイッチング素子Ｑ３、Ｑ４間においては出力端子Ｖｏｕｔの他方の端子（例えば、接地端子）と接続されている。出力端子Ｖｏｕｔの一方の端子と他方の端子との間には、出力コンデンサＣ４が接続されている。

整流部２０は、２つのスイッチング素子Ｑ３、Ｑ４がオフのときには、フルブリッジの整流回路として機能し、２つのスイッチング素子Ｑ３、Ｑ４がオンのときには昇圧チョッパ回路及び整流回路として機能する。

臨界検出部３０は、２次巻線Ｔ１−２に流れる電流の臨界を検出する。臨界検出部３０は、２次巻線Ｔ１−２とダイオードＤ１との間、及び２次巻線Ｔ１−２とダイオードＤ２との間の配線に配置された電流検出素子３２と、電流検出素子３２によって２次巻線Ｔ１−２を流れる電流を検出する電流検出部３４と、電流検出部３４による電流検出結果から２次巻線Ｔ１−２を流れる電流が臨界になるか否か（当該電流が０になるか否か）を判定する臨界判定部３６を有する。なお、電流検出素子３２と電流検出部３４とで電流検出器が構成されている。
電流検出素子３２としては、シャント抵抗やロゴスキーコイル等、適宜の素子を用いることができるが、本実施形態においてはロゴスキーコイルを用いる。

制御部４０は、臨界検出部３０による臨界検出結果に基づいて１次側スイッチング素子Ｑ１，Ｑ２をオンするタイミングを制御するとともに、１次側スイッチング素子Ｑ１，Ｑ２がオンするタイミングに同期して２次側スイッチング素子Ｑ３，Ｑ４の両方を所定時間オン状態にするように２次側スイッチング素子Ｑ３，Ｑ４を制御する。制御部４０は、２次側スイッチング素子Ｑ３，Ｑ４をオンする時間を調整することにより出力電圧を制御する。

制御部４０は、コンバータ制御部４２と、昇圧制御部４４と、第１駆動部４６と、第２駆動部４８とを有する。
コンバータ制御部４２は、臨界検出部３０による臨界検出結果に基づいて第１駆動部４６に１次側スイッチング素子Ｑ１，Ｑ２のオンオフをさせる信号を送るとともに、昇圧制御部４４に２次側スイッチング素子Ｑ３，Ｑ４のオンオフをさせる信号を送る。
昇圧制御部４４は、２次側スイッチング素子Ｑ３，Ｑ４をオンする時間を制御することにより、２次巻線Ｔ１−２に流れる電流を増幅するように制御する。具体的には、コンバータ制御部４２から２次側スイッチング素子Ｑ３，Ｑ４をオンする信号を受けて、第２駆動部４８に２次側スイッチング素子Ｑ３，Ｑ４をオンする信号を送り、所定の出力電圧になるタイミングとなる所定時間経過後、２次側スイッチング素子Ｑ３，Ｑ４をオフにする信号を第２駆動部４８に送る。
第１駆動部４６は、コンバータ制御部４２からの信号を受けて１次側スイッチング素子Ｑ１，Ｑ２をオンオフする。具体的には、第１駆動部４６は、起動時に一方のスイッチング素子をオンした後は、コンバータ制御部４２からの信号を受けて、オンになっている一方の１次側スイッチング素子をオフにし、所定時間経過後に、他方の１次側スイッチング素子をオンにする。
第２駆動部４８は、昇圧制御部４４からの信号を受けて２次側スイッチング素子Ｑ３，Ｑ４をオンオフする。

２．実施形態１に係るコンバータ１の動作
次に、実施形態１に係るコンバータ１の動作について説明する。

図２は、実施形態１に係るコンバータ１の波形図である。なお、図２において、「臨界検出部」は、臨界検出部３０の電流検出素子３２を流れる電流を示し、Ｖｏｕｔは出力電圧を示す（以下、図６において同じ）。また、符号ＴＲは、ダイオードＤ１，Ｄ２と２次巻線Ｔ１−２との間に流れる電流が０となる期間を示す。
また、時刻ｔ１、ｔ９は１次側スイッチング素子Ｑ１がオンになるタイミングを示し、時刻ｔ２、ｔ１０は２次側スイッチング素子Ｑ３，Ｑ４がオフになるタイミングを示し、時刻ｔ３、ｔ７、ｔ１１、ｔ１５は、臨界を検出するタイミングを示し、時刻ｔ４、ｔ１２は１次側スイッチング素子Ｑ１がオフになるタイミングを示し、時刻ｔ５、ｔ１３は１次側スイッチング素子Ｑ２がオンになるタイミングを示し、時刻ｔ８、ｔ１５は１次側スイッチング素子Ｑ２がオフになるタイミングを示す（以下、図６において同じ）。
図３は、図２における時刻ｔ１〜ｔ３のときの回路動作を説明するために示す回路図である。図４は、図２における時刻ｔ３〜ｔ４のとき及びｔ５〜ｔ６のときの回路動作を説明するために示す回路図である。図５は、図２における時刻ｔ６〜ｔ８のときの回路動作を説明するために示す回路図である。

（３−１）時刻ｔ１〜ｔ２
図２に示すように、時刻ｔ１において、制御部４０のコンバータ制御部４２は、第１駆動部４６を介してスイッチング素子Ｑ１をオンにする（スイッチング素子Ｑ２はオフ）とともに、昇圧制御部４４及び第２駆動部４８を介してスイッチング素子Ｑ３，Ｑ４をオンにする。また、昇圧制御部４４ではスイッチング素子Ｑ３，Ｑ４をオンする時間を計り、所定時間経過後（時刻ｔ２）にスイッチング素子Ｑ３，Ｑ４をオフにする。これにより、時刻ｔ１〜ｔ２においてトランスＴ１の２次巻線Ｔ１−２を短絡させるため（後述する図３（ａ）参照。）、２次巻線Ｔ１−２の電流値が増幅される（図２の「IＴ１−２」参照。）。なお、２次巻線Ｔ１−２から出力端子Ｖｏｕｔに向かって電流が流れないため、臨界検出部３０の電流値は０のままである（図２の「臨界検出部」参照。）。

次に、時刻ｔ１〜ｔ２における電流の流れについて説明する。
時刻ｔ１において、スイッチング素子Ｑ１がオン（スイッチング素子Ｑ２はオフ）にすると、１次側のコンバータ部１０においては、入力端子Ｖｉｎからスイッチング素子Ｑ１、共振インダクタＬ１、共振コンデンサＣ１、１次巻線Ｔ１−１を経由して入力端子の接地端子に戻る経路で負荷電流が流れる（図３（ａ）の実線参照。）。これに対応して２次側においては、図３（ａ）の実線で示すような負荷電流が流れる。また、時間の経過とともに、入力端子Ｖｉｎからスイッチング素子Ｑ１、共振インダクタＬ１、共振コンデンサＣ１、１次巻線Ｔ１−１を経由して入力端子Ｖｉｎに戻る励磁電流が生じる（図３（ａ）一点鎖線参照。）。
時刻ｔ１〜ｔ２においては、整流部２０の２つのスイッチング素子Ｑ３、Ｑ４をオンさせてトランスＴ１の２次巻線Ｔ１−２を短絡させる（図３（ａ）の２次側の実線参照。）。このとき、共振インダクタＬ１に昇圧用のエネルギーが蓄積されていき、２次巻線Ｔ１−２の電流値が増幅される。

（３−２）時刻ｔ２〜ｔ３
時刻ｔ２において（図２参照）、昇圧制御部４４によって第２駆動部４８を介してスイッチング素子Ｑ３，Ｑ４をオフにする（開放する）。なお、スイッチング素子Ｑ１はオン、Ｑ２はオフのままである。これにより、共振インダクタＬ１に蓄えられたエネルギーが出力端子Ｖｏｕｔに向かって放出され、２次巻線Ｔ１−２の電流値が減少し始める（図２の「IＴ１−２」の波形参照）。また、ダイオードＤ１を経由して出力端子に向かって電流が流れるため、臨界検出器が電流を検出し始める。このとき、エネルギーの放出に伴って２次巻線Ｔ１−２の電流値が低下していくのに伴って、２次巻線Ｔ１−２から出力端子Ｖｏｕｔに向かって流れる電流も減少していく（図２の「臨界検出器」参照。）。なお、図２において、出力電圧Ｖｏｕｔは整流されているため、一定の電圧値となっているが、入力電圧Ｖｉｎに対応する（増幅していない）電圧値Ｖｏよりも増幅された出力電圧値となっている。

時刻ｔ２において、スイッチング素子Ｑ３、Ｑ４をオフにする（開放する）と、２次側においては、出力電圧Ｖｏｕｔの一方の端子、スイッチング素子Ｑ４の寄生ダイオードＤ４、２次巻線Ｔ１−２、（電流検出素子３２）、ダイオードＤ１を経由して出力電圧Ｖｏｕｔの他方の端子に流れる負荷電流が生じる（図３（ｂ）参照。）。
すなわち、時刻ｔ１〜ｔ３においては、トランスＴ１の２次巻線Ｔ１−２を短絡させた後に開放することにより、整流部２０において昇圧チョッパ動作を行うこととなり、出力電圧Ｖｏｕｔを昇圧させることができる。

（３−３）時刻ｔ３〜ｔ５
時刻ｔ３（図２参照）において、臨界検出部３０が、２次巻線Ｔ１−２からダイオードを経由して出力端子Ｖｏｕｔに向かって流れる電流の臨界を検出すると、臨界判定部３６からコンバータ制御部４２へ信号を送る。コンバータ制御部４２は、第１駆動部４６を介してスイッチング素子Ｑ１をオフにする（時刻ｔ４）。そして、所定時間経過後に（デッドタイム）、コンバータ制御部４２は、第１駆動部４６を介してスイッチング素子Ｑ２をオンにする（時刻ｔ５）。なお、時刻ｔ３〜ｔ５の期間においては、２次巻線Ｔ１−２、臨界検出器ともに電流値は０のままである（図２参照。）。

時刻ｔ３において、２次巻線Ｔ１−２からダイオードを経由して出力端子Ｖｏｕｔに向かって流れる電流が０になっているので負荷電流は消失している（共振インダクタＬと共振コンデンサＣの共振が終了している。）。このため、励磁電流（図３（ｂ）の一点鎖線）だけが流れる。
そして、時刻ｔ４において、スイッチング素子Ｑ１がオフ（スイッチング素子Ｑ２もオフ）になると、スイッチング素子Ｑ１の寄生容量を充電し、スイッチング素子Ｑ２の寄生容量を放電するように流れた後、共振インダクタＬ１、共振コンデンサＣ１，１次巻線Ｔ１−１、スイッチング素子Ｑ２の寄生ダイオードを経由して共振インダクタＬ１に戻る励磁電流が流れるようになる（図４（ａ）参照。）。

（３−４）時刻ｔ５〜ｔ６
時刻ｔ５（図２参照）において、コンバータ制御部４２は、第１駆動部４６を介してスイッチング素子Ｑ２をオンにするとともに、昇圧制御部４４及び第２駆動部４８を介してスイッチング素子Ｑ３，Ｑ４をオンにする。また、昇圧制御部４４ではスイッチング素子Ｑ３，Ｑ４をオンする時間を計り、所定時間経過後（時刻ｔ６）にスイッチング素子Ｑ３，Ｑ４をオフにする。２次側においては、スイッチング素子Ｑ３，Ｑ４をオンにして２次巻線Ｔ１−２を短絡させているため、２次巻線Ｔ１−２の電流値が増加する（図２の「IＴ１−２」参照。）。なお、時刻ｔ１〜ｔ２とは２次巻線Ｔ１−２に流れる電流の向きが逆であるため、時刻ｔ５〜ｔ６においては、負の方向に電流値が増加している。また、時刻ｔ１〜ｔ２と同様、２次巻線Ｔ１−２から出力端子Ｖｏｕｔに向かって電流が流れないため、臨界検出部３０の電流値は０のままである。

時刻ｔ５において、スイッチング素子Ｑ２をオンすると、今度は共振コンデンサＣ１、共振インダクタＬ１、スイッチング素子Ｑ２、１次巻線Ｔ１−１、共振コンデンサＣ１に流れる負荷電流が流れる（図４（ｂ）実線参照。）。また、２次側においては、スイッチング素子Ｑ３，Ｑ４をオンにして２次巻線Ｔ１−２を短絡させた負荷電流が生じ（図４（ｂ）の右側実線参照。）、共振インダクタＬ１に昇圧用のエネルギーが蓄積される。

（３−５）時刻ｔ６〜ｔ７
時刻ｔ６（図２参照）において、昇圧制御部４４によって第２駆動部４８を介してスイッチング素子Ｑ３，Ｑ４をオフにする（開放する）。なお、スイッチング素子Ｑ１はオフ、Ｑ２はオンのままである。これにより、共振インダクタＬ１に蓄えられたエネルギーが出力端子Ｖｏｕｔに向かって放出され、２次巻線Ｔ１−２の電流値が減少し始める（図２の「IＴ１−２」の波形においては、向きをマイナスで記載しているため、０に向かって増加している。）。また、ダイオードＤ２を経由して出力端子に向かって電流が流れるため、臨界検出器が電流を検出し始める。このとき、エネルギーの放出に伴って２次巻線Ｔ１−２の電流値が低下していくのに伴って、２次巻線Ｔ１−２から出力端子Ｖｏｕｔに向かって流れる電流も減少していく（図２の「臨界検出部」参照。）。

時刻ｔ６において、スイッチング素子Ｑ３、Ｑ４をオフにする（開放する）と、２次側においては、出力電圧Ｖｏｕｔの一方の端子、スイッチング素子Ｑ３の寄生ダイオードＤ４、２次巻線Ｔ１−２、（電流検出素子３２）、ダイオードＤ２を経由して出力電圧Ｖｏｕｔの他方の端子に流れる負荷電流が生じる（図５（ａ）参照。）。
すなわち、時刻ｔ５〜ｔ７においても、トランスＴ１の２次巻線Ｔ１−２を短絡させた後に開放することにより、整流部２０において昇圧チョッパ動作を行うこととなり、出力電圧Ｖｏｕｔを昇圧させることができる。
なお、２次巻線Ｔ１−２に流れる電流が負の向きに流れることから、１次巻線Ｔ１−１に巻線電圧が負方向に印加されることとなる。励磁電流は、やがて逆向き（共振コンデンサＣ１，共振インダクタＬ１，スイッチング素子Ｑ２，１次巻線Ｔ１−１を経由して共振コンデンサＣ１に戻る経路）で流れるようになる（図５（ａ）参照。）。

（３−６）時刻ｔ７〜ｔ９
時刻ｔ７（図２参照）において、臨界検出部３０が、２次巻線Ｔ１−２からダイオードを経由して出力端子Ｖｏｕｔに向かって流れる電流の臨界を検出すると、臨界判定部３６からコンバータ制御部４２へ信号を送る。コンバータ制御部４２は、第１駆動部４６を介してスイッチング素子Ｑ２をオフにする（時刻ｔ８）。そして、所定時間経過後に、コンバータ制御部４２は、第１駆動部４６を介してスイッチング素子Ｑ１をオンにする（時刻ｔ９）。すなわち、時刻ｔ７〜ｔ９の期間においては、２次巻線Ｔ１−２、臨界検出器ともに電流値は０のままである（図２参照。）。

時刻ｔ７において、２次巻線Ｔ１−２からダイオードを経由して出力端子Ｖｏｕｔに向かって流れる電流が０になっているので負荷電流は消失している（共振インダクタＬと共振コンデンサＣの共振が終了している。）。このため、励磁電流（図５（ａ）の一点鎖線参照。）だけが流れる。
そして、時刻ｔ７において、スイッチング素子Ｑ２がオフ（スイッチング素子Ｑ１もオフ）になると、スイッチング素子Ｑ１の寄生容量を放電し、スイッチング素子Ｑ２の寄生容量を充電するように流れた後（図示せず。）、１次巻線Ｔ１−１、共振コンデンサＣ１，共振インダクタＬ１、スイッチング素子Ｑ１の寄生ダイオード、入力コンデンサＣ３を経由して１次巻線Ｔ１−１に戻る励磁電流が流れるようになる（図５（ｂ）の一点鎖線参照。）。

時刻ｔ９において、スイッチング素子Ｑ１をオンにすると、図３（ａ）の実線で表したような負荷電流が流れる。そして、２次巻線Ｔ１−２に流れる電流が正の向きに流れることから、１次巻線Ｔ１−１に巻線電圧が正方向に印加されることとなり、励磁電流はやがて逆向き（入力端子Ｖｉｎの一方の端子、スイッチング素子Ｑ１，共振インダクタＬ１，共振コンデンサＣ１，１次巻線Ｔ１−１を経由して入力端子Ｖｉｎの他方の端子に戻る経路）で流れる。これにより、図３（ａ）の一点鎖線で示す励磁電流が流れるようになる。

以下、これらの動作を繰り返す。

３．実施形態１に係るコンバータ１の効果
実施形態１に係るコンバータ１によれば、制御部４０は、臨界検出部３０による臨界検出結果に基づいて１次側スイッチング素子Ｑ１，Ｑ２をオンするタイミングを制御するため、臨界検出部３０が出力電流の臨界を検出したときに１次側スイッチング素子Ｑ１，Ｑ２をオンすることができる。従って、１次側スイッチング素子Ｑ１，Ｑ２のオン期間の中で、整流部２０のダイオードＤ１，Ｄ２と２次巻線Ｔ１−２との間に流れる電流が０となる期間が比較的短くなる。従って、電流のクレストファクターが小さくなるため、電流実効値が小さくなり（これにより内部損失が低減され）、その結果、コンバータの変換効率を高くすることができる。

また、実施形態１に係るコンバータ１によれば、制御部４０は、臨界検出部３０による臨界検出結果に基づいて１次側スイッチング素子Ｑ１，Ｑ２をオンするタイミングを制御するため、臨界検出部３０が出力電流の臨界を検出したときに１次側スイッチング素子Ｑ１，Ｑ２をオンすることができる。従って、整流部２０のダイオードＤ１，Ｄ２と２次巻線Ｔ１−２との間に流れる電流が０となる期間を比較的短くすることができ、整流部２０のダイオードＤ１（Ｄ２）と２次巻線Ｔ１−２との間に流れる電流が０とならない期間（２次巻線Ｔ１−２を短絡させる期間及びその後開放する期間）に２次巻線Ｔ１−２に比較的大きな電流を流さなくてもよくなる。このため、コンバータ部１０や整流部２０等に用いる部品として耐量が大きい部品を用いる必要がなくなり、コンバータを小型化することができる。

また、実施形態１に係るコンバータ１によれば、制御部４０は、１次側スイッチング素子Ｑ１（Ｑ２）がオンするタイミングに同期して２次側スイッチング素子Ｑ３，Ｑ４を所定時間オン状態にするように２次側スイッチング素子Ｑ３，Ｑ４を制御するため、背景技術に係るコンバータ９００と同様に、当該所定期間のみ、整流部２０が昇圧チョッパ動作を行うことができ、出力電圧を高くすることができる。その結果、比較的高電圧において所望の出力電圧を出力することができる。

また、実施形態１に係るコンバータ１によれば、制御部４０は、２次側スイッチング素子Ｑ３，Ｑ４をオンする時間を調整することにより所望の出力電圧を出力することができる。

また、実施形態１に係るコンバータ１によれば、制御部４０は、２つの２次側スイッチング素子Ｑ３，Ｑ４が同期して所定時間オン状態にするように２つの２次側スイッチング素子Ｑ３，Ｑ４を制御するため、当該所定期間のみ、整流部２０が昇圧チョッパ動作を行い、出力電圧を高くすることができる。その結果、比較的高電圧において所望の出力電圧を確実に出力することができる。

また、実施形態１に係るコンバータ１によれば、臨界検出部３０は、整流部２０のダイオードＤ１（Ｄ２）に流れる電流を検出する電流検出器を有するため、出力電圧の臨界を簡単な構成で確実に検出することができる。

また、実施形態１に係るコンバータ１によれば、コンバータ部１０は、１次巻線Ｔ１−１と直列に接続されている共振インダクタＬ１を有し、共振インダクタＬ１、共振コンデンサＣ１及び１次巻線Ｔ１−１でＬＬＣ型の共振回路を構成することができるため、比較的簡単な構成でソフトスイッチングを実現することができる。

［実施形態２］
図６は、実施形態２に係るコンバータ２の波形図である。
実施形態２に係るコンバータの構成は、図１に示す実施形態１に係るコンバータ１と同様であるが、スイッチング素子Ｑ３、Ｑ４のオンオフタイミングが実施形態１に係るコンバータ１の場合とは異なる。
すなわち、実施形態２に係るコンバータにおいて、制御部４０は、スイッチング素子Ｑ１がオンするタイミング（図６の時刻ｔ１、ｔ９参照。）に同期して整流部２０のスイッチング素子Ｑ３を所定時間（時刻ｔ１〜ｔ２、ｔ９〜ｔ１０）オン状態とするとともに（昇圧期間）、１次側スイッチング素子Ｑ１がオン状態の間、２次側スイッチング素子Ｑ４をオン状態にする（同期整流期間）。
また、スイッチング素子Ｑ２がオンするタイミング（図６の時刻ｔ６、ｔ１４参照。）に同期して整流部２０のスイッチング素子Ｑ４を所定時間（時刻ｔ５〜ｔ６、ｔ１３〜ｔ１４）オン状態とするとともに（昇圧期間）、１次側スイッチング素子Ｑ１がオン状態の間、２次側スイッチング素子Ｑ４をオン状態にする（同期整流期間）。このようにこれを交互に繰り返すように整流部２０の２つのスイッチング素子Ｑ３、Ｑ４を制御する。

このように、実施形態２に係るコンバータは、スイッチング素子Ｑ３、Ｑ４のオンオフタイミングが実施形態１に係るコンバータ１の場合とは異なるが、実施形態１に係るコンバータ１の場合と同様に、制御部は、臨界検出部による臨界検出結果に基づいて１次側スイッチング素子をオンするタイミングを制御するため、臨界検出部が出力電流の臨界を検出したときに１次側スイッチング素子をオンすることができる。従って、１次側スイッチング素子のオン期間の中で、整流部のダイオードと２次巻線との間に流れる電流が０となる期間が比較的短くなる。従って、電流のクレストファクターが小さくなるため、電流実効値が小さくなり、その結果、コンバータの変換効率を高くすることができる。

また、実施形態２に係るコンバータによれば、制御部は、１次側スイッチング素子がオンするタイミングに同期して２つの２次側スイッチング素子の両方をオンし、２つの２次側スイッチング素子のうちの一方を所定時間オン状態を維持するとともに、１次側スイッチング素子がオン状態の間、２つの２次側スイッチング素子のうちの他方をオン状態を維持し、これを交互に繰り返すように２次側スイッチング素子を制御するため、同期整流動作となり、出力整流時の電力損失を軽減することができる。その結果、電力変換効率の向上に寄与するとともに、発熱の抑制に寄与する。

なお、実施形態２に係るコンバータは、スイッチング素子Ｑ３、Ｑ４のオンオフタイミング以外の点においては実施形態１に係るコンバータ１と同様の構成を有するため、実施形態１に係るコンバータ１が有する効果のうち該当する効果を有する。

以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。

（１）上記各実施形態において記載した構成要素の数、位置等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。

（２）上記各実施形態において、臨界検出部は、整流部のダイオードに流れる電流を検出する電流検出器を有することとしたが、本発明はこれに限定されるものではない。臨界検出部は、整流部のダイオードに印加される電圧の変化を検出する電圧変化検出器を有することとしてもよい。

（３）上記各実施形態において、１次側スイッチ部ＳＷにおいて、１次側スイッチング素子でハーフブリッジ回路を構成したが、本発明はこれに限定されるものではない。１次側スイッチ部において、１次側スイッチング素子でフルブリッジ回路を構成してもよい。

（４）上記各実施形態において、コンバータ部１０は、１次巻線と直列に接続されているインダクタ（共振インダクタ）を有し、インダクタ、共振コンデンサ及び１次巻線で共振回路を構成したが、本発明はこれに限定されるものではない。コンバータ部においては、寄生インダクタ、共振コンデンサ及び１次巻線で共振回路を構成してもよい。

１，９００…コンバータ、１０，９１０…コンバータ部、２０，９２０…整流部、３０…臨界検出部、３２…電流検出素子、３４…電流検出部、３６…臨界判定部、４０，９４０…制御部、４２…コンバータ性刑部、４４…昇圧制御部、４６…第１駆動部、４８…第２駆動部、Ｃ１…共振コンデンサ、Ｌ１…共振インダクタ、Ｃ３…入力コンデンサ、Ｃ４…出力コンデンサ、Ｄ１，Ｄ２…ダイオード、Ｄ３，Ｄ４…寄生ダイオード、Ｑ１，Ｑ２…１次側スイッチング素子、Ｑ３，Ｑ４…２次側スイッチング素子、ＳＷ…１次側スイッチ部、Ｔ１…トランス、Ｔ１−１…１次巻線、Ｔ１−２…２次巻線

Claims (10)

1. １次巻線及び２次巻線を有するトランス、前記トランスの前記１次巻線側に接続され、１次側スイッチング素子でブリッジ回路が構成されている１次側スイッチ部、及び、前記１次巻線と直列に接続されている共振コンデンサを有するコンバータ部と、
   前記トランスの前記２次巻線側に接続され、ハイサイドに接続された２つのダイオードとローサイドに接続された２つの２次側スイッチング素子とでブリッジ回路が構成され、前記２次巻線が、２つの前記ダイオード、及び、２つの前記２次側スイッチング素子とそれぞれ並列に接続された整流部と、
   前記２次巻線に流れる電流の臨界を検出する臨界検出部と、
   前記１次側スイッチング素子及び前記２次側スイッチング素子のオンオフタイミングを制御する制御部とを備え、
   前記制御部は、前記臨界検出部による臨界検出結果に基づいて前記１次側スイッチング素子をオンするタイミングを制御するとともに、前記１次側スイッチング素子がオンするタイミングに同期して前記２次側スイッチング素子のうちの少なくともいずれかを所定時間オン状態にするように前記２次側スイッチング素子を制御することを特徴とするコンバータ。
2. 前記制御部は、前記２次側スイッチング素子をオンする時間を調整することにより出力電圧を制御することを特徴とする請求項１に記載のコンバータ。
3. 前記制御部は、２つの前記２次側スイッチング素子が同期して所定時間オン状態になるように前記２次側スイッチング素子を制御することを特徴とする請求項１又は２に記載のコンバータ。
4. 前記制御部は、前記１次側スイッチング素子がオンするタイミングに同期して２つの前記２次側スイッチング素子の両方をオンし、２つの前記２次側スイッチング素子のうちの一方を所定時間オン状態を維持するとともに、前記１次側スイッチング素子がオン状態の間、２つの前記２次側スイッチング素子のうちの他方をオン状態を維持し、これを交互に繰り返すように前記２次側スイッチング素子を制御することを特徴とする請求項１又は２に記載のコンバータ。
5. 前記臨界検出部は、前記整流部の前記ダイオードに流れる電流を検出する電流検出器を有することを特徴とする請求項１〜４のいずれかに記載のコンバータ。
6. 前記臨界検出部は、前記整流部の前記ダイオードに印加される電圧の変化を検出する電圧変化検出器を有することを特徴とする請求項１〜４のいずれかに記載のコンバータ。
7. 前記１次側スイッチ部においては、前記１次側スイッチング素子でハーフブリッジ回路が構成されていることを特徴とする請求項１〜６のいずれかに記載のコンバータ。
8. 前記１次側スイッチ部においては、前記１次側スイッチング素子でフルブリッジ回路が構成されていることを特徴とする請求項１〜６のいずれかに記載のコンバータ。
9. 前記コンバータ部は、前記１次巻線と直列に接続されているインダクタをさらに有し、
   前記インダクタ、前記共振コンデンサ及び前記１次巻線で共振回路が構成されていることを特徴とする請求項１〜８のいずれかに記載のコンバータ。
10. 前記コンバータ部においては、寄生インダクタ、前記共振コンデンサ及び前記１次巻線で共振回路が構成されていることを特徴とする請求項１〜８のいずれかに記載のコンバータ。

Images