JP2021101594A - 特性補償回路 - Google Patents

Abstract

【課題】比較的簡単な構成で、スイッチング・レギュレータの出力電圧の変動を安定性良く抑制できる特性補償回路を得る。【解決手段】アンプ５は、アンプ入力電圧ＶＦＢと基準電圧Ｖｒｅｆとの差分値（Ｖｒｅｆ−ＶＦＢ）を増幅して増幅信号Ｓ５を出力する。スイッチング信号発生器６は増幅信号Ｓ５を受け、増幅信号Ｓ５に基づき、出力電圧Ｖｏの変動制御量を指示するスイッチング信号Ｓ６を出力する。遅延回路７は、スイッチング信号Ｓ６を補償用遅延時間Ｔｄの長さで遅延させた信号を出力電圧制御信号Ｓ７として出力する。出力電圧制御信号Ｓ７は制御信号出力端子ＳＷを介して、特性補償回路３の外部に出力される。【選択図】図１

Description

本開示は、スイッチング・レギュレータ用の特性補償回路の構成に関するものである。

従来のスイッチング・レギュレータ用の特性補償回路は、位相特性補償用のアナログ・フィルタ接続端子を持ち、アナログ・フィルタ接続端子に接続されたアナログ・フィルタの位相特性に応じて、スイッチング信号の位相を制御する方式を採用するのが一般的であった。このような方式は、例えば、非特許文献１に開示されている。

グリーン・エレクトロニクスNo12，「マイコンによるディジタル制御電源の設計」(ＣＱ出版株式会社),2013年３月１日発行，P.51-P.58

非特許文献１等に開示されたスイッチング・レギュレータ用の従来の特性補償回路は、位相特性補償用のアナログ・フィルタ接続端子にアナログ・フィルタを接続することにより、その位相特性に応じた特性補償が行える。

しかし、位相特性補償用のアナログ・フィルタをどのように構成するかはスイッチング・レギュレータの使用者の考えに委ねられており、適切なフィルタ構成でなかった場合、スイッチング・レギュレータ全体の動作として、ハンチング等の不安定動作してしまう。その結果、スイッチング・レギュレータの出力電圧の変動を安定性良く抑制できていないという問題点があった。

また、アナログ・フィルタ構成は一般的に比較的複雑な構成であり、スイッチング・レギュレータが安定動作するように設計するには、高度に熟練した技術を要するという問題点があった。

本開示は、上記問題点を解決するためになされたもので、比較的簡単な構成で、スイッチング・レギュレータの出力電圧の変動を安定性良く抑制できる、スイッチング・レギュレータ用の特性補償回路を得ることを目的とする。

本開示に係る特性補償回路は、スイッチング・レギュレータ用の特性補償回路であって、スイッチング・レギュレータの出力電圧に比例する電圧値を有する比較用電圧と基準電圧とを受け、前記比較用電圧と前記基準電圧の差分値に基づき、前記出力電圧の変動制御量を指示するスイッチング信号を生成する補償用信号発生回路と、前記スイッチング信号を補償用遅延時間の長さで遅延させた信号を出力電圧制御信号として出力する遅延回路とを備え、前記出力電圧は前記出力電圧制御信号の指示する変動制御量に基づき変更されることを特徴とする。

本開示の特性補償回路は、補償用信号発生回路の後段に遅延回路を設けてスイッチング信号を補償用遅延時間の長さで遅延させて出力電圧制御信号が出力されているため、補償用遅延時間を適切に設定することにより、出力電圧の変動を増大させることなく、効果的に抑制することができる。

その結果、本開示の特性補償回路は、遅延回路を追加するという比較的簡単な構成で、スイッチング・レギュレータの出力電圧の変動を安定性良く抑制することができる。

実施の形態１における特性補償回路を搭載したスイッチング・レギュレータの内部構成を示すブロック図である。 図１で示したアンプ及びスイッチング信号発生器の動作を説明するタイミング図である。 比較用特性補償動作を示すタイミング図である。 実施の形態１における本特性補償動作を示すタイミング図である。 実施の形態２における特性補償回路を搭載したスイッチング・レギュレータの内部構成を示すブロック図である。

＜実施の形態１＞
図１は実施の形態１における特性補償回路３を搭載したスイッチング・レギュレータ１の内部構成を示すブロック図である。

図１に示すように、スイッチング・レギュレータ１の出力電圧Ｖｏが負荷１４に付与される。負荷１４は、スイッチング・レギュレータ１から電力供給を受ける負荷である。出力コンデンサ１５は負荷１４に対し並列に接続され、スイッチング・レギュレータ１の出力電圧Ｖｏを平滑化するために設けられる。図１では、後述する特性補償回路３と、特性補償回路３に関連するスイッチング・レギュレータ１の出力部を中心に示している。

特性補償回路３とスイッチング・レギュレータ１の出力部とは制御信号出力端子ＳＷ及び分圧入力端子ＦＢを介して接続されている。

制御信号出力端子ＳＷは平滑化コイル１３を介して出力コンデンサ１５の一方電極及び負荷１４の一端に接続される。負荷１４の他端は接地レベルに接続され、出力コンデンサ１５の他方電極は接地レベルに接続される。平滑化コイル１３は一端が制御信号出力端子ＳＷに接続され、他端が分圧抵抗１１の一端、出力コンデンサ１５の一方電極及び負荷１４の一端に接続される。平滑化コイル１３は、スイッチング・レギュレータ１の出力電圧Ｖｏの平滑化のために設けられている。

直列接続された分圧抵抗１１及び１２は、負荷１４に対し並列に接続される。すなわち、分圧抵抗１１の一端が負荷１４の一端に接続され、分圧抵抗１２の他端が接地レベルに接続される。分圧抵抗１１及び１２間のノードＰ１に分圧入力端子ＦＢが接続される。分圧入力端子ＦＢに得られる電圧がアンプ入力電圧ＶＦＢとなる。

非反転の増幅器であるアンプ５は、負入力にアンプ入力電圧ＶＦＢを受け、正入力に基準電圧Ｖｒｅｆを受ける。そして、アンプ入力電圧ＶＦＢと基準電圧Ｖｒｅｆとの差分値を増幅して増幅信号Ｓ５を出力する。

出力電圧Ｖｏは定常状態では定常電圧Ｖ０となる。アンプ５の正入力に付与される基準電圧Ｖｒｅｆは以下の式(1)を満足するように設定される。

Ｖｒｅｆ＝Ｖ０・Ｒ２／（Ｒ１＋Ｒ２）…(1)
なお、式(1)において、抵抗値Ｒ１は分圧抵抗１１の抵抗値、抵抗値Ｒ２は分圧抵抗１２の抵抗値を示している。

スイッチング信号発生器６は増幅信号Ｓ５を受け、増幅信号Ｓ５に基づき、処理時間であるスイッチング周期ＴＳ毎に出力電圧Ｖｏの変動制御量を指示するスイッチング信号Ｓ６を出力する。スイッチング周期ＴＳはスイッチング・レギュレータ１のスイッチング周期である。

遅延回路７は、スイッチング信号Ｓ６を補償用遅延時間Ｔｄの長さで遅延させた信号を出力電圧制御信号Ｓ７として出力する。出力電圧制御信号Ｓ７は制御信号出力端子ＳＷを介して、特性補償回路３の外部に出力される。

このような構成の特性補償回路３の動作を説明する。アンプ入力電圧ＶＦＢは次の式(2)を満足するように、出力電圧Ｖｏを分圧して得られる。

ＶＦＢ＝Ｖｏ・Ｒ２／（Ｒ１＋Ｒ２）…(2)
式(2)に示すように、アンプ入力電圧ＶＦＢは出力電圧Ｖｏの分圧電圧となる。

このように、アンプ入力電圧ＶＦＢは、出力電圧Ｖｏに比例する電圧値を有する比較用電圧となる。なお、出力電圧Ｖｏ自体を比較用電圧に設定しても良い。この場合、基準電圧Ｖｒｅｆは「Ｖ０」に設定される。

スイッチング・レギュレータ１は定常状態であるとき、出力電圧Ｖｏが定常電圧Ｖ０となるため、基準電圧Ｖｒｅｆとアンプ入力電圧ＶＦＢと、以下の式(3)に示すように一致する。

Ｖｒｅｆ＝ＶＦＢ＝Ｖｏ（＝Ｖ０）・Ｒ２／（Ｒ１＋Ｒ２）…(3)
このため、アンプ５の増幅信号Ｓ５の電圧値は標準出力Ｖｎとなる。

標準出力Ｖｎである増幅信号Ｓ５を受けたスイッチング信号発生器６は、スイッチング周期ＴＳ内において、一定のデューティ期間である標準パルス幅Ｔｏｎのスイッチング信号Ｓ６を出力する。なお、標準パルス幅Ｔｏｎは、「ＴＳ＞Ｔｏｎ≧０」を満足する。

なお、本明細書では出力電圧Ｖｏとして正の電圧Ｖ６（＞０）が出力される期間をパルス幅としている。図２に示すように、設定パルス幅以外の期間のスイッチング信号Ｓ６が“０”となっている。

遅延回路７は、スイッチング信号Ｓ６を補償用遅延時間Ｔｄの長さで遅延させた信号を出力電圧制御信号Ｓ７として、制御信号出力端子ＳＷから出力する。

その結果、出力電圧制御信号Ｓ７に応じて平滑化コイル１３と出力コンデンサ１５とによる起電・平滑化により、負荷１４には定常状態の出力電圧Ｖｏが保持される。

図２は実施の形態１による特性補償回路３内のアンプ５及びスイッチング信号発生器６の動作を説明するタイミング図である。

スイッチング信号発生器６では、スイッチング・レギュレータ１のスイッチング周期ＴＳ毎に繰り返す参照ランプ信号Ｌ２を内部で発生しており、この参照ランプ信号Ｌ２と増幅信号Ｓ５とを常時比較している。

ここで、増幅信号Ｓ５に関し、標準出力Ｖｎからの負の方向への電位差Ｖａ、または正の方向への電位差Ｖｂを用いて説明する。なお、電位差Ｖａ及び電位差Ｖｂは、「Ｖａ＞０、Ｖｂ＞０」を満足する。

増幅信号Ｓ５が標準出力Ｖｎの場合、前述したように、スイッチング信号Ｓ６の設定パルス幅は標準パルス幅Ｔｏｎに設定されている。設定パルス幅が標準パルス幅Ｔｏｎのスイッチング信号Ｓ６の出力状態が図２の中央に示されている。

したがって、アンプ入力電圧ＶＦＢが基準電圧Ｖｒｅｆと等しい場合、スイッチング信号Ｓ６が指示する出力電圧Ｖｏの変動制御量は“０”となる。

一方、アンプ入力電圧ＶＦＢが基準電圧Ｖｒｅｆより高くなり、増幅信号Ｓ５が（Ｖｎ−Ｖａ）となった場合を考える。すなわち、出力電圧Ｖｏが定常電圧Ｖ０より高くなった場合を考える。

この場合、スイッチング信号発生器６から出力されるスイッチング信号Ｓ６の設定パルス幅は（Ｔｏｎ−Ｔａ）となる。なお、「Ｔａ」は、電位差Ｖａに相当する短縮時間を意味する。すなわち、スイッチング信号Ｓ６の設定パルス幅は、標準パルス幅Ｔｏｎに比べ、短縮時間Ｔａ分、短いパルス幅に設定される。設定パルス幅が（Ｔｏｎ−Ｔａ）のスイッチング信号Ｓ６の出力状態が図２の左に示されている。

したがって、アンプ入力電圧ＶＦＢが基準電圧Ｖｒｅｆより高くなると、スイッチング信号Ｓ６が指示する出力電圧Ｖｏの変動制御量は、短縮時間Ｔａ分、負に設定されることになる。

次に、アンプ入力電圧ＶＦＢが基準電圧Ｖｒｅｆより低くなり、増幅信号Ｓ５が（Ｖｎ＋Ｖｂ）となった場合を考える。すなわち、出力電圧Ｖｏが定常電圧Ｖ０より低くなった場合を考える。

この場合、スイッチング信号発生器６から出力されるスイッチング信号Ｓ６の設定パルス幅は（Ｔｏｎ＋Ｔｂ）となる。なお、「Ｔｂ」は、電位差Ｖｂに相当する増長時間を意味する。すなわち、スイッチング信号Ｓ６の設定パルス幅は、標準パルス幅Ｔｏｎに比べ、増長時間Ｔｂ分、長いパルス幅に設定される。設定パルス幅が（Ｔｏｎ＋Ｔｂ）のスイッチング信号Ｓ６の出力状態が図２の右に示されている。

したがって、アンプ入力電圧ＶＦＢが基準電圧Ｖｒｅｆより低くなると、スイッチング信号Ｓ６が指示する出力電圧Ｖｏの変動制御量は、増長時間Ｔｂ分、正に設定されることになる。

このように、スイッチング信号発生器６は、増幅信号Ｓ５に基づき、パルス幅を変調するパルス幅変調（ＰＷＭ；Pulse Width Modulation）動作を実行している。

上述したアンプ５及びスイッチング信号発生器６の組合せが、出力電圧Ｖｏの変動制御量を指示するスイッチング信号Ｓ６を生成する補償用信号発生回路として機能する。

遅延回路７が出力する出力電圧制御信号Ｓ７は、スイッチング信号Ｓ６を補償用遅延時間Ｔｄの長さで遅延させた信号であるため、スイッチング信号Ｓ６の指示する定常電圧Ｖ０の変動制御量は出力電圧制御信号Ｓ７にもそのまま反映されている。

このように、上記補償用信号発生回路は、スイッチング信号Ｓ６が指示する変動制御量は以下の電圧設定基準を満足している。

上記電圧設定基準は、比較用電圧であるアンプ入力電圧ＶＦＢが基準電圧Ｖｒｅｆに一致する場合、出力電圧Ｖｏの変動制御量を“０”に設定し、アンプ入力電圧ＶＦＢが基準電圧Ｖｒｅｆより大きい場合、出力電圧Ｖｏの変動制御量を短縮時間Ｔａ分、負に設定し、アンプ入力電圧ＶＦＢが基準電圧Ｖｒｅｆより小さい場合、出力電圧Ｖｏの変動制御量を増長時間Ｔｂ分、正に設定する基準である。

次に、アンプ５及びスイッチング信号発生器６の組合せからなる補償用信号発生回路の上述した動作を前提として、出力電圧Ｖｏが定常電圧Ｖ０に対し、正方向電位差Ｅａあるいは負方向電位差Ｅｂの変動が生じた場合の動作の詳細を説明する。なお、正方向電位差Ｅａ及び負方向電位差Ｅｂは、「Ｅａ＞０，Ｅｂ＞０」を満足する。

なお、説明の簡略化のため、アンプ５の増幅率を“１”として説明する。

出力電圧Ｖｏが定常電圧Ｖ０から正方向電位差Ｅａ分、上昇した場合、アンプ５は差分値（Ｖｒｅｆ−ＶＦＢ）から「ＶＦＢ＞Ｖｒｅｆ」の状態を検出し、差分値（Ｖｒｅｆ−ＶＦＢ）の増幅信号Ｓ５として（Ｖｎ−Ｖａ）を出力する。

この場合、電位差Ｖａと正方向電位差Ｅａとは次の式(4)を満足する。

Ｖａ＝Ｅａ・Ｒ２／（Ｒ１＋Ｒ２）…(4)
式(4)に示すように、電位差Ｖａは正方向電位差Ｅａに対応する値となる。

増幅信号Ｓ５を受けたスイッチング信号発生器６は、設定パルス幅（Ｔｏｎ−Ｔａ）のスイッチング信号Ｓ６を出力し、遅延回路７はスイッチング信号Ｓ６を補償用遅延時間Ｔｄの長さで遅延させて、出力電圧制御信号Ｓ７として制御信号出力端子ＳＷから出力する。

平滑化コイル１３に入力される出力電圧制御信号Ｓ７は、正常状態の標準パルス幅Ｔｏｎよりも、設定パルス幅が短縮時間Ｔａ分、短くなっているため、スイッチング・レギュレータ１としての出力電圧Ｖｏは次第に下がる。すなわち、正方向電位差Ｅａは小さくなる方向に出力電圧Ｖｏは制御される。

一方、出力電圧Ｖｏが定常電圧Ｖ０から負方向電位差Ｅｂ分、低下した場合、アンプ５は、差分値（Ｖｒｅｆ−ＶＦＢ）から「ＶＦＢ＜Ｖｒｅｆ」の状態を検出し、差分値（Ｖｒｅｆ−ＶＦＢ）の増幅信号Ｓ５として（Ｖｎ＋Ｖｂ）を出力する。

この場合、電位差Ｖｂと正方向電位差Ｅａとは次の式(5)を満足する。

Ｖｂ＝Ｅｂ・Ｒ２／（Ｒ１＋Ｒ２）…(5)
式(5)に示すように、電位差Ｖｂは負方向電位差Ｅｂに対応する値となる。

増幅信号Ｓ５を受けたスイッチング信号発生器６は、設定パルス幅（Ｔｏｎ＋Ｔｂ）のスイッチング信号Ｓ６を出力し、遅延回路７はスイッチング信号Ｓ６を補償用遅延時間Ｔｄの長さで遅延させて、出力電圧制御信号Ｓ７として制御信号出力端子ＳＷから出力する。

平滑化コイル１３に入力される出力電圧制御信号Ｓ７は、正常状態の標準パルス幅Ｔｏｎよりも、パルス幅が増長時間Ｔｂ分、長くなっているため、スイッチング・レギュレータ１としての出力電圧Ｖｏは次第に上がる。すなわち、負方向電位差Ｅｂは小さくなる方向に出力電圧Ｖｏは制御される。

図３は遅延回路７が存在せず、スイッチング信号Ｓ６をそのまま出力電圧制御信号として機能させた場合の比較用特性補償動作を説明するタイミング図である。比較用特性補償動作は、遅延回路７の補償用遅延時間Ｔｄが“０”の場合の動作に合致する。

図４は、スイッチング信号発生器６の後段に遅延回路７を有する実施の形態１の特性補償回路３の本特性補償動作を説明するタイミング図である。特性補償回路３は、スイッチング信号Ｓ６を補償用遅延時間Ｔｄの長さで遅延させた出力電圧制御信号Ｓ７を出力している。

図３及び図４それぞれにおいて、スイッチング・レギュレータ１はスイッチング周期ＴＳ毎に状態が変化するため、特性補償回路３はスイッチング周期ＴＳ単位の期間Ｔ０〜Ｔ１１それぞれの変化を検出する。すなわち、期間Ｔ０〜Ｔ１１はそれぞれの長さはスイッチング周期ＴＳに合致する。さらに、説明の簡略化目的で、出力電圧Ｖｏは矩形波による状態変化として示している。

また、図３及び図４では、出力電圧制御信号Ｓ７あるいはスイッチング信号Ｓ６を、直感的に解り易くするため、パルス幅変調動作ではなく、疑似的にパルス振幅変調（ＰＡＭ；Pulse Amplitude Modulation）動作により得られた信号を示している。なお、パルス幅変調動作をパルス振幅変調動作に置き換えても、実質的な出力電圧Ｖｏの補償内容は同じである。

ここで、遅延回路７による補償用遅延時間Ｔｄをスイッチング周期ＴＳとする。さらに、アンプ入力電圧ＶＦＢのアンプ５への入力から、スイッチング信号発生器６からスイッチング信号Ｓ６を出力されるまでに要する、アンプ５及びスイッチング信号発生器６の組合せによる補償用信号発生回路の処理時間をスイッチング周期ＴＳに一致させている。

加えて、出力電圧制御信号Ｓ７あるいはスイッチング信号Ｓ６の制御信号出力端子ＳＷへの出力時点から、出力電圧制御信号Ｓ７あるいはスイッチング信号Ｓ６が指示する制御変動量が出力電圧Ｖｏに反映されるまでに要する時間もスイッチング周期ＴＳとする。

また、スイッチング信号Ｓ６あるいは出力電圧制御信号Ｓ７が指示する制御変動量がパルス振幅変調に寄与する変換率である、出力電圧Ｖｏの変換率Ｋを０．５とする。

図３及び図４では、期間Ｔ０〜Ｔ１１における動作を示している。そして、図３(a)及び図４(a)に示すように、出力電圧Ｖｏの定常動作からの初期変動として、期間Ｔ１に出力電圧Ｖｏが定常電圧Ｖ０から正方向電位差Ｅａ分、上昇し、期間Ｔ３に出力電圧Ｖｏが定常電圧Ｖ０から負方向電位差Ｅｂ分、下降したとする。

まず、図３で示す比較用特性補償動作を説明する。アンプ５により、期間Ｔ１での出力電圧Ｖｏが定常電圧Ｖ０から正方向電位差Ｅａ分の増加変動が増幅信号Ｓ５として検出された後、図３(b)に示すように、期間Ｔ２において、スイッチング信号発生器６により、増幅信号Ｓ５に基づくスイッチング信号Ｓ６が制御信号出力端子ＳＷから出力される。

スイッチング信号Ｓ６は、出力電圧Ｖｏの正方向電位差Ｅａを減少補正するための変動制御量を指示する制御信号として機能している。そして、このスイッチング信号Ｓ６が指示する制御変動量によって出力電圧Ｖｏの減少補正が始まるのは、図３(c)に示すように、期間Ｔ２からさらにスイッチング周期ＴＳ遅れた期間Ｔ３となる。

しかし、図３(a)に示すように、期間Ｔ３には、出力電圧Ｖｏの初期変動として、定常電圧Ｖ０から負方向電位差Ｅｂの減少変動が発生している。このため、図３(c)に示すように、負方向電位差Ｅｂに正方向電位差Ｅａの減少補正分（Ｅａ／２）が本来の負方向電位差Ｅｂに加算されてしまう。

その結果、期間Ｔ３の出力電圧Ｖｏの変動は、期間Ｔ３での出力電圧Ｖｏの本来の負方向電位差Ｅｂを超える負方向電位差（Ｅｂ＋Ｅａ／２）となる現象を引き起こしてします。以下、このような現象を「出力電圧Ｖｏの変動増大現象」と呼ぶ。

その後、図３(b)に示す様に、期間Ｔ３に発生した出力電圧Ｖｏにおける負方向電位差Ｅｂを超える減少変動を増加補正するためのスイッチング信号Ｓ６が期間Ｔ４に出力される。

そして、期間Ｔ４から、スイッチング周期ＴＳ遅延後の期間Ｔ５に、出力電圧Ｖｏの変動として、元の初期変動にはなかった新たな増加変動が生じてしまう。

同様に、期間Ｔ５の増加変動から２・ＴＳ遅延した期間Ｔ７に、出力電圧Ｖｏの減少変動が生じる。

期間Ｔ５以降は、期間Ｔ５〜Ｔ８の出力電圧Ｖｏの増加／減少変動を交互に繰り返しながら、出力電圧Ｖｏは、変換率Ｋに従って徐々に減衰し、最終的に定常状態の増幅電圧Ｖ９に収束する。

次に、図４を参照して、実施の形態１の特性補償回路３による実特性補償動作を説明する。この際、図４(a)で示す出力電圧Ｖｏの定常電圧Ｖ０からの初期変動内容は、図３(a)で示す比較用特性補償動作の場合と同様とする。

期間Ｔ１で出力電圧Ｖｏの正方向電位差Ｅａ分の増加変動が検出され、この正方向電位差Ｅａを減少補正するための出力電圧制御信号Ｓ７は、アンプ５及びスイッチング信号発生器６に加え、さらに、補償用遅延時間Ｔｄの遅延回路７介して出力される。

このため、図４(b)に示すように、アンプ５及びスイッチング信号発生器６の組合せによる補償用信号発生回路の処理時間であるスイッチング周期ＴＳと、遅延回路７の補償用遅延時間Ｔｄ（＝ＴＳ）経過後の期間Ｔ３に、出力電圧制御信号Ｓ７が制御信号出力端子ＳＷから出力される。

そして、図４(c)に示すように、出力電圧制御信号Ｓ７によって出力電圧Ｖｏの減少補正が始まるのは、出力電圧制御信号Ｓ７の出力タイミングからスイッチング周期ＴＳ経過後の期間Ｔ４となる。

一方、期間Ｔ３には、出力電圧Ｖｏの初期変動として、定常電圧Ｖ０から負方向電位差Ｅｂの減少変動が発生している。

しかしながら、前述したように、正方向電位差Ｅａの減少補正分は、期間Ｔ３からスイッチング周期ＴＳ経過後の期間Ｔ４に発生する。

このように、出力電圧Ｖｏの変動に関し、期間Ｔ３での負方向電位差Ｅｂの減少変動と、期間Ｔ４での正方向電位差Ｅａの減少補正処理とを時間的に分散させることにより、出力電圧Ｖｏの変動増大現象は回避される。すなわち、特性補償回路３の実特性補償動作の実行中に出力電圧Ｖｏの負方向電位差Ｅｂをさらに増大させてしまことはない。

その後、期間Ｔ３に発生した出力電圧Ｖｏの負方向電位差Ｅｂの減少変動を増加補正するための出力電圧制御信号Ｓ７が期間Ｔ５に出力される。そして、期間Ｔ５からスイッチング周期ＴＳの経過後の期間Ｔ６に、元の初期変動にはなかった新たな出力電圧Ｖｏの増加変動が生じる。同様に、期間Ｔ４の正方向電位差Ｅａの減少変動から３・ＴＳ遅延した期間Ｔ７に、出力電圧Ｖｏの増加変動が生じる。

期間Ｔ６及び期間Ｔ７の出力電圧Ｖｏの増加変動に対して、期間Ｔ６及び期間Ｔ７からそれぞれ３・ＴＳ遅延した期間Ｔ９及び期間Ｔ１０に、出力電圧Ｖｏの減少変動が生じる。

その後、出力電圧Ｖｏの増加／減少変動を交互に繰り返しながら、変換率Ｋに従って徐々に減衰し、出力電圧Ｖｏは定常状態の定常電圧Ｖ０に収束する。

図３及び図４から明らかなように、実施の形態１による特性補償回路３による実特性補償動作は、期間Ｔ３における出力電圧Ｖｏの変動増大現象を回避している。

さらに、特性補償回路３による実特性補償動作は、図４の期間Ｔ４及び期間Ｔ７に示すように、補間変動を与え、期間Ｔ１及び期間Ｔ２の初期変動以降の変動を穏やかな変動させている。

なお、遅延回路７に設定した補償用遅延時間Ｔｄは、図４で示す実特性補償動作では、スイッチング周期ＴＳに設定しているが、スイッチング周期ＴＳの整数倍、あるいは任意な時間設定をしてもよい。

すなわち、出力電圧Ｖｏの初期変動の傾向を事前に予測して、出力電圧Ｖｏの変動増大現象が生じないように、遅延回路７の補償用遅延時間Ｔｄを適切に設定すれば良い。

上述した実特性補償動作を実行する実施の形態１による特性補償回路３によって、遅延回路７を有さない従来のスイッチング・レギュレータ用の特性補償回路より安定したスイッチング・レギュレータを構築することができる。

このように、実施の形態１の特性補償回路３は、スイッチング信号発生器６の後段に遅延回路７を設けることにより、スイッチング信号発生器６が出力するスイッチング信号Ｓ６を補償用遅延時間Ｔｄの長さで遅延させて出力電圧制御信号Ｓ７が出力している。

このため、実施の形態１の特性補償回路３は、補償用遅延時間Ｔｄを適切に設定することにより、出力電圧Ｖｏの変動を増大させることなく、効果的に抑制することができる。

補償用遅延時間Ｔｄの設定は、高度に熟練した技術を要することなく、出力電圧Ｖｏの変動傾向を事前に予測することにより、比較的簡単に行うことができる。

その結果、実施の形態１の特性補償回路３は、遅延回路７を追加するという比較的簡単な構成で、スイッチング・レギュレータ１の出力電圧Ｖｏの変動を安定性良く抑制することができる。

さらに、実施の形態１は、アンプ５及びスイッチング信号発生器６の組合せで補償用信号発生回路を構成することにより、比較的簡単な回路構成で特性補償回路３を構成することができる。

なお、アンプ５及びスイッチング信号発生器６は、スイッチング・レギュレータ用の既存の特性補償回路内の構成要素から転用しても良い。

＜実施の形態２＞
図５は、実施の形態２における特性補償回路４を搭載したスイッチング・レギュレータ２の内部構成を示すブロック図である。以下、図１で示した特性補償回路３と同じ箇所は同一符号を付して説明を適宜省略し、特性補償回路４に特徴箇所を中心に説明する。

特性補償回路４では、遅延回路として、第１の遅延回路である遅延回路７１と、第２の遅延回路である遅延回路７２とを含んでいる。遅延回路７１及び７２の組合せにより複数種遅延機能を実現している。

遅延回路７１は、スイッチング信号Ｓ６を第１の遅延時間である遅延時間Δｔ１の長さで遅延させて第１の遅延スイッチング信号である遅延信号Ｓ７１を出力する。

遅延回路７２は、スイッチング信号Ｓ６を第２の遅延時間である遅延時間Δｔ２の長さで遅延させて第２の遅延スイッチング信号である遅延信号Ｓ７２を出力する。

特性補償回路４は、さらに、遅延回路選択部として切替制御器８及び切替スイッチ９を有している。

切替スイッチ９は遅延信号Ｓ７１及びＳ７２を受け、切替制御器８からの切替制御信号Ｓ８に基づき、遅延信号Ｓ７１及びＳ７２のうち一方の信号を選択して、出力電圧制御信号Ｓ７として制御信号出力端子ＳＷに出力している。

したがって、遅延信号Ｓ７１が出力電圧制御信号Ｓ７として選択された場合、遅延回路７１が選択遅延回路となり、選択遅延回路である遅延回路７１の遅延時間Δｔ１が補償用遅延時間となる。

同様に、遅延信号Ｓ７２が出力電圧制御信号Ｓ７として選択された場合、遅延回路７２が選択遅延回路となり、選択遅延回路の遅延回路７２の遅延時間Δｔ２が補償用遅延時間となる。

このように、切替制御器８及び切替スイッチ９を含む遅延回路選択部は、遅延回路７１及び７２のうち、一方の遅延回路を上記選択遅延回路として選択している。

切替制御器８は、スイッチング・レギュレータ３の全体の動作に応じて、補償用遅延時間を遅延回路７１の遅延時間Δｔ１及び遅延回路７２の遅延時間Δｔ２のうち、一方を指示する切替制御信号Ｓ８を出力している。

例えば、スイッチング・レギュレータ３において、出力電圧Ｖｏの立上りから定常状態に至る期間における出力電圧Ｖｏの変動である初期変動と、定常状態到達後の負荷１４に起因する出力電圧Ｖｏの変動である負荷起因変動とを分類する。

初期変動と負荷起因変動との間で、出力電圧Ｖｏの制御内容を変化させることが望ましい。

そこで、上記初期変動に適した遅延時間を遅延回路７１の遅延時間Δｔ１として設定し、上記負荷起因変動に適した遅延時間を遅延回路７２の遅延時間Δｔ２として設定する。

遅延時間Δｔ１及び遅延時間Δｔ２は「Δｔ１＞Δｔ２」の関係を満足することが望ましい。なぜなら、負荷起因変動では上述した出力電圧Ｖｏの変動増大現象が生じる可能性が低いからである。

そして、切替制御器８は、上記初期変動の際は遅延回路７１を選択遅延回路として選択し、上記負荷起因変動の際は遅延回路７２を選択遅延回路として選択するように、切替制御信号Ｓ８を出力する。なお、図５では図示していないが、切替制御信号Ｓ８の指示内容を外部から適宜変更することができる。

切替制御器８の切替制御信号Ｓ８による制御動作を上記のように可変設定することにより、スイッチング・レギュレータ４の動作に関し、上述した初期変動及び負荷起因変動それぞれに対応して、スイッチング・レギュレータ２全体の動作を安定させることができる。

（拡張構成）
なお、実施の形態２では、第１及び第２の遅延スイッチング信号である遅延信号Ｓ７１及びＳ７２のうち一の信号を出力電圧制御信号Ｓ７として選択する構成を示したが、実施の形態２の拡張構成として、３つ以上の複数の遅延スイッチング信号のうち一の遅延スイッチング信号を出力電圧制御信号Ｓ７として選択するように構成してもよい。ただし、複数の遅延スイッチング信号に対応する複数の遅延時間は、互いに異なっている必要がある。

すなわち、拡張構成は、スイッチング信号Ｓ６を互いに異なる３以上の複数の遅延時間の長さでそれぞれ遅延させて複数の遅延スイッチング信号を出力する複数遅延機能を有している。なお、実施の形態２の特性補償回路４では、遅延回路７１及び遅延回路７２の組合せにより上記複数遅延機能を実現している。

拡張構成は、複数の遅延スイッチング信号のうち、一の遅延スイッチング信号を出力電圧制御信号Ｓ７として選択する信号選択部をさらに備えている。そして、複数の遅延時間のうち、出力電圧制御信号Ｓ７となる遅延スイッチング信号に対応する遅延時間が補償用遅延時間となる、なお、実施の形態２の特性補償回路４では、切替制御器８及び切替スイッチ９の組合せを信号選択部としている。

このように、３つ以上の遅延スイッチング信号を生成する拡張構成は、スイッチング・レギュレータ３の出力電圧Ｖｏの変動種類が３つ以上ある場合においても、出力電圧Ｖｏにおける３つ以上の変動に適した遅延時間を補償用遅延時間として選択することができる。

（変形例）
また、図５で示した実施の形態２のように、特性補償回路４内に遅延回路を複数設けることなく、特性補償回路内に搭載する遅延回路を１つにして、１つの遅延回路に複数の遅延時間が設定できる構成にした変形例も考えられる。

変形例では、信号選択部は、スイッチング・レギュレータの出力電圧Ｖｏの複数種の変動に応じて、上述した複数の遅延時間のうち、変動種別に適した遅延時間を遅延回路の補償用遅延時間に設定する。

このように、複数の遅延時間が設定できる１つの遅延回路と信号選択部との組合せにより、上記複数遅延機能を実現する変形例も考えられる。変形例によっても実施の形態２と同様な効果が得られる。

（まとめ）
図５で示した実施の形態２による特性補償回路４、拡張構成及び変形例それぞれによって、従来のスイッチング・レギュレータ用特性補償回路より安定したスイッチング・レギュレータを構築することができる。

実施の形態２の特性補償回路４は、第１及び第２の遅延スイッチング信号である遅延信号Ｓ７１及びＳ７２のうち、最適と判断される遅延信号を出力電圧制御信号Ｓ７として選択することにより、出力電圧Ｖｏの変動状態に適した制御内容で、出力電圧Ｖｏを補償することができる。

さらに、実施の形態２の拡張構成では、３以上の複数の遅延スイッチング信号のうち最適と判断される遅延スイッチング信号を出力電圧制御信号として選択することにより、３以上の出力電圧Ｖｏの変動状態に適した制御内容で、出力電圧Ｖｏを補償することができる。

さらに、実施の形態２の特性補償回路４は、比較的簡単な切替制御器８及び切替スイッチ９の組合せにより上記信号選択部を構成して、切替制御信号Ｓ８の指示内容に基づき、遅延信号Ｓ７１及びＳ７２のうち一の信号を出力電圧制御信号Ｓ７として選択することができる。

＜その他＞
なお、実施の形態２の拡張構成において、複数の遅延時間のうち、一つを“０”に設定しても良い。また、図５で示した実施の形態２では遅延時間Δｔ１及び遅延時間Δｔ２のうち、一方を“０”に設定しても良い。

また、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

１，２ スイッチング・レギュレータ、３，４ 特性補償回路、５ アンプ、６ スイッチング信号発生器、７，７１，７２ 遅延回路、８ 切替制御器、９ 切替スイッチ、１１，１２ 分圧抵抗、１３ 平滑化コイル、１４ 負荷、１５ 出力コンデンサ。

Claims (5)

1. スイッチング・レギュレータ用の特性補償回路であって、
   スイッチング・レギュレータの出力電圧に比例する電圧値を有する比較用電圧と基準電圧とを受け、前記比較用電圧と前記基準電圧の差分値に基づき、前記出力電圧の変動制御量を指示するスイッチング信号を生成する補償用信号発生回路と、
   前記スイッチング信号を補償用遅延時間の長さで遅延させた信号を出力電圧制御信号として出力する遅延回路とを備え、
   前記出力電圧は前記出力電圧制御信号の指示する変動制御量に基づき変更されることを特徴とする、
   特性補償回路。
2. 請求項１記載の特性補償回路であって、
   前記補償用信号発生回路は、
   前記比較用電圧と基準電圧との差分値を増幅して増幅信号を出力する増幅器と、
   前記増幅信号を受け、前記増幅信号に基づき設定した設定パルス幅の前記スイッチング信号を生成するスイッチング信号発生器とを含む、
   特性補償回路。
3. 請求項１または請求項２記載の特性補償回路であって、
   前記遅延回路は、
   前記スイッチング信号を互いに異なる複数の遅延時間の長さでそれぞれ遅延させて複数の遅延スイッチング信号を出力する複数種遅延機能を有し、
   前記特性補償回路は、
   前記複数の遅延スイッチング信号のうち、一の遅延スイッチング信号を前記出力電圧制御信号として選択する信号選択部をさらに備え、
   前記複数の遅延時間のうち、前記出力電圧制御信号となる遅延スイッチング信号に対応する遅延時間が前記補償用遅延時間となる、
   特性補償回路。
4. 請求項３記載の特性補償回路であって、
   前記遅延回路は、
   前記スイッチング信号を第１の遅延時間の長さで遅延させて第１の遅延スイッチング信号を出力する第１の遅延回路と、
   前記スイッチング信号を前記第１の遅延時間と異なる第２の遅延時間の長さで遅延させて第２の遅延スイッチング信号を出力する第２の遅延回路とを含み、
   前記複数種遅延機能は、前記第１及び第２の遅延回路の組合せを含み、
   前記信号選択部は、
   前記第１及び第２の遅延スイッチング信号のうち、一方の信号を前記出力電圧制御信号として選択し、
   前記第１及び第２の遅延時間のうち、前記出力電圧制御信号となる遅延スイッチング信号に対応する遅延時間が前記補償用遅延時間となる、
   特性補償回路。
5. 請求項４記載の特性補償回路であて、
   前記信号選択部は、
   前記第１及び第２の遅延スイッチング信号を受け、切替制御信号に基づき、前記第１及び第２の遅延スイッチング信号のうち一方を前記出力電圧制御信号として選択する切替スイッチと、
   前記切替制御信号を出力する切替制御器とを含む、
   特性補償回路。

Images