JP2021100106A - 成膜装置、成膜方法及び電子デバイスの製造方法 - Google Patents

成膜装置、成膜方法及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP2021100106A
JP2021100106A JP2020194550A JP2020194550A JP2021100106A JP 2021100106 A JP2021100106 A JP 2021100106A JP 2020194550 A JP2020194550 A JP 2020194550A JP 2020194550 A JP2020194550 A JP 2020194550A JP 2021100106 A JP2021100106 A JP 2021100106A
Authority
JP
Japan
Prior art keywords
substrate
adsorption
film forming
support portion
substrate support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020194550A
Other languages
English (en)
Other versions
JP7069280B2 (ja
Inventor
石井 博
Hiroshi Ishii
石井  博
一史 柏倉
Kazufumi Kashiwakura
一史 柏倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Priority to CN202011507005.5A priority Critical patent/CN113005398B/zh
Publication of JP2021100106A publication Critical patent/JP2021100106A/ja
Application granted granted Critical
Publication of JP7069280B2 publication Critical patent/JP7069280B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50Substrate holders
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/042Coating on selected surface areas, e.g. using masks using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54Controlling or regulating the coating process
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】静電チャックへの吸着時のしわの発生をより効果的に抑制すること。【解決手段】マスクを介して基板に成膜材料を成膜する成膜装置であって、チャンバ内に配置され、前記基板の第1の辺の周縁部を支持する第1の基板支持部と、前記チャンバ内に配置され、前記基板の前記第1の辺に対向する第2の辺の周縁部を支持する第2の基板支持部と、前記チャンバ内の前記第1及び第2の基板支持部の上方に配置され、前記基板を吸着するための基板吸着手段と、前記基板吸着手段に向かって前記第1及び第2の基板支持部の昇降を独立に制御する制御部と、を含み、前記制御部は、前記基板吸着手段による前記基板の吸着時に、前記第1の基板支持部を前記基板吸着手段から第1の距離となる第1の位置に移動し、前記第2の基板支持部を前記基板吸着手段から前記第1の距離よりも離れた第2の距離となる第2の位置に移動し、前記基板吸着手段が前記基板を吸着することにより前記第2の位置にある前記第2の基板支持部から前記基板が離間する。【選択図】図5

Description

本発明は、成膜装置、成膜方法及び電子デバイスの製造方法に関するものである。
有機EL表示装置(有機ELディスプレイ)の製造においては、有機EL表示装置を構成する有機発光素子(有機EL素子;OLED)を形成する際に、成膜装置の蒸発源から蒸発した蒸着材料を、画素パターンが形成されたマスクを介して、基板に蒸着させることで、有機物層や金属層を形成する。
上向蒸着方式(デポアップ)の成膜装置において、蒸発源は成膜装置の真空容器の下部に設けられ、基板は真空容器の上部に配置され、基板の下面に蒸着される。このような上向蒸着方式の成膜装置において、基板は成膜面である下面に形成された有機物層/電極層に損傷を与えないように下面の周縁を基板ホルダの支持部によって支持する。この場合、基板のサイズが大きくなるにつれて、基板ホルダの支持部で支持されていない基板の中央部が基板の自重によって撓み、これが蒸着精度を落とす一つの要因となっている。上向蒸着方式以外の方式の成膜装置においても、また、基板の自重による撓みは生じる可能性がある。
基板の自重による撓みを低減するための方法として、静電チャックを使う技術が検討されている。つまり、基板の上部に静電チャックを設置し、基板ホルダの支持部によって支持された基板の上面を静電チャックに吸着させることで、基板の中央部が静電チャックの静電引力によって引っ張られるようになり、基板のたわみを低減することができる。
しかし、このように、基板を静電チャックを使って上方から吸着する方式において、基板の全体面を同時に吸着しようとすると、基板が静電チャックに平らに吸着されず、特に中央部にしわが生じる場合がある。
つまり、基板支持部によって支持された基板を静電チャックに向かって上昇(または静電チャックを基板に向かって下降)させ基板と静電チャックを相互近接または接触させた状態で、静電チャックの全面に吸着電圧を印加すると、支持部で支持された基板の周縁部が、撓んだ中央部より静電チャックに先に吸着され、これにより、基板中央部のたわみが十分逃されず、しわが残るようになる。
この静電チャックへの吸着時のしわの発生を抑制するための技術として、基板の対向する両側の周縁部を支持する基板支持部を順次に上昇させて基板を静電チャックに接触させることが検討されているが、依然としてしわの発生を十分に抑えられないという課題があった。
例えば、図7に示すように、対向する左右の基板支持部220のうち一方を先に上昇させて該支持部によって支持されている基板Sの一側周縁部を静電チャック240に接触させ、次いで反対側の他方支持部を上昇させて基板Sの他側周縁部を静電チャック240に接触させる場合、基板Sの中央部のたわみが十分解消できず、依然として中央領域にしわが残った状態で吸着されることがあり得る。そこで、本発明は、上記の課題に鑑み、静電チャックへの吸着時のしわの発生をより効果的に抑制することを目的とする。
本発明の一実施形態による成膜装置は、マスクを介して基板に成膜材料を成膜する成膜装置であって、チャンバ内に配置され、前記基板の第1の辺の周縁部を支持する第1の基板支持部と、前記チャンバ内に配置され、前記基板の前記第1の辺に対向する第2の辺の周縁部を支持する第2の基板支持部と、前記チャンバ内の前記第1及び第2の基板支持部の上方に配置され、前記基板を吸着するための基板吸着手段と、前記基板吸着手段に向かって前記第1及び第2の基板支持部の昇降を独立に制御する制御部と、を含み、前記制御部は、前記基板吸着手段による前記基板の吸着時に、前記第1の基板支持部を前記基板吸着手段から第1の距離となる第1の位置に移動し、前記第2の基板支持部を前記基板吸着手段から前記第1の距離よりも離れた第2の距離となる第2の位置に移動し、前記基板吸着手段が前記基板を吸着することにより前記第2の位置にある前記第2の基板支持部から前記基板が離間することを特徴とする。
本発明の一実施形態による成膜方法は、成膜装置のチャンバ内で、マスクを介して基板の成膜面に成膜材料を成膜する成膜方法であって、チャンバ内に搬入された前記基板の第1の辺の周縁部を第1の基板支持部で支持し、前記第1の辺に対向する第2の辺の周縁部を第2の基板支持部で支持する工程と、前記チャンバ内の前記第1及び第2の基板支持部の上方に配置された基板吸着手段に前記基板の成膜面と反対側の面を吸着させる吸着工程と、成膜材料を前記マスクを介して前記基板の前記成膜面に成膜する工程と、を含み、前記吸着工程は、前記第1の基板支持部を前記基板吸着手段から第1の距離となる第1の位置に移動し、前記第2の基板支持部を前記基板吸着手段から前記第1の距離よりも離れた第2の距離となる第2の位置に移動する工程と、前記基板吸着手段に前記基板を吸着することにより前記第2の位置にある前記第2の基板支持部から前記基板を離間させる工程と、を含むことを特徴とする。
本発明の一実施形態による電子デバイスの製造方法は、前記成膜方法を用いて電子デバイスを製造することを特徴とする。
本発明によれば、静電チャックへの吸着時のしわの発生をより効果的に抑制することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
図1は、電子デバイスの製造装置の一部の模式図である。 図2は、本発明の一実施形態による成膜装置の模式図である。 図3は、本発明の一実施形態による基板支持ユニットを鉛直方向(Z方向)上方から見た平面図である。 図4aは、本発明の一実施形態による静電チャックの吸着部の構成を説明する図である。 図4bは、本発明の一実施形態による静電チャックの吸着部の構成を説明する図である。 図4cは、本発明の一実施形態による静電チャックの吸着部の構成を説明する図である。 図5は、静電チャックへの基板吸着工程を示す図である。 図6は、電子デバイスを示す模式図である。 図7は、従来の静電チャックへの基板吸着工程を示す図である。
以下、図面を参照しつつ本発明の好適な実施形態及び実施例を説明する。ただし、以下の実施形態及び実施例は本発明の好ましい構成を例示的に示すものにすぎず、本発明の範囲はそれらの構成に限定されない。また、以下の説明における、装置のハードウェア構成及びソフトウェア構成、処理フロー、製造条件、寸法、材質、形状などは、特に特定的な記載がないかぎりは、本発明の範囲をそれらのみに限定する趣旨のものではない。
本発明は、基板の表面に各種材料を堆積させて成膜を行う装置に適用することができ、真空蒸着によって所望のパターンの薄膜(材料層)を形成する装置に望ましく適用することができる。基板の材料としては、ガラス、高分子材料のフィルム、金属などの任意の材料を選択することができ、基板は、例えば、ガラス基板上にポリイミドなどのフィルムが積層された基板であってもよい。また、蒸着材料としても、有機材料、金属性材料(金属、金属酸化物など)などの任意の材料を選択してもいい。なお、以下の説明において説明する真空蒸着装置以外にも、スパッタ装置やCVD(Chemical Vapor Deposition)装置を含む成膜装置にも、本発明を適用することができる。本発明の技術は、具体的には、有機電子デバイス(例えば、有機発光素子、薄膜太陽電池)、光学部材などの製造装置に適用可能である。その中でも、蒸着材料を蒸発させてマスクを介して基板に蒸着させることで有機発光素子を形成する有機発光素子の製造装置は、本発明の好ましい適用例の一つである。
<電子デバイスの製造装置>
図1は、電子デバイスの製造装置の一部の構成を模式的に示す平面図である。
図1の製造装置は、例えば、スマートフォン用の有機EL表示装置の表示パネルの製造に用いられる。スマートフォン用の表示パネルの場合、例えば、4.5世代の基板(約700mm×約900mm)や6世代のフルサイズ(約1500mm×約1850mm)又はハーフカットサイズ(約1500mm×約925mm)の基板に、有機EL素子の形成のための成膜を行った後、該基板を切り抜いて複数の小さなサイズのパネルに製作する。
電子デバイスの製造装置は、一般的に、複数のクラスタ装置1と、クラスタ装置の間を繋ぐ中継装置とを含む。
クラスタ装置1は、基板Sに対する処理(例えば、成膜)を行う複数の成膜装置11と、使用前後のマスクMを収納する複数のマスクストック装置12と、その中央に配置される搬送室13と、を具備する。搬送室13は、図1に示すように、複数の成膜装置11およびマスクストック装置12のそれぞれと接続されている。
搬送室13内には、基板およびマスクを搬送する搬送ロボット14が配置されている。搬送ロボット14は、上流側に配置された中継装置のパス室15から成膜装置11へと基板Sを搬送する。また、搬送ロボット14は、成膜装置11とマスクストック装置12との間でマスクMを搬送する。搬送ロボット14は、例えば、多関節アームに、基板S又はマスクMを保持するロボットハンドが取り付けられた構造を有するロボットである。
成膜装置11(蒸着装置とも呼ぶ)では、蒸発源に収納された蒸着材料がヒータによって加熱されて蒸発し、マスクを介して基板上に蒸着される。搬送ロボット14との基板Sの受け渡し、基板SとマスクMの相対位置の調整(アライメント)、マスクM上への基板Sの固定、成膜(蒸着)などの一連の成膜プロセスは、成膜装置11によって行われる。
マスクストック装置12には、成膜装置11での成膜工程に使われる新しいマスクと、使用済みのマスクとが、二つのカセットに分けて収納される。搬送ロボット14は、使用済みのマスクを成膜装置11からマスクストック装置12のカセットに搬送し、マスクストック装置12の他のカセットに収納された新しいマスクを成膜装置11に搬送する。
クラスタ装置1には、基板Sの流れ方向において上流側からの基板Sを当該クラスタ装置1に伝達するパス室15と、当該クラスタ装置1で成膜処理が完了した基板Sを下流側の他のクラスタ装置に伝えるためのバッファー室16が連結される。搬送室13の搬送ロボット14は、上流側のパス室15から基板Sを受け取って、当該クラスタ装置1内の成膜装置11の一つ(例えば、成膜装置11a)に搬送する。また、搬送ロボット14は、当該クラスタ装置1での成膜処理が完了した基板Sを複数の成膜装置11の一つ(例えば、成膜装置11b)から受け取って、下流側に連結されたバッファー室16に搬送する。
バッファー室16とパス室15との間には、基板の向きを変える旋回室17が設置される。旋回室17には、バッファー室16から基板Sを受け取って基板Sを180°回転させ、パス室15に搬送するための搬送ロボット18が設けられる。これにより、上流側のクラスタ装置と下流側のクラスタ装置で基板Sの向きが同じくなり、基板処理が容易になる。
パス室15、バッファー室16、旋回室17は、クラスタ装置間を連結する、いわゆる中継装置であり、クラスタ装置の上流側及び/又は下流側に設置される中継装置は、パス室、バッファー室、旋回室のうち少なくとも1つを含む。
成膜装置11、マスクストック装置12、搬送室13、バッファー室16、旋回室17などは、有機発光素子の製造の過程で、高真空状態に維持される。パス室15は、通常低真空状態に維持されるが、必要に応じて高真空状態に維持されてもいい。
本実施例では、図1を参照して、電子デバイスの製造装置の構成について説明したが、本発明はこれに限定されず、他の種類の装置やチャンバを有してもよく、これらの装置やチャンバ間の配置が変わってもいい。
以下、成膜装置11の具体的な構成について説明する。
<成膜装置>
図2は、成膜装置11の構成を示す模式図である。以下の説明においては、鉛直方向をZ方向とするXYZ直交座標系を用いる。成膜時に基板Sが水平面(XY平面)と平行となるよう固定された場合、基板Sの短手方向(短辺に平行な方向)をX方向、長手方向(長辺に平行な方向)をY方向とする。また、Z軸まわりの回転角をθで表す。
成膜装置11は、真空雰囲気又は窒素ガスなどの不活性ガス雰囲気に維持される真空容器21と、真空容器21の内部に設けられる、基板支持ユニット22と、マスク支持ユニット23と、静電チャック24と、蒸発源25とを含む。
基板支持ユニット22は、搬送室13に設けられた搬送ロボット14が搬送して来る基板Sを受取って保持する手段であり、基板ホルダとも呼ばれる。基板支持ユニット22は、基板の下面の周縁部を支持する支持部を含む。基板支持ユニット22の支持部の詳細構成については後述する。
基板支持ユニット22の下方には、マスク支持ユニット23が設けられる。マスク支持ユニット23は、搬送室13に設けられた搬送ロボット14が搬送して来るマスクMを受取って保持する手段であり、マスクホルダとも呼ばれる。
マスクMは、基板S上に形成する薄膜パターンに対応する開口パターンを有し、マスク支持ユニット23の上に載置される。特に、スマートフォン用の有機EL素子を製造するのに使われるマスクは、微細な開口パターンが形成された金属製のマスクであり、FMM(Fine Metal Mask)とも呼ぶ。
基板支持ユニット22の上方には、基板を静電引力によって吸着し固定するための静電チャック24が設けられる。静電チャック24は、誘電体(例えば、セラミック材質)マトリックス内に金属電極などの電気回路が埋設された構造を有する。静電チャック24は、クーロン力タイプの静電チャックであってもよいし、ジョンソン・ラーベック力タイプの静電チャックであってもよいし、グラジエント力タイプの静電チャックであってもよい。静電チャック24は、グラジエント力タイプの静電チャックであることが好ましい。静電チャック24がグラジエント力タイプの静電チャックであることによって、基板Sが絶縁性基板である場合であっても、静電チャック24によって良好に吸着することができる。静電チャック24がクーロン力タイプの静電チャックである場合には、金属電極にプラス(+)及びマイナス(−)の電位が印加されると、誘電体マトリックスを通じて基板Sなどの被吸着体に金属電極と反対極性の分極電荷が誘導され、これら間の静電引力によって基板Sが静電チャック24に吸着固定される。
静電チャック24は、一つのプレートで形成されてもよく、複数のサブプレートを有するように形成されてもいい。また、一つのプレートで形成される場合にも、その内部に複数の電気回路を含み、一つのプレート内で位置によって静電引力が異なるように制御してもいい。つまり、静電チャックは、埋設された電気回路の構造によって、複数の吸着部モジュールに分けられることができる。静電チャック24の吸着部の構成及び吸着電圧印加の制御方式の詳細については後述する。
静電チャック24の上部には、示してないが、成膜時にマスクMに磁力を印加し、マスクMを基板S側に引き寄せて基板Sに密着させるための磁力印加手段を設置することができる。磁力印加手段としてのマグネットは、永久磁石または電磁石からなることができ、複数のモジュールに区画されることができる。
また、図2には図示しなかったが、静電チャック24の吸着面とは反対側に基板Sの温度上昇を抑える冷却機構(例えば、冷却板)を設けることで、基板S上に堆積された有機材料の変質や劣化を抑制するようにしてもよい。冷却板は、上記マグネットと一体に形成されることもできる。
蒸発源25は、基板に成膜される蒸着材料が収納されるるつぼ(不図示)、るつぼを加熱するためのヒータ(不図示)、蒸発源からの蒸発レートが一定になるまで蒸着材料が基板に飛散することを阻むシャッタ(不図示)などを含む。蒸発源25は、点(point)蒸発源や線状(linear)蒸発源など、用途に従って多様な構成を有することができる。
図2に図示しなかったが、成膜装置11は、基板に蒸着された膜の厚さを測定するための膜厚モニタ(不図示)及び膜厚算出ユニット(不図示)を含む。
真空容器21の上部外側(大気側)には、基板Zアクチュエータ26、マスクZアクチュエータ27、静電チャックZアクチュエータ28、位置調整機構29などが設けられる。これらのアクチュエータと位置調整機構は、例えば、モータとボールねじ、或いはモータとリニアガイドなどで構成される。基板Zアクチュエータ26は、基板支持ユニット22を昇降(Z方向移動)させるための駆動手段である。基板Zアクチュエータ26の駆動による基板支持ユニット22の昇降制御の詳細については後述する。マスクZアクチュエータ27は、マスク支持ユニット23を昇降(Z方向移動)させるための駆動手段である。静電チャックZアクチュエータ28は、静電チャック24を昇降(Z方向移動)させるための駆動手段である。
位置調整機構29は、静電チャック24と基板S、および/または基板SとマスクM間の、位置ずれを調整(アライメント)するための駆動手段である。つまり、位置調整機構29は、基板支持ユニット22及びマスク支持ユニット23に対して、静電チャック24を水平面に平行な面内でX方向、Y方向、θ方向のうちの少なくとも一つの方向に相対的に移動/回転させるための水平駆動機構である。なお、本実施形態では、基板支持ユニット22及びマスク支持ユニット23の水平面内での移動は固定し、静電チャック24をX、Y、θ方向に移動させるように位置調整機構を構成しているが、本発明はこれに限定されず、静電チャック24の水平方向への移動は固定し、基板支持ユニット22とマスク支持ユニット23をXYθ方向に移動させるように位置調整機構を構成してもよい。
真空容器21の外側上面には、上述した駆動機構の他に、真空容器21の上面に設けられた透明窓を介して、基板S及びマスクMに形成されたアライメントマークを撮影するためのアライメント用カメラ20a、20bが設置される。アライメント用カメラ20a、20bによって撮影された画像から基板S上のアライメントマークとマスクM上のアライメントマークを認識することで、それぞれのXY位置やXY面内での相対ずれを計測することができる。
基板SとマスクMとの間のアライメントは、大まかに位置合わせを行う第1位置調整工程である第1アライメント(「ラフアライメント(rough alignment)」とも称す)と、高精度に位置合わせを行う第2位置調整工程である第2アライメント(「ファインアライメント(fine alignment)」とも称す)の2段階のアライメントを実施することできる。この場合、低解像度だが広視野の第1アライメント用のカメラ20aと、狭視野だが高解像の第2アライメント用のカメラ20bの2種類のカメラを用いるとよい。基板Sとマスク120のそれぞれについて、対向する一対の辺の2箇所に付されたアライメントマークを2台の第1アライメント用カメラ20aで測定し、基板S及びマスク120の四隅に付されたアライメントマークを4台の第2アライメント用カメラ20bで測定する。アライメントマーク及びその測定用カメラの数は、特に限定されず、例えば、ファインアライメントの場合、基板S及びマスク120の対向する二隅に付されたマークを2台のカメラで測定するようにしても良い。
成膜装置11は、制御部(不図示)を具備する。制御部は、基板Sの搬送及びアライメント、蒸発源25の制御、成膜の制御などの機能を有する。制御部は、例えば、プロセッサ、メモリー、ストレージ、I/Oなどを持つコンピューターによって構成可能である。この場合、制御部の機能はメモリーまたはストレージに格納されたプログラムをプロセッサが実行することにより実現される。コンピューターとしては、汎用のパーソナルコンピューターを使用してもよく、組込み型のコンピューターまたはPLC(programmable logic controller)を使用してもよい。または、制御部の機能の一部または全部をASICやFPGAのような回路で構成してもよい。また、成膜装置ごとに制御部が設置されていてもよく、一つの制御部が複数の成膜装置を制御するように構成してもよい。
<基板支持ユニット>
基板支持ユニット22は、基板Sの下面の周縁部を支持する支持部を含む。図3は、基板支持ユニット22を鉛直方向(Z方向)上方から見た平面図であり、理解の便宜のために、基板Sが基板支持ユニット22上に載置され支持される様子を示しており、その他、基板S上部に配置される静電チャック24や基板Zアクチュエータ26などの駆動機構などは図示を省略している。
示すように、基板支持ユニット22を構成する支持部は、それぞれ独立して昇降制御可能な支持部221、222を含み、これらの支持部221、222は、基板Sの対向する二つの辺側の周縁部を支持するように設置される。具体的に、基板Sの対向する2つの辺のうち、一側辺(例えば第1長辺)に沿って第1の支持部221が設置され、他側辺(第2長辺)に沿って第2の支持部222が設置される。図3には、第1の支持部221及び第2の支持部222が、それぞれ当該辺の方向に長く延びる一つの支持部材からなる構成を図示したが、第1の支持部221及び第2の支持部222は、当該辺の方向に沿って複数の支持部材が配列されて、それぞれ、第1の支持部221及び第2の支持部222を構成するようにしてもよい。
基板支持ユニット22をZ軸方向に昇降駆動するための駆動機構である前述した基板Zアクチュエータ26は、これらの各基板支持部221、222に対応して設置される。つまり、基板Sの対向する二つの長辺に対応する位置に2つの基板Zアクチュエータが設置され、それぞれ対応する基板支持部221、222に連結される。そして、これら各基板Zアクチュエータは、制御部により、対応する各基板支持部221、222をそれぞれ独立して昇降可能に制御される。
本発明の一実施形態では、基板Sを静電チャック24に吸着させるために基板支持ユニット22によって支持された基板Sを静電チャック24に向かって上昇させていく際に、基板支持ユニット22を構成する前述の複数の基板支持部221、222を独立に昇降駆動させる。例えば、まず、第1の支持部221に接触された基板Zアクチュエータ26を駆動させて、第1の支持部221を静電チャック24の近傍位置まで先に上昇させる。この状態で、基板Sを挟んで第1の支持部221と対向する位置の静電チャック24領域に印加される吸着電圧により、第1の支持部221によって支持された基板Sの第1長辺側が先に静電チャック24に吸着されるようにする。こうして、基板Sの一方側の周縁部を先に吸着させることで、これを吸着起点とする。吸着起点が設定された後は、後述する静電チャック24の吸着領域を制御することによって、基板Sの中央部を経て反対側の長辺(第2長辺)に向かって順次に吸着を進めていく。この時、反対側の周縁部まで吸着が行われていく際には、反対側の周縁部を支持していた他方側の基板支持部(第2の支持部222)は、静電チャック24の近傍位置、つまり、静電チャック24との間で基板Sを挟持(クランプ)する位置までは上昇させない。要するに、他方側の支持部(第2の支持部222)は、該支持部に向かう方向への吸着進行を補助する範囲内で、所定の距離だけ上昇させることが好ましい。言い換えれば、静電チャック24との間で基板Sを挟持する位置まで上昇し、当該位置の基板S端部の動きが他方側の支持部(第2の支持部222)によって拘束されないようにすることが好ましい。または、他方側の支持部(第2の支持部222)は、静電チャック24に向かって上昇駆動させなくても良い。以上のように、本発明の一実施形態では、基板Sの対向する両側周縁部をそれぞれ支持する支持部のうち一方側の支持部を先に静電チャックに接触または近接する位置まで上昇させて当該位置を吸着起点として設定し、次いで、他方側の支持部は静電チャックから離れた(つまり、基板端部の滑り移動を拘束しない)状態を維持するようにしたまま、静電チャック24の吸着領域を制御することによって他方側の周縁部に向かって吸着が行われるようにすることを特徴とする。
この構成により、前述した図7のような、他方支持部側で基板が拘束されて、中央部のたわみが完全に解消されないまま吸着が行われ、中央部にしわが残ってしまう従来の問題が解決できるようになる。したがって、静電チャックへの吸着時のしわ発生をより効果的に抑制することができる。
<静電チャック24の吸着領域の制御>
前述したように、本発明では、基板の一側周縁部に吸着起点が設定された後には、静電チャック24の吸着領域の制御によって、反対側の周縁部に向かって吸着が進められるようにする。
図4a〜図4cを参照して本発明の一実施形態による静電チャックの吸着部の構成について説明する。
図4aは、本実施形態の静電チャックシステム30の概念的なブロック図であり、図4bは、静電チャック24の模式的断面図であり、図4cは、静電チャック24の模式的な平面図である。
本実施形態の静電チャックシステム30は、図4aに示したように、静電チャック24と、電圧印加部31と、電圧制御部32とを含む。
電圧印加部31は、静電チャック24の電極部に静電引力を発生させるための電圧を印加する。
電圧制御部32は、静電チャックシステム30の吸着工程または成膜装置11の成膜工程の進行に応じて、電圧印加部31により電極部に加えられる電圧の大きさ、電圧の印加開始時点、電圧の維持時間、電圧の印加順番などを制御する。電圧制御部32は、例えば、静電チャック24の電極部に含まれる複数のサブ電極部241〜249への電圧印加をサブ電極部別に独立的に制御することができる。本実施形態では、電圧制御部32が成膜装置11の制御部とは別途に具現されるが、本発明はこれに限定されず、成膜装置11の制御部に統合されてもいい。
静電チャック24は、吸着面に被吸着体(例えば、基板S)を吸着するための静電吸着力を発生させる電極部を含み、電極部は複数のサブ電極部241〜249を含むことができる。例えば、本実施形態の静電チャック24は、図4cに示したように、静電チャック24の長手方向(Y方向)および/または、静電チャック24の短手方向(X方向)に沿って、分割された複数のサブ電極部241〜249を含む。
各々のサブ電極部は、静電吸着力を発生させるためにプラス(第1極性)及びマイナス(第2極性)の電位が印加される電極対33を含む。例えば、それぞれの電極対33は、プラス電位が印加される第1電極331と、マイナス電位が印加される第2電極332とを含む。
第1電極331及び第2電極332は、図4cに図示したように、それぞれ櫛形状を有する。例えば、第1電極331及び第2電極332は、それぞれ複数の櫛歯部と、複数の櫛歯部に連結される基部とを含む。各電極331,332の基部は櫛歯部に電位を供給し、複数の櫛歯部は、被吸着体との間で静電吸着力を生じさせる。一つのサブ電極部において、第1電極331の各櫛歯部は、第2電極332の各櫛歯部と対向するように、交互に配置される。このように、各電極331,332の各櫛歯部が対向しかつ互いに入り組んだ構成とすることで、異なる電位が印加される電極間の間隔を狭くすることができ、大きな不平等電界を形成し、グラジエント力によって基板Sを吸着することができる。
本実施例においては、静電チャック24のサブ電極部241〜249の各電極331,332が櫛形状を有すると説明したが、本発明はそれに限定されず、被吸着体との間で静電引力を発生させることができる限り、多様な形状を持つことができる。
本実施形態の静電チャック24は、複数のサブ電極部に対応する複数の吸着部を有する。例えば、本実施例の静電チャック24は、図4cに図示したように、9つのサブ電極部241〜249に対応する9つの吸着部を有するが、これに限定されず、基板Sの吸着をより精緻に制御するため、他の個数の吸着部を有してもいい。
複数の吸着部は、物理的に一つのプレートが複数の電極部を持つことで具現されてもよく、物理的に分割された複数のプレートそれぞれが一つまたはそれ以上の電極部を持つことで具現されてもいい。図4cに示した実施例において、複数の吸着部それぞれが複数のサブ電極部それぞれに対応するように具現されてもよく、一つの吸着部が複数のサブ電極部を含むように具現されてもいい。
例えば、電圧制御部32によるサブ電極部241〜249への電圧の印加を制御することで、後述するように、基板Sの吸着進行方向(X方向)と交差する方向(Y方向)に配置された3つのサブ電極部241、244、247が一つの吸着部を成すようにすることができる。すなわち、3つのサブ電極部241、244、247それぞれは、独立的に電圧制御が可能であるが、これら3つのサブ電極部241、244、247に同時に電圧が印加されるように制御することで、これら3つの電極部241、244、247が一つの吸着部として機能するようにすることができる。複数の吸着部それぞれに独立的に基板の吸着が行われることができる限り、その具体的な物理的構造及び電気回路的構造は変わり得る。
図5は、以上の構成を有する静電チャック24において、各吸着部に印加される吸着電圧を制御することによって、基板Sを一側の周縁部から対向する他側の周縁部に向かって順次に吸着していく詳細工程を図示する。ここでは、静電チャック24の長辺方向(Y方向)に沿って配置される3つのサブ電極部241、244、247が、第1の吸着部(C1)を構成し、静電チャック24の中央部の3つのサブ電極部242、245、248が第2の吸着部(C2)を構成し、残りの3つのサブ電極部243、246、249が第3の吸着部(C3)を構成することを前提として説明する。
成膜装置11の真空容器21内に基板Sが搬入され、基板支持ユニット22の支持部に載置された状態で、前述したように、基板Sの一側周縁部を支持する第1の支持部221が先に上昇する。第1の支持部221の上昇によって基板Sの該一側周縁部が静電チャック24の下面に十分に近接または接触すると、電圧制御部32は、第1の支持部221に対応する位置に配置された静電チャック24のサブ電極部、すなわち、第1の吸着部(C1)を構成する3つのサブ電極部241、244、247に基板吸着電圧(ΔV1)が印加されるように制御する(図5(a))。これにより、前述したように、第1の支持部221によって支持される基板Sの一側周縁部が静電チャック24に吸着され、吸着起点が設定される。
続いて、電圧制御部32は、第2吸着部(C2)を構成する静電チャック24の中央部の3つのサブ電極部242、245、248に基板吸着電圧(ΔV1)が印加されるように制御し、これにより、基板Sの一側周縁部から始まった吸着が、対向する他側周縁部に向かって基板Sの中央部を含む基板Sの概略半分に該当する領域まで吸着が行われる(図5(b))。
最後に、電圧制御部32は、第3吸着部(C3)を構成する3つのサブ電極部243、246、249に基板吸着電圧(ΔV1)が印加されるように制御し、これにより、基板Sの他側周縁部を含む全領域が吸着される(図5(c))。
図5の各左側図面は、以上の吸着進行過程を示す断面図であり、図5の各右側図面は、以上の各電圧印加段階での基板Sの吸着状態を概念的に示した上面図(静電チャック24側から見た上面図)である。各段階での基板吸着領域を斜線で示している。
一側周縁部に吸着起点が設定された後、静電チャック24の吸着領域の制御によって反対側周縁部に吸着が進行していく際には、前述したように、反対側周縁部を支持していた他方側の支持部(第2の支持部222)は、上昇駆動させないか、または、吸着進行の補助のために上昇駆動させる場合でも、静電チャック24との間で基板を挟持(クランプ)しない所定の位置までのみ上昇するように制御する。
これにより、他方側支持部(第2の支持部222)によって基板S端部の動きが拘束されて、基板中央部のたわみが解消されない問題を効果的に抑制することができる。
<成膜プロセス>
以下、本実施形態による成膜装置を用いた成膜方法について説明する。
真空容器21内のマスク支持ユニット23にマスクMが支持された状態で、基板Sが真空容器21内に搬入される。以上説明した基板吸着工程を通じて静電チャック24に基板Sを吸着させる。次いで、基板SとマスクMのアライメントを行った後、基板SとマスクMの相対位置ずれ量が所定の閾値より小さくなると、磁力印加手段を下降させ、基板SとマスクMを密着させた後、成膜材料を基板Sに成膜する。所望の厚さに成膜した後、磁力印加手段を上昇させて、マスクMを分離し、基板Sを搬出する。
<電子デバイスの製造方法>
次に、本実施形態の成膜装置を用いた電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機EL表示装置の構成及び製造方法を例示する。
まず、製造する有機EL表示装置について説明する。図6(a)は有機EL表示装置60の全体図、図6(b)は1画素の断面構造を表している。
図6(a)に示すように、有機EL表示装置60の表示領域61には、発光素子を複数備える画素62がマトリクス状に複数配置されている。詳細は後で説明するが、発光素子のそれぞれは、一対の電極に挟まれた有機層を備えた構造を有している。なお、ここでいう画素とは、表示領域61において所望の色の表示を可能とする最小単位を指している。本実施例にかかる有機EL表示装置の場合、互いに異なる発光を示す第1発光素子62R、第2発光素子62G、第3発光素子62Bの組合せにより画素62が構成されている。画素62は、赤色発光素子と緑色発光素子と青色発光素子の組合せで構成されることが多いが、黄色発光素子とシアン発光素子と白色発光素子の組み合わせでもよく、少なくとも1色以上であれば特に制限されるものではない。
図6(b)は、図6(a)のA−B線における部分断面模式図である。画素62は、基板63上に、陽極64と、正孔輸送層65と、発光層66R、66G、66Bのいずれかと、電子輸送層67と、陰極68と、を備える有機EL素子を有している。これらのうち、正孔輸送層65、発光層66R、66G、66B、電子輸送層67が有機層に当たる。また、本実施形態では、発光層66Rは赤色を発する有機EL層、発光層66Gは緑色を発する有機EL層、発光層66Bは青色を発する有機EL層である。発光層66R、66G、66Bは、それぞれ赤色、緑色、青色を発する発光素子(有機EL素子と記述する場合もある)に対応するパターンに形成されている。また、陽極64は、発光素子ごとに分離して形成されている。正孔輸送層65と電子輸送層67と陰極68は、複数の発光素子62R、62G、62Bと共通で形成されていてもよいし、発光素子毎に形成されていてもよい。なお、陽極64と陰極68とが異物によってショートするのを防ぐために、陽極64間に絶縁層69が設けられている。さらに、有機EL層は水分や酸素によって劣化するため、水分や酸素から有機EL素子を保護するための保護層70が設けられている。
図6(b)では正孔輸送層65や電子輸送層67が一つの層で示されているが、有機EL表示素子の構造によって、正孔ブロック層や電子ブロック層を含む複数の層で形成されてもよい。また、陽極64と正孔輸送層65との間には陽極64から正孔輸送層65への正孔の注入が円滑に行われるようにすることのできるエネルギーバンド構造を有する正孔注入層を形成することもできる。同様に、陰極68と電子輸送層67の間にも電子注入層が形成されることができる。
次に、有機EL表示装置の製造方法の例について具体的に説明する。
まず、有機EL表示装置を駆動するための回路(不図示)および陽極64が形成された基板63を準備する。
陽極64が形成された基板63の上にアクリル樹脂をスピンコートで形成し、アクリル樹脂をリソグラフィ法により、陽極64が形成された部分に開口が形成されるようにパターニングし絶縁層69を形成する。この開口部が、発光素子が実際に発光する発光領域に相当する。
絶縁層69がパターニングされた基板63を第1の有機材料成膜装置に搬入し、基板保持ユニット及び静電チャックにて基板を保持し、正孔輸送層65を、表示領域の陽極64の上に共通する層として成膜する。正孔輸送層65は真空蒸着により成膜される。実際には正孔輸送層65は表示領域61よりも大きなサイズに形成されるため、高精細なマスクは不要である。
次に、正孔輸送層65までが形成された基板63を第2の有機材料成膜装置に搬入し、基板保持ユニット及び静電チャックにて保持する。基板とマスクとのアライメントを行い、基板をマスク上に載置して、基板63の赤色を発する素子を配置する部分に、赤色を発する発光層66Rを成膜する。
発光層66Rの成膜と同様に、第3の有機材料成膜装置により緑色を発する発光層66Gを成膜し、さらに第4の有機材料成膜装置により青色を発する発光層66Bを成膜する。発光層66R、66G、66Bの成膜が完了した後、第5の成膜装置により表示領域61の全体に電子輸送層67を成膜する。電子輸送層67は、3色の発光層66R、66G、66Bに共通の層として形成される。
電子輸送層67まで形成された基板を金属性蒸着材料成膜装置で移動させて陰極68を成膜する。
その後プラズマCVD装置に移動して保護層70を成膜して、有機EL表示装置60が完成する。
絶縁層69がパターニングされた基板63を成膜装置に搬入してから保護層70の成膜が完了するまでは、水分や酸素を含む雰囲気にさらしてしまうと、有機EL材料からなる発光層が水分や酸素によって劣化してしまうおそれがある。従って、本例において、成膜装置間の基板の搬入搬出は、真空雰囲気または不活性ガス雰囲気の下で行われる。
上記実施例は本発明の一例を現わしたことで、本発明は上記実施例の構成に限定されないし、その技術思想の範囲内で適切に変形しても良い。
11:成膜装置、22:基板支持ユニット、221、222:支持部、23:マスク支持ユニット、24:静電チャック、241〜249:サブ電極部

Claims (15)

  1. マスクを介して基板に成膜材料を成膜する成膜装置であって、
    チャンバ内に配置され、前記基板の第1の辺の周縁部を支持する第1の基板支持部と、
    前記チャンバ内に配置され、前記基板の前記第1の辺に対向する第2の辺の周縁部を支持する第2の基板支持部と、
    前記チャンバ内の前記第1及び第2の基板支持部の上方に配置され、前記基板を吸着するための基板吸着手段と、
    前記基板吸着手段に向かって前記第1及び第2の基板支持部の昇降を独立に制御する制御部と、を含み、
    前記制御部は、前記基板吸着手段による前記基板の吸着時に、前記第1の基板支持部を前記基板吸着手段から第1の距離となる第1の位置に移動し、前記第2の基板支持部を前記基板吸着手段から前記第1の距離よりも離れた第2の距離となる第2の位置に移動し、
    前記基板吸着手段が前記基板を吸着することにより前記第2の位置にある前記第2の基板支持部から前記基板が離間することを特徴とする成膜装置。
  2. 前記基板吸着手段は、前記基板の前記第1の辺の周縁部を吸着する第1の吸着領域と、前記基板の前記第2の辺の周縁部を吸着する第2の吸着領域と、を有し、
    前記基板吸着手段は、前記第1の吸着領域と前記第2の吸着領域とを独立して吸着状態及び非吸着状態に制御し、
    前記第1の基板支持部が前記第1の位置に移動し、前記第2の基板支持部が前記第2の位置に移動した状態で、前記基板吸着手段は、前記第1の吸着領域を前記吸着状態とし、前記第2の吸着領域を前記非吸着状態に制御することを特徴とする請求項1に記載の成膜装置。
  3. 前記第1の基板支持部が前記第1の位置に移動し、前記第2の基板支持部が前記第2の位置に移動した状態で、前記基板吸着手段は、前記第1の吸着領域を前記吸着状態にした後に、前記第2の吸着領域を前記非吸着状態から前記吸着状態に制御することを特徴とする請求項2に記載の成膜装置。
  4. 前記基板吸着手段による前記基板の吸着時に、前記第2の基板支持部は、前記制御部により上昇駆動されることによって、前記第2の位置に移動するように制御されることを特徴とする請求項1乃至請求項3のいずれか一項に記載の成膜装置。
  5. 前記第2の位置は、前記第2の基板支持部に載置された前記基板の一部が前記基板吸着手段と接触しない位置であることを特徴とする請求項1乃至請求項4のいずれか一項に記載の成膜装置。
  6. 前記基板吸着手段による前記基板の吸着時に、前記第2の基板支持部は、前記第2の位置から上昇駆動されないことを特徴とする請求項1乃至請求項5のいずれか一項に記載の成膜装置。
  7. 前記基板吸着手段は、静電チャックであり、
    前記第1の吸着領域及び前記第2の吸着領域は、前記基板を吸着するための吸着電圧がそれぞれの領域に印加されることによって前記吸着状態になることを特徴とする請求項2に記載の成膜装置。
  8. 成膜装置のチャンバ内で、マスクを介して基板の成膜面に成膜材料を成膜する成膜方法であって、
    チャンバ内に搬入された前記基板の第1の辺の周縁部を第1の基板支持部で支持し、前記第1の辺に対向する第2の辺の周縁部を第2の基板支持部で支持する工程と、
    前記チャンバ内の前記第1及び第2の基板支持部の上方に配置された基板吸着手段に前記基板の成膜面と反対側の面を吸着させる吸着工程と、
    前記マスクを介して前記基板の前記成膜面に成膜材料を成膜する工程と、を含み、
    前記吸着工程は、
    前記第1の基板支持部を前記基板吸着手段から第1の距離となる第1の位置に移動し、前記第2の基板支持部を前記基板吸着手段から前記第1の距離よりも離れた第2の距離となる第2の位置に移動する工程と、
    前記基板吸着手段に前記基板を吸着することにより前記第2の位置にある前記第2の基板支持部から前記基板を離間させる工程と、を含むことを特徴とする成膜方法。
  9. 前記基板吸着手段は、前記基板の前記第1の辺の周縁部を吸着する第1の吸着領域と、前記基板の前記第2の辺の周縁部を吸着する第2の吸着領域と、を有し、
    前記吸着工程は、前記第1の基板支持部が前記第1の位置に移動し、前記第2の基板支持部が前記第2の位置に移動した状態で、前記第1の吸着領域を吸着状態とし、前記第2の吸着領域を非吸着状態にする制御工程を含むことを特徴とする請求項8に記載の成膜方法。
  10. 前記吸着工程は、前記制御工程の後に、前記第2の吸着領域を前記非吸着状態から吸着状態に制御する第2の制御工程を含むことを特徴とする請求項9に記載の成膜方法。
  11. 前記吸着工程で、前記第2の基板支持部は上昇駆動されることによって、前記第2の位置に移動することを特徴とする請求項8乃至請求項10のいずれか一項に記載の成膜方法。
  12. 前記第2の位置は、前記第2の基板支持部に載置された前記基板の一部が前記基板吸着手段と接触しない位置であることを特徴とする請求項8乃至請求項11のいずれか一項に記載の成膜方法。
  13. 前記吸着工程で、前記第2の基板支持部は、前記第2の位置から上昇駆動されないことを特徴とする請求項8乃至請求項12のいずれか一項に記載の成膜方法。
  14. 前記基板吸着手段は、静電チャックであり、
    前記吸着工程は、前記第1の吸着領域及び前記第2の吸着領域に独立して、前記基板を吸着するための吸着電圧を印加する電圧印加工程を含むことを特徴とする請求項9に記載の成膜方法。
  15. 請求項8乃至請求項14のいずれか一項に記載の成膜方法を用いて、電子デバイスを製造することを特徴とする電子デバイスの製造方法。
JP2020194550A 2019-12-20 2020-11-24 成膜装置、成膜方法及び電子デバイスの製造方法 Active JP7069280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011507005.5A CN113005398B (zh) 2019-12-20 2020-12-18 成膜装置、成膜方法及电子器件的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0172447 2019-12-20
KR1020190172447A KR102501617B1 (ko) 2019-12-20 2019-12-20 성막 장치, 성막 방법, 및 전자 디바이스의 제조방법

Publications (2)

Publication Number Publication Date
JP2021100106A true JP2021100106A (ja) 2021-07-01
JP7069280B2 JP7069280B2 (ja) 2022-05-17

Family

ID=76541406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020194550A Active JP7069280B2 (ja) 2019-12-20 2020-11-24 成膜装置、成膜方法及び電子デバイスの製造方法

Country Status (2)

Country Link
JP (1) JP7069280B2 (ja)
KR (1) KR102501617B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005033684A1 (ja) * 2003-09-30 2005-04-14 Hamano Life Science Research Foundation 磁気共鳴検出方法および装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017102801A (ja) * 2015-12-04 2017-06-08 株式会社リコー 位置検出装置、画像表示装置及び画像表示システム
JP2019102801A (ja) * 2017-11-29 2019-06-24 キヤノントッキ株式会社 成膜装置及びそれを用いた有機el表示装置の製造方法
JP2019117926A (ja) * 2017-12-27 2019-07-18 キヤノントッキ株式会社 静電チャック、成膜装置、基板吸着方法、基板剥離方法、成膜方法、及び電子デバイスの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120740A (ja) * 2012-12-19 2014-06-30 Tokyo Electron Ltd 基板処理装置、及び基板の張り付け又は剥離方法
KR101954539B1 (ko) * 2017-11-29 2019-03-05 캐논 톡키 가부시키가이샤 성막장치, 성막방법 및 이를 사용한 유기 el 표시장치의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017102801A (ja) * 2015-12-04 2017-06-08 株式会社リコー 位置検出装置、画像表示装置及び画像表示システム
JP2019102801A (ja) * 2017-11-29 2019-06-24 キヤノントッキ株式会社 成膜装置及びそれを用いた有機el表示装置の製造方法
JP2019117926A (ja) * 2017-12-27 2019-07-18 キヤノントッキ株式会社 静電チャック、成膜装置、基板吸着方法、基板剥離方法、成膜方法、及び電子デバイスの製造方法

Also Published As

Publication number Publication date
KR20210080065A (ko) 2021-06-30
KR102501617B1 (ko) 2023-02-17
JP7069280B2 (ja) 2022-05-17

Similar Documents

Publication Publication Date Title
JP7190997B2 (ja) 吸着及びアライメント方法、吸着システム、成膜方法、成膜装置及び電子デバイスの製造方法
CN110783248B (zh) 静电吸盘系统、成膜装置、吸附及成膜方法、电子器件的制造方法
JP7069280B2 (ja) 成膜装置、成膜方法及び電子デバイスの製造方法
JP2020070491A (ja) アライメント装置、成膜装置、アライメント方法、成膜方法、及び電子デバイスの製造方法
JP7078694B2 (ja) 成膜装置、成膜方法及び電子デバイスの製造方法
JP7007688B2 (ja) 吸着装置、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP7271242B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP7187415B2 (ja) 吸着装置、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP7262221B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP7024044B2 (ja) 成膜装置、これを用いた成膜方法及び電子デバイスの製造方法
JP7078696B2 (ja) 成膜装置、成膜方法及び電子デバイスの製造方法
JP2020050952A (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
JP2020070490A (ja) 吸着及びアライメント方法、吸着システム、成膜方法、成膜装置及び電子デバイスの製造方法
JP2020021927A (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
CN113005398B (zh) 成膜装置、成膜方法及电子器件的制造方法
KR20200014103A (ko) 정전척 시스템, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
CN113005403B (zh) 成膜装置、使用其的成膜方法及电子器件的制造方法
CN113005397B (zh) 成膜装置、成膜方法及电子器件的制造方法
KR102481907B1 (ko) 성막 장치, 성막 방법, 및 전자 디바이스의 제조방법
JP7224167B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP7224172B2 (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
JP2021141312A (ja) 吸着装置、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP2020050951A (ja) 静電チャックシステム、成膜装置、吸着及び分離方法、成膜方法及び電子デバイスの製造方法
JP2020053662A (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
JP2020053684A (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201124

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220502

R150 Certificate of patent or registration of utility model

Ref document number: 7069280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150