JP2021097063A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021097063A
JP2021097063A JP2019225146A JP2019225146A JP2021097063A JP 2021097063 A JP2021097063 A JP 2021097063A JP 2019225146 A JP2019225146 A JP 2019225146A JP 2019225146 A JP2019225146 A JP 2019225146A JP 2021097063 A JP2021097063 A JP 2021097063A
Authority
JP
Japan
Prior art keywords
semiconductor
region
semiconductor layer
electrode
partial region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019225146A
Other languages
English (en)
Other versions
JP2021097063A5 (ja
JP7258735B2 (ja
Inventor
純平 田島
Junpei Tajima
純平 田島
年輝 彦坂
Toshiki Hikosaka
年輝 彦坂
布上　真也
Shinya Nunoue
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2019225146A priority Critical patent/JP7258735B2/ja
Priority to US17/014,009 priority patent/US20210184028A1/en
Publication of JP2021097063A publication Critical patent/JP2021097063A/ja
Publication of JP2021097063A5 publication Critical patent/JP2021097063A5/ja
Application granted granted Critical
Publication of JP7258735B2 publication Critical patent/JP7258735B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】安定した特性が得られる半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、第１〜第３電極、第１〜第３半導体層、及び第１絶縁部材を含む。第１半導体層は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む。第２半導体層は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。第３半導体層は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０≦ｘ３＜１、ｘ３＜ｘ２）を含みマグネシウムを含む。第３半導体層は、第１半導体領域及び第２半導体領域を含む。第１半導体層の少なくとも一部は第１半導体領域と第２半導体層との間にある。第２半導体領域は第１半導体領域及び第１電極部分と電気的に接続される。第１半導体領域におけるマグネシウムの濃度は、第２半導体領域におけるマグネシウムの濃度よりも低い。第１絶縁部材は、第３部分領域と第３電極との間に設けられる。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
例えば、トランジスタなどの半導体装置において、安定した特性が望まれる。
特開２０１８−１８８４８号公報
本発明の実施形態は、安定した特性が得られる半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１電極、第２電極、第３電極、第１半導体層、第２半導体層、第３半導体層及び第１絶縁部材を含む。前記第１半導体層は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む。前記第１半導体層は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含む。前記第１部分領域から前記第２部分領域への方向は、第１方向に沿う。前記第３部分領域は前記第１方向において前記第１部分領域と前記第２部分領域との間にある。前記第４部分領域は前記第１方向において前記第１部分領域と前記第３部分領域との間にある。前記第５部分領域は前記第１方向において前記第３部分領域と前記第２部分領域との間にある。前記第１電極は、第１電極部分を含む。前記第１電極部分から前記第２電極への方向は前記第１方向に沿う。前記第３電極の前記第１方向における位置は、前記第１電極部分の前記第１方向における位置と、前記第２電極の前記第１方向における位置と、の間にある。前記第３部分領域から前記第３電極への第２方向は前記第１方向と交差する。前記第２半導体層は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。前記第２半導体層は、第１半導体部分及び第２半導体部分を含む。前記第４部分領域から前記第１半導体部分への方向は前記第２方向に沿う。前記第５部分領域から前記第２半導体部分への方向は前記第２方向に沿う。前記第３半導体層は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０≦ｘ３＜１、ｘ３＜ｘ２）を含みマグネシウムを含む。前記第３半導体層は、第１半導体領域及び第２半導体領域を含む。前記第１半導体層の少なくとも一部は前記第１半導体領域と前記第２半導体層との間にある。前記第２半導体領域は前記第１半導体領域及び前記第１電極部分と電気的に接続される。前記第１半導体領域におけるマグネシウムの濃度は、前記第２半導体領域におけるマグネシウムの濃度よりも低い。前記第１絶縁部材は、前記第３部分領域と前記第３電極との間に設けられた第１絶縁部分を含む。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図３は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図４は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図５は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図６は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図７（ａ）及び図７（ｂ）は、実施形態に係る半導体装置を例示するグラフ図である。 図８（ａ）及び図８（ｂ）は、実施形態に係る半導体装置を例示するグラフ図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、第１半導体層１０、第２半導体層２０、第３半導体層３０及び第１絶縁部材６１を含む。この例では、半導体装置１１０は、基板１０ｓ及び第４半導体層４０を含む。
第１半導体層１０は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む。第１半導体層１０におけるＡｌの組成比は、例えば、０．１以下である。第１半導体層１０は、例えば、ＧａＮを含む。
第１半導体層１０は、第１部分領域１０ａ、第２部分領域１０ｂ、第３部分領域１０ｃ、第４部分領域１０ｄ及び第５部分領域１０ｅを含む。第１部分領域１０ａから第２部分領域１０ｂへの方向は、第１方向Ｄ１に沿う。
第１方向Ｄ１をＸ軸方向とする。Ｘ軸方向に対して垂直な１つの方向をＺ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。
第３部分領域１０ｃは、第１方向Ｄ１において第１部分領域１０ａと第２部分領域１０ｂとの間にある。第４部分領域１０ｄは、第１方向Ｄ１において第１部分領域１０ａと第３部分領域１０ｃとの間にある。第５部分領域１０ｅは第１方向Ｄ１において第３部分領域１０ｃと第２部分領域１０ｂとの間にある。
第１電極５１は、第１電極部分５１ａを含む。この例では、第１電極５１は、第２電極部分５１ｂをさらに含む。例えば、第２電極部分５１ｂは、第１電極部分５１ａと連続している。
第１電極部分５１ａから第２電極５２への方向は、第１方向Ｄ１（Ｘ軸方向）に沿う。
第３電極５３の第１方向Ｄ１における位置は、第１電極部分５１ａの第１方向Ｄ１における位置と、第２電極５２の第１方向Ｄ１における位置と、の間にある。
第３部分領域１０ｃから第３電極５３への第２方向Ｄ２は、第１方向Ｄ１と交差する。第２方向Ｄ２は、例えば、Ｚ軸方向である。
第２半導体層２０は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。第２半導体層２０におけるＡｌの組成比は、例えば、０．１５以上０．５以下である。第２半導体層２０は、例えば、ＡｌＧａＮを含む。第２半導体層２０は、Ａｌ組成比が互いに異なる複数の領域を含んでも良い。複数の領域は、例えば、Ｚ軸方向に並ぶ。複数の領域の１つが、ＡｌＮを含み、複数の領域の別の１つが、ＡｌＧａＮを含んでも良い。
第２半導体層２０は、第１半導体部分２１及び第２半導体部分２２を含む。第４部分領域１０ｄから第１半導体部分２１への方向は、第２方向Ｄ２（例えばＺ軸方向）に沿う。第５部分領域１０ｅから第２半導体部分２２への方向は、第２方向Ｄ２に沿う。
第３半導体層３０は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０≦ｘ３＜１、ｘ３＜ｘ２）を含みマグネシウム（Ｍｇ）を含む。例えば、第３半導体層３０は、ｐ形のＧａＮを含む。第３半導体層３０は、ｐ形のＡｌＧａＮを含んでも良い。
第１半導体層１０の少なくとも一部は、第３半導体層３０と第２半導体層２０との間にある。第３半導体層３０は、第１半導体領域３１及び第２半導体領域３２を含む。第１半導体層１０の少なくとも一部は、第２方向Ｄ２において第１半導体領域３１と第２半導体層２０との間にある。この例では、第１半導体領域３１は、第２方向Ｄ２において、第２半導体領域３２と第１半導体層１０との間にある。
第２半導体領域３２は、第１半導体領域３１及び第１電極部分５１ａと電気的に接続される。第１半導体領域３１におけるマグネシウムの濃度は、第２半導体領域３２におけるマグネシウムの濃度よりも低い。例えば、第１半導体領域３１は、低Ｍｇ濃度のＧａＮである。例えば、第２半導体領域３２は、高Ｍｇ濃度のＧａＮである。
第１絶縁部材６１は、第１絶縁部分６１ｐを含む。第１絶縁部分６１ｐは、第３部分領域１０ｃと第３電極５３との間に設けられる。
例えば、基板１０ｓの上に第４半導体層４０が設けられる。この例では、第４半導体層４０は、バッファ層である。例えば、第４半導体層４０は、Ａｌを含む複数の窒化物半導体層を含む。第４半導体層４０の上に、第３半導体層３０の第２半導体領域３２が設けられる。第２半導体領域３２の上に、第３半導体層３０の第１半導体領域３１が設けられる。第１半導体領域３１の上に、第１半導体層１０が設けられる。第１半導体層１０の上に第２半導体層２０が設けられる。
例えば、第１半導体層１０の、第２半導体層２０の側の部分に、キャリア領域１０Ｅが形成される。キャリア領域１０Ｅは、例えば、２次元電子ガスである。
第１電極５１は、例えば、ソース電極として機能する。第２電極５２は、例えば、ドレイン電極として機能する。第３電極５３は、例えば、ゲート電極として機能する。第１絶縁部材６１は、例えば、ゲート絶縁膜として機能する。第３電極５３の電位を制御することで、第１電極５１と第２電極５２との間に流れる電流を制御できる。半導体装置１１０は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）である。
第１電極５１は、例えば、第１半導体層１０の第１部分領域１０ａと電気的に接続される。第２電極５２は、例えば、第１半導体層１０の第２部分領域１０ｂと電気的に接続される。第１半導体層１０は、例えば、チャネル層に対応する。第２半導体層２０は、ブロック層に対応する。
半導体装置１１０においては、第１半導体層１０及び第２半導体層２０に加えて、第３半導体層３０が設けられている。第３半導体層３０は、ｐ形である。第３半導体層３０を設けることで、高いしきい値電圧が得られる。例えば、ノーマリオフの動作が得られる。
実施形態においては、第１電極５１の第１電極部分５１ａは、第２半導体領域３２（例えば、高Ｍｇ濃度のＧａＮ）と電気的に接続される。第１電極５１は、第２半導体領域３２を介して、第１半導体領域３１と電気的に接続される。例えば、第３半導体層３０の電位は、実質的に第１電極５１の電位となる。
実施形態においては、第３半導体層３０の電位は安定である。これにより、例えば、しきい値電圧がより安定になる。実施形態によれば、安定した特性が得られる半導体装置を提供できる。例えば、高いしきい値電圧が安定して得られる。
実施形態においては、Ｍｇ濃度が高い第２半導体領域３２と、第１半導体層１０と、の間に、Ｍｇ濃度が低い第１半導体領域３１が設けられる。安定した、Ｍｇの濃度プロファイルが得られる。
例えば、高い濃度でＭｇを含む第１ＧａＮ層の上に、Ｍｇを含まない第２ＧａＮ層を直接的に成長させようとすると、Ｍｇが第２ＧａＮ層にも導入されて、第２ＧａＮ層において意図しない高い濃度のＭｇが含まれることが分かった。例えば、第１ＧａＮ層を形成したときに処理装置の内部にＭｇが残留し、残留したＭｇが第２ＧａＮ層の形成の際に第２ＧａＮ層に取り込まれることが原因であると考えられる。
実施形態においては、高い濃度でＭｇを含む第２半導体領域３２の上に、低い濃度でＭｇを含む第１半導体領域３１を形成し、その上に、第１半導体層１０を形成する。これにより、例えば、第１半導体層１０に意図せずにＭｇが導入されることが抑制できることが分かった。例えば、第２半導体領域３２の形成において、アンモニアの分圧を低くすると、第２半導体領域３２にＭｇが取り込まれ易いことが分かった。一方、第１半導体領域３１の形成において、アンモニアの分圧を高くすると、第１半導体領域３１にＭｇが取り込まれ難いことが分かった。このような条件により、Ｍｇ濃度が高い第２半導体領域３２と、Ｍｇ濃度が低い第１半導体領域３２と、が形成されても良い。
例えば、第１半導体層１０は、ｐ形の不純物（例えばマグネシウム（Ｍｇ））を実質的に含まない。第１半導体層１０におけるｐ形の不純物の濃度は、１×１０１７ｃｍ−３以下である。ｐ形の不純物の濃度が低いことで、例えば、高いキャリア移動度が得られる。
後述するように、実施形態において、第１半導体領域３１における炭素（Ｃ）の濃度は、第１半導体層１０における炭素の濃度よりも低くても良い。例えば、炭素は、Ｍｇを含む窒化物半導体において、ｎ形の不純物として機能する。第１半導体層１０に炭素が含まれることで、第１半導体層１０にＭｇが拡散などにより含まれた場合でも、Ｍｇのｐ形の不純物としての機能が抑制される。例えば、導電形が抑制された第１半導体層１０が得られる。より安定した特性が得易くなる。
実施形態において、第１半導体層１０の第２方向（例えばＺ軸方向）に沿う長さｔ１（図１参照）は、２００ｎｍ以下であることが好ましい。これにより、例えば、しきい値電圧が高くできる。
図１に示すように、第１半導体領域３１は、第２方向Ｄ２（例えばＺ軸方向）において、第２半導体領域３２と第１部分領域１０ａとの間に設けられる。第１半導体領域３１は、第２方向Ｄ２において、第２半導体領域３２と第４部分領域１０ｄとの間に設けられる。第１半導体領域３１は、第２方向Ｄ２において、第２半導体領域３２と第３部分領域１０ｃとの間に設けられる。第１半導体領域３１は、第２方向Ｄ２において、第２半導体領域３２と第５部分領域１０ｅとの間に設けられる。
実施形態に係る１つの例において、第１半導体領域３１におけるマグネシウムの濃度は、例えば、１×１０１８ｃｍ−３未満である。第２半導体領域３２におけるマグネシウムの濃度は、１×１０１８ｃｍ−３以上である。別の例において、例えば、第１半導体領域３１におけるマグネシウムの濃度は、５×１０１７ｃｍ−３未満である。例えば、第２半導体領域３２におけるマグネシウムの濃度は、５×１０１７ｃｍ−３以上である。第１半導体領域３１におけるマグネシウムの濃度は、例えば、１×１０１７ｃｍ−３以上でも良い。第２半導体領域３２におけるマグネシウムの濃度は、例えば、１×１０２０ｃｍ−３以下でも良い。
図１に示すように、この例では、第２半導体領域３２の一部から第１電極部分５１ａへの方向は、第２方向Ｄ２（例えばＺ軸方向）に沿う。
この例では、半導体装置１１０は、導電部材５４を含む。例えば、導電部材５４は、第２半導体領域３２及び第１電極部分５１ａと接する。導電部材５４は、第２半導体領域３２と第１電極部分５１ａとの間に設けられる。例えば、導電部材５４は、第２方向Ｄ２（例えばＺ軸方向）において、第２半導体領域３２の一部と、第１電極部分５１ａと、の間に設けられる。
導電部材５４は、例えば、コンタクトメタルである。導電部材５４は、例えば、Ｎｉ、Ｐｄ、Ａｇ及びＡｕよりなる群から選択された少なくとも１つを含む。
第１電極部分５１ａは、Ｔｉ及びＡｌよりなる群から選択された少なくとも１つを含む。例えば、低い抵抗が得られる。
既に説明したように、この例では、第１電極５１は、第２電極部分５１ｂを含む。第３電極５３から第２電極部分５１ｂへの方向は、第２方向Ｄ２（例えばＺ軸方向）に沿う。第３電極５３と第２電極部分５１ｂとの間には、第２絶縁部材６２が設けられている。例えば、第２電極部分５１ｂの端部の第１方向Ｄ１（Ｘ軸方向）における位置は、第３電極５３の第１方向Ｄ１における位置と、前記第２電極５２の第１方向Ｄ１における位置と、の間にある。第２電極部分５１ｂは、例えば、フィールドプレートとして機能する。第２電極部分５１ｂにより電界集中が緩和される。例えば、耐圧が向上する。
実施形態において、基板１０ｓは、例えば、シリコンを含む。基板１０ｓは、例えば、サファイア、ＳｉＣまたはＧａＮを含んでも良い。第４半導体層４０（例えばバッファ層）は、例えば、ＡｌＮを含む。第４半導体層４０は、例えば、複数のＡｌＧａＮが積層された積層体を含んでも良い。第４半導体層４０は、例えば、ＧａＮ層とＡｌＮ層とが周期的に積層された超格子構造を含んでも良い。
以下、実施形態に係る半導体装置のいくつかの例について説明する。以下では、半導体装置１１０と異なる点のいくつかについて説明する。
図２は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図２に示すように、実施形態に係る半導体装置１１１においては、第１半導体領域３１は、第２方向Ｄ２において第２半導体領域３２と第１部分領域１０ａとの間、第２方向において第２半導体領域３２と第４部分領域１０ｄとの間、及び、第２方向において第２半導体領域３２と第３部分領域１０ｃとの間に設けられている。
図３は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図３に示すように、実施形態に係る半導体装置１１２においては、第１半導体領域３１は、第２方向（例えばＺ軸方向）において、第２半導体領域３２と第３部分領域１０ｃとの間に設けられている。
図４は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図４に示すように、実施形態に係る半導体装置１１３においては、第２半導体領域３２の少なくとも一部から第１半導体領域３１への方向は、第１方向（Ｘ軸方向）に沿う。この場合も、導電部材５４は、第１電極部分５１ａ及び第２半導体領域３２と接する。
半導体装置１１１〜１１３にいても、安定した特性が得られる。半導体装置１１１においては、例えば、オン抵抗を低減することができる。半導体装置１１２においては、例えば、オン抵抗を低減することができる。半導体装置１１３においては、例えば、しきい値電圧をより安定させることができる。
（第２実施形態）
図５は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図５に示すように、実施形態に係る半導体装置１２０は、第１電極５１、第２電極５２、第３電極５３、第１半導体層１０、第２半導体層２０、第３半導体層３０、第４半導体層４０Ａ及び第１絶縁部材６１を含む。この例では、半導体装置１２０は、基板１０ｓを含む。半導体装置１２０における、第１電極５１、第２電極５２、第３電極５３、第１半導体層１０、第２半導体層２０及び第１絶縁部材６１の構成は、半導体装置１１０におけるそれらの構成と同様でよい。以下では、半導体装置１２０における第３半導体層３０及び第４半導体層４０Ａの例について説明する。
第４半導体層４０Ａは、Ａｌｘ４Ｇａ１−ｘ４Ｎ（０＜ｘ４≦１、ｘ１＜ｘ４、ｘ３＜ｘ４）を含む。第４半導体層４０ＡにおけるＡｌの組成比は、例えば、０．１以上０．５以下である。第４半導体層４０Ａは、例えば、ＡｌＧａＮ層である。
第３半導体層３０は、第２方向（例えばＺ軸方向）において、第４半導体層４０Ａと第２半導体層２０との間にある。第１半導体層１０は、第２方向において、第３半導体層３０と第２半導体層２０との間にある。
図５に示すように、第３半導体層３０は、複数の第１半導体領域３１を含む。第２半導体領域３２は、第２方向（Ｚ軸方向）において、複数の第１半導体領域３１の１つと、複数の第１半導体領域３１の別の１つと、の間にある。複数の第１半導体領域３１におけるマグネシウムの濃度は、第２半導体領域３２におけるマグネシウムの濃度よりも低い。
第２半導体領域３２は、δドープ層でも良い。例えば、第２半導体領域３２の第２方向（例えばＺ軸方向）に沿う長さｔ３２は、第３半導体層３０の第２方向に沿う長さｔ３０の１／１０００以上１／１０以下である。長さｔ３２は、例えば、１ｎｍ以上１００ｎｍ以下でも良い。
例えば、第２半導体領域３２は、第１電極部分５１ａと電気的に接続される。例えば、第２半導体領域３２は、導電部材５４を介して、第１電極部分５１ａと電気的に接続される。例えば、第３半導体層３０の電位が、第１電極部分５１ａの電位に制御される。第３半導体層３０の電位が適切に制御される。これにより、安定した特性が得られる。
図５に示すように、例えば、第３半導体層３０の、第４半導体層４０Ａの側の部分に、キャリア領域３０Ｈが形成されても良い。キャリア領域３０Ｈは、例えば２次元ホールガスである。第１電極部分５１ａは、キャリア領域３０Ｈと電気的に接続される。第１電極部分５１ａは、第４半導体層４０Ａ及びキャリア領域３０Ｈの少なくともいずれかを介して、第３半導体層３０と電気的に接続される。第３半導体層３０の電位が、第１電極部分５１ａの電位に制御される。第３半導体層３０の電位がより安定して制御される。これにより、より安定した特性が得られる。
複数の第１半導体領域３１におけるマグネシウムの濃度は、例えば、１×１０１８ｃｍ−３未満である。第２半導体領域３２におけるマグネシウムの濃度は、例えば、１×１０１８ｃｍ−３以上である。
（第３実施形態）
図６は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図６に示すように、実施形態に係る半導体装置１３０は、第１電極５１、第２電極５２、第３電極５３、第１半導体層１０、第２半導体層２０、第３半導体層３０、第４半導体層４０Ａ及び第１絶縁部材６１を含む。この例では、半導体装置１３０は、基板１０ｓを含む。半導体装置１３０における、第１電極５１、第２電極５２、第３電極５３、第１半導体層１０、第２半導体層２０及び第１絶縁部材６１の構成は、半導体装置１１０におけるそれらの構成と同様でよい。以下では、半導体装置１３０における第３半導体層３０及び第４半導体層４０Ａの例について説明する。
半導体装置１３０において、第３半導体層３０は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０≦ｘ３＜１、ｘ３＜ｘ２）を含みマグネシウムを含む。第３半導体層３０は、例えばｐ形のＧａＮを含む。
第４半導体層４０Ａは、Ａｌｘ４Ｇａ１−ｘ４Ｎ（０＜ｘ４≦１、ｘ１＜ｘ４、ｘ３＜ｘ４）を含む。第４半導体層４０ＡにおけるＡｌの組成比は、例えば、０．１以上０．５以下である。第４半導体層４０Ａは、例えば、ＡｌＧａＮ層である。
第３半導体層３０は、第２方向（例えばＺ軸方向）において、第４半導体層４０Ａと第２半導体層２０との間にある。第１半導体層１０は、第２方向（例えばＺ軸方向）において、第３半導体層３０と第２半導体層２０との間にある。第４半導体層４０Ａは、第１電極部分５１ａと電気的に接続される。
例えば、第３半導体層３０の、第４半導体層４０Ａの側の部分に、キャリア領域３０Ｈが形成される。キャリア領域３０Ｈは、例えば２次元ホールガスである。第１電極部分５１ａは、キャリア領域３０Ｈと電気的に接続される。第１電極部分５１ａは、第４半導体層４０Ａ及びキャリア領域３０Ｈの少なくともいずれかを介して、第３半導体層３０と電気的に接続される。第３半導体層３０の電位が、第１電極部分５１ａの電位に制御される。
半導体装置１３０においても、第３半導体層３０は設けられることで、高いしきい値電圧が得られる。例えば、ノーマリオフの特性が得られる。第４半導体層４０が設けられることで、例えば、生成されるキャリア領域３０Ｈにより第３半導体層３０の電位が適切に制御される。これにより、安定した特性が得られる。
半導体装置１３０においても、導電部材５４が設けられる。導電部材５４は、第１電極部分５１ａと第４半導体層４０Ａとの間にある。導電部材５４により、第３半導体層３０及び第４半導体層４０が、第１電極５１と電気的に接続される。
上記の半導体装置１１０〜１１３、１２０及び１３０において、第２半導体層２０の第１半導体部分２１から第１絶縁部分６１ｐの少なくとも一部への方向は、第１方向（Ｘ軸方向）に沿う。例えば、第２半導体層２０の一部が除去されてトレンチが形成される。トレンチの内部に第１絶縁部材６１が形成される。残余の空間に第３電極５３が形成される。第３電極５３は、例えばトレンチゲートである。例えば、高いしきい値が得易くなる。
例えば、第１方向（Ｘ軸方向）において、第１半導体部分２１と第２半導体部分２２との間に、第１絶縁部分６１ｐがある。例えば、第１方向（Ｘ軸方向）において、第１半導体部分２１と第２半導体部分２２との間に、第３電極５３の少なくとも一部が設けられても良い。
以下、半導体装置１１０におけるＭｇのプロファイル及び炭素のプロファイルの例について説明する。
図７（ａ）及び図７（ｂ）は、実施形態に係る半導体装置を例示するグラフ図である。 図７（ａ）は、半導体装置１１０におけるＭｇの濃度プロファイルを模式的に例示している。図７（ｂ）は、半導体装置１１０におけるＣ（炭素）の濃度プロファイルを模式的に例示している。これらの図の横軸は、Ｚ軸方向に沿った位置ｐＺである。図７（ａ）の縦軸は、Ｍｇの濃度ＣＭｇ（対数）である。図７（ｂ）の縦軸は、Ｃｇの濃度ＣＣ（対数）である。
図７（ａ）に示すように、第２半導体領域３２におけるＭｇの濃度ＣＭｇ２は、第１半導体領域３１におけるＭｇの濃度ＣＭｇ１よりも高い。図７（ａ）に示すように、第２半導体領域３２と第１半導体領域３１との間の第３半導体領域３３において、Ｍｇの濃度ＣＭｇが急激に低下しても良い。第１半導体層１０におけるＭｇの濃度ＣＭｇ１０及び第２半導体層２０におけるＭｇの濃度ＣＭｇ２０は、第１半導体領域３１におけるＭｇの濃度ＣＭｇ１よりも低い。
図７（ｂ）に示すように、第１半導体領域３１におけるＣの濃度ＣＣ１は、第１半導体層１０におけるＣの濃度ＣＣ１０よりも低い。第１半導体領域３１における、低い濃度ＣＣ１は、例えば、第１半導体領域３１の形成の際のアンモニアの分圧を、第２半導体領域３２の形成の際のアンモニアの分圧よりも高くすることで得られても良い。この例では、第２半導体領域３２におけるＣの濃度ＣＣ２は、第１半導体領域３１におけるＣの濃度ＣＣ１以下である。
図８（ａ）及び図８（ｂ）は、実施形態に係る半導体装置を例示するグラフ図である。 これらの図は、半導体装置におけるＳＩＭＳ（Secondary Ion Mass Spectrometry）分析結果を例示している。これらの図の横軸は、Ｚ軸方向に沿った位置ｐＺである。図８（ａ）の縦軸は、Ｍｇの濃度ＣＭｇ（対数）である。図８（ｂ）の縦軸は、Ｃｇの濃度ＣＣ（対数）である。
図８（ａ）に示すように、第２半導体領域３２におけるＭｇの濃度ＣＭｇ２は、第１半導体領域３１におけるＭｇの濃度ＣＭｇ１よりも高い。図８（ｂ）に示すように、第１半導体領域３１におけるＣの濃度ＣＣ１は、第１半導体層１０におけるＭｇの濃度ＣＣ１０よりも低い。
実施形態によれば、安定した特性が得られる半導体装置を提供できる。
実施形態において「窒化物半導体」は、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含む。上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる、半導体層、電極及び絶縁部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１半導体層、 １０Ｅ…キャリア領域、 １０ａ〜１０ｅ…第１〜第５部分領域、 １０ｓ…基板、 ２０…第２半導体層、 ２１、２２…第１、第２半導体部分、 ３０…第３半導体層、 ３０Ｈ…キャリア領域、 ３１〜３３…第１〜第３半導体領域、 ４０、４０Ａ…第４半導体層、 ５１〜５３…第１〜第３電極、 ５１ａ、５１ｂ…第１、第２電極部分、 ５４…導電部材、 ６１…第１絶縁部材、 ６１ｐ…第１絶縁部分、 ６２…第２絶縁部材、 １１０〜１１３、１２０、１３０…半導体装置、 ＣＣ、Ｃ１、Ｃ２、Ｃ１０…濃度、 ＣＭｇ、ＣＭｇ１、ＣＭｇ２、ＣＭｇ１０、ＣＭｇ２０…濃度、 Ｄ１、Ｄ２…第１、第２方向、 ｐＺ…位置、 ｔ１、ｔ３０、ｔ３２…長さ

Claims (20)

  1. Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体層であって、前記第１半導体層は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含み、前記第１部分領域から前記第２部分領域への方向は、第１方向に沿い、前記第３部分領域は前記第１方向において前記第１部分領域と前記第２部分領域との間にあり、前記第４部分領域は前記第１方向において前記第１部分領域と前記第３部分領域との間にあり、前記第５部分領域は前記第１方向において前記第３部分領域と前記第２部分領域との間にある、前記第１半導体層と、
    第１電極部分を含む第１電極と、
    第２電極であって、前記第１電極部分から前記第２電極への方向は前記第１方向に沿う、前記第２電極と、
    第３電極であって、前記第３電極の前記第１方向における位置は、前記第１電極部分の前記第１方向における位置と、前記第２電極の前記第１方向における位置と、の間にあり、前記第３部分領域から前記第３電極への第２方向は前記第１方向と交差する、前記第３電極と、
    Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体層であって、前記第２半導体層は、第１半導体部分及び第２半導体部分を含み、前記第４部分領域から前記第１半導体部分への方向は前記第２方向に沿い、前記第５部分領域から前記第２半導体部分への方向は前記第２方向に沿う、前記第２半導体層と、
    Ａｌｘ３Ｇａ１−ｘ３Ｎ（０≦ｘ３＜１、ｘ３＜ｘ２）を含みマグネシウムを含む第３半導体層であって、前記第３半導体層は、第１半導体領域及び第２半導体領域を含み、前記第１半導体層の少なくとも一部は前記第１半導体領域と前記第２半導体層との間にあり、前記第２半導体領域は前記第１半導体領域及び前記第１電極部分と電気的に接続され、前記第１半導体領域におけるマグネシウムの濃度は、前記第２半導体領域におけるマグネシウムの濃度よりも低い、前記第３半導体層と、
    前記第３部分領域と前記第３電極との間に設けられた第１絶縁部分を含む第１絶縁部材と、
    を備えた、半導体装置。
  2. 前記第２半導体領域の一部から前記第１電極部分への方向は、前記第２方向に沿う、請求項１記載の半導体装置。
  3. 前記第２半導体領域と前記第１電極部分との間に設けられた導電部材をさらに備え、
    前記導電部材は、前記第２方向において、前記第２半導体領域の前記一部と、前記第１電極部分と、の間にある、請求項２記載の半導体装置。
  4. 前記第２半導体領域と前記第１電極部分との間に設けられた導電部材をさらに備え、
    前記導電部材は、Ｎｉ、Ｐｄ、Ａｇ及びＡｕよりなる群から選択された少なくとも１つを含む、請求項１記載の半導体装置。
  5. 前記第１電極部分は、Ｔｉ及びＡｌよりなる群から選択された少なくとも１つを含む、請求項３または４に記載の半導体装置。
  6. 前記導電部材は、前記第１電極部分及び前記第２半導体領域と接する、請求項３〜５のいずれか１つに記載の半導体装置。
  7. 前記第１半導体領域における炭素の濃度は、前記第１半導体層における炭素の濃度よりも低い、請求項１〜６のいずれか１つに記載の半導体装置。
  8. 前記第１半導体領域は、前記第２方向において前記第２半導体領域と前記第１部分領域との間、前記第２方向において前記第２半導体領域と前記第４部分領域との間、前記第２方向において前記第２半導体領域と前記第３部分領域との間、及び、前記第２方向において前記第２半導体領域と前記第５部分領域との間に設けられた、請求項１〜７のいずれか１つに記載の半導体装置。
  9. 前記第１半導体領域は、前記第２方向において前記第２半導体領域と前記第１部分領域との間、前記第２方向において前記第２半導体領域と前記第４部分領域との間、及び、前記第２方向において前記第２半導体領域と前記第３部分領域との間に設けられた、請求項１〜７のいずれか１つに記載の半導体装置。
  10. 前記第１半導体領域は、前記第２方向において前記第２半導体領域と前記第３部分領域との間に設けられた、請求項１〜７のいずれか１つに記載の半導体装置。
  11. 前記第１半導体領域は、前記第２方向において前記第２半導体領域と前記第１半導体層との間にある、請求項１〜１０のいずれか１つに記載の半導体装置。
  12. 前記第２半導体領域の少なくとも一部から前記第１半導体領域への方向は、前記第１方向に沿う、請求項１〜１０のいずれか１つに記載の半導体装置。
  13. 前記第１半導体領域におけるマグネシウムの前記濃度は、１×１０１８ｃｍ−３未満であり、
    前記第２半導体領域におけるマグネシウムの前記濃度は、１×１０１８ｃｍ−３以上である、請求項１〜１２のいずれか１つに記載の半導体装置。
  14. 前記第１半導体領域におけるマグネシウムの前記濃度は、５×１０１７ｃｍ−３未満であり、
    前記第２半導体領域におけるマグネシウムの前記濃度は、５×１０１７ｃｍ−３以上である、請求項１３記載の半導体装置。
  15. 前記第１半導体層の前記第２方向に沿う長さは２００ｎｍ以下である、請求項１〜１４のいずれか１つに記載の半導体装置。
  16. Ａｌｘ４Ｇａ１−ｘ４Ｎ（０＜ｘ４≦１、ｘ１＜ｘ４、ｘ３＜ｘ４）を含む第４半導体層をさらに備え、
    前記第３半導体層は、前記第２方向において前記第４半導体層と前記第２半導体層との間にあり、前記第１半導体層は、前記第２方向において前記第３半導体層と前記第２半導体層との間にあり、
    前記第３半導体層は、複数の前記第１半導体領域を含み、
    前記第２半導体領域は、前記第２方向において、前記複数の第１半導体領域の１つと、前記複数の第１半導体領域の別の１つと、の間にあり、
    前記複数の第１半導体領域におけるマグネシウムの濃度は、前記第２半導体領域におけるマグネシウムの濃度よりも低い、請求項１〜１２のいずれか１つに記載の半導体装置。
  17. 前記第２半導体領域の前記第２方向に沿う長さは、前記第３半導体層の前記第２方向に沿う長さの１／１０００以上１／１０以下である、請求項１６記載の半導体装置。
  18. 前記複数の第１半導体領域におけるマグネシウムの前記濃度は、１×１０１８ｃｍ−３未満であり、
    前記第２半導体領域におけるマグネシウムの前記濃度は、１×１０１８ｃｍ−３以上である、請求項１６または１７に記載の半導体装置。
  19. Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体層であって、前記第１半導体層は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含み、前記第１部分領域から前記第２部分領域への方向は、第１方向に沿い、前記第３部分領域は前記第１方向において前記第１部分領域と前記第２部分領域との間にあり、前記第４部分領域は前記第１方向において前記第１部分領域と前記第３部分領域との間にあり、前記第５部分領域は前記第１方向において前記第３部分領域と前記第２部分領域との間にある、前記第１半導体層と、
    第１電極部分を含む第１電極と、
    第２電極であって、前記第１電極部分から前記第２電極への方向は前記第１方向に沿う、前記第２電極と、
    第３電極であって、前記第３電極の前記第１方向における位置は、前記第１電極部分の前記第１方向における位置と、前記第２電極の前記第１方向における位置と、の間にあり、前記第３部分領域から前記第３電極への第２方向は前記第１方向と交差する、前記第３電極と、
    Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体層であって、前記第２半導体層は、第１半導体部分及び第２半導体部分を含み、前記第４部分領域から前記第１半導体部分への方向は前記第２方向に沿い、前記第５部分領域から前記第２半導体部分への方向は前記第２方向に沿う、前記第２半導体層と、
    Ａｌｘ３Ｇａ１−ｘ３Ｎ（０≦ｘ３＜１、ｘ３＜ｘ２）を含みマグネシウムを含む第３半導体層と、
    Ａｌｘ４Ｇａ１−ｘ４Ｎ（０＜ｘ４≦１、ｘ１＜ｘ４、ｘ３＜ｘ４）を含む第４半導体層であって、前記第３半導体層は、前記第２方向において前記第４半導体層と前記第２半導体層との間にあり、前記第１半導体層は、前記第２方向において前記第３半導体層と前記第２半導体層との間にあり、前記第４半導体層は前記第１電極部分と電気的に接続された、前記第４半導体層と、
    前記第３部分領域と前記第３電極との間に設けられた第１絶縁部分を含む第１絶縁部材と、
    を備えた、半導体装置。
  20. 前記第１半導体部分から前記第１絶縁部分の少なくとも一部への方向は、前記第１方向に沿う、半導体装置。
JP2019225146A 2019-12-13 2019-12-13 半導体装置 Active JP7258735B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019225146A JP7258735B2 (ja) 2019-12-13 2019-12-13 半導体装置
US17/014,009 US20210184028A1 (en) 2019-12-13 2020-09-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019225146A JP7258735B2 (ja) 2019-12-13 2019-12-13 半導体装置

Publications (3)

Publication Number Publication Date
JP2021097063A true JP2021097063A (ja) 2021-06-24
JP2021097063A5 JP2021097063A5 (ja) 2022-04-13
JP7258735B2 JP7258735B2 (ja) 2023-04-17

Family

ID=76317123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019225146A Active JP7258735B2 (ja) 2019-12-13 2019-12-13 半導体装置

Country Status (2)

Country Link
US (1) US20210184028A1 (ja)
JP (1) JP7258735B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11444189B2 (en) * 2019-12-13 2022-09-13 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258419A (ja) * 2007-04-05 2008-10-23 Toshiba Corp 窒化物半導体素子
JP2010171032A (ja) * 2009-01-20 2010-08-05 New Japan Radio Co Ltd 窒化物半導体装置形成用基板及び窒化物半導体装置
JP2011187643A (ja) * 2010-03-08 2011-09-22 Sharp Corp ヘテロ接合型電界効果トランジスタ
JP2011238654A (ja) * 2010-05-06 2011-11-24 Toshiba Corp 窒化物半導体素子
JP2012248632A (ja) * 2011-05-26 2012-12-13 Advanced Power Device Research Association 窒化物半導体装置および窒化物半導体装置の製造方法
JP2013211481A (ja) * 2012-03-30 2013-10-10 Fujitsu Ltd 化合物半導体装置及びその製造方法
US8759879B1 (en) * 2013-05-03 2014-06-24 Texas Instruments Incorporated RESURF III-nitride HEMTs
JP2015115582A (ja) * 2013-12-16 2015-06-22 ルネサスエレクトロニクス株式会社 半導体装置
WO2016039177A1 (ja) * 2014-09-09 2016-03-17 シャープ株式会社 窒化物半導体積層体の製造方法および窒化物半導体積層体
JP2018018848A (ja) * 2016-07-25 2018-02-01 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2018026431A (ja) * 2016-08-09 2018-02-15 株式会社東芝 窒化物半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258419A (ja) * 2007-04-05 2008-10-23 Toshiba Corp 窒化物半導体素子
JP2010171032A (ja) * 2009-01-20 2010-08-05 New Japan Radio Co Ltd 窒化物半導体装置形成用基板及び窒化物半導体装置
JP2011187643A (ja) * 2010-03-08 2011-09-22 Sharp Corp ヘテロ接合型電界効果トランジスタ
JP2011238654A (ja) * 2010-05-06 2011-11-24 Toshiba Corp 窒化物半導体素子
JP2012248632A (ja) * 2011-05-26 2012-12-13 Advanced Power Device Research Association 窒化物半導体装置および窒化物半導体装置の製造方法
JP2013211481A (ja) * 2012-03-30 2013-10-10 Fujitsu Ltd 化合物半導体装置及びその製造方法
US8759879B1 (en) * 2013-05-03 2014-06-24 Texas Instruments Incorporated RESURF III-nitride HEMTs
JP2015115582A (ja) * 2013-12-16 2015-06-22 ルネサスエレクトロニクス株式会社 半導体装置
WO2016039177A1 (ja) * 2014-09-09 2016-03-17 シャープ株式会社 窒化物半導体積層体の製造方法および窒化物半導体積層体
JP2018018848A (ja) * 2016-07-25 2018-02-01 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2018026431A (ja) * 2016-08-09 2018-02-15 株式会社東芝 窒化物半導体装置

Also Published As

Publication number Publication date
US20210184028A1 (en) 2021-06-17
JP7258735B2 (ja) 2023-04-17

Similar Documents

Publication Publication Date Title
JP5494474B2 (ja) 半導体装置及びその製造方法
JP2008034411A (ja) 窒化物半導体素子
JP2012156320A (ja) 半導体素子
JP2012156332A (ja) 半導体素子
JP2013201371A (ja) 窒化物半導体装置
JP6055918B2 (ja) 電界効果トランジスタ
US10910490B2 (en) Semiconductor device
JP2007273856A (ja) 半導体装置
US20210359123A1 (en) Semiconductor power device
JP2018160594A (ja) 半導体装置
JP7258735B2 (ja) 半導体装置
JP2017059570A (ja) 半導体装置
US20200335587A1 (en) Semiconductor device
JP2007227621A (ja) 絶縁ゲート構造体を有する半導体装置とその製造方法
JP7295074B2 (ja) 半導体装置及びその製造方法
US11444189B2 (en) Semiconductor device and method for manufacturing the same
JP2018046247A (ja) 半導体装置
US11251293B2 (en) Semiconductor device
US20230068711A1 (en) Semiconductor device
US20220393006A1 (en) Semiconductor device
US11563115B2 (en) Semiconductor device
US20220130986A1 (en) Semiconductor device
US11329135B2 (en) Semiconductor device
US20220140125A1 (en) Semiconductor device
US10707357B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230405

R151 Written notification of patent or utility model registration

Ref document number: 7258735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151