JP7295074B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP7295074B2 JP7295074B2 JP2020148004A JP2020148004A JP7295074B2 JP 7295074 B2 JP7295074 B2 JP 7295074B2 JP 2020148004 A JP2020148004 A JP 2020148004A JP 2020148004 A JP2020148004 A JP 2020148004A JP 7295074 B2 JP7295074 B2 JP 7295074B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- electrode
- semiconductor
- partial region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図1に示すように、実施形態に係る半導体装置110は、第1電極51、第2電極52、第3電極53、第1半導体層10、第2半導体層20、第3半導体層30及び第1絶縁部材61を含む。この例では、半導体装置110は、基板10s及び半導体層45を含む。
図2に示すように、実施形態に係る半導体装置111は、第1電極51、第2電極52、第3電極53、第1半導体層10、第2半導体層20、第3半導体層30及び第1絶縁部材61に加えて、第4半導体層40を含む。以下、第4半導体層40の例について説明する。
図3の横軸は、Z軸方向における位置pZである。縦軸は、Alの組成比CAlである。図3に示すように、第4半導体層40におけるAlの組成比は、第4半導体層40から第3半導体層30への向きに低下する。
図4に示すように、実施形態に係る半導体装置112は、第1電極51、第2電極52、第3電極53、第1半導体層10、第2半導体層20、第3半導体層30及び第1絶縁部材61に加えて、第4半導体層40Aを含む。以下、第4半導体層40Aの例について説明する。
図7に示すように、実施形態に係る半導体装置113は、第1電極51、第2電極52、第3電極53、第1半導体層10、第2半導体層20、第3半導体層30及び第1絶縁部材61を含む。半導体装置113における半導体層の構成は、半導体装置110における半導体層の構成と異なる。以下、半導体装置113における半導体層の例について説明する。
図8は、第2実施形態に係る半導体装置を例示する模式的断面図である。
図8に示すように、実施形態に係る半導体装置120は、第1電極51、第2電極52、第3電極53、第1半導体層10、第2半導体層20、第3半導体層30及び第1絶縁部材61を含む。この例では、半導体装置130は、基板10s及び半導体層45を含む。
第3実施形態は、半導体装置120の製造方法に係る。
図9(a)、図9(b)、図10(a)及び図10(b)は、第3実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図9(a)に示すように、構造体SB1を準備する。構造体SB1は、Alx4Ga1-x4N(0≦x4<1)を含む第4半導体層40Bと、Alx3Ga1-x3N(0≦x3<1)を含みマグネシウムを含む第3半導体膜30fと、を含む。この例では、構造体SB1は、基板10s及び半導体層45を含む。基板10sの上に半導体層45が設けられる。半導体層45は、バッファ層である。半導体層45の上に第4半導体層40Bが設けられる。第4半導体層40Bの上に第3半導体膜30fが設けられる。
図11に示すように、半導体装置111aにおいて、第1電極51、第2電極52、第3電極53、第1半導体層10、第2半導体層20、第3半導体層30、第1絶縁部材61、第4半導体層40及び基板10sに加えて、半導体層45が設けられている。半導体層45は、基板10sと第4半導体層40との間に設けられる。半導体層45は、バッファ層である。半導体層45は、例えば、AlNを含む。半導体装置111aにおける上記以外の構成は、半導体装置111における構成と同様である。例えば、第1半導体領域41は、半導体層45と第2半導体領域42との間にある。半導体装置111aにおいて、例えば、安定した特性が得られる。
Claims (12)
- Alx1Ga1-x1N(0≦x1<1)を含む第1半導体層であって、前記第1半導体層は、第1部分領域、第2部分領域、第3部分領域、第4部分領域及び第5部分領域を含み、前記第1部分領域から前記第2部分領域への方向は、第1方向に沿い、前記第3部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における位置と、前記第2部分領域の前記第1方向における位置と、の間にあり、前記第4部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における前記位置と、前記第3部分領域の前記第1方向における位置と、の間にあり、前記第5部分領域の前記第1方向における位置は、前記第3部分領域の前記第1方向における前記位置と、前記第2部分領域の前記第1方向における前記位置と、の間にある、前記第1半導体層と、
第1電極部分を含む第1電極と、
第2電極であって、前記第1電極部分から前記第2電極への方向は前記第1方向に沿う、前記第2電極と、
第3電極であって、前記第1方向における前記第3電極の位置は、前記第1方向における前記第1電極部分の位置と、前記第1方向における前記第2電極の位置と、の間にあり、前記第3部分領域から前記第3電極への第2方向は前記第1方向と交差する、前記第3電極と、
Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む第2半導体層であって、前記第2半導体層は、第1半導体部分及び第2半導体部分を含み、前記第4部分領域から前記第1半導体部分への方向は前記第2方向に沿い、前記第5部分領域から前記第2半導体部分への方向は前記第2方向に沿う、前記第2半導体層と、
Alx3Ga1-x3N(0<x3<1、x1<x3)を含みマグネシウムを含む第3半導体層であって、前記第1半導体層の少なくとも一部は前記第3半導体層と前記第2半導体層との間にある、前記第3半導体層と、
前記第3部分領域と前記第3電極との間に設けられた第1絶縁部分を含む第1絶縁部材と、
Al x4 Ga 1-x4 N(0<x4<1、x1<x4)を含む第4半導体層と、
を備え、
前記第2方向において、前記第4半導体層と前記第2半導体層との間に前記第3半導体層があり、前記第3半導体層と前記第2半導体層との間に前記第1半導体層があり、
前記第4半導体層は、第1半導体領域と第2半導体領域とを含み、前記第2半導体領域は前記第1半導体領域と前記第3半導体層との間にあり、
前記第1半導体領域におけるAlの組成比は、前記第2半導体領域におけるAlの組成比よりも高く、
前記第3半導体層におけるAlの組成比は、前記第4半導体層におけるAlの前記組成比の最低値以下であり、
前記第4半導体層におけるAlの前記組成比の前記最低値は、0.15以上0.4以下である、半導体装置。 - Alx1Ga1-x1N(0≦x1<1)を含む第1半導体層であって、前記第1半導体層は、第1部分領域、第2部分領域、第3部分領域、第4部分領域及び第5部分領域を含み、前記第1部分領域から前記第2部分領域への方向は、第1方向に沿い、前記第3部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における位置と、前記第2部分領域の前記第1方向における位置と、の間にあり、前記第4部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における前記位置と、前記第3部分領域の前記第1方向における位置と、の間にあり、前記第5部分領域の前記第1方向における位置は、前記第3部分領域の前記第1方向における前記位置と、前記第2部分領域の前記第1方向における前記位置と、の間にある、前記第1半導体層と、
第1電極部分を含む第1電極と、
第2電極であって、前記第1電極部分から前記第2電極への方向は前記第1方向に沿う、前記第2電極と、
第3電極であって、前記第1方向における前記第3電極の位置は、前記第1方向における前記第1電極部分の位置と、前記第1方向における前記第2電極の位置と、の間にあり、前記第3部分領域から前記第3電極への第2方向は前記第1方向と交差する、前記第3電極と、
Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む第2半導体層であって、前記第2半導体層は、第1半導体部分及び第2半導体部分を含み、前記第4部分領域から前記第1半導体部分への方向は前記第2方向に沿い、前記第5部分領域から前記第2半導体部分への方向は前記第2方向に沿う、前記第2半導体層と、
Alx3Ga1-x3N(0<x3<1、x1<x3)を含みマグネシウムを含む第3半導体層であって、前記第1半導体層の少なくとも一部は前記第3半導体層と前記第2半導体層との間にある、前記第3半導体層と、
前記第3部分領域と前記第3電極との間に設けられた第1絶縁部分を含む第1絶縁部材と、
Al x4 Ga 1-x4 N(0<x4<1、x1<x4)を含む第4半導体層と、
を備え、
前記第2方向において、前記第4半導体層と前記第2半導体層との間に前記第3半導体層があり、前記第3半導体層と前記第2半導体層との間に前記第1半導体層があり、
前記第4半導体層におけるAlの組成比は、前記第4半導体層から前記第3半導体層への向きに低下し、
前記第3半導体層におけるAlの組成比は、前記第4半導体層におけるAlの前記組成比の最低値以下であり、
前記第4半導体層におけるAlの前記組成比の前記最低値は、0.15以上0.4以下である、半導体装置。 - 前記第4半導体層におけるAlの前記組成比の最高値は、0.4を越え0.8以下である、請求項1または2に記載の半導体装置。
- 前記第3半導体層における炭素の濃度は、前記第1半導体層における炭素の濃度よりも低い、請求項1~3のいずれか1つに記載の半導体装置。
- Alx1Ga1-x1N(0≦x1<1)を含む第1半導体層であって、前記第1半導体層は、第1部分領域、第2部分領域、第3部分領域、第4部分領域及び第5部分領域を含み、前記第1部分領域から前記第2部分領域への方向は、第1方向に沿い、前記第3部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における位置と、前記第2部分領域の前記第1方向における位置と、の間にあり、前記第4部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における前記位置と、前記第3部分領域の前記第1方向における位置と、の間にあり、前記第5部分領域の前記第1方向における位置は、前記第3部分領域の前記第1方向における前記位置と、前記第2部分領域の前記第1方向における前記位置と、の間にある、前記第1半導体層と、
第1電極部分を含む第1電極と、
第2電極であって、前記第1電極部分から前記第2電極への方向は前記第1方向に沿う、前記第2電極と、
第3電極であって、前記第1方向における前記第3電極の位置は、前記第1方向における前記第1電極部分の位置と、前記第1方向における前記第2電極の位置と、の間にあり、前記第3部分領域から前記第3電極への第2方向は前記第1方向と交差する、前記第3電極と、
Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む第2半導体層であって、前記第2半導体層は、第1半導体部分及び第2半導体部分を含み、前記第4部分領域から前記第1半導体部分への方向は前記第2方向に沿い、前記第5部分領域から前記第2半導体部分への方向は前記第2方向に沿う、前記第2半導体層と、
Alx3Ga1-x3N(0<x3<1、x1<x3)を含みマグネシウムを含む第3半導体層であって、前記第1半導体層の少なくとも一部は前記第3半導体層と前記第2半導体層との間にある、前記第3半導体層と、
前記第3部分領域と前記第3電極との間に設けられた第1絶縁部分を含む第1絶縁部材と、
を備え、
前記第3半導体層における炭素の濃度は、前記第1半導体層における炭素の濃度よりも低い、半導体装置 - 前記第4部分領域は、前記第2方向において、前記第3半導体層と前記第1半導体部分との間にあり、
前記第3部分領域は、前記第2方向において、前記第3半導体層と前記第3電極との間にあり、
前記第3半導体層から前記第2部分領域への方向は、前記第1方向に沿う、請求項1~5のいずれか1つに記載の半導体装置。 - Alx1Ga1-x1N(0≦x1<1)を含む第1半導体層であって、前記第1半導体層は、第1部分領域、第2部分領域、第3部分領域、第4部分領域及び第5部分領域を含み、前記第1部分領域から前記第2部分領域への方向は、第1方向に沿い、前記第3部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における位置と、前記第2部分領域の前記第1方向における位置と、の間にあり、前記第4部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における前記位置と、前記第3部分領域の前記第1方向における位置と、の間にあり、前記第5部分領域の前記第1方向における位置は、前記第3部分領域の前記第1方向における前記位置と、前記第2部分領域の前記第1方向における前記位置と、の間にある、前記第1半導体層と、
第1電極部分を含む第1電極と、
第2電極であって、前記第1電極部分から前記第2電極への方向は前記第1方向に沿う、前記第2電極と、
第3電極であって、前記第1方向における前記第3電極の位置は、前記第1方向における前記第1電極部分の位置と、前記第1方向における前記第2電極の位置と、の間にあり、前記第3部分領域から前記第3電極への第2方向は前記第1方向と交差する、前記第3電極と、
Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む第2半導体層であって、前記第2半導体層は、第1半導体部分及び第2半導体部分を含み、前記第4部分領域から前記第1半導体部分への方向は前記第2方向に沿い、前記第5部分領域から前記第2半導体部分への方向は前記第2方向に沿う、前記第2半導体層と、
Alx3Ga1-x3N(0<x3<1、x1<x3)を含みマグネシウムを含む第3半導体層であって、前記第1半導体層の少なくとも一部は前記第3半導体層と前記第2半導体層との間にある、前記第3半導体層と、
前記第3部分領域と前記第3電極との間に設けられた第1絶縁部分を含む第1絶縁部材と、
を備え、
前記第4部分領域は、前記第2方向において、前記第3半導体層と前記第1半導体部分との間にあり、
前記第3部分領域は、前記第2方向において、前記第3半導体層と前記第3電極との間にあり、
前記第3半導体層から前記第2部分領域への方向は、前記第1方向に沿う、半導体装置。 - 導電部材をさらに備え、
前記導電部材は、前記第3半導体層と前記第1電極部分と接する、請求項1~7のいずれか1つに記載の半導体装置。 - 前記導電部材は、Ni、Pd、Ag及びAuよりなる群から選択された少なくとも1つを含む、請求項8記載の半導体装置。
- 前記第1電極部分は、Ti及びAlよりなる群から選択された少なくとも1つを含む、請求項8または9に記載の半導体装置。
- 前記第1半導体部分から前記第1絶縁部分の少なくとも一部への方向は、前記第1方向に沿う、請求項1~10のいずれか1つに記載の半導体装置。
- Alx4Ga1-x4N(0≦x4<1)を含む第4半導体層と、Alx3Ga1-x3N(0≦x3<1)を含みマグネシウムを含む第3半導体膜と、を含む構造体を準備し、
前記第3半導体膜の一部を除去して第3半導体層を形成し、
前記第3半導体層の上、及び、前記第3半導体膜の前記一部の除去により露出した前記第4半導体層の上に、Alx1Ga1-x1N(0≦x1<1)を含む第1半導体層を形成し、
前記第1半導体層の上にAlx2Ga1-x2N(0<x2≦1、x1<x2)を含む第2半導体層を形成し、前記第2半導体層は、第1部分、第2部分及び第3部分を含み、前記第3部分は、前記第3半導体層の上方にあり、前記第1部分から前記第2部分への第1方向における前記第3部分の位置は、前記第1方向における前記第1部分の位置と、前記第1方向における前記第2部分の位置と、の間にあり、
第1電極、第2電極及び第3電極を形成し、前記第1電極は前記第1部分と電気的に接続され、前記第2電極は前記第2部分と電気的に接続され、前記第3電極は前記第3部分と電気的に接続された、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/013,986 US11444189B2 (en) | 2019-12-13 | 2020-09-08 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019225145 | 2019-12-13 | ||
JP2019225145 | 2019-12-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021097211A JP2021097211A (ja) | 2021-06-24 |
JP7295074B2 true JP7295074B2 (ja) | 2023-06-20 |
Family
ID=76431597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020148004A Active JP7295074B2 (ja) | 2019-12-13 | 2020-09-03 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7295074B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013041986A (ja) | 2011-08-16 | 2013-02-28 | Advanced Power Device Research Association | GaN系半導体装置 |
US20130087803A1 (en) | 2011-10-06 | 2013-04-11 | Epowersoft, Inc. | Monolithically integrated hemt and schottky diode |
JP2015156510A (ja) | 2015-04-23 | 2015-08-27 | パナソニック株式会社 | 電界効果トランジスタ |
US20170250273A1 (en) | 2016-02-25 | 2017-08-31 | Raytheon Company | Group iii - nitride double-heterojunction field effect transistor |
JP2019009231A (ja) | 2017-06-22 | 2019-01-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
US20190280093A1 (en) | 2018-03-06 | 2019-09-12 | Infineon Technologies Austria Ag | High Electron Mobility Transistor with Deep Charge Carrier Gas Contact Structure |
-
2020
- 2020-09-03 JP JP2020148004A patent/JP7295074B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013041986A (ja) | 2011-08-16 | 2013-02-28 | Advanced Power Device Research Association | GaN系半導体装置 |
US20130087803A1 (en) | 2011-10-06 | 2013-04-11 | Epowersoft, Inc. | Monolithically integrated hemt and schottky diode |
JP2015156510A (ja) | 2015-04-23 | 2015-08-27 | パナソニック株式会社 | 電界効果トランジスタ |
US20170250273A1 (en) | 2016-02-25 | 2017-08-31 | Raytheon Company | Group iii - nitride double-heterojunction field effect transistor |
JP2019009231A (ja) | 2017-06-22 | 2019-01-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
US20190280093A1 (en) | 2018-03-06 | 2019-09-12 | Infineon Technologies Austria Ag | High Electron Mobility Transistor with Deep Charge Carrier Gas Contact Structure |
Also Published As
Publication number | Publication date |
---|---|
JP2021097211A (ja) | 2021-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9614069B1 (en) | III-Nitride semiconductors with recess regions and methods of manufacture | |
JP5494474B2 (ja) | 半導体装置及びその製造方法 | |
JP5841417B2 (ja) | 窒化物半導体ダイオード | |
US10910490B2 (en) | Semiconductor device | |
JP2013235873A (ja) | 半導体装置およびその製造方法 | |
JP2008277640A (ja) | 窒化物半導体素子 | |
US9252253B2 (en) | High electron mobility transistor | |
JP6055918B2 (ja) | 電界効果トランジスタ | |
EP3335242A1 (en) | Semiconductor structure with a spacer layer | |
US11476336B2 (en) | Semiconductor device | |
US10395932B2 (en) | Semiconductor device and method for manufacturing the same | |
CN108028204A (zh) | 半导体装置 | |
JP7258735B2 (ja) | 半導体装置 | |
US11605715B2 (en) | Bidirectional switch element | |
JP7295074B2 (ja) | 半導体装置及びその製造方法 | |
US9698141B2 (en) | Semiconductor device | |
US11444189B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2008205199A (ja) | GaN系半導体素子の製造方法 | |
US12080765B2 (en) | Semiconductor device | |
US11251293B2 (en) | Semiconductor device | |
US10707357B2 (en) | Semiconductor device | |
US20210184007A1 (en) | Semiconductor device | |
US20220149194A1 (en) | Semiconductor device | |
US20230253488A1 (en) | Semiconductor device and method for manufacturing the same | |
US20230006058A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230608 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7295074 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230616 |