JP7295074B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP7295074B2
JP7295074B2 JP2020148004A JP2020148004A JP7295074B2 JP 7295074 B2 JP7295074 B2 JP 7295074B2 JP 2020148004 A JP2020148004 A JP 2020148004A JP 2020148004 A JP2020148004 A JP 2020148004A JP 7295074 B2 JP7295074 B2 JP 7295074B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
electrode
semiconductor
partial region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020148004A
Other languages
English (en)
Other versions
JP2021097211A (ja
Inventor
純平 田島
年輝 彦坂
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to US17/013,986 priority Critical patent/US11444189B2/en
Publication of JP2021097211A publication Critical patent/JP2021097211A/ja
Application granted granted Critical
Publication of JP7295074B2 publication Critical patent/JP7295074B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
例えば、トランジスタなどの半導体装置において、安定した特性が望まれる。
特開2008-235613号公報
本発明の実施形態は、安定した特性が得られる半導体装置及びその製造方法を提供する。
本発明の実施形態によれば、半導体装置は、第1電極、第2電極、第3電極、第1半導体層、第2半導体層、第3半導体層及び第1絶縁部材を含む。前記第1半導体層は、Alx1Ga1-x1N(0≦x1<1)を含む。前記第1半導体層は、第1部分領域、第2部分領域、第3部分領域、第4部分領域及び第5部分領域を含む。前記第1部分領域から前記第2部分領域への方向は、第1方向に沿う。前記第3部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における位置と、前記第2部分領域の前記第1方向における位置と、の間にある。前記第4部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における前記位置と、前記第3部分領域の前記第1方向における位置と、の間にある。前記第5部分領域の前記第1方向における位置は、前記第3部分領域の前記第1方向における前記位置と、前記第2部分領域の前記第1方向における前記位置と、の間にある。前記第1電極は、第1電極部分を含む。前記第1電極部分から前記第2電極への方向は前記第1方向に沿う。前記第1方向における前記第3電極の位置は、前記第1方向における前記第1電極部分の位置と、前記第1方向における前記第2電極の位置と、の間にある。前記第3部分領域から前記第3電極への第2方向は前記第1方向と交差する。前記第2半導体層は、Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む。前記第2半導体層は、第1半導体部分及び第2半導体部分を含む。前記第4部分領域から前記第1半導体部分への方向は前記第2方向に沿う。前記第5部分領域から前記第2半導体部分への方向は前記第2方向に沿う。前記第3半導体層は、Alx3Ga1-x3N(0<x3<1、x1<x3)を含みマグネシウムを含む。前記第1半導体層の少なくとも一部は前記第3半導体層と前記第2半導体層との間にある。前記第1絶縁部材は、前記第3部分領域と前記第3電極との間に設けられた第1絶縁部分を含む。
図1は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図2は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図3は、第1実施形態に係る半導体装置を例示するグラフ図である。 図4は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図5(a)及び図5(b)は、実施形態に係る半導体装置を例示するグラフ図である。 図6(a)及び図6(b)は、実施形態に係る半導体装置を例示するグラフ図である。 図7は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図8は、第2実施形態に係る半導体装置を例示する模式的断面図である。 図9(a)及び図9(b)は、第3実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図10(a)及び図10(b)は、第3実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図11は、実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1実施形態)
図1は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図1に示すように、実施形態に係る半導体装置110は、第1電極51、第2電極52、第3電極53、第1半導体層10、第2半導体層20、第3半導体層30及び第1絶縁部材61を含む。この例では、半導体装置110は、基板10s及び半導体層45を含む。
第1半導体層10は、Alx1Ga1-x1N(0≦x1<1)を含む。第1半導体層10におけるAlの組成比は、例えば、0.1以下である。第1半導体層10は、例えば、GaNを含む。
第1半導体層10は、第1部分領域10a、第2部分領域10b、第3部分領域10c、第4部分領域10d及び第5部分領域10eを含む。第1部分領域10aから第2部分領域10bへの方向は、第1方向D1に沿う。
第1方向D1をX軸方向とする。X軸方向に対して垂直な1つの方向をZ軸方向とする。X軸方向及びZ軸方向に対して垂直な方向をY軸方向とする。
第3部分領域10cの第1方向D1における位置は、第1部分領域10aの第1方向D1における位置と、第2部分領域10bの第1方向D1における位置と、の間にある。第4部分領域10dの第1方向D1における位置は、第1部分領域10aの第1方向D1における位置と、第3部分領域10cの第1方向D1における位置と、の間にある。第5部分領域10eの第1方向D1における位置は、第3部分領域10cの第1方向D1における位置と、第2部分領域10bの第1方向D1における前記位置と、の間にある。
この例では、第3部分領域10cは、第1方向D1において、第1部分領域10aと第2部分領域10bとの間にある。第4部分領域10dは、第1方向D1において、第1部分領域10aと第3部分領域10cとの間にある。第5部分領域10eは、第1方向D1において、第3部分領域10cと第2部分領域10bとの間にある。
第1電極51は、第1電極部分51aを含む。この例では、第1電極51は、第2電極部分51bをさらに含む。例えば、第2電極部分51bは、第1電極部分51aと連続している。
第1電極部分51aから第2電極52への方向は、第1方向D1(X軸方向)に沿う。
第1方向D1における第3電極53の位置は、第1方向D1における第1電極部分51aの位置と、第1方向D1における第2電極52の位置と、の間にある。第3部分領域10cから第3電極53への第2方向D2は、第1方向D1と交差する。第2方向D2は、例えば、Z軸方向である。
第2半導体層20は、Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む。第2半導体層20におけるAlの組成比は、例えば、0.1以上0.5以下である。第2半導体層20は、例えば、AlGaNを含む。
第2半導体層20は、第1半導体部分21及び第2半導体部分22を含む。第4部分領域10dから第1半導体部分21への方向は、第2方向D2に沿う。第5部分領域10eから第2半導体部分22への方向は、第2方向D2に沿う。
第3半導体層30は、Alx3Ga1-x3N(0<x3<1、x1<x3)を含みマグネシウム(Mg)を含む。例えば、第3半導体層30は、p形のAlGaNを含む。第3半導体層30におけるAlの組成比は、例えば、0.1以上0.4以下である。
第1半導体層10の少なくとも一部は、第3半導体層30と第2半導体層20との間にある。
第1絶縁部材61は、第1絶縁部分61pを含む。第1絶縁部分61pは、第3部分領域10cと第3電極53との間に設けられる。
例えば、基板10sの上に半導体層45が設けられる。この例では、半導体層45は、バッファ層である。例えば、半導体層45は、Alを含む複数の窒化物半導体層を含む。半導体層45の上に、第3半導体層30が設けられる。第3半導体層30の上に、第1半導体層10が設けられる。第1半導体層10の上に第2半導体層20が設けられる。
例えば、第1半導体層10の、第2半導体層20の側の部分に、キャリア領域10Eが形成される。キャリア領域10Eは、例えば、2次元電子ガスである。
第1電極51は、例えば、ソース電極として機能する。第2電極52は、例えば、ドレイン電極として機能する。第3電極53は、例えば、ゲート電極として機能する。第1絶縁部材61は、例えば、ゲート絶縁膜として機能する。第3電極53の電位を制御することで、第1電極51と第2電極52との間に流れる電流を制御できる。半導体装置110は、例えば、HEMT(High Electron Mobility Transistor)である。
第1電極51は、例えば、第1半導体層10の第1部分領域10aと電気的に接続される。第2電極52は、例えば、第1半導体層10の第2部分領域10bと電気的に接続される。第1半導体層10は、例えば、チャネル層に対応する。第2半導体層20は、ブロック層に対応する。
半導体装置110においては、Mgを含む第3半導体層30(AlGaN層)が設けられている。Mgを含む層が設けられているため、高いしきい値電圧が得易くなる。例えば、ノーマリオフの特性が得易くなる。
第3半導体層30はAlGaNを含む。例えば、第1半導体層10の、第3半導体層30の側の部分に、キャリア領域10Hが形成される。キャリア領域10Hは、例えば2次元ホールガスである。例えば、キャリア領域10Hが第1電極51の第1電極部分51aと電気的に接続される。例えば、第1電極部分51aは、キャリア領域10Hを介して、第3半導体層30と電気的に接続される。第3半導体層30の電位が、第1電極部分51aの電位に制御される。第3半導体層30の電位がより安定して制御される。これにより、より安定した特性が得られる。
実施形態においては、安定した特性が得られる半導体装置を提供できる。
上記のように第3半導体層30は、AlGaNを含む。一方、第3半導体層30がAlNである場合には、例えば、第1半導体層10の平坦性が悪化する。第3半導体層30がAlNである場合には、例えば、結晶品質が低い。
第3半導体層30は、AlGaNを含む場合、第1半導体層10は、AlGaNの第3半導体層30と、AlGaNの第2半導体層20と、に挟まれる。例えば、結晶の歪みが緩和する。これにより、良好な結晶品質が得られる。より安定した特性が得易くなる。
第3半導体層30におけるMgの濃度は、例えば、5×1018cm-3以下であることが好ましい。これにより、第2半導体層20における意図しないMgの混入を抑制することができる。第3半導体層30におけるMgの濃度は、例えば、1×1017cm-3以上でも良い。
この例では、半導体装置110は、導電部材54を含む。導電部材54は、例えば、第3半導体層30と第1電極部分51aと接する。導電部材54は、例えば、コンタクトメタルである。
導電部材54は、例えば、Ni、Pd、Ag及びAuよりなる群から選択された少なくとも1つを含む。良好な電気的な接続が得られる。
第1電極部分51aは、例えば、Ti及びAlよりなる群から選択された少なくとも1つを含む。例えば、低い抵抗が得易い。
既に説明したように、この例では、第1電極51は、第2電極部分51bを含む。第3電極53から第2電極部分51bへの方向は、第2方向D2(例えばZ軸方向)に沿う。第3電極53と第2電極部分51bとの間には、第2絶縁部材62が設けられている。例えば、第2電極部分51bの端部の第1方向D1(X軸方向)における位置は、第3電極53の第1方向D1における位置と、第2電極52の第1方向D1における位置と、の間にある。第2電極部分51bは、例えば、フィールドプレートとして機能する。第2電極部分51bにより電界集中が緩和される。例えば、耐圧が向上する。
実施形態において、基板10sは、例えば、シリコンを含む。基板10sは、例えば、サファイア、SiCまたはGaNを含んでも良い。半導体層45(例えばバッファ層)は、例えば、AlNを含む。半導体層45は、例えば、複数のAlGaNが積層された積層体を含んでも良い。半導体層45は、例えば、GaN層とAlN層とが周期的に積層された超格子構造を含んでも良い。
以下、実施形態に係る半導体装置のいくつかの例について説明する。以下では、半導体装置110と異なる点のいくつかについて説明する。
図2は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図2に示すように、実施形態に係る半導体装置111は、第1電極51、第2電極52、第3電極53、第1半導体層10、第2半導体層20、第3半導体層30及び第1絶縁部材61に加えて、第4半導体層40を含む。以下、第4半導体層40の例について説明する。
第4半導体層40は、例えば、Alx4Ga1-x4N(0<x4<1、x1<x4)を含む。第4半導体層40は、例えば、AlGaNを含む。第2方向D2において、第4半導体層40と第2半導体層20との間に、第3半導体層30がある。第3半導体層30と第2半導体層20との間に第1半導体層10がある。
第4半導体層40は、第1半導体領域41と第2半導体領域42とを含む。第2半導体領域42は、第1半導体領域41と第3半導体層30との間にある。第1半導体領域41におけるAlの組成比は、第2半導体領域42におけるAlの組成比よりも高い。
半導体装置111において、第4半導体層40において、Alの組成比が高い領域と、Alの組成比が低い領域と、が設けられる。
例えば、第4半導体層40におけるAlの組成比は、第4半導体層40から第3半導体層30への向きに低下する。
この例では、第4半導体層40は、第3半導体領域43を含む。第3半導体領域43は、第1半導体領域41と第2半導体領域42との間にある。第3半導体領域43におけるAlの組成比は、第1半導体領域41におけるAlの組成比と、第2半導体領域42におけるAlの組成比と、との間である。
この例では、第4半導体層40は、第4半導体領域44を含む。第4半導体領域44は、第3半導体領域43と第2半導体領域42との間にある。第4半導体領域44におけるAlの組成比は、第3半導体領域43におけるAlの組成比と、第2半導体領域42におけるAlの組成比と、の間である。
第1半導体領域41におけるAlの組成比は、例えば、約60%である。第3半導体領域43におけるAlの組成比は、例えば、約40%である。第4半導体領域44におけるAlの組成比は、例えば、約35%である。第1半導体領域41におけるAlの組成比は、例えば、約30%である。
図3は、第1実施形態に係る半導体装置を例示するグラフ図である。
図3の横軸は、Z軸方向における位置pZである。縦軸は、Alの組成比CAlである。図3に示すように、第4半導体層40におけるAlの組成比は、第4半導体層40から第3半導体層30への向きに低下する。
第3半導体層30におけるAlの組成比CAlは、第4半導体層40におけるAlの組成比の最低値以下である。
例えば、図2に示すように、第3半導体層30の、第4半導体層40の側の部分に、キャリア領域30Hが形成される。キャリア領域30Hは、例えば、2次元ホールガスである。キャリア領域30Hにより、第3半導体層30が、第1電極51に電気的に接続される。例えば、第3半導体層30の電位がより安定に制御される。
例えば、第4半導体層40におけるAlの組成比CAlの最低値は、0.15以上0.4以下である。例えば、第2半導体領域42において、第4半導体層40におけるAlの組成比CAlは、最低値となる。
例えば、第4半導体層40におけるAlの組成比の最高値は、0.4を越え0.8以下である。例えば、第1半導体領域41において、第4半導体層40におけるAlの組成比CAlは、最高値となる。
図4は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図4に示すように、実施形態に係る半導体装置112は、第1電極51、第2電極52、第3電極53、第1半導体層10、第2半導体層20、第3半導体層30及び第1絶縁部材61に加えて、第4半導体層40Aを含む。以下、第4半導体層40Aの例について説明する。
第4半導体層40Aは、Alx4Ga1-x4N(0≦x4<1、x4<x3)を含みマグネシウムを含む。第4半導体層40AにおけるAlの組成比は、0.1以下でよい。第4半導体層40Aは、例えば、Mgを含むGaNを含む。第4半導体層40Aは、例えば、p形のGaNを含む。
第2方向D2において、第4半導体層40Aと第2半導体層20との間に第3半導体層30がある。第3半導体層30と第2半導体層20との間に第1半導体層10がある。
第4半導体層40Aにおけるマグネシウムの濃度は、第3半導体層30におけるマグネシウムの濃度よりも高い。
第4半導体層40Aは、高Mg濃度のGaN層である。第3半導体層30は、低Mg濃度のAlGaN層である。例えば、第4半導体層40Aは、第3半導体層30と電気的に接続される。例えば、第4半導体層40Aは、第3半導体層30と接する。
例えば、第4半導体層40Aは、第1電極51と電気的に接続される。これにより、第4半導体層40Aの電位が安定になる。第3半導体層30の電位も安定になる。これにより、例えば、しきい値電圧が安定して制御し易くなる。
例えば、Mgを含む第1窒化物半導体層(例えば第4半導体層40A及び第3半導体層30)の上に、Mgを含まない第2窒化物半導体層(例えば第1半導体層10)を直接的に成長させようとすると、Mgが第2窒化物半導体層にも導入されて、第2窒化物半導体層において意図しない高い濃度のMgが含まれることが分かった。例えば、第1窒化物半導体層を形成したときに処理装置の内部にMgが残留し、残留したMgが第2窒化物半導体層の形成の際に第2窒化物半導体層に取り込まれることが原因であると考えられる。
実施形態においては、高い濃度でMgを含む第4半導体層40Aの上に、低い濃度でMgを含む第3半導体層30を形成し、その上に、第1半導体層10を形成する。これにより、例えば、第1半導体層10に意図せずにMgが導入されることが抑制できることが分かった。例えば、第4半導体層40の形成において、アンモニアの分圧を低くすると、第4半導体層40にMgが取り込まれやすいことが分かった。一方、第3半導体層30の形成において、アンモニアの分圧を高くすると、第3半導体層30にMgが取り込まれ難いことが分かった。このような条件により、Mg濃度が高い第4半導体層40と、Mg濃度が低い第3半導体層30と、が形成されても良い。
例えば、第1半導体層10は、p形の不純物(例えばマグネシウム(Mg))を実質的に含まない。第1半導体層10におけるp形の不純物の濃度は、1×1018cm-3以下である。p形の不純物の濃度が低いことで、例えば、高いキャリア移動度が得られる。
実施形態において、例えば、第3半導体層30におけるマグネシウムの濃度は、2×1018cm-3未満である。第4半導体層40Aにおけるマグネシウムの濃度は、2×1018cm-3以上である。例えば、第3半導体層30におけるマグネシウムの濃度の平均値は、第4半導体層40におけるマグネシウムの濃度の平均値の1/10以下である。このような濃度により、例えば、第1半導体層10における意図しないMgの混入を抑制しつつ、第1電極51と電気的に接続することができる。
実施形態において、第3半導体層30における炭素(C)の濃度は、第1半導体層10における炭素の濃度よりも低くても良い。例えば、炭素は、Mgを含む窒化物半導体において、n形の不純物として機能する。第1半導体層10に炭素が含まれることで、第1半導体層10にMgが拡散などにより含まれた場合でも、Mgのp形の不純物としての機能が抑制される。例えば、導電形が抑制された第1半導体層10が得られる。より安定した特性が得易くなる。
以下、半導体装置112におけるMgのプロファイル及び炭素のプロファイルの例について説明する。
図5(a)及び図5(b)は、実施形態に係る半導体装置を例示するグラフ図である。 図5(a)は、半導体装置におけるMgの濃度プロファイルを模式的に例示している。図5(b)は、半導体装置におけるC(炭素)の濃度プロファイルを模式的に例示している。これらの図の横軸は、Z軸方向に沿った位置pZである。図5(a)の縦軸は、Mgの濃度CMg(対数)である。図5(b)の縦軸は、Cの濃度CC(対数)である。
図5(a)に示すように、第4半導体層40AにおけるMgの濃度CMg40Aは、第3半導体層30におけるMgの濃度CMg30よりも高い。図5(a)に示すように、第4半導体層40Aと第3半導体層30との間の領域30Aにおいて、Mgの濃度CMgが急激に低下しても良い。第1半導体層10におけるMgの濃度CMg10及び第2半導体層20におけるMgの濃度CMg20は、第4半導体層40AにおけるMgの濃度CMg40Aよりも低い。
図5(b)に示すように、第3半導体層30におけるCの濃度CC30は、第1半導体層10におけるCの濃度CC10よりも低い。第3半導体層30における、低い濃度CC30は、例えば、第3半導体層30の形成の際のアンモニアの分圧を、第4半導体層40Aの形成の際のアンモニアの分圧よりも高くすることで得られても良い。この例では、第4半導体層40AにおけるCの濃度CC40は、第3半導体層30におけるCの濃度CC30以下である。
図6(a)及び図6(b)は、実施形態に係る半導体装置を例示するグラフ図である。 これらの図は、半導体装置におけるSIMS(Secondary Ion Mass Spectrometry)分析結果を例示している。これらの図の横軸は、Z軸方向に沿った位置pZである。図6(a)の縦軸は、Mgの濃度CMg(対数)である。図6(b)の縦軸は、Cの濃度CC(対数)である。
図6(a)に示すように、第4半導体層40AにおけるMgの濃度CMgは、第3半導体層30におけるMgの濃度CMgよりも高い。図6(b)に示すように、第3半導体層30におけるCの濃度CCは、第1半導体層10におけるMgの濃度CCよりも低い。安定した特性が得られる半導体装置を提供できる。
図7は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図7に示すように、実施形態に係る半導体装置113は、第1電極51、第2電極52、第3電極53、第1半導体層10、第2半導体層20、第3半導体層30及び第1絶縁部材61を含む。半導体装置113における半導体層の構成は、半導体装置110における半導体層の構成と異なる。以下、半導体装置113における半導体層の例について説明する。
図7に示すように、第1半導体層10の第4部分領域10dは、第2方向D2において、第3半導体層30と第1半導体部分21との間にある。第3部分領域10cは、第2方向D2において、第3半導体層30と第3電極53との間にある。第3半導体層30から第2部分領域10bへの方向は、第1方向D1に沿う。
半導体装置113においては、第2電極52の下に第3半導体層30は設けられず、第1電極51の下、及び、第2電極52の下に、第3半導体層30が設けられる。半導体装置113においても、第3半導体層30の電位が、第1電極部分51aの電位に制御される。第3半導体層30の電位がより安定して制御される。これにより、より安定した特性が得られる。
図7に示すように、半導体装置113において、導電部材54が設けられても良い。導電部材54は、例えば、第3半導体層30と第1電極部分51aと接する。
半導体装置120は、例えば、第4半導体層40Bをさらに含んでも良い。第4半導体層40Bは、Alx4Ga1-x4N(0≦x4<1)を含む。第4半導体層40Bは、例えば、GaNを含む。第4半導体層40Bの少なくとも一部と第3部分領域10cとの間に、第3半導体層30がある。
上記の半導体装置110~113において、第2半導体層20の第1半導体部分21から第1絶縁部分61pの少なくとも一部への方向は、第1方向(X軸方向)に沿う。例えば、第2半導体層20の一部が除去されてトレンチが形成される。トレンチの内部に第1絶縁部材61が形成される。残余の空間に第3電極53が形成される。第3電極53は、例えばトレンチゲートである。例えば、高いしきい値が得易くなる。
例えば、第1方向(X軸方向)において、第1半導体部分21と第2半導体部分22との間に、第1絶縁部分61pがある。例えば、第1方向(X軸方向)において、第1半導体部分21と第2半導体部分22との間に、第3電極53の少なくとも一部が設けられても良い。
(第2実施形態)
図8は、第2実施形態に係る半導体装置を例示する模式的断面図である。
図8に示すように、実施形態に係る半導体装置120は、第1電極51、第2電極52、第3電極53、第1半導体層10、第2半導体層20、第3半導体層30及び第1絶縁部材61を含む。この例では、半導体装置130は、基板10s及び半導体層45を含む。
第1電極51から第2電極52への方向は、第1方向D1に沿う。第1方向D1は、X軸方向である。
第3電極53の第1方向D1における位置は、第1電極51の第1方向における位置と、第2電極52の第1方向D1における位置と、の間にある。
第1半導体層10は、Alx1Ga1-x1N(0≦x1<1)を含む。第1半導体層10におけるAlの組成比は、例えば、0.1以下である。第1半導体層10は、例えば、GaNを含む。
第1半導体層10は、第1部分領域10a、第2部分領域10b、第3部分領域10c、第4部分領域10d及び第5部分領域10eを含む。第1部分領域10aから第1電極51への方向は、第2方向D2に沿う。第2方向D2は、第1方向D1と交差する。第2方向D2は、例えば、Z軸方向である。
第2部分領域10bから第2電極52への方向は、第2方向D2に沿う。第3部分領域10cから第3電極53への方向は、第2方向D2に沿う。
第4部分領域10dの第1方向D1における位置は、第1部分領域10aの第1方向D1における位置と、第3部分領域10cの第1方向D1における位置と、の間にある。第5部分領域10eの第1方向D1における位置は、第3部分領域10cの第1方向D1における位置と、第2部分領域10bの第1方向D1における位置と、の間にある。
第2半導体層20は、Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む。第2半導体層20におけるAlの組成比は、例えば、0.1以上0.5以下である。第2半導体層20は、例えば、AlGaNを含む。
第2半導体層20は、第1半導体部分21及び第2半導体部分22を含む。第4部分領域10dから第1半導体部分21への方向は、第2方向D2に沿う。第5部分領域10eから第2半導体部分22への方向は、第2方向D2に沿う。
第3半導体層30は、Alx3Ga1-x3N(0≦x3<1)を含みマグネシウムを含む。例えば、第3半導体層30は、p形のGaNを含む。第3半導体層30は、p形のAlGaNを含んでも良い。
第3部分領域10cは、第2方向D2において、第3半導体層30と第3電極53との間にある。第3半導体層30は、第1方向D1において、第1部分領域10aと第2部分領域10bとの間にある。
第1絶縁部材61は、第1絶縁部分61pを含む。第1絶縁部分61pは、第3部分領域10cと第3電極53との間に設けられる。
例えば、p形の第3半導体層30により、しきい値電圧が高くできる。例えば、ノーマリオフの特性が得やすい。
例えば、第3半導体層30の上面、及び、側面に、第1半導体層10が設けられる。第3半導体層30の電位は、安定である。安定なしきい値電圧が得られる。
半導体装置120において、第4部分領域10dは、第2方向D2において第3半導体層30と第1半導体部分21との間にある。第5部分領域10eは、第2方向D2において第3半導体層30と第2半導体部分22との間にある。
第2半導体層20は、第3半導体部分23をさらに含んでも良い。第3半導体部分23は、第2方向D2において、第3部分領域10cと第3電極53との間にある。
例えば、第2半導体層20は、第1半導体層10の上面、及び、側面を覆っても良い。
半導体装置120は、例えば、第4半導体層40Bをさらに含んでも良い。第4半導体層40Bは、Alx4Ga1-x4N(0≦x4<1)を含む。第4半導体層40Bは、例えば、GaNを含む。
第4半導体層40Bの少なくとも一部と第3部分領域10cとの間に、第3半導体層30がある。第4半導体層40Bは、マグネシウムを実質的に含まない。例えば、第4半導体層40Bにおけるマグネシウムの濃度は、第3半導体層30におけるマグネシウムの濃度よりも低い。
半導体装置120において、例えば、第3半導体層30が無い領域では、しきい値電圧が低くなる。例えば、低い抵抗率が得られる。例えば、低いオン抵抗が得られる。
半導体装置120において、第3半導体層30におけるAlの組成比は、0.1以上0.4以下である。第4半導体層40BにおけるAlの組成比は、例えば、0以上0.1以下である。第1半導体層10におけるAlの組成比は、例えば、0以上0.1以下である。
(第3実施形態)
第3実施形態は、半導体装置120の製造方法に係る。
図9(a)、図9(b)、図10(a)及び図10(b)は、第3実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図9(a)に示すように、構造体SB1を準備する。構造体SB1は、Alx4Ga1-x4N(0≦x4<1)を含む第4半導体層40Bと、Alx3Ga1-x3N(0≦x3<1)を含みマグネシウムを含む第3半導体膜30fと、を含む。この例では、構造体SB1は、基板10s及び半導体層45を含む。基板10sの上に半導体層45が設けられる。半導体層45は、バッファ層である。半導体層45の上に第4半導体層40Bが設けられる。第4半導体層40Bの上に第3半導体膜30fが設けられる。
図9(b)に示すように、第3半導体膜30fの一部を除去する。これにより、第3半導体層30が形成される。残った第3半導体膜30fが第3半導体層30となる。第3半導体膜30fの一部の除去により、第4半導体層40Bの一部が露出する。
図10(a)に示すように、第3半導体層30の上、及び、第3半導体膜30fの一部の除去により露出した第4半導体層40Bの上に、第1半導体層10を形成する。第1半導体層10は、Alx1Ga1-x1N(0≦x1<1)を含む。
図10(b)に示すように、第1半導体層10の上に第2半導体層20を形成する。第2半導体層20は、Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む。
第2半導体層20は、第1部分20p、第2部分20q及び第3部分20rを含む。第3部分20rは、第3半導体層30の上方にある。第1部分20pから第2部分20qへの第1方向D1における第3部分20rの位置は、第1方向D1における第1部分20pの位置と、第1方向D1における第2部分20qの位置と、の間にある。
この後、第1絶縁部材61、第1電極51、第2電極52及び第3電極53を形成する(図8参照)。第1電極51は第1部分20pと電気的に接続される。第2電極52は第2部分20qと電気的に接続される。第3電極53は第3部分20r(図10(b)参照)と電気的に接続される。
このような方法により、半導体装置120を効率的に製造できる。第3実施形態によれば、安定した特性が得られる半導体装置の製造方法を提供できる。
図11は、実施形態に係る半導体装置を例示する模式的断面図である。
図11に示すように、半導体装置111aにおいて、第1電極51、第2電極52、第3電極53、第1半導体層10、第2半導体層20、第3半導体層30、第1絶縁部材61、第4半導体層40及び基板10sに加えて、半導体層45が設けられている。半導体層45は、基板10sと第4半導体層40との間に設けられる。半導体層45は、バッファ層である。半導体層45は、例えば、AlNを含む。半導体装置111aにおける上記以外の構成は、半導体装置111における構成と同様である。例えば、第1半導体領域41は、半導体層45と第2半導体領域42との間にある。半導体装置111aにおいて、例えば、安定した特性が得られる。
実施形態によれば、安定した特性が得られる半導体装置及びその製造方法を提供できる。
実施形態において「窒化物半導体」は、BInAlGa1-x-y-zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含む。上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる、半導体層、電極及び絶縁部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…第1半導体層、 10E、10H…キャリア領域、 10a~10e…第1~第5部分領域、 10s…基板、 20…第2半導体層、 20p~20r…第1~第3部分、 21~23…第1~第3半導体部分、 30…第3半導体層、 30A…領域、 30H…キャリア領域、 30f…第3半導体膜、 40、40A、40B…第4半導体層、 41~44…第1~第4半導体領域、 45…半導体層、 51~53…第1~第3電極、 51a、51b…第1、第2電極部分、 54…導電部材、 61、62…第1、第2絶縁部材、 61p…第1絶縁部分、 110~113、111a、120、130…半導体装置、 CAl…組成比、 CC、CC10、CC30、CC40…濃度、 CMg、CMg10、CMg20、CMg30、CMg40A…濃度、 D1、D2…方向、 SB1…構造体、 pZ…位置

Claims (12)

  1. Alx1Ga1-x1N(0≦x1<1)を含む第1半導体層であって、前記第1半導体層は、第1部分領域、第2部分領域、第3部分領域、第4部分領域及び第5部分領域を含み、前記第1部分領域から前記第2部分領域への方向は、第1方向に沿い、前記第3部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における位置と、前記第2部分領域の前記第1方向における位置と、の間にあり、前記第4部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における前記位置と、前記第3部分領域の前記第1方向における位置と、の間にあり、前記第5部分領域の前記第1方向における位置は、前記第3部分領域の前記第1方向における前記位置と、前記第2部分領域の前記第1方向における前記位置と、の間にある、前記第1半導体層と、
    第1電極部分を含む第1電極と、
    第2電極であって、前記第1電極部分から前記第2電極への方向は前記第1方向に沿う、前記第2電極と、
    第3電極であって、前記第1方向における前記第3電極の位置は、前記第1方向における前記第1電極部分の位置と、前記第1方向における前記第2電極の位置と、の間にあり、前記第3部分領域から前記第3電極への第2方向は前記第1方向と交差する、前記第3電極と、
    Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む第2半導体層であって、前記第2半導体層は、第1半導体部分及び第2半導体部分を含み、前記第4部分領域から前記第1半導体部分への方向は前記第2方向に沿い、前記第5部分領域から前記第2半導体部分への方向は前記第2方向に沿う、前記第2半導体層と、
    Alx3Ga1-x3N(0<x3<1、x1<x3)を含みマグネシウムを含む第3半導体層であって、前記第1半導体層の少なくとも一部は前記第3半導体層と前記第2半導体層との間にある、前記第3半導体層と、
    前記第3部分領域と前記第3電極との間に設けられた第1絶縁部分を含む第1絶縁部材と、
    Al x4 Ga 1-x4 N(0<x4<1、x1<x4)を含む第4半導体層と、
    を備え、
    前記第2方向において、前記第4半導体層と前記第2半導体層との間に前記第3半導体層があり、前記第3半導体層と前記第2半導体層との間に前記第1半導体層があり、
    前記第4半導体層は、第1半導体領域と第2半導体領域とを含み、前記第2半導体領域は前記第1半導体領域と前記第3半導体層との間にあり、
    前記第1半導体領域におけるAlの組成比は、前記第2半導体領域におけるAlの組成比よりも高く、
    前記第3半導体層におけるAlの組成比は、前記第4半導体層におけるAlの前記組成比の最低値以下であり、
    前記第4半導体層におけるAlの前記組成比の前記最低値は、0.15以上0.4以下である、半導体装置。
  2. Alx1Ga1-x1N(0≦x1<1)を含む第1半導体層であって、前記第1半導体層は、第1部分領域、第2部分領域、第3部分領域、第4部分領域及び第5部分領域を含み、前記第1部分領域から前記第2部分領域への方向は、第1方向に沿い、前記第3部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における位置と、前記第2部分領域の前記第1方向における位置と、の間にあり、前記第4部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における前記位置と、前記第3部分領域の前記第1方向における位置と、の間にあり、前記第5部分領域の前記第1方向における位置は、前記第3部分領域の前記第1方向における前記位置と、前記第2部分領域の前記第1方向における前記位置と、の間にある、前記第1半導体層と、
    第1電極部分を含む第1電極と、
    第2電極であって、前記第1電極部分から前記第2電極への方向は前記第1方向に沿う、前記第2電極と、
    第3電極であって、前記第1方向における前記第3電極の位置は、前記第1方向における前記第1電極部分の位置と、前記第1方向における前記第2電極の位置と、の間にあり、前記第3部分領域から前記第3電極への第2方向は前記第1方向と交差する、前記第3電極と、
    Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む第2半導体層であって、前記第2半導体層は、第1半導体部分及び第2半導体部分を含み、前記第4部分領域から前記第1半導体部分への方向は前記第2方向に沿い、前記第5部分領域から前記第2半導体部分への方向は前記第2方向に沿う、前記第2半導体層と、
    Alx3Ga1-x3N(0<x3<1、x1<x3)を含みマグネシウムを含む第3半導体層であって、前記第1半導体層の少なくとも一部は前記第3半導体層と前記第2半導体層との間にある、前記第3半導体層と、
    前記第3部分領域と前記第3電極との間に設けられた第1絶縁部分を含む第1絶縁部材と、
    Al x4 Ga 1-x4 N(0<x4<1、x1<x4)を含む第4半導体層と、
    を備え、
    前記第2方向において、前記第4半導体層と前記第2半導体層との間に前記第3半導体層があり、前記第3半導体層と前記第2半導体層との間に前記第1半導体層があり、
    前記第4半導体層におけるAlの組成比は、前記第4半導体層から前記第3半導体層への向きに低下し
    前記第3半導体層におけるAlの組成比は、前記第4半導体層におけるAlの前記組成比の最低値以下であり、
    前記第4半導体層におけるAlの前記組成比の前記最低値は、0.15以上0.4以下である、半導体装置。
  3. 前記第4半導体層におけるAlの前記組成比の最高値は、0.4を越え0.8以下である、請求項1または2に記載の半導体装置。
  4. 前記第3半導体層における炭素の濃度は、前記第1半導体層における炭素の濃度よりも低い、請求項1~のいずれか1つに記載の半導体装置。
  5. Alx1Ga1-x1N(0≦x1<1)を含む第1半導体層であって、前記第1半導体層は、第1部分領域、第2部分領域、第3部分領域、第4部分領域及び第5部分領域を含み、前記第1部分領域から前記第2部分領域への方向は、第1方向に沿い、前記第3部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における位置と、前記第2部分領域の前記第1方向における位置と、の間にあり、前記第4部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における前記位置と、前記第3部分領域の前記第1方向における位置と、の間にあり、前記第5部分領域の前記第1方向における位置は、前記第3部分領域の前記第1方向における前記位置と、前記第2部分領域の前記第1方向における前記位置と、の間にある、前記第1半導体層と、
    第1電極部分を含む第1電極と、
    第2電極であって、前記第1電極部分から前記第2電極への方向は前記第1方向に沿う、前記第2電極と、
    第3電極であって、前記第1方向における前記第3電極の位置は、前記第1方向における前記第1電極部分の位置と、前記第1方向における前記第2電極の位置と、の間にあり、前記第3部分領域から前記第3電極への第2方向は前記第1方向と交差する、前記第3電極と、
    Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む第2半導体層であって、前記第2半導体層は、第1半導体部分及び第2半導体部分を含み、前記第4部分領域から前記第1半導体部分への方向は前記第2方向に沿い、前記第5部分領域から前記第2半導体部分への方向は前記第2方向に沿う、前記第2半導体層と、
    Alx3Ga1-x3N(0<x3<1、x1<x3)を含みマグネシウムを含む第3半導体層であって、前記第1半導体層の少なくとも一部は前記第3半導体層と前記第2半導体層との間にある、前記第3半導体層と、
    前記第3部分領域と前記第3電極との間に設けられた第1絶縁部分を含む第1絶縁部材と、
    を備え、
    前記第3半導体層における炭素の濃度は、前記第1半導体層における炭素の濃度よりも低い、半導体装置
  6. 前記第4部分領域は、前記第2方向において、前記第3半導体層と前記第1半導体部分との間にあり、
    前記第3部分領域は、前記第2方向において、前記第3半導体層と前記第3電極との間にあり、
    前記第3半導体層から前記第2部分領域への方向は、前記第1方向に沿う、請求項1~のいずれか1つに記載の半導体装置。
  7. Alx1Ga1-x1N(0≦x1<1)を含む第1半導体層であって、前記第1半導体層は、第1部分領域、第2部分領域、第3部分領域、第4部分領域及び第5部分領域を含み、前記第1部分領域から前記第2部分領域への方向は、第1方向に沿い、前記第3部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における位置と、前記第2部分領域の前記第1方向における位置と、の間にあり、前記第4部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における前記位置と、前記第3部分領域の前記第1方向における位置と、の間にあり、前記第5部分領域の前記第1方向における位置は、前記第3部分領域の前記第1方向における前記位置と、前記第2部分領域の前記第1方向における前記位置と、の間にある、前記第1半導体層と、
    第1電極部分を含む第1電極と、
    第2電極であって、前記第1電極部分から前記第2電極への方向は前記第1方向に沿う、前記第2電極と、
    第3電極であって、前記第1方向における前記第3電極の位置は、前記第1方向における前記第1電極部分の位置と、前記第1方向における前記第2電極の位置と、の間にあり、前記第3部分領域から前記第3電極への第2方向は前記第1方向と交差する、前記第3電極と、
    Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む第2半導体層であって、前記第2半導体層は、第1半導体部分及び第2半導体部分を含み、前記第4部分領域から前記第1半導体部分への方向は前記第2方向に沿い、前記第5部分領域から前記第2半導体部分への方向は前記第2方向に沿う、前記第2半導体層と、
    Alx3Ga1-x3N(0<x3<1、x1<x3)を含みマグネシウムを含む第3半導体層であって、前記第1半導体層の少なくとも一部は前記第3半導体層と前記第2半導体層との間にある、前記第3半導体層と、
    前記第3部分領域と前記第3電極との間に設けられた第1絶縁部分を含む第1絶縁部材と、
    を備え、
    前記第4部分領域は、前記第2方向において、前記第3半導体層と前記第1半導体部分との間にあり、
    前記第3部分領域は、前記第2方向において、前記第3半導体層と前記第3電極との間にあり、
    前記第3半導体層から前記第2部分領域への方向は、前記第1方向に沿う、半導体装置。
  8. 導電部材をさらに備え、
    前記導電部材は、前記第3半導体層と前記第1電極部分と接する、請求項1~のいずれか1つに記載の半導体装置。
  9. 前記導電部材は、Ni、Pd、Ag及びAuよりなる群から選択された少なくとも1つを含む、請求項記載の半導体装置。
  10. 前記第1電極部分は、Ti及びAlよりなる群から選択された少なくとも1つを含む、請求項またはに記載の半導体装置。
  11. 前記第1半導体部分から前記第1絶縁部分の少なくとも一部への方向は、前記第1方向に沿う、請求項1~1のいずれか1つに記載の半導体装置。
  12. Alx4Ga1-x4N(0≦x4<1)を含む第4半導体層と、Alx3Ga1-x3N(0≦x3<1)を含みマグネシウムを含む第3半導体膜と、を含む構造体を準備し、
    前記第3半導体膜の一部を除去して第3半導体層を形成し、
    前記第3半導体層の上、及び、前記第3半導体膜の前記一部の除去により露出した前記第4半導体層の上に、Alx1Ga1-x1N(0≦x1<1)を含む第1半導体層を形成し、
    前記第1半導体層の上にAlx2Ga1-x2N(0<x2≦1、x1<x2)を含む第2半導体層を形成し、前記第2半導体層は、第1部分、第2部分及び第3部分を含み、前記第3部分は、前記第3半導体層の上方にあり、前記第1部分から前記第2部分への第1方向における前記第3部分の位置は、前記第1方向における前記第1部分の位置と、前記第1方向における前記第2部分の位置と、の間にあり、
    第1電極、第2電極及び第3電極を形成し、前記第1電極は前記第1部分と電気的に接続され、前記第2電極は前記第2部分と電気的に接続され、前記第3電極は前記第3部分と電気的に接続された、半導体装置の製造方法。
JP2020148004A 2019-12-13 2020-09-03 半導体装置及びその製造方法 Active JP7295074B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/013,986 US11444189B2 (en) 2019-12-13 2020-09-08 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019225145 2019-12-13
JP2019225145 2019-12-13

Publications (2)

Publication Number Publication Date
JP2021097211A JP2021097211A (ja) 2021-06-24
JP7295074B2 true JP7295074B2 (ja) 2023-06-20

Family

ID=76431597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020148004A Active JP7295074B2 (ja) 2019-12-13 2020-09-03 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP7295074B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013041986A (ja) 2011-08-16 2013-02-28 Advanced Power Device Research Association GaN系半導体装置
US20130087803A1 (en) 2011-10-06 2013-04-11 Epowersoft, Inc. Monolithically integrated hemt and schottky diode
JP2015156510A (ja) 2015-04-23 2015-08-27 パナソニック株式会社 電界効果トランジスタ
US20170250273A1 (en) 2016-02-25 2017-08-31 Raytheon Company Group iii - nitride double-heterojunction field effect transistor
JP2019009231A (ja) 2017-06-22 2019-01-17 株式会社東芝 半導体装置及びその製造方法
US20190280093A1 (en) 2018-03-06 2019-09-12 Infineon Technologies Austria Ag High Electron Mobility Transistor with Deep Charge Carrier Gas Contact Structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013041986A (ja) 2011-08-16 2013-02-28 Advanced Power Device Research Association GaN系半導体装置
US20130087803A1 (en) 2011-10-06 2013-04-11 Epowersoft, Inc. Monolithically integrated hemt and schottky diode
JP2015156510A (ja) 2015-04-23 2015-08-27 パナソニック株式会社 電界効果トランジスタ
US20170250273A1 (en) 2016-02-25 2017-08-31 Raytheon Company Group iii - nitride double-heterojunction field effect transistor
JP2019009231A (ja) 2017-06-22 2019-01-17 株式会社東芝 半導体装置及びその製造方法
US20190280093A1 (en) 2018-03-06 2019-09-12 Infineon Technologies Austria Ag High Electron Mobility Transistor with Deep Charge Carrier Gas Contact Structure

Also Published As

Publication number Publication date
JP2021097211A (ja) 2021-06-24

Similar Documents

Publication Publication Date Title
US9614069B1 (en) III-Nitride semiconductors with recess regions and methods of manufacture
JP5494474B2 (ja) 半導体装置及びその製造方法
JP5841417B2 (ja) 窒化物半導体ダイオード
US10910490B2 (en) Semiconductor device
JP2013235873A (ja) 半導体装置およびその製造方法
JP2008277640A (ja) 窒化物半導体素子
US9252253B2 (en) High electron mobility transistor
JP6055918B2 (ja) 電界効果トランジスタ
EP3335242A1 (en) Semiconductor structure with a spacer layer
US11476336B2 (en) Semiconductor device
US10395932B2 (en) Semiconductor device and method for manufacturing the same
CN108028204A (zh) 半导体装置
JP7258735B2 (ja) 半導体装置
US11605715B2 (en) Bidirectional switch element
JP7295074B2 (ja) 半導体装置及びその製造方法
US9698141B2 (en) Semiconductor device
US11444189B2 (en) Semiconductor device and method for manufacturing the same
JP2008205199A (ja) GaN系半導体素子の製造方法
US12080765B2 (en) Semiconductor device
US11251293B2 (en) Semiconductor device
US10707357B2 (en) Semiconductor device
US20210184007A1 (en) Semiconductor device
US20220149194A1 (en) Semiconductor device
US20230253488A1 (en) Semiconductor device and method for manufacturing the same
US20230006058A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230608

R151 Written notification of patent or utility model registration

Ref document number: 7295074

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616