JP2021085904A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2021085904A JP2021085904A JP2019212184A JP2019212184A JP2021085904A JP 2021085904 A JP2021085904 A JP 2021085904A JP 2019212184 A JP2019212184 A JP 2019212184A JP 2019212184 A JP2019212184 A JP 2019212184A JP 2021085904 A JP2021085904 A JP 2021085904A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating layer
- layer
- pixel
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011347 resin Substances 0.000 claims abstract description 47
- 229920005989 resin Polymers 0.000 claims abstract description 47
- 239000000463 material Substances 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 2
- 201000002674 obstructive nephropathy Diseases 0.000 description 57
- 239000002585 base Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 19
- 230000004048 modification Effects 0.000 description 15
- 238000012986 modification Methods 0.000 description 15
- 239000010936 titanium Substances 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 13
- 229910045601 alloy Inorganic materials 0.000 description 10
- 239000000956 alloy Substances 0.000 description 10
- 239000007769 metal material Substances 0.000 description 9
- 101100459863 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NCB2 gene Proteins 0.000 description 8
- 101100028967 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PDR5 gene Proteins 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 241000750042 Vini Species 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000006059 cover glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Devices (AREA)
Abstract
【課題】 高輝度化が可能な表示装置を提供する。又は、低消費電力化が可能な表示装置を提供する。【解決手段】 表示装置は、複数のトランジスタDRTと複数の画素電極PEとコンタクト電極CONと複数の発光素子10とを有する複数の画素PXと、絶縁基材20と、絶縁層24と、絶縁層26と、樹脂層31と、共通電極CEと、複数の第1配線と、を備える。共通電極CEは、複数の発光素子10の陰極CAに電気的に接続され、複数の画素PXのコンタクト電極CONに電気的に接続されている。複数の第1配線は、それぞれ、絶縁層24と絶縁層26との間、又は絶縁層26と樹脂層31との間に設けられ、複数の画素PXのコンタクト電極CONに電気的に接続され、金属で形成されている。【選択図】 図4
Description
本発明の実施形態は、表示装置に関する。
表示パネルとして、自発光素子である発光ダイオード(LED:Light Emitting Diode)を用いたLED表示パネルが知られている。近年では、より高精細な表示パネルとして、マイクロLEDと称される微小な発光ダイオードをアレイ基板に実装した表示パネル(以下、マイクロLED表示パネルと称する)が開発されている。
マイクロLEDディスプレイは、液晶ディスプレイや有機ELディスプレイと異なり、表示領域に、チップ状の多数のマイクロLEDが実装されて形成されるため、高精細化と大型化の両立が容易であり、次世代の表示パネルとして注目されている。
本実施形態は、高輝度化が可能な表示装置を提供する。又は、本実施形態は、低消費電力化が可能な表示装置を提供する。
一実施形態に係る表示装置は、
複数のトランジスタと、複数の画素電極と、コンタクト電極と、複数の発光素子とを有する複数の画素と、絶縁基材と、前記絶縁基材の上方に設けられ前記トランジスタを覆う第1有機絶縁層と、前記第1有機絶縁層の上方に設けられた第2有機絶縁層と、前記第2有機絶縁層の上に設けられた樹脂層と、前記樹脂層の上に配置された共通電極と、複数の第1配線と、を備え、前記複数の画素電極及び前記コンタクト電極は、前記第2有機絶縁層と前記樹脂層との間に設けられ、各々の前記発光素子は、前記複数の画素電極のうち対応する一の画素電極と対向する側の面に位置し前記画素電極に電気的に接続された第1極性電極と、前記第1極性電極が位置する面とは反対側の面に位置した第2極性電極と、を有し、前記各々の発光素子の前記第2極性電極は、前記樹脂層から露出されており、前記共通電極は、前記複数の発光素子の前記第2極性電極に電気的に接続され、前記樹脂層に形成された複数の第1コンタクトホールを通り前記複数の画素の前記コンタクト電極に電気的に接続され、前記複数の第1配線は、それぞれ、前記第1有機絶縁層と前記第2有機絶縁層との間、又は前記第2有機絶縁層と前記樹脂層との間に設けられ、前記複数の画素の前記コンタクト電極に電気的に接続され、金属で形成されている。
複数のトランジスタと、複数の画素電極と、コンタクト電極と、複数の発光素子とを有する複数の画素と、絶縁基材と、前記絶縁基材の上方に設けられ前記トランジスタを覆う第1有機絶縁層と、前記第1有機絶縁層の上方に設けられた第2有機絶縁層と、前記第2有機絶縁層の上に設けられた樹脂層と、前記樹脂層の上に配置された共通電極と、複数の第1配線と、を備え、前記複数の画素電極及び前記コンタクト電極は、前記第2有機絶縁層と前記樹脂層との間に設けられ、各々の前記発光素子は、前記複数の画素電極のうち対応する一の画素電極と対向する側の面に位置し前記画素電極に電気的に接続された第1極性電極と、前記第1極性電極が位置する面とは反対側の面に位置した第2極性電極と、を有し、前記各々の発光素子の前記第2極性電極は、前記樹脂層から露出されており、前記共通電極は、前記複数の発光素子の前記第2極性電極に電気的に接続され、前記樹脂層に形成された複数の第1コンタクトホールを通り前記複数の画素の前記コンタクト電極に電気的に接続され、前記複数の第1配線は、それぞれ、前記第1有機絶縁層と前記第2有機絶縁層との間、又は前記第2有機絶縁層と前記樹脂層との間に設けられ、前記複数の画素の前記コンタクト電極に電気的に接続され、金属で形成されている。
以下に、本発明の各実施形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状などについて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
(第1の実施形態)
まず、第1の実施形態に係る表示装置について説明する。図1は、本実施形態に係る表示装置1の構成を示す斜視図である。図1は、第1方向Xと、第1方向Xに垂直な第2方向Yと、第1方向X及び第2方向Yに垂直な第3方向Zによって規定される三次元空間を示している。なお、第1方向X及び第2方向Yは、互いに直交しているが、90°以外の角度で交差していてもよい。また、本実施形態において、第3方向Zを上と定義し、第3方向Zと反対側の方向を下と定義する。「第1部材の上方の第2部材」及び「第1部材の下方の第2部材」とした場合、第2部材は、第1部材に接していてもよく、第1部材から離れて位置していてもよい。
まず、第1の実施形態に係る表示装置について説明する。図1は、本実施形態に係る表示装置1の構成を示す斜視図である。図1は、第1方向Xと、第1方向Xに垂直な第2方向Yと、第1方向X及び第2方向Yに垂直な第3方向Zによって規定される三次元空間を示している。なお、第1方向X及び第2方向Yは、互いに直交しているが、90°以外の角度で交差していてもよい。また、本実施形態において、第3方向Zを上と定義し、第3方向Zと反対側の方向を下と定義する。「第1部材の上方の第2部材」及び「第1部材の下方の第2部材」とした場合、第2部材は、第1部材に接していてもよく、第1部材から離れて位置していてもよい。
以下、本実施形態においては、表示装置1が自発光素子であるマイクロ発光ダイオード(以下、マイクロLED(Light Emitting Diode)と称する)を用いたマイクロLED表示装置である場合について主に説明する。
図1に示すように、表示装置1は、表示パネル2、第1回路基板3、及び第2回路基板4などを備えている。
表示パネル2は、一例では矩形の形状を有している。図示した例では、表示パネル2の短辺EXは、第1方向Xと平行であり、表示パネル2の長辺EYは、第2方向Yと平行である。第3方向Zは、表示パネル2の厚さ方向に相当する。表示パネル2の主面は、第1方向Xと第2方向Yとにより規定されるX−Y平面に平行である。表示パネル2は、表示領域DA、及び表示領域DA以外の非表示領域NDAを有している。図示した例では、非表示領域NDAは、表示領域DAの外側の領域であり、表示領域DAを囲んでいる。非表示領域NDAは、端子領域MTを有している。
表示パネル2は、一例では矩形の形状を有している。図示した例では、表示パネル2の短辺EXは、第1方向Xと平行であり、表示パネル2の長辺EYは、第2方向Yと平行である。第3方向Zは、表示パネル2の厚さ方向に相当する。表示パネル2の主面は、第1方向Xと第2方向Yとにより規定されるX−Y平面に平行である。表示パネル2は、表示領域DA、及び表示領域DA以外の非表示領域NDAを有している。図示した例では、非表示領域NDAは、表示領域DAの外側の領域であり、表示領域DAを囲んでいる。非表示領域NDAは、端子領域MTを有している。
表示領域DAは画像を表示する領域であり、表示領域DAには例えば第1方向X及び第2方向Yにマトリクス状に複数の画素PXが配置されている。本実施形態において、表示領域DAの形状は、四角形であるが、これに限らず、四角形以外の多角形、円形などであってもよい。また、表示領域DAのサイズは非表示領域NDAのサイズより大きいが、これに限らず、表示領域DAのサイズは非表示領域NDAのサイズより小さくともよい。
端子領域MTは、表示パネル2の短辺EXに沿って設けられ、表示パネル2を外部装置などと電気的に接続するための端子を含んでいる。
端子領域MTは、表示パネル2の短辺EXに沿って設けられ、表示パネル2を外部装置などと電気的に接続するための端子を含んでいる。
第1回路基板3は、端子領域MTの上に実装され、表示パネル2と電気的に接続されている。第1回路基板3は、例えばフレキシブルプリント回路基板(FPC:flexible printed circuit)である。第1回路基板3は、表示パネル2を駆動する駆動ICチップ(以下、パネルドライバと表記)5などを備えている。なお、図示した例では、パネルドライバ5は、第1回路基板3の上に実装されているが、第1回路基板3の下に実装されていてもよい。又は、パネルドライバ5は、第1回路基板3以外に実装されていてもよく、例えば表示パネル2若しくは第2回路基板4に実装されていてもよい。第2回路基板4は、例えばプリント回路基板(PCB:printed circuit board)である。第2回路基板4は、第1回路基板3の例えば下方において第1回路基板3と接続されている。
上記したパネルドライバ5は、例えば第2回路基板4を介して制御基板(図示せず)と接続されている。パネルドライバ5は、例えば制御基板から出力される映像信号に基づいて複数の画素PXを駆動することによって表示パネル2に画像を表示する制御を実行する。
なお、表示パネル2は、斜線を付して示す折り曲げ領域BAを有していてもよい。折り曲げ領域BAは、表示装置1が筐体に収容される際に折り曲げられる領域である。折り曲げ領域BAは、非表示領域NDAのうち端子領域MT側に位置している。折り曲げ領域BAが折り曲げられた状態において、第1回路基板3及び第2回路基板4は、表示パネル2と対向するように、表示パネル2の下方に配置される。
図2は、表示装置1を示す回路図である。図3は、本実施形態の副画素SPを示す等価回路図である。なお、図2において、各種の配線の全てについて図示していない。
図2及び図3に示すように、表示パネル2は、光透過性を有する絶縁基材(絶縁基板)20、表示領域DAにて絶縁基材20の上にマトリクス状に配列された複数の画素PX、及び各種配線、走査線駆動回路YDR1、YDR2、及び信号線駆動回路XDRを備えている。
図2及び図3に示すように、表示パネル2は、光透過性を有する絶縁基材(絶縁基板)20、表示領域DAにて絶縁基材20の上にマトリクス状に配列された複数の画素PX、及び各種配線、走査線駆動回路YDR1、YDR2、及び信号線駆動回路XDRを備えている。
各種配線は、複数本の第1走査線Sgaと、複数本の第2走査線Sgbと、複数本の第3走査線Sgcと、複数本の第4走査線Sgdと、複数本の映像信号線VLと、複数本の第1電源線SLaと、複数本のリセット配線Sgrと、複数本の初期化配線Sgiと、を有している。
本実施形態において、第1走査線Sga、第3走査線Sgc、及び第4走査線Sgdは、走査線駆動回路YDR1に接続され、第1方向Xに延出して設けられている。第2走査線Sgbは、走査線駆動回路YDR2に接続され、第1方向Xに延出して設けられている。映像信号線VLは、信号線駆動回路XDRに接続され、第2方向Yに延出して設けられている。第1電源線SLa、リセット配線Sgr、及び初期化配線Sgiは、第2方向Yに延出して設けられている。
例えば、複数の第1電源線SLaは、表示領域DAに位置し、第1方向Xに間隔を置いて並べられている。表示パネル2は、第1電源線SLaだけでなく、第1電源線SLaと異なる電位に設定される第2電源線SLbも有している。本実施形態において、第1電源線SLaは高電位Pvddに固定される高電位電源線であり、第2電源線SLbは低電位Pvssに固定される低電位電源線である。第1電源線SLaは高電位電源に接続され、第2電源線SLbは低電位電源に接続されている。
走査線駆動回路YDR1は、第1走査線Sga、第3走査線Sgc、及び第4走査線Sgdを駆動するように構成されている。走査線駆動回路YDR2は、第2走査線Sgbを駆動するように構成されている。信号線駆動回路XDRは、映像信号線VLを駆動するように構成されている。走査線駆動回路YDR1,YDR2及び信号線駆動回路XDRは、非表示領域NDAにて絶縁基材20の上に形成され、パネルドライバ5とともに駆動部7を構成している。
各々の画素PXは、複数の副画素SPを有している。各々の副画素SPは、発光素子10と、発光素子10に駆動電流を与える画素回路と、を含んでいる。発光素子10は、例えば自己発光素子であり、本実施形態では、マイクロ発光ダイオード(以下、マイクロLED(Light Emitting Diode)と称する)である。本実施形態の表示装置1は、マイクロLED表示装置である。
各副画素SPの画素回路は、電圧信号からなる映像信号Vsigに応じて発光素子10の発光を制御する電圧信号方式の画素回路であり、リセットスイッチRST、画素スイッチSST、初期化スイッチIST、出力スイッチBCT、駆動トランジスタDRT、保持容量Cs、及び補助容量Cadを有している。保持容量Cs及び補助容量Cadは、キャパシタである。補助容量Cadは発光電流量を調整するために設けられる素子であり、場合によっては不要となる場合もある。
リセットスイッチRST、画素スイッチSST、初期化スイッチIST、出力スイッチBCT、及び駆動トランジスタDRTは、TFT(薄膜トランジスタ)により構成されている。本実施形態において、リセットスイッチRST、画素スイッチSST、初期化スイッチIST、出力スイッチBCT、及び駆動トランジスタDRTは、同一導電型、例えばNチャネル型のTFTにより構成されている。なお、リセットスイッチRST、画素スイッチSST、初期化スイッチIST、出力スイッチBCT、及び駆動トランジスタDRTの一以上は、Pチャネル型のTFTにより構成されていてもよい。その場合、Nチャネル型のTFTとPチャネル型のTFTを同時に形成してもよい。リセットスイッチRST、画素スイッチSST、初期化スイッチIST、及び出力スイッチBCTは、スイッチとして機能すればよく、TFTで構成されていなくともよい。
本実施形態に係る表示装置1において、駆動トランジスタDRT及び各スイッチをそれぞれ構成したTFTは全て同一工程、同一層構造で形成され、半導体層に多結晶シリコンを用いたトップゲート構造の薄膜トランジスタである。なお、半導体層は、非晶質シリコン、酸化物半導体など、多結晶シリコン以外の半導体を利用してもよい。
リセットスイッチRST、画素スイッチSST、初期化スイッチIST、出力スイッチBCT、及び駆動トランジスタDRTは、それぞれ、第1端子、第2端子、及び制御端子を有している。本実施形態では、第1端子をソース電極、第2端子をドレイン電極、制御端子をゲート電極としている。
画素PXの画素回路において、駆動トランジスタDRT及び出力スイッチBCTは、第1電源線SLaと第2電源線SLbとの間で発光素子10と直列に接続されている。第1電源線SLa(高電位Pvdd)は例えば10Vの電位に設定され、第2電源線SLb(低電位Pvss)は、例えば1.5Vの電位に設定されている。
出力スイッチBCTにおいて、ドレイン電極は第1電源線SLaに接続され、ソース電極は駆動トランジスタDRTのドレイン電極に接続され、ゲート電極は第2走査線Sgbに接続されている。これにより、出力スイッチBCTは、第2走査線Sgbに与えられる制御信号BGによりオン(導通状態)、オフ(非導通状態)制御される。出力スイッチBCTは、制御信号BGに応答して、発光素子10の発光時間を制御する。
駆動トランジスタDRTにおいて、ドレイン電極は出力スイッチBCTのソース電極に接続され、ソース電極は発光素子10の一方の電極(ここでは陽極)に接続されている。発光素子10の他方の電極(ここでは陰極)は、第2電源線SLbに接続されている。駆動トランジスタDRTは、映像信号Vsigに応じた電流量の駆動電流を発光素子10に出力する。
画素スイッチSSTにおいて、ソース電極は映像信号線VLに接続され、ドレイン電極は駆動トランジスタDRTのゲート電極に接続され、ゲート電極は信号書き込み制御用ゲート配線として機能する第3走査線Sgcに接続されている。画素スイッチSSTは、第3走査線Sgcから供給される制御信号SGによりオン、オフ制御される。そして、画素スイッチSSTは、制御信号SGに応答して、画素回路と映像信号線VLとの接続、非接続を制御し、映像信号線VLから映像信号Vsigを画素回路に取り込む。
初期化スイッチISTにおいて、ソース電極は初期化配線Sgiに接続され、ドレイン電極は駆動トランジスタDRTのゲート電極に接続され、ゲート電極は第1走査線Sgaに接続されている。初期化スイッチISTは、第1走査線Sgaから供給される制御信号IGによりオン、オフ制御される。そして、初期化スイッチISTは、制御信号IGに応答して、画素回路と初期化配線Sgiとの接続、非接続を制御する。画素回路と初期化配線Sgiとを初期化スイッチISTにて接続することにより、初期化配線Sgiから初期化電位(初期化電圧)Viniを画素回路に取り込むことができる。
リセットスイッチRSTは、駆動トランジスタDRTのソース電極とリセット配線Sgrとの間に接続されている。リセットスイッチRSTのゲート電極はリセット制御用ゲート配線として機能する第4走査線Sgdに接続されている。上記のように、リセット配線Sgrは、リセット電源に接続され、定電位であるリセット電位Vrstに固定される。リセットスイッチRSTは、第4走査線Sgdを通して与えられる制御信号RGに応じて、導通状態(オン)又は非導通状態(オフ)に切替えられる。リセットスイッチRSTがオン状態に切替えられることにより、駆動トランジスタDRTのソース電極の電位をリセット電位Vrstにリセットすることができる。
保持容量Csは、駆動トランジスタDRTのゲート電極とソース電極との間に接続されている。補助容量Cadは、駆動トランジスタDRTのソース電極と定電位の配線としての第1電源線SLaとの間に接続されている。
一方、図2に示すパネルドライバ5は、走査線駆動回路YDR1、YDR2及び信号線駆動回路XDRを制御する。パネルドライバ5は、外部から供給されるデジタル映像信号及び同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生させる。
そして、パネルドライバ5は、これら垂直走査制御信号及び水平走査制御信号をそれぞれ走査線駆動回路YDR1、YDR2及び信号線駆動回路XDRに供給するとともに、水平及び垂直走査タイミングに同期してデジタル映像信号及び初期化信号を信号線駆動回路XDRに供給する。
信号線駆動回路XDRは、水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換し階調に応じた映像信号Vsigを複数の映像信号線VLに供給する。パネルドライバ5は、第1電源線SLaを高電位Pvddに固定し、リセット配線Sgrをリセット電位Vrstに固定し、初期化配線Sgiを初期化電位Viniに固定する。なお、第1電源線SLaの電位、リセット配線Sgrの電位、及び初期化配線Sgiの電位は、信号線駆動回路XDRを介して設定されてもよい。
走査線駆動回路YDR1、YDR2には、パネルドライバ5よりスタートパルス信号STV、クロック信号CKVなどが与えられる。
走査線駆動回路YDR1、YDR2は、図示しないシフトレジスタ、出力バッファなどを含み、スタートパルス信号STVを順次次段のシフトレジスタに転送し、出力バッファを介して各行の副画素SPに4種類の制御信号、すなわち、制御信号IG,BG,SG,RGを供給する。これにより、第1走査線Sga、第2走査線Sgb、第3走査線Sgc、及び第4走査線Sgdは、それぞれ制御信号IG,BG、SG、RGにより駆動される。
走査線駆動回路YDR1、YDR2は、図示しないシフトレジスタ、出力バッファなどを含み、スタートパルス信号STVを順次次段のシフトレジスタに転送し、出力バッファを介して各行の副画素SPに4種類の制御信号、すなわち、制御信号IG,BG,SG,RGを供給する。これにより、第1走査線Sga、第2走査線Sgb、第3走査線Sgc、及び第4走査線Sgdは、それぞれ制御信号IG,BG、SG、RGにより駆動される。
なお、図3において説明した副画素SPの回路構成は一例であり、少なくとも駆動トランジスタDRT及び発光素子10を含むものであれば、副画素SPの回路構成は他の構成であっても構わない。例えば図3において説明した副画素SPの回路構成のうちの一部の素子が省略されていてもよいし、他の素子が追加されてもよい。
次に、図4を参照して、駆動トランジスタDRT、画素電極PE、発光素子10、共通電極CEなどの構造について説明する。図4は、図1に示した表示パネル2を示す部分断面図である。なお、図4では、表示パネル2を、表示面、すなわち光出射面が上方を向き、背面が下方を向くように描いている。
図4に示すように、表示パネル2は、絶縁基材20と、絶縁基材20の上に設けられた絶縁層21,22,23,24,25,26と、複数の画素PXと、を備えている。複数の画素PXは、絶縁基材20の上に設けられ、表示領域DAに位置し、複数色の副画素SPを含んでいる。
絶縁基材20としては、主に、石英、無アルカリガラスなどのガラス基板、又はポリイミドなどの樹脂基板を用いることができる。絶縁基材20の材質は、TFTを製造する際の処理温度に耐える材質であればよい。絶縁基材20が可撓性を有する樹脂基板である場合、表示装置1をシートディスプレイとして構成することができる。樹脂基板としては、ポリイミドに限らず、他の樹脂材料を用いてもよい。なお、絶縁基材20にポリイミドなどを用いる場合、絶縁基材20を有機絶縁層又は樹脂層と称した方が適当な場合があり得る。
絶縁層21は、絶縁基材20の上に設けられている。絶縁層21の上に、各種のTFTが形成されている。表示領域DAにおいて、絶縁層21の上に、駆動トランジスタDRTなどが形成されている。駆動トランジスタDRTなどのTFTは、半導体層SCと、ゲート電極GEと、第1電極E1と、第2電極E2と、を備えている。
半導体層SCは、絶縁層21の上に配置されている。絶縁層22は、絶縁層21及び半導体層SCの上に設けられている。ゲート電極GEは、絶縁層22の上に配置され、半導体層SCのチャネル領域と対向している。絶縁層23は、絶縁層22及びゲート電極GEの上に設けられている。第1電極E1及び第2電極E2は、絶縁層23の上に配置されている。第1電極E1及び第2電極E2は、それぞれ絶縁層22及び絶縁層23に形成されたコンタクトホールを通り、対応する半導体層SCに電気的に接続されている。本実施形態において、絶縁層23の上に第1電源線SLaがさらに設けられている。
絶縁層24は、絶縁層23、第1電極E1、第2電極E2、及び第1電源線SLaの上に設けられている。絶縁層24は、複数の駆動トランジスタDRT等の複数のTFTを覆っている。絶縁層24には複数のコンタクトホールh1,h2が形成されている。コンタクトホールh1は、第1電極E1の上面を露出させている。コンタクトホールh2は、第1電源線SLaの上面を露出させている。
絶縁層24の上に、導電層CL1が設けられている。導電層CL1は、コンタクトホールh2を通って第1電源線SLaに接し、第1電源線SLaに電気的に接続されている。なお、導電層CL1は、コンタクトホールh1を囲んだ開口を有している。
絶縁層25は、絶縁層24及び導電層CL1の上に設けられている。絶縁層25はコンタクトホールh1で囲まれたコンタクトホールh3を有し、コンタクトホールh3はコンタクトホールh1とともに第1電極E1の上面を露出させている。導電層CL2は、絶縁層25の上に配置されている。導電層CL2は、絶縁層25に形成されたコンタクトホールh3を通り第1電極E1に接し、第1電極E1に電気的に接続されている。
絶縁層26は、絶縁層25及び導電層CL2の上に設けられている。絶縁層26にはコンタクトホールh4が形成され、コンタクトホールh4は導電層CL2の上面を露出させている。
画素電極PEは、絶縁層26の上に配置されている。画素電極PEは、絶縁層26に形成されたコンタクトホールh4を通り導電層CL2に接し、導電層CL2に電気的に接続されている。画素電極PEは、導電層CL2を介して駆動トランジスタDRTの第1電極E1に電気的に接続されている。画素電極PEには、駆動トランジスタDRTから電流値が制御された信号が与えられる。
本実施形態において、表示パネル2は、コンタクト電極CON、接続層LA1、及び接続層LA2を有している。コンタクト電極CONは、絶縁層26の上に設けられ、画素電極PEに絶縁距離を置いて位置している。接続層LA1は、画素電極PEの上に配置されている。平面視において、接続層LA1は、コンタクトホールh4に重なっていない。接続層LA2は、コンタクト電極CONの上に配置されている。
ここで、絶縁層21,22,23,24,25,26は、無機絶縁材料又は有機絶縁材料で形成されている。本実施形態において、絶縁層21,22,23,25は、無機絶縁材料として、例えばシリコン酸化物(SiO2)、又はシリコン窒化物(SiN)で形成されている。
絶縁層24,26は、有機絶縁材料として、感光性アクリル樹脂などの樹脂材料で形成されている。絶縁層24,26は、それぞれ発光素子10と対向する側に平坦面を有し、平坦化層として機能している。本実施形態において、絶縁基材20の上方に設けられた絶縁層24は第1有機絶縁層として機能し、絶縁層24の上方に設けられた絶縁層26は第2有機絶縁層として機能している。
絶縁層24,26は、有機絶縁材料として、感光性アクリル樹脂などの樹脂材料で形成されている。絶縁層24,26は、それぞれ発光素子10と対向する側に平坦面を有し、平坦化層として機能している。本実施形態において、絶縁基材20の上方に設けられた絶縁層24は第1有機絶縁層として機能し、絶縁層24の上方に設けられた絶縁層26は第2有機絶縁層として機能している。
半導体層SCは、ポリシリコンとして低温ポリシリコンで形成されている。但し、半導体層SCは、アモルファスシリコン、酸化物半導体など、ポリシリコン以外の半導体で形成されていてもよい。ゲート電極GEは、導電材料として金属で形成されている。例えば、ゲート電極GEは、MoW(モリブデン・タングステン)で形成されている。
第1電極E1、第2電極E2、及び第1電源線SLaは、同層に位置し、同一の導電材料として金属で形成さている。例えば、第1電極E1、第2電極E2、及び第1電源線SLaは、それぞれ三層積層構造(Ti系/Al系/Ti系)が採用され、Ti(チタン)、Tiを含む合金などTiを主成分とする金属材料からなる下層と、Al(アルミニウム)、Alを含む合金などAlを主成分とする金属材料からなる中間層と、Ti、Tiを含む合金などTiを主成分とする金属材料からなる上層と、を有している。
駆動トランジスタDRTなどのスイッチは、絶縁基材20の上方に設けられ、絶縁層24で覆われている。ここではトップゲート型のTFTを例として説明しているが、TFTはボトムゲート型のTFTであってもよい。
導電層CL1は、インジウム錫酸化物(ITO)やインジウム亜鉛酸化物(IZO)などの透明導電材料で形成されている。
導電層CL1は、インジウム錫酸化物(ITO)やインジウム亜鉛酸化物(IZO)などの透明導電材料で形成されている。
導電層CL2、画素電極PE、及びコンタクト電極CONは、導電材料として金属で形成されている。例えば、導電層CL2、画素電極PE、及びコンタクト電極CONは、二層積層構造を有し、Ti、Tiを含む合金などTiを主成分とする金属材料からなる下層と、Al、Alを含む合金などAlを主成分とする金属材料からなる上層と、を有している。導電層CL2、画素電極PE、及びコンタクト電極CONにおいて、Al又はAl合金で形成された上層は最上層である。例えば、コンタクト電極CONの最上層は、共通電極CEと対向する側に位置している。接続層LA1は画素電極PEの最上層に接し、接続層LA2はコンタクト電極CONの最上層に接している。画素電極PE及びコンタクト電極CONは、同層に位置し、同一の導電材料として金属で形成さている方が望ましい。
なお、導電層CL2、画素電極PE、及びコンタクト電極CONは、それぞれ、単一の導電層、三層積層構造、又は二層積層構造を有していればよい。
三層積層構造において、導電層CL2、画素電極PE、及びコンタクト電極CONは、Ti系/Al系/Ti系に限らず、Mo系/Al系/Mo系であってもよい。Mo系/Al系/Mo系において、例えば、画素電極PEは、Mo(モリブデン)、Moを含む合金などMoを主成分とする金属材料からなる下層と、Al、Alを含む合金などAlを主成分とする金属材料からなる中間層と、Mo、Moを含む合金などMoを主成分とする金属材料からなる上層と、を有している。
三層積層構造において、導電層CL2、画素電極PE、及びコンタクト電極CONは、Ti系/Al系/Ti系に限らず、Mo系/Al系/Mo系であってもよい。Mo系/Al系/Mo系において、例えば、画素電極PEは、Mo(モリブデン)、Moを含む合金などMoを主成分とする金属材料からなる下層と、Al、Alを含む合金などAlを主成分とする金属材料からなる中間層と、Mo、Moを含む合金などMoを主成分とする金属材料からなる上層と、を有している。
二層積層構造において、例えば、画素電極PEは、Mo、Moを含む合金などMoを主成分とする金属材料からなる下層と、Al、Alを含む合金などAlを主成分とする金属材料からなる上層と、を有してもよい。なお、導電層CL2及び画素電極PEは、透明導電材料で形成されてもよい。
接続層LA1,LA2は、半田で形成されている。
接続層LA1,LA2は、半田で形成されている。
表示領域DAにおいて、画素電極PEの上方に発光素子10が実装されている。詳しくは、発光素子10は、接続層LA1の上に実装されている。発光素子10は、第1極性電極としての陽極ANと、第2極性電極としての陰極CAと、光を放出する発光層LIと、を有している。発光素子10は、第1色、第2色、及び第3色の発光色を有するものがそれぞれ用意されている。本実施形態において、第1色は赤色(R)であり、第2色は緑色(G)であり、第3色は青色(B)である。
各々の発光素子10において、陽極ANは、複数の画素電極PEのうち対応する一の画素電極PEと対向する側の面に位置し、画素電極PEに電気的に接続されている。本実施形態において、陽極ANは、接続層LA1の上に位置し、接続層LA1に接している。各々の発光素子10において、陰極CAは、陽極ANが位置する面とは反対側の面に位置している。各々の発光素子10において、発光層LIは、陽極ANと陰極CAとの間に位置している。
絶縁層26、画素電極PE、コンタクト電極CON、接続層LA1、接続層LA2、及び発光素子10の上に、樹脂層31が設けられている。樹脂層31は、複数の発光素子10の間の空隙部に充填されている。樹脂層31は、絶縁層26と対向する側とは反対側に平坦面を有している。そのため、樹脂層31は、平坦化層である。樹脂層31は、発光素子10のうち陰極CAの表面を露出させている。
上記のことから、複数の画素電極PE及び複数のコンタクト電極CONは、絶縁層26と樹脂層31との間に設けられている。
上記のことから、複数の画素電極PE及び複数のコンタクト電極CONは、絶縁層26と樹脂層31との間に設けられている。
なお、樹脂層31は、発光素子10の陰極CAまで達しないような厚みを有してもよい。共通電極CEが形成される表面には発光素子10の実装に伴う凹凸の一部が残存しているが、共通電極CEを形成する材料が段切れすることなく連続的に覆うことができればよい。
共通電極CEは、少なくとも表示領域DAに位置し、樹脂層31及び複数の発光素子10の上に配置され、複数の発光素子10を覆っている。共通電極CEは、複数の陰極CAに接触し、複数の陰極CAと電気的に接続されている。共通電極CEは、複数の副画素SPで共用されている。
共通電極CEは、発光素子10からの出射光を取り出すために、透明電極として形成する必要があり、透明な導電材料として例えばITOを用いて形成されている。
共通電極CEは、発光素子10からの出射光を取り出すために、透明電極として形成する必要があり、透明な導電材料として例えばITOを用いて形成されている。
共通電極CEは、樹脂層31に形成された複数のコンタクトホールh5を通り複数の画素PXのコンタクト電極CONに電気的に接続されている。本実施形態において、共通電極CEは、複数のコンタクトホールh5を通り、複数の画素PXの接続層LA2に接している。共通電極CEはコンタクト電極CONではなく接続層LA2に接しているため、共通電極CEと接続層LA2との間にオーミック接触を作ることができる。
上記のように、表示パネル2は、絶縁基材20から共通電極CEまでの構造を有している。本実施形態に係る発光素子10を表示素子として用いる表示装置1は、例えば以上のように構成されている。なお、必要に応じて、共通電極CEの上にカバーガラスなどのカバー部材、偏光板などの光学層、タッチパネル基板などが設けられてもよい。
図5は、図4の表示パネル2の一部を示す部分断面図である。
図5に示すように、導電層CL2、画素電極PE、及びコンタクト電極CONは、二層積層構造を有している。導電層CL2、画素電極PE、及びコンタクト電極CONは、Ti又はTi合金で形成された下層LLと、Al又はAl合金で形成された上層ULと、を有している。
図5に示すように、導電層CL2、画素電極PE、及びコンタクト電極CONは、二層積層構造を有している。導電層CL2、画素電極PE、及びコンタクト電極CONは、Ti又はTi合金で形成された下層LLと、Al又はAl合金で形成された上層ULと、を有している。
図6は、表示パネル2を示す平面図であり、第2電源線SLb、複数のコンタクト電極CON、及び複数の配線WLaを示す図である。
図6に示すように、第2電源線SLbは非表示領域NDAに位置している。第2電源線SLbは、Π字状に形成されている。第2電源線SLbは、非表示領域NDAのうち、上辺、左辺、及ぶ右辺に設けられているが信号線駆動回路XDRが位置する下辺には設けられていない。なお、第2電源線SLbは、絶縁層23と絶縁層24との間に設けられている(図4)。第2電源線SLbは、第1電源線SLaと同一の層に設けられ、第1電源線SLaと同一の金属で形成されている。
図6に示すように、第2電源線SLbは非表示領域NDAに位置している。第2電源線SLbは、Π字状に形成されている。第2電源線SLbは、非表示領域NDAのうち、上辺、左辺、及ぶ右辺に設けられているが信号線駆動回路XDRが位置する下辺には設けられていない。なお、第2電源線SLbは、絶縁層23と絶縁層24との間に設けられている(図4)。第2電源線SLbは、第1電源線SLaと同一の層に設けられ、第1電源線SLaと同一の金属で形成されている。
なお、第2電源線SLbは、ゲート電極GE、導電層CL2、又はコンタクト電極CONと同一の金属で形成されてもよい。
また、上述した共通電極CEは、非表示領域NDAにて第2電源線SLbにさらにコンタクトしてもよい。その場合、第2電源線SLbは、第1電源線SLaと同一の金属で形成されている方が望ましい。これにより、第2電源線SLbの配線抵抗を低く抑えることができ、共通電極CEと第2電源線SLbとの間にオーミック接触を作ることができる。
また、上述した共通電極CEは、非表示領域NDAにて第2電源線SLbにさらにコンタクトしてもよい。その場合、第2電源線SLbは、第1電源線SLaと同一の金属で形成されている方が望ましい。これにより、第2電源線SLbの配線抵抗を低く抑えることができ、共通電極CEと第2電源線SLbとの間にオーミック接触を作ることができる。
複数の配線WLaは、それぞれ、表示領域DA及び非表示領域NDAに位置している。複数の配線WLaは、非表示領域NDAにて第2電源線SLbに電気的に接続されている。複数の配線WLaは、それぞれ、第2方向Yに延在し、第1方向Xに間隔を置いて並べられ、第2方向Yに並んだ複数の画素PXのコンタクト電極CONに電気的に接続されている。上記のことから、各々の発光素子10は、複数の第1電源線SLaのうち対応する一の第1電源線SLaと第2電源線SLbとの間に電気的に接続されている。本実施形態において、配線WLaは第1配線として機能している。
なお、複数の配線WLaは、それぞれ、第1方向Xに延在し、第2方向Yに間隔を置いて並べられ、第1方向Xに並んだ複数の画素PXのコンタクト電極CONに電気的に接続されてもよい。
図7は、表示パネル2の一画素PXを示す平面図であり、上記画素PXの複数の導電層CL2を示す図である。
図7に示すように、各々の画素PXは、複数の副画素SPを有している。本実施形態において、画素PXは、第1色の副画素SPa、第2色の副画素SPb、及び第3色の副画素SPcの3色の副画素SPを有している。副画素SPaは導電層CL2aを有し、副画素SPbは導電層CL2bを有し、副画素SPcは導電層CL2cを有している。
図7に示すように、各々の画素PXは、複数の副画素SPを有している。本実施形態において、画素PXは、第1色の副画素SPa、第2色の副画素SPb、及び第3色の副画素SPcの3色の副画素SPを有している。副画素SPaは導電層CL2aを有し、副画素SPbは導電層CL2bを有し、副画素SPcは導電層CL2cを有している。
導電層CL2a,CL2b,CL2cは、同一の層に設けられている。導電層CL2a及び導電層CL2cは、第1方向Xにて、互いに隣り合っている。導電層CL2a及び導電層CL2cは、第2方向Yにて、導電層CL2bと隣り合っている。画素PXの3つのコンタクトホールh3は、第1方向Xに並んでいる。
図8は、表示パネル2の一画素PXを示す他の平面図であり、上記画素PXの複数の画素電極PE、複数の接続層LA1、複数の発光素子10、コンタクト電極CON、接続層LA2、及び配線WLaを示す図である。
図8に示すように、副画素SPaは、画素電極PEa、接続層LA1a、及び発光素子10aを有している。副画素SPbは、画素電極PEb、接続層LA1b、及び発光素子10bを有している。副画素SPcは、画素電極PEc、接続層LA1c、及び発光素子10cを有している。
画素PXは、複数の画素電極PEa,PEb,PEcと、複数の接続層LA1a,LA1b,LA1cと、コンタクト電極CONと、複数の発光素子10a,10b,10cとを有している。
画素PXは、複数の画素電極PEa,PEb,PEcと、複数の接続層LA1a,LA1b,LA1cと、コンタクト電極CONと、複数の発光素子10a,10b,10cとを有している。
複数の画素電極PEa,PEb,PEcと、コンタクト電極CONと、配線WLaとは、絶縁層26と樹脂層31との間に設けられ、言い換えると同一の層に設けられ、同一の金属で形成されている。配線WLaは、第2方向Yに並んだ複数のコンタクト電極CONに電気的に接続されている。本実施形態において、配線WLaは、第2方向Yに並んだ複数のコンタクト電極CONと一体に形成されている。
画素電極PEa及び画素電極PEcは、第1方向Xにて、互いに隣り合っている。画素電極PEb及びコンタクト電極CONは、第1方向Xにて、互いに隣り合っている。画素電極PEbは、第2方向Yにて、画素電極PEa及び画素電極PEcと隣り合っている。コンタクト電極CONは、第2方向Yにて、画素電極PEcと隣り合っている。
発光素子10aは、第1方向Xにて発光素子10cと隣り合い、第2方向Yにて発光素子10bと隣り合っている。平面視において、発光素子10a,10b,10cのサイズは同一である。
発光素子10aは、第1方向Xにて発光素子10cと隣り合い、第2方向Yにて発光素子10bと隣り合っている。平面視において、発光素子10a,10b,10cのサイズは同一である。
上記のように構成された第1の実施形態に係る表示装置1によれば、表示装置1は、複数の画素PXと、絶縁基材20と、絶縁層24と、絶縁層26と、樹脂層31と、共通電極CEと、複数の配線WLaと、を備えている。各々の画素PXは、複数の画素電極PEと、コンタクト電極CONと、複数の発光素子10と、を有している。絶縁層24は、絶縁基材20の上方に設けられている。絶縁層26は、絶縁層24の上方に設けられている。樹脂層31は、絶縁層26の上に設けられている。共通電極CEは、樹脂層31の上に配置され、透明な導電材料で形成されている。
表示画像の高輝度化を図るため、陽極ANと陰極CAとの間に流れる電流を増大させる必要がある。そのため、発光素子10と第2電源線SLbとの間の配線抵抗を低減することが望ましい。
そこで、複数の画素電極PE及びコンタクト電極CONは、絶縁層26と樹脂層31との間に設けられている。各々の発光素子10は、複数の画素電極PEのうち対応する一の画素電極PEと対向する側の面に位置し画素電極PEに電気的に接続された陽極ANと、陽極ANが位置する面とは反対側の面に位置した陰極CAと、陽極ANと陰極CAとの間に位置した発光層LIと、を有している。樹脂層31は、複数の発光素子10の間の空隙部に充填され、各々の発光素子10の陰極CAを露出させている。
共通電極CEは、複数の発光素子10の陰極CAに電気的に接続され、樹脂層31に形成された複数のコンタクトホールh5を通り複数の画素PXのコンタクト電極CONに電気的に接続されている。複数の配線WLaは、それぞれ、絶縁層26と樹脂層31との間に設けられ、複数の画素PXのコンタクト電極CONに電気的に接続され、金属で形成されている。
共通電極CEは、一画素PX毎に、コンタクト電極CONに電気的に接続されている。コンタクト電極CONは、金属で形成された配線WLaに電気的に接続されている。そのため、共通電極CEが非表示領域NDAにて第2電源線SLbにコンタクトしている場合と比較して、発光素子10と第2電源線SLbとの間の配線抵抗を低減することができる。これにより、高輝度化が可能な表示装置1を得ることができる。又は、低消費電力化が可能な表示装置1を得ることができる。又は、高輝度化及び低消費電力化が可能な表示装置1を得ることができる。
(第1の実施形態の変形例1)
次に、上記第1の実施形態の変形例1に係る表示装置1について説明する。ここでは、表示装置1の構成のうち、上記第1の実施形態の表示装置1の構成と異なる点について説明する。図9は、本変形例1に係る表示パネル2を示す平面図であり、第2電源線SLb及び複数の配線WLa,WLbを示す図である。
次に、上記第1の実施形態の変形例1に係る表示装置1について説明する。ここでは、表示装置1の構成のうち、上記第1の実施形態の表示装置1の構成と異なる点について説明する。図9は、本変形例1に係る表示パネル2を示す平面図であり、第2電源線SLb及び複数の配線WLa,WLbを示す図である。
図9に示すように、表示パネル2は、複数の配線WLbをさらに備えている。本変形例1において、配線WLbは第2配線として機能している。複数の配線WLbは、それぞれ、表示領域DA及び非表示領域NDAに位置している。複数の配線WLbは、それぞれ、第1方向Xに延在し、第2方向Yに間隔を置いて並べられ、複数の配線WLaと交差している。複数の配線WLbは、それぞれ、第1方向Xに並んだ複数の画素PXのコンタクト電極CONに電気的に接続されている。複数の配線WLbは、非表示領域NDAにて第2電源線SLbに電気的に接続されている。
複数の配線WLbは、金属で形成されている。本変形例1において、複数の配線WLbは、それぞれ、絶縁層26と樹脂層31との間に設けられている。複数の配線WLa、複数の配線WLb、及び複数のコンタクト電極CONは、同一の層に設けられ、同一の金属で一体に形成されている。
図10は、本変形例1に係る表示装置1の一画素PXを示す他の平面図であり、画素PXの複数の画素電極PE、複数の接続層LA1、複数の発光素子10、コンタクト電極CON、接続層LA2、及び複数の配線WLa,WLbを示す図である。
図10に示すように、平面視にて、コンタクト電極CONのサイズ、及び画素電極PEのサイズは、最低限のサイズである。接続層LA2は、コンタクト電極CONだけではなく配線WLaにも重なっている。発光素子10a及び発光素子10cは、第1方向Xにて、互いに隣り合っている。発光素子10bは、第2方向Yにて、発光素子10a及び発光素子10cに隣り合っている。平面視において、発光素子10a,10b,10cのサイズは同一である。
図10に示すように、平面視にて、コンタクト電極CONのサイズ、及び画素電極PEのサイズは、最低限のサイズである。接続層LA2は、コンタクト電極CONだけではなく配線WLaにも重なっている。発光素子10a及び発光素子10cは、第1方向Xにて、互いに隣り合っている。発光素子10bは、第2方向Yにて、発光素子10a及び発光素子10cに隣り合っている。平面視において、発光素子10a,10b,10cのサイズは同一である。
本変形例1においても、上記第1の実施形態と同様の効果を得ることができる。共通電極CEは、配線WLaだけではなく配線WLbも介して第2電源線SLbに電気的に接続されている。そのため、発光素子10と第2電源線SLbとの間の配線抵抗を、一層、低減することができる。
(第1の実施形態の変形例2)
次に、上記第1の実施形態の変形例2に係る表示装置1について説明する。ここでは、表示装置1の構成のうち、上記第1の実施形態の表示装置1の構成と異なる点について説明する。図11は、本変形例2に係る表示装置1の一画素PXを示す他の平面図であり、画素PXの複数の画素電極PE、複数の接続層LA1、複数の発光素子10、コンタクト電極CON、接続層LA2、及び複数の配線WLa,WLbを示す図である。
次に、上記第1の実施形態の変形例2に係る表示装置1について説明する。ここでは、表示装置1の構成のうち、上記第1の実施形態の表示装置1の構成と異なる点について説明する。図11は、本変形例2に係る表示装置1の一画素PXを示す他の平面図であり、画素PXの複数の画素電極PE、複数の接続層LA1、複数の発光素子10、コンタクト電極CON、接続層LA2、及び複数の配線WLa,WLbを示す図である。
図11に示すように、表示パネル2は、複数の配線WLbをさらに備えている。平面視において、発光素子10bのサイズは、発光素子10aのサイズより小さく、発光素子10cのサイズより小さい。発光素子10bのサイズに伴い、平面視において、接続層LA1bのサイズは、接続層LA1a,LA1cのそれぞれのサイズより小さい。また、平面視において、画素電極PEbのサイズは、画素電極PEa,PEcのそれぞれのサイズより小さい。
コンタクト電極CONのサイズは上記第1の実施形態と同一であり、接続層LA2はコンタクト電極CONのみに重なっている。
本変形例2においても、上記第1の実施形態と同様の効果を得ることができる。
本変形例2においても、上記第1の実施形態と同様の効果を得ることができる。
(第2の実施形態)
次に、第2の実施形態に係る表示装置1について説明する。ここでは、表示装置1の構成のうち、上記第1の実施形態の表示装置1の構成と異なる点について説明する。図12は、本第2の実施形態に係る表示装置1の表示パネル2を示す部分断面図である。
次に、第2の実施形態に係る表示装置1について説明する。ここでは、表示装置1の構成のうち、上記第1の実施形態の表示装置1の構成と異なる点について説明する。図12は、本第2の実施形態に係る表示装置1の表示パネル2を示す部分断面図である。
図12に示すように、表示パネル2は、導電層CL3をさらに備えている。導電層CL3は、絶縁層24と絶縁層26との間に位置している。本実施形態において、導電層CL3は、絶縁層25の上に設けられ、絶縁層26で覆われている。導電層CL3は、金属で形成されている。本実施形態において、導電層CL3は、導電層CL2と同一の金属で形成されている。
絶縁層26には、導電層CL3を露出させるコンタクトホールh6が形成されている。コンタクト電極CONは、コンタクトホールh6を通り導電層CL3に接し、導電層CL3に電気的に接続されている。
配線WLa,WLbは、上記第1の実施形態と異なり、絶縁層26と樹脂層31との間に位置していない。本実施形態において、配線WLa,WLbは、絶縁層24と絶縁層26との間に位置している。配線WLa,WLbは、導電層CL3と同一の層に設けられ、同一の金属で形成されている。
配線WLa,WLbは、上記第1の実施形態と異なり、絶縁層26と樹脂層31との間に位置していない。本実施形態において、配線WLa,WLbは、絶縁層24と絶縁層26との間に位置している。配線WLa,WLbは、導電層CL3と同一の層に設けられ、同一の金属で形成されている。
図13は、本第2の実施形態に係る表示パネル2を示す平面図であり、第2電源線SLb、複数の導電層CL3、及び複数の配線WLa,WLbを示す図である。
図13に示すように、複数の配線WLa,WLbは、複数の導電層CL3と同一の金属で一体に形成されている。複数の配線WLa,WLbは、表示領域DAにて格子状に形成され、非表示領域NDAにて第2電源線SLbに電気的に接続されている。
図13に示すように、複数の配線WLa,WLbは、複数の導電層CL3と同一の金属で一体に形成されている。複数の配線WLa,WLbは、表示領域DAにて格子状に形成され、非表示領域NDAにて第2電源線SLbに電気的に接続されている。
図14は、本第2の実施形態に係る表示パネル2の一画素PXを示す平面図であり、画素PXの複数の導電層CL2、複数の配線WLa,WLb、及び導電層CL3を示す図である。
図14に示すように、導電層CL2a,CL2b,CL2c、導電層CL3、及び配線WLa,WLbは、同一の層に設けられている。導電層CL3は、第1方向Xにて導電層CL2bに隣り合い、第2方向Yにて導電層CL2cに隣り合っている。導電層CL3は、配線WLa,WLbと一体に形成されている。
図14に示すように、導電層CL2a,CL2b,CL2c、導電層CL3、及び配線WLa,WLbは、同一の層に設けられている。導電層CL3は、第1方向Xにて導電層CL2bに隣り合い、第2方向Yにて導電層CL2cに隣り合っている。導電層CL3は、配線WLa,WLbと一体に形成されている。
図15は、本第2の実施形態に係る表示パネル2の一画素PXを示す他の平面図であり、画素PXの複数の画素電極PE、複数の接続層LA1、複数の発光素子10、コンタクト電極CON、及び接続層LA2を示す図である。
図15に示すように、コンタクト電極CONは、第1方向Xにて画素電極PEbと隣り合い、第2方向Yにて画素電極PEcと隣り合っている。平面視において、コンタクトホールh6は、コンタクト電極CONに重なっているが、接続層LA2から外れて位置している。
図15に示すように、コンタクト電極CONは、第1方向Xにて画素電極PEbと隣り合い、第2方向Yにて画素電極PEcと隣り合っている。平面視において、コンタクトホールh6は、コンタクト電極CONに重なっているが、接続層LA2から外れて位置している。
上記のように構成された第2の実施形態に係る表示装置1によれば、配線WLa,WLbは、絶縁層24と絶縁層26との間に設けられてもよい。本第2の実施形態においても、上記第1の実施形態と同様の効果を得ることができる。そのため、高輝度化が可能な表示装置1を得ることができる。又は、低消費電力化が可能な表示装置1を得ることができる。又は、高輝度化及び低消費電力化が可能な表示装置1を得ることができる。
(第3の実施形態)
次に、第3の実施形態に係る表示装置1について説明する。ここでは、表示装置1の構成のうち、上記第2の実施形態の表示装置1の構成と異なる点について説明する。図16は、本第3の実施形態に係る表示パネル2の一画素PXを示す平面図であり、画素PXの複数の導電層CL2、複数の配線WLa,WLb、及び導電層CL3を示す図である。
次に、第3の実施形態に係る表示装置1について説明する。ここでは、表示装置1の構成のうち、上記第2の実施形態の表示装置1の構成と異なる点について説明する。図16は、本第3の実施形態に係る表示パネル2の一画素PXを示す平面図であり、画素PXの複数の導電層CL2、複数の配線WLa,WLb、及び導電層CL3を示す図である。
図16に示すように、同一の画素PXにおいて、導電層CL2a及び導電層CL2bのグループと、導電層CL2c及び導電層CL3のグループとは、配線WLaを挟んで位置してもよい。導電層CL3は、配線WLa,WLbと同一の金属で一体に形成されている。
図17は、本第3の実施形態に係る表示パネル2の一画素PXを示す他の平面図であり、画素PXの複数の画素電極PE、複数の接続層LA1、複数の発光素子10、コンタクト電極CON、接続層LA2、及び複数の配線WLc,WLdを示す図である。
図17に示すように、表示パネル2は、配線WLa,WLbの他に、配線WLc,WLdを備えている。配線WLc,WLdは、画素電極PE及びコンタクト電極CONと同一の層に設けられ、同一の金属で形成されている。配線WLc,WLdは、コンタクト電極CONと一体に形成されている。配線WLc,WLdは、表示領域DA及び非表示領域NDAに位置している。
図17に示すように、表示パネル2は、配線WLa,WLbの他に、配線WLc,WLdを備えている。配線WLc,WLdは、画素電極PE及びコンタクト電極CONと同一の層に設けられ、同一の金属で形成されている。配線WLc,WLdは、コンタクト電極CONと一体に形成されている。配線WLc,WLdは、表示領域DA及び非表示領域NDAに位置している。
複数の配線WLcは、それぞれ、第2方向Yに延在し、第1方向Xに間隔を置いて並べられ、第2方向Yに並んだ複数の画素PXのコンタクト電極CONに電気的に接続されている。複数の配線WLdは、それぞれ、第1方向Xに延在し、第2方向Yに間隔を置いて並べられ、第1方向Xに並んだ複数の画素PXのコンタクト電極CONに電気的に接続されている。
非表示領域NDAにおいて、配線WLc,WLdは、第2電源線SLbに接続されている。本実施形態において、配線WLcは第3配線として機能し、配線WLdは第4配線として機能している。接続層LA2は、コンタクト電極CONだけではなく配線WLcにも重なっている。
上記のように構成された第3の実施形態に係る表示装置1によれば、表示パネル2は、配線WLc,WLdをさらに備えてもよい。本第3の実施形態においても、上述した実施形態と同様の効果を得ることができる。そして、配線WLc,WLdが付加された分、発光素子10と第2電源線SLbとの間の配線抵抗を、一層、低減することができる。そのため、高輝度化が可能な表示装置1を得ることができる。又は、低消費電力化が可能な表示装置1を得ることができる。又は、高輝度化及び低消費電力化が可能な表示装置1を得ることができる。
(第4の実施形態)
次に、第4の実施形態に係る表示装置1について説明する。ここでは、表示装置1の構成のうち、上記第2の実施形態の表示装置1の構成と異なる点について説明する。
次に、第4の実施形態に係る表示装置1について説明する。ここでは、表示装置1の構成のうち、上記第2の実施形態の表示装置1の構成と異なる点について説明する。
図18は、本第4の実施形態に係る表示パネル2の一画素PXを示す平面図であり、画素PXの複数の導電層CL2、配線WLb、及び導電層CL3を示す図である。図18に示すように、上記配線WLaは、複数の導電層CL2、配線WLb、及び導電層CL3と同一層に設けられていなくともよい。配線WLaは、導電層CL3及び配線WLbと一体に形成されていない。本第4の実施形態は、上述した点で上記第2の実施形態(図14)と相違している。
図19は、本第4の実施形態に係る表示パネル2の一画素PXを示す他の平面図であり、画素PXの複数の画素電極PE、複数の接続層LA1、複数の発光素子10、コンタクト電極CON、接続層LA2、及び配線WLaを示す図である。図19に示すように、配線WLaは、複数の画素電極PE及びコンタクト電極CONと同一層に設けられている。配線WLaは、コンタクト電極CONと同一材料で一体に形成されている。本第4の実施形態は、上述した点で上記第2の実施形態(図15)と相違している。
上記のように構成された第4の実施形態に係る表示装置1によれば、配線WLbは絶縁層24と絶縁層26との間に位置し、配線WLaは絶縁層26と樹脂層31との間に位置してもよい。本第4の実施形態においても、上記第2の実施形態と同様の効果を得ることができる。
なお、配線WLa,WLbの位置は、上記第4の実施形態と異なってもよい。例えば、第2方向Yに延在する配線WLaは、絶縁層24と絶縁層26との間に位置し、導電層CL3と一体に形成されてもよい。その場合、第1方向Xに延在する配線WLbは、絶縁層26と樹脂層31との間に位置し、コンタクト電極CONと一体に形成されてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…表示装置、2…表示パネル、21,22,23,24,25,26…絶縁層、
h1,h2,h3,h4,h5,h6…コンタクトホール、20…絶縁基材、
31…樹脂層、PX…画素、SP…副画素、DRT…駆動トランジスタ、
CL1,CL2,CL3…導電層、PE…画素電極、CON…コンタクト電極、
LL…下層、UL…上層、LA1,LA2…接続層、10…発光素子、AN…陽極、
CA…陰極、LI…発光層、CE…共通電極、SLa…第1電源線、
SLb…第2電源線、WLa,WLb,WLc,WLd…配線、DA…表示領域、
NDA…非表示領域、X…第1方向、Y…第2方向、Z…第3方向。
h1,h2,h3,h4,h5,h6…コンタクトホール、20…絶縁基材、
31…樹脂層、PX…画素、SP…副画素、DRT…駆動トランジスタ、
CL1,CL2,CL3…導電層、PE…画素電極、CON…コンタクト電極、
LL…下層、UL…上層、LA1,LA2…接続層、10…発光素子、AN…陽極、
CA…陰極、LI…発光層、CE…共通電極、SLa…第1電源線、
SLb…第2電源線、WLa,WLb,WLc,WLd…配線、DA…表示領域、
NDA…非表示領域、X…第1方向、Y…第2方向、Z…第3方向。
Claims (12)
- 複数のトランジスタと、複数の画素電極と、コンタクト電極と、複数の発光素子とを有する複数の画素と、絶縁基材と、前記絶縁基材の上方に設けられ前記トランジスタを覆う第1有機絶縁層と、前記第1有機絶縁層の上方に設けられた第2有機絶縁層と、前記第2有機絶縁層の上に設けられた樹脂層と、前記樹脂層の上に配置された共通電極と、複数の第1配線と、を備え、
前記複数の画素電極及び前記コンタクト電極は、前記第2有機絶縁層と前記樹脂層との間に設けられ、
各々の前記発光素子は、前記複数の画素電極のうち対応する一の画素電極と対向する側の面に位置し前記画素電極に電気的に接続された第1極性電極と、前記第1極性電極が位置する面とは反対側の面に位置した第2極性電極と、を有し、
前記各々の発光素子の前記第2極性電極は、前記樹脂層から露出されており、
前記共通電極は、前記複数の発光素子の前記第2極性電極に電気的に接続され、前記樹脂層に形成された複数の第1コンタクトホールを通り前記複数の画素の前記コンタクト電極に電気的に接続され、
前記複数の第1配線は、それぞれ、前記第1有機絶縁層と前記第2有機絶縁層との間、又は前記第2有機絶縁層と前記樹脂層との間に設けられ、前記複数の画素の前記コンタクト電極に電気的に接続され、金属で形成されている、
表示装置。 - 前記コンタクト電極は、金属で形成され、
各々の前記画素は、前記コンタクト電極の上に配置され半田で形成された接続層をさらに有し、
前記共通電極は、前記複数の第1コンタクトホールを通り前記複数の画素の前記接続層に接している、
請求項1に記載の表示装置。 - 前記コンタクト電極は、前記共通電極と対向する側に位置しアルミニウム又はアルミニウム合金で形成された最上層を有し、
前記接続層は、前記最上層に接している、
請求項2に記載の表示装置。 - 前記複数の画素は、互いに交差する第1方向及び第2方向にマトリクス状に配置され、
前記複数の第1配線は、
それぞれ、前記第1方向に延在し、前記第2方向に間隔を置いて並べられ、前記第1方向に並んだ複数の画素の前記コンタクト電極に電気的に接続され、又は、
それぞれ、前記第2方向に延在し、前記第1方向に間隔を置いて並べられ、前記第2方向に並んだ複数の画素の前記コンタクト電極に電気的に接続されている、
請求項2に記載の表示装置。 - 前記複数の第1配線は、前記第2有機絶縁層と前記樹脂層との間に設けられ、前記複数のコンタクト電極と同一の金属で一体に形成されている、
請求項4に記載の表示装置。 - それぞれ、前記第1有機絶縁層と前記第2有機絶縁層との間、又は前記第2有機絶縁層と前記樹脂層との間に設けられ、金属で形成された複数の第2配線をさらに備え、
前記複数の第1配線は、それぞれ、前記第2方向に延在し、前記第1方向に間隔を置いて並べられ、前記第2方向に並んだ複数の画素の前記コンタクト電極に電気的に接続され、
前記複数の第2配線は、それぞれ、前記第1方向に延在し、前記第2方向に間隔を置いて並べられ、前記複数の第1配線と交差し、前記第1方向に並んだ複数の画素の前記コンタクト電極に電気的に接続されている、
請求項4に記載の表示装置。 - 前記複数の第1配線及び前記複数の第2配線は、同一の層に設けられ、同一の金属で一体に形成されている、
請求項6に記載の表示装置。 - 前記複数の第1配線は、前記第2有機絶縁層と前記樹脂層との間に設けられ、
前記複数の第2配線は、前記第1有機絶縁層と前記第2有機絶縁層との間に設けられている、
請求項6に記載の表示装置。 - 前記複数の第1配線及び前記複数の第2配線は、前記第2有機絶縁層と前記樹脂層との間に設けられ、前記複数のコンタクト電極と同一の金属で一体に形成されている、
請求項7に記載の表示装置。 - 前記複数の画素が互いに交差する第1方向及び第2方向にマトリクス状に配置された表示領域と、
前記表示領域の外側の非表示領域と、
前記表示領域に位置し、前記第2方向に延在し、前記第1方向に間隔を置いて並べられた複数の第1電源線と、
前記非表示領域に位置し、前記複数の第1電源線の電位と異なる電位に設定される第2電源線と、をさらに備え、
前記複数の第1配線は、それぞれ、前記表示領域及び前記非表示領域に位置し、前記非表示領域にて前記第2電源線に電気的に接続され、
各々の前記発光素子は、前記複数の第1電源線のうち対応する一の第1電源線と前記第2電源線との間に電気的に接続されている、
請求項1に記載の表示装置。 - それぞれ、前記第1有機絶縁層と前記第2有機絶縁層との間、又は前記第2有機絶縁層と前記樹脂層との間に設けられ、金属で形成された複数の第2配線をさらに備え、
前記複数の第1配線は、それぞれ、前記第2方向に延在し、前記第1方向に間隔を置いて並べられ、前記第2方向に並んだ複数の画素の前記コンタクト電極に電気的に接続され、
前記複数の第2配線は、それぞれ、前記第1方向に延在し、前記第2方向に間隔を置いて並べられ、前記複数の第1配線と交差し、前記第1方向に並んだ複数の画素の前記コンタクト電極に電気的に接続され、前記表示領域及び前記非表示領域に位置し、前記非表示領域にて前記第2電源線に電気的に接続されている、
請求項10に記載の表示装置。 - 前記複数の画素は、それぞれ、前記複数の画素電極のうちの一の画素電極と前記複数の発光素子のうちの一の発光素子とを含む複数の副画素を有し、
各々の前記副画素は、前記絶縁基材の上方に設けられ前記第1有機絶縁層で覆われた前記トランジスタである駆動トランジスタをさらに含み、
各々の前記副画素において、前記駆動トランジスタ及び前記発光素子は、前記第1電源線と前記第2電源線との間で直列に接続されている、
請求項10に記載の表示装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019212184A JP7379114B2 (ja) | 2019-11-25 | 2019-11-25 | 表示装置 |
CN202080081494.4A CN114746929B (zh) | 2019-11-25 | 2020-10-19 | 显示装置 |
PCT/JP2020/039265 WO2021106427A1 (ja) | 2019-11-25 | 2020-10-19 | 表示装置 |
DE112020005137.4T DE112020005137B4 (de) | 2019-11-25 | 2020-10-19 | Anzeigegerät |
US17/750,489 US20220285332A1 (en) | 2019-11-25 | 2022-05-23 | Display device |
JP2023186563A JP2024014879A (ja) | 2019-11-25 | 2023-10-31 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019212184A JP7379114B2 (ja) | 2019-11-25 | 2019-11-25 | 表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023186563A Division JP2024014879A (ja) | 2019-11-25 | 2023-10-31 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021085904A true JP2021085904A (ja) | 2021-06-03 |
JP7379114B2 JP7379114B2 (ja) | 2023-11-14 |
Family
ID=76087447
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019212184A Active JP7379114B2 (ja) | 2019-11-25 | 2019-11-25 | 表示装置 |
JP2023186563A Pending JP2024014879A (ja) | 2019-11-25 | 2023-10-31 | 表示装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023186563A Pending JP2024014879A (ja) | 2019-11-25 | 2023-10-31 | 表示装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220285332A1 (ja) |
JP (2) | JP7379114B2 (ja) |
CN (1) | CN114746929B (ja) |
DE (1) | DE112020005137B4 (ja) |
WO (1) | WO2021106427A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023282626A1 (ko) * | 2021-07-08 | 2023-01-12 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005215354A (ja) * | 2004-01-29 | 2005-08-11 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置、及び電子機器 |
JP2007183563A (ja) * | 2005-12-08 | 2007-07-19 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置及びその駆動方法 |
JP2008096708A (ja) * | 2006-10-12 | 2008-04-24 | Hitachi Displays Ltd | 表示装置 |
WO2019106481A1 (en) * | 2017-11-30 | 2019-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Display panel, display device, display module, electronic device, and manufacturing method of display panel |
US20190214376A1 (en) * | 2018-01-08 | 2019-07-11 | Samsung Display Co., Ltd. | Display device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4801569B2 (ja) * | 2005-12-05 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
KR101889918B1 (ko) * | 2010-12-14 | 2018-09-21 | 삼성디스플레이 주식회사 | 유기 발광 디스플레이 장치 및 이의 제조 방법 |
KR20150061921A (ko) * | 2013-11-28 | 2015-06-05 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
JP2016195000A (ja) * | 2015-03-31 | 2016-11-17 | セイコーエプソン株式会社 | 有機発光装置および電子機器 |
JP2016201216A (ja) * | 2015-04-08 | 2016-12-01 | 株式会社ジャパンディスプレイ | 表示装置及び表示装置の製造方法 |
KR20180004488A (ko) * | 2016-07-04 | 2018-01-12 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
US10021762B1 (en) | 2017-06-30 | 2018-07-10 | Innolux Corporation | Display device |
US10627673B2 (en) | 2018-04-06 | 2020-04-21 | Glo Ab | Light emitting diode array containing a multilayer bus electrode and method of making the same |
-
2019
- 2019-11-25 JP JP2019212184A patent/JP7379114B2/ja active Active
-
2020
- 2020-10-19 CN CN202080081494.4A patent/CN114746929B/zh active Active
- 2020-10-19 DE DE112020005137.4T patent/DE112020005137B4/de active Active
- 2020-10-19 WO PCT/JP2020/039265 patent/WO2021106427A1/ja active Application Filing
-
2022
- 2022-05-23 US US17/750,489 patent/US20220285332A1/en active Pending
-
2023
- 2023-10-31 JP JP2023186563A patent/JP2024014879A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005215354A (ja) * | 2004-01-29 | 2005-08-11 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置、及び電子機器 |
JP2007183563A (ja) * | 2005-12-08 | 2007-07-19 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置及びその駆動方法 |
JP2008096708A (ja) * | 2006-10-12 | 2008-04-24 | Hitachi Displays Ltd | 表示装置 |
WO2019106481A1 (en) * | 2017-11-30 | 2019-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Display panel, display device, display module, electronic device, and manufacturing method of display panel |
US20190214376A1 (en) * | 2018-01-08 | 2019-07-11 | Samsung Display Co., Ltd. | Display device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023282626A1 (ko) * | 2021-07-08 | 2023-01-12 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
DE112020005137B4 (de) | 2024-05-16 |
JP7379114B2 (ja) | 2023-11-14 |
WO2021106427A1 (ja) | 2021-06-03 |
DE112020005137T5 (de) | 2022-07-28 |
JP2024014879A (ja) | 2024-02-01 |
CN114746929B (zh) | 2023-09-29 |
CN114746929A (zh) | 2022-07-12 |
US20220285332A1 (en) | 2022-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7073198B2 (ja) | 表示装置 | |
JP7289681B2 (ja) | 表示装置 | |
JP7106435B2 (ja) | 表示パネル、表示パネルの製造方法、及び基板 | |
US20210313496A1 (en) | Display device | |
WO2020110715A1 (ja) | 表示パネル、表示パネルの製造方法、及び基板 | |
TWI715190B (zh) | 顯示裝置 | |
US20230025876A1 (en) | Display device | |
JP2024014879A (ja) | 表示装置 | |
US11508292B2 (en) | Display device | |
WO2021005855A1 (ja) | 表示装置 | |
US20220005405A1 (en) | Display device | |
WO2021161632A1 (ja) | 表示装置 | |
JP7490504B2 (ja) | 表示装置 | |
US20210391381A1 (en) | Display device | |
US20230157075A1 (en) | Display device | |
JP2023175248A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7379114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |