JP2021072331A - トレンチキャパシタ及びトレンチキャパシタの製造方法 - Google Patents

Abstract

【課題】等価直列抵抗の低下を図ることが可能なトレンチキャパシタ及びトレンチキャパシタの製造方法を提供する。【解決手段】トレンチキャパシタ１は、上下方向に沿って上面１０ａから延びるトレンチ１１を有する基材１０と、複数の導電層（下部電極層２２及び上部電極層２３）及び複数の導電層に挟まれた誘電体層２１を有するＭＩＭ構造体２０と、を備え、複数の導電層のそれぞれは、トレンチ１１外に位置すると共に上面１０ａに沿って延びる第１部分２２Ｒ１，２３Ｒ１と、トレンチ１１内に位置すると共にトレンチ１１の壁面１３に沿って延びる第２部分２２Ｒ２，２３Ｒ２と、を有し、上部電極層２３の第１部分２３Ｒ１の厚さ２３Ｔ１は、当該上部電極層２３の第２部分２３Ｒ２の厚さ２３Ｔ２より大きい。【選択図】図３

Description

本発明は、トレンチキャパシタ及びトレンチキャパシタの製造方法に関する。

キャパシタの一種として、薄膜プロセスにより形成されたＭＩＭ構造体を備え、このＭＩＭ構造体により容量を発生させる薄膜キャパシタが知られている。薄膜キャパシタにおいては、小型化又は高容量化のために、単位面積あたりの発生容量を向上させることが求められている。

単位面積あたりの発生容量を向上させることが可能な薄膜キャパシタとして、トレンチキャパシタが知られている。トレンチキャパシタは、トレンチと呼ばれる凹凸構造が多数形成された基材と、その一部がトレンチに沿って延伸するように設けられたＭＩＭ構造体と、を備えている。トレンチキャパシタにおいては、基材の厚さ方向に延びるトレンチ内にもＭＩＭ構造体が設けられるため、単位面積当たりの容量を向上させることができる。従来のトレンチキャパシタは、例えば、特許文献１及び２に開示されている。

特開２００８−２５１７２４号公報 特開２００８−２５１７２５号公報

トレンチキャパシタにおいては、ＭＩＭ構造体が基材の厚さ方向にも延伸しているので、一般的な薄膜キャパシタに比べてＭＩＭ構造体の導電層における電流経路が長くなる。その結果、トレンチキャパシタでは、等価直列抵抗（ＥＳＲ）が大きくなりやすいという問題がある。

本発明の目的の一つは、等価直列抵抗の低下を図ることが可能なトレンチキャパシタ及びトレンチキャパシタの製造方法を提供することである。本発明のこれ以外の目的は、明細書全体の記載を通じて明らかにされる。

本発明の一実施形態に係るトレンチキャパシタは、上面、上面とは反対側の下面、及び上下方向に沿って上面から延びるトレンチを有する基材と、複数の導電層及び複数の導電層に挟まれた誘電体層を有するＭＩＭ構造体と、を備え、複数の導電層のそれぞれは、トレンチ外に位置すると共に上面に沿って延びる第１部分と、トレンチ内に位置すると共にトレンチの壁面に沿って延びる第２部分と、を有し、複数の導電層のうち、少なくとも一の導電層の第１部分の厚さは、当該一の導電層の第２部分の厚さより大きい。

本発明者は、トレンチキャパシタのＭＩＭ構造体の導電層においては、トレンチの内部（すなわち、導電層の第２部分）に流れる電流量が少なく、基材の表面に沿った部分（すなわち、導電層の第１部分）に流れる電流量が多いことを見出した。上記のトレンチキャパシタでは、複数の導電層のうち、少なくとも一の導電層の第１部分の厚さは、当該一の導電層の第２部分の厚さより大きい。このように、多くの電流が流れる第１部分の厚さが大きくなっていることにより、効果的に等価直列抵抗の低下を図ることができる。

本発明の一実施形態において、複数の導電層は、誘電体層の上に位置する第１導電層を含み、第１導電層の第１部分の厚さは、第１導電層の第２部分の厚さより大きくてもよい。

本発明の一実施形態において、第１導電層の第１部分の厚さは、第１導電層の第２部分の厚さの２倍以上且つ５０倍以下であってもよい。

本発明の一実施形態において、第１導電層の第１部分は、第１層と、第１層の上に設けられた第２層と、を含む多層構造を有してもよい。この構成によれば、第１導電層の第１層及び第２層を互いに異なる材料によって構成することができる。

本発明の一実施形態において、複数の導電層は、誘電体層の下に位置する第２導電層を含み、第２導電層の第１部分の厚さは、第２導電層の前記第２部分の厚さより大きくてもよい。

本発明の一実施形態において、第２導電層の第１部分の厚さは、第２導電層の第２部分の厚さの２倍以上且つ５０倍以下であってもよい。

本発明の一実施形態において、第２導電層の第１部分は、第１層と、第１層の上に設けられた第２層と、を含む多層構造を有してもよい。この構成によれば、第２導電層の第１層及び第２層を互いに異なる材料によって構成することができる。

本発明の一実施形態において、第２層を構成する材料の導電率は、第１層を構成する材料の導電率より高くてもよい。この構成によれば、トレンチキャパシタの等価直列抵抗を更に低下させることができる。

本発明の一実施形態において、第１導電層の第１部分の厚さは、第２導電層の第１部分の厚さより大きくてもよい。

本発明の一実施形態は、上記の何れかのトレンチキャパシタを備える回路基板に関する。また、本発明の一実施形態は、上記の回路基板を備える電子機器に関する。

本発明の一実施形態に係るトレンチキャパシタの製造方法は、上面、上面とは反対側の下面、及び上下方向に沿って上面から延びるトレンチを有する基材を準備する工程と、上面及びトレンチを画定する壁面に沿ってＭＩＭ構造体の導電層を形成する工程と、を備え、導電層を形成する工程は、化学気相成長を行う工程と、物理気相成長を行う工程とを含む。

このトレンチキャパシタの製造方法の導電層を形成する工程は、化学気相成長を行う工程と、物理気相成長を行う工程と、を含む。化学気相成長を行う工程では、基材の上面及びトレンチの壁面に沿って導電層が形成される。一方、物理気相成長を行う工程では、基材の上面にのみ導電層が形成される。これにより、上面に沿って延びる導電層の第１部分の厚さは、トレンチ内に位置すると共にトレンチの壁面に沿って延びる導電層の第２部分の厚さより大きくすることができる。したがって、電流経路の断面積を大きくすることができ、等価直列抵抗の低下を図ることができる。

本発明によれば、等価直列抵抗の低下を図ることが可能なトレンチキャパシタ及びトレンチキャパシタの製造方法が提供される。

一実施形態に係るトレンチキャパシタの模式的な平面図である。 図１のトレンチキャパシタをＩ−Ｉ線で切断した断面を模式的に示す断面図である。 図１のトレンチキャパシタのトレンチ部分を拡大して示す断面図である。 他の実施形態に係るトレンチキャパシタのトレンチ部分を拡大して示す断面図である。 他の実施形態に係るトレンチキャパシタのトレンチ部分を拡大して示す断面図である。

以下、適宜図面を参照し、本発明の様々な実施形態を説明する。なお、複数の図面において共通する構成要素には当該複数の図面を通じて同一の参照符号が付される。各図面は、説明の便宜上、必ずしも正確な縮尺で記載されているとは限らない点に留意されたい。特に、後述する電極層や誘電体層は、実際には非常に薄い膜であるが、各図面においては、説明の便宜のために視認できる程度の厚さを有するように記載されている。

図１〜図３を参照して、一実施形態によるトレンチキャパシタ１について説明する。これらの図に示されているトレンチキャパシタ１は、薄膜プロセスにより作製されたＭＩＭ構造体を有する薄膜キャパシタである。図１は、トレンチキャパシタ１の模式的な平面図であり、図２は、トレンチキャパシタ１をＩ−Ｉ線で切断した断面を模式的に示す断面図である。図３は、トレンチキャパシタのトレンチ部分を拡大して示す断面図である。

図示のように、一実施形態によるトレンチキャパシタ１は、基材１０と、基材１０に設けられたＭＩＭ構造体２０と、ＭＩＭ構造体２０を覆うように設けられた保護層４０と、を備える。保護層４０の外側には、外部電極２及び外部電極３が設けられる。外部電極２及び外部電極３は、詳しくは後述するように、ＭＩＭ構造体２０を構成する電極層と電気的に接続される。

トレンチキャパシタ１は、外部電極２及び外部電極３を回路基板に設けられたランドに接合することにより、当該回路基板に実装される。この回路基板は、様々な電子機器に搭載され得る。トレンチキャパシタ１が実装された回路基板を備える電子機器には、スマートフォン、携帯電話、タブレット端末、ゲームコンソール、及びこれら以外のトレンチキャパシタ１が実装された回路基板を備えることができる任意の電子機器が含まれる。

図１及び図２においては、互い直交するＸ方向、Ｙ方向、及びＺ方向が示されている。本明細書においては、これらの図に示されているＸ方向、Ｙ方向、及びＺ方向を基準としてトレンチキャパシタ１の構成部材の向きや配置を説明することがある。具体的には、文脈上別に解される場合を除き、薄膜キャパシタ１の「幅」方向、「長さ」方向、及び「厚さ」方向はそれぞれ、図１のＸ軸に沿う方向、Ｙ軸に沿う方向、及びＺ軸に沿う方向とする。本明細書においてトレンチキャパシタ１及びその構成部材の上下方向に言及する際には、文脈上別に解される場合を除き、Ｚ軸の正方向がトレンチキャパシタ１の上方向とされ、Ｚ軸の負方向がトレンチキャパシタ１の下方向とされる。

一実施形態において、基材１０は、Ｓｉ等の絶縁材料から成る。一実施形態において、基材１０は、概ね直方体の形状に形成されており、その幅方向（Ｘ軸方向）の寸法は例えば５０μｍ〜５０００μｍとされ、その長さ方向（Ｙ軸方向）の寸法は例えば５０μｍ〜５０００μｍとされ、その厚さ方向（Ｚ軸方向）の寸法は例えば５μｍ〜５００μｍとされる。本明細書において具体的に示される基材１０の寸法は例示に過ぎず、基材１０は任意の寸法をとることができる。

基材１０は、上面１０ａと、当該上面１０ａとは反対側の下面１０ｂと、上面１０ａと下面１０ｂとを接続する側面１０ｃと、後述のトレンチ１１を画定する壁部１２とを有する。図１の実施形態において基材１０は略直方体状であり、本明細書中では、当該基材１０の上面１０ａと下面１０ｂとを接続する４つの面をまとめて側面１０ｃという。基材１０には、その上面１０ａからＺ軸方向に沿って延伸する複数のトレンチ１１が形成されている。複数のトレンチ１１の各々は、Ｚ軸方向に所定の深さを有するように形成される。本明細書においては、Ｚ軸方向をトレンチ１１の深さ方向と呼ぶことがある。図１に示されているように、複数のトレンチ１１の各々は、その平面視の形状が、Ｘ軸方向に沿って延びる辺とＹ軸方向に沿って延びる辺とで画定される略長方形となるように形成されている。図示の実施形態において、複数のトレンチ１１の各々は、平面視において、Ｘ軸方向に沿って延びる辺がＹ軸方向に沿って延びる辺よりも短くなるように形成されている。

一実施形態において、複数のトレンチ１１の各々は、単位面積あたりの高容量化を実現するために、高アスペクト比を有するように形成される。つまり、複数のトレンチ１１の各々は、その幅（例えば、Ｘ軸方向の辺の長さ）に対する深さ（Ｚ軸方向の寸法）の比が大きくなるように形成される。複数のトレンチ１１の各々の幅（Ｘ軸方向における寸法）は例えば０．１μｍ〜５μｍとされ、その深さ（Ｚ軸方向における寸法）は例えば１μｍ〜１００μｍとされる。本明細書において具体的に示されるトレンチ１１の寸法は例示に過ぎず、トレンチ１１は任意の寸法をとることができる。また、トレンチ１１の平面視における形状は長方形形状に限られず、トレンチ１１は任意の形状をとることができる。一実施形態において、トレンチ１１は、その深さ（Ｚ軸方向における寸法）が３０μｍであり、その幅（Ｘ軸方向における寸法）が１．０μｍとなるように構成される。

トレンチ１１は、例えばＳｉ基板の表面にトレンチ１１のパターンに対応する開口が形成されたマスクを形成した後、エッチングにより当該Ｓｉ基板をエッチングすることで形成され得る。トレンチ１１のエッチング加工は、ボッシュプロセスを用いた深掘りＲＩＥ（深掘り反応性エッチング）等の反応性イオンエッチング法により行われ得る。

複数のトレンチ１１のうち隣接するトレンチ１１同士は壁部１２によって隔てられている。言い換えると、壁部１２は、基材１０の一部であり、隣接するトレンチ１１を互いから離隔させるように構成される。壁部１２の表面である壁面１３は、トレンチ１１を画定している。壁面１３は、上下方向（すなわち、Ｚ軸方向）に沿って延びる側面１３Ａと、上面１０ａに沿った方向（すなわち、Ｘ軸方向又はＹ軸方向）に延びる底面１３Ｂと、を含む。

続いて、ＭＩＭ構造体２０について説明する。前述のように、基材１０には、ＭＩＭ構造体２０が設けられる。図示のように、ＭＩＭ構造体２０は、その一部がトレンチ１１の各々に埋め込まれるように、基材１０に設けられている。

ＭＩＭ構造体２０は、基材１０の上面１０ａ及びトレンチ１１に追従する形状を有するように構成される。ＭＩＭ構造体２０は、複数の導電層と、当該複数の導電層に挟まれた誘電体層とを有する。一実施形態では、ＭＩＭ構造体２０は、第１導電層と、第２導電層と、第１導電層と第２導電層とに挟まれた誘電体層とを有する。すなわち、ＭＩＭ構造体２０は、導電層と誘電体層とが交互に積層された積層体である。図示の実施形態におけるＭＩＭ構造体２０は、下部電極層２２（第２導電層）と、当該下部電極層２２の上に設けられた誘電体層２１と、当該誘電体層２１の上に設けられた上部電極層２３（第１導電層）と、を有する。本明細書においてＭＩＭ構造体２０における上下方向に言及する場合には、下部電極及び上部電極という慣用されている名称と整合性をとるために、Ｚ軸方向に沿う上下方向ではなく、基材１０により近い側を「下」とし、基材１０からより遠い側を「上」として説明がなされることがある。ＭＩＭ構造体２０は、２層以上のＭＩＭ層を含んでもよい。例えば、ＭＩＭ構造体２０が２層のＭＩＭ層を有する場合には、下部電極層２２、誘電体層２１、及び上部電極層２３から構成される第１層目のＭＩＭ層の上に第２層目のＭＩＭ層が形成される。例えば、第２層目のＭＩＭ層は、上部電極層２３の上に設けられた誘電体層と、この誘電体層の上に設けられた電極層と、を備えることができる。この場合、上部電極層２３は、第１層目のＭＩＭ層の上側の電極層としての機能と、第２層目のＭＩＭ層の下側の電極層としての機能を兼ねる。

誘電体層２１の材料として、ＢＳＴ（チタン酸バリウムストロンチウム）、ＢＴＯ（チタン酸バリウム）、チタン酸ストロンチウム（ＳＴＯ）、ジルコニア（ＺｒＯ₂）、アルミナ（Ａｌ₂Ｏ₃）、酸化ハフニウム（ＨｆＯ₂）、酸化チタン（ＴｉＯ₂）、及びこれら以外の誘電体材料を用いることができる。誘電体層２１の材料は、本明細書で明示的に説明されたものには限定されない。

誘電体層２１は、例えば、ＡＬＤ（原子層堆積）法、スパッタ法、ＣＶＤ法、蒸着法、めっき法、又はこれら以外の公知の方法により形成される。誘電体層２１は、その膜厚が例えば１ｎｍ〜５００ｎｍとなるように形成される。一実施形態において、誘電体層２１の膜厚は、１００ｎｍとされる。

下部電極２２及び上部電極２３の材料として、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ルテニウム（Ｒｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、導電性シリコン、これらの金属元素の一又は複数を含む合金材料、及び前記金属元素の化合物、もしくはこれら以外の金属材料を用いることができる。一実施形態においては、下部電極層２２及び上部電極層２３の材料として、白金（Ｐｔ）が用いられる。下部電極層２２及び上部電極層２３の材料として窒化チタン（ＴｉＮ）が用いられてもよい。下部電極層２２及び上部電極層２３の材料は、本明細書で明示的に説明されたものには限定されない。

下部電極層２２及び上部電極層２３は、例えば、ＡＬＤ（原子層堆積）法、スパッタ法、蒸着法、めっき法、又はこれら以外の公知の方法により形成される。一実施形態において、下部電極層２２は、その膜厚が例えば１ｎｍ〜５００ｎｍとなるように形成される。一実施形態において、上部電極２３は、その膜厚が例えば１ｎｍ〜５００ｎｍとなるように形成される。下部電極層２２及び上部電極層２３の詳細な構造については、後述する。

続いて、保護層４０について説明する。保護層４０は、外部環境からＭＩＭ構造体２０を保護するために、ＭＩＭ構造体２０及び基材１０を覆うように設けられる。保護層４０は、例えば、外部から受ける衝撃等の機械的ダメージからＭＩＭ構造体２０を保護するように設けられる。保護層４０の材料として、ポリイミド等の樹脂材料、酸化シリコン（ＳｉＯ₂）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、及びこれら以外の絶縁材料を用いることができる。保護層４０は、例えば、スピンコート法により感光性ポリイミドを塗布し、この塗布されたポリイミドを露光、現像、及びキュアすることにより形成される。保護層４０は、その膜厚が例えば２００ｎｍ〜５０００ｎｍとなるように形成される。一実施形態において、保護層４０の膜厚は３０００ｎｍとされる。保護層４０の材料及び膜厚は、本明細書で明示的に説明されたものには限定されない。

保護層４０とＭＩＭ構造体２０（又は基材１０）との間には、不図示のバリア層が設けられていてもよい。バリア層は、トレンチキャパシタ１の耐候性を向上させるために、主にＭＩＭ構造体２０の上に設けられる。一実施形態において、バリア層は、保護層４０から放出される水分や大気中の水分がＭＩＭ構造体２０に到達しないように、ＭＩＭ構造体２０と保護層４０との間に設けられる。バリア層は、水素ガスバリア性に優れた薄膜であってもよい。バリア層の材料として、アルミナ（Ａｌ₂Ｏ₃）、酸化シリコン（ＳｉＯ₂）、酸窒化シリコン（ＳｉＯＮ）、ジルコニア（ＺｒＯ₂）、及びこれら以外の絶縁材料を用いることができる。バリア層は、例えば、スパッタ法、ＣＶＤ法、又はこれら以外の公知の方法により形成される。バリア層は、その膜厚が例えば５ｎｍ〜５００ｎｍとなるように形成される。一実施形態において、バリア層の膜厚は５０ｎｍとされる。バリア層の材料及び膜厚は、本明細書で明示的に説明されたものには限定されない。

続いて、外部電極２及び外部電極３について説明する。外部電極２及び外部電極３は、保護層４０の上側に、Ｙ軸方向において互いから離間するように設けられる。外部電極２及び外部電極３は、保護層４０の外側に金属材料を含む導体ペーストを塗布することにより形成される。外部電極２及び外部電極３の材料として、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、もしくはこれら以外の金属材料、又は、これらの金属元素の一又は複数を含む合金材料を用いることができる。外部電極２及び外部電極３には、必要に応じて、半田バリア層及び半田漏れ層の少なくとも一方が形成されてもよい。

保護層４０のＹ軸負方向の端の近くには溝４１が設けられており、Ｙ軸正方向の端の近くには溝４２が設けられている。溝４１及び溝４２はいずれも、Ｘ軸方向に沿って延伸すると共に保護層４０をＺ軸方向に貫通する用に設けられている。溝４１には引出電極２ａが設けられ、溝４２には引出電極３ａが設けられている。

引出電極２ａの上端は外部電極２に接続され、引出電極２ａの下端はＭＩＭ構造体２０の下部電極層２２に接続される。引出電極３ａの上端は外部電極３に接続され、引出電極３ａの下端はＭＩＭ構造体２０の上部電極２３に接続される。

引出電極２ａ、３ａの材料として、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、もしくはこれら以外の金属材料、又は、これらの金属元素の一又は複数を含む合金材料を用いることができる。引出電極２ａ、３ａは、蒸着法、スパッタ法、メッキ法、又はこれら以外の公知の方法により形成される。

次に、図３を参照して、ＭＩＭ構造体２０の下部電極層２２及び上部電極層２３について詳細に説明する。図３に示されるように、下部電極層２２及び上部電極層２３のそれぞれは、トレンチ１１の外に位置すると共に上面１０ａに沿って延びる第１部分２２Ｒ１，２３Ｒ１と、トレンチ１１内に位置すると共にトレンチ１１の壁面１３に沿って延びる第２部分２２Ｒ２，２３Ｒ２と、を有している。上部電極層２３の第１部分２３Ｒ１の厚さ２３Ｔ１は、上部電極２３の第２部分２３Ｒ２の厚さ２３Ｔ２より大きい。本明細書において、第１部分２２Ｒ１，２３Ｒ１の厚さ２２Ｔ１，２３Ｔ１とは、それぞれ、Ｚ軸方向における下部電極層２２又は上部電極層２３の寸法をいう。第２部分２２Ｒ２，２３Ｒ２の厚さ２２Ｔ２，２３Ｔ２とは、それぞれ、壁部１２の壁面１３に対して垂直な方向における下部電極層２２又は上部電極層２３の寸法をいう。具体的に、第２部分２２Ｒ２，２３Ｒ２のうちトレンチ１１の底面１３Ｂに沿った部分の厚さは、Ｚ軸方向の下部電極層２２又は上部電極層２３の寸法をいい、第２部分２２Ｒ２，２３Ｒ２のうちトレンチ１１の側面１３Ａに沿った部分の厚さは、Ｘ軸又はＹ軸方向の下部電極層２２又は上部電極層２３の寸法をいう。トレンチ１１内が埋まって上部電極層２３同士の間に隙間がない場合（すなわち、第２部２３Ｒ２のうち、側面１３Ａに沿った部分と底面１３Ｂに沿った部分とを明確に区別できない場合）には、Ｘ軸方向又はＹ軸方向における誘電体層２１同士の間の間隔の半分を第２部分２３Ｒ２の厚さ２３Ｔ２とする。上部電極層２３の第1部分２３Ｒ１の厚さ２３Ｔ１は、例えば、第２部分の厚さ２３Ｔ２の２倍以上且つ５０倍以とすることができる。特に、上部電極層２３の第１部分２３Ｒ１の厚さ２３Ｔ１は、上部電極層２３の第２部分２３Ｒ２の厚さ２３Ｔ２の２．５倍以上であることが好ましい。一例として、上部電極層２３の第１部分２３Ｒ１の厚さ２３Ｔ１は２００ｎｍであり、上部電極層２３の第２部分２３Ｒ２の厚さ２３Ｔ２は５０ｎｍである。

上部電極層２３の第１部分２３Ｒ１は、第１層２３Ａと、第１層２３Ａの上に設けられた第２層２３Ｂと、を含む多層構造を有する。上部電極層２３の第１部分２３Ｒ１を構成する層の数は特に限定されず、第１部分２３Ｒ１は３層以上の多層構造を有していてもよい。図示の実施形態では、上部電極層２３の第１部分２３Ｒ１は第１層２３Ａ及び第２層２３Ｂの２層によって構成され、第２部分２３Ｒ２は第１層２３Ａのみによって構成されている。上部電極層２３の第１層２３Ａは誘電体層２１と接し、上部電極層２３の第２層２３Ｂは保護層４０と接触する。第１層２３Ａの厚さは、第２部分２３Ｒ２の厚さＴ２と略同一である。第１層２３Ａの厚さは、例えば５０ｎｍであり、第２層２３Ｂの厚さは、例えば１５０ｎｍである。第１層２３Ａと第２層２３Ｂとは、互いに同一の材料によって構成されてもよいし、互いに異なる材料によって構成されてもよい。図示の実施形態では、第１層２３Ａと第２層２３Ｂとは互いに異なる材料によって構成され、第２層２３Ｂを構成する材料の導電率は、第１層２３Ａを構成する材料の導電率より高くなっている。第１層２３Ａと第２層２３Ｂとは互いに異なる材料によって構成される場合、第１層２３Ａと第２層２３Ｂとの密着性を向上させるために、第１層２３Ａと第２層２３Ｂとの間に密着層を設けてもよい。密着層を構成する材料としては、例えばＴｉ、又はＴｉＮ、Ｔａ、ＴａＮ等が挙げられる。一例として、第１層２３ＡはＰｔによって構成され、第２層２３ＢはＣｕによって構成される。この場合、第１層２３Ａと第２層２３Ｂとの間の密着層は、Ｔｉによって構成される。

下部電極層２２の第１部分２２Ｒ１の厚さと、当該下部電極層２２の第２部分２２Ｒ２の厚さとは、略同一である。図示の実施形態では、下部電極層２２の第１部分２２Ｒ１は多層構造を有しておらず、１層のみから構成されている。上部電極層２３の第１部分２３Ｒ１の厚さ２３Ｔ１は、下部電極層２２の第１部分２２Ｒ１の厚さ２２Ｔ１より大きくなっている。一例として、下部電極層２２の厚さは、５０ｎｍである。下部電極層２２及び上部電極層２３の膜厚は、本明細書で明示的に説明されたものに限定されない。

次に、トレンチキャパシタ１の製造方法について説明する。まず、上面１０ａ、上面１０ａとは反対側の下面、及び上下方向に沿って上面１０ａから延びるトレンチ１１を有する基材を準備する。具体的には、基材１０となるウェハを準備し、トレンチ１１のパターンに対応したマスクをウェハの上面に形成する。次に、ウェハをエッチングすることにより、複数のトレンチ１１を形成する。これにより、壁部１２及びトレンチ１１を画定する壁面１３が形成される。ウェハのエッチングは、例えばボッシュプロセス等を用いたドライエッチングによってなされる。

次に、ウェハからマスクを除去し、ウェハの上面及び壁部１２に沿ってＭＩＭ構造体２０を形成する。ＭＩＭ構造体２０を形成する工程は、導電層を形成する工程と、誘電体層を形成する工程とを含む。ＭＩＭ構造体２０を形成する工程では、まず、下部電極層２２を形成する。下部電極層２２は、例えばＰｔによって形成される。次に、下部電極層２２の上に誘電体層２１を形成する。誘電体層２１は、例えばジルコニアから形成される。下部電極層２２及び誘電体層２１は、例えばＡＬＤ法又はＣＶＤ法等の化学気相成長法によって形成され得る。次に、誘電体層２１の上に、上部電極層２３を形成する。上部電極層２３を形成する工程は、化学気相成長を行う工程と、物理気相成長を行う工程と、を含む。上部電極層２３を行う際には、まずＡＬＤ法又はＣＶＤ法等の化学気相成長を行うことにより第１層２３Ａを形成する。次に、スパッタ法又は真空蒸着法等の物理気相成長を行うことにより、第２層２３Ｂを形成する。物理気相成長法では、トレンチ１１内に第２層２３Ｂの材料が供給されにくいので、第２層２３Ｂはトレンチ１１内に成膜されにくく、ウェハの上面に成膜される。このため、基材１０の上面１０ａに沿った第１部分２３Ｒ１の厚さは、トレンチ１１の壁面１３に沿って延びる第２部分２３Ｒ２の厚さよりも大きくなる。以上の工程により、ＭＩＭ構造体２０が形成される。

次に、ＭＩＭ構造体２０の上に保護層４０を形成する。このとき、保護層４０のうちＭＩＭ構造体２０の上側に設けられている部分のＹ軸方向の両端の各々の近くに、それぞれ溝を設ける。次に、めっき法などにより、溝の内部に引出電極２ａ，３ａを形成すると共に、保護層４０の表面に外部電極２及び外部電極３を形成する。最後に、ウェハを個片化する。以上の工程により、複数のトレンチキャパシタ１が得られる。

次に、トレンチキャパシタ１の作用効果について説明する。以上説明したように、トレンチキャパシタ１の下部電極層２２及び上部電極層２３（すなわち、複数の導電層）のそれぞれは、トレンチ１１の外に位置すると共に上面１０ａに沿って延びる第１部分２２Ｒ１，２３Ｒ１と、トレンチ１１内に位置すると共にトレンチ１１の壁面１３に沿って延びる第２部分２２Ｒ２，２３Ｒ１と、を有し、上部電極層２３の第１部分２３Ｒ１の厚さ２３Ｔ１は、当該上部電極層２３の第２部分２３Ｒ２の厚さ２３Ｔ２より大きい。

一般的なトレンチキャパシタにおいては、単位面積当たりの発生容量を向上させるためにトレンチパターンの微細化が求められている。しかしながら、トレンチパターンを微細化すると、トレンチ１１内においては基材１０の表面１０ａに沿った方向（すなわち、Ｘ軸方向及びＹ軸方向）における寸法の制限が厳しくなるので、ＭＩＭ構造体２０の下部電極層及び上部電極層の厚さを薄くする必要がある。その結果、一般的なキャパシタでは電流経路の断面積が小さくなり、等価直列抵抗（ＥＳＲ）が大きくなりやすいという問題がある。

本発明者は、トレンチキャパシタのＭＩＭ構造体の導電層（すなわち、下部電極層及び上部電極層）においては、トレンチの内部（すなわち、第２部分２２Ｒ２，２３Ｒ２）に流れる電流量が少なく、基板の表面に沿った部分（すなわち、第１部分２２Ｒ１，２３Ｒ１）に流れる電流量が多いことを見出した。そこで、トレンチキャパシタ１では、下部電極層２２及び上部電極層２３のうち、少なくとも一の導電層（図示の実施形態では、上部電極層２３）の第１部分２３Ｒ１の厚さ２３Ｔ１を、当該一の導電層（すなわち、上部電極層２３）の第２部分２３Ｒ２の厚さ２３Ｔ２より大きくしている。このように、多くの電流が流れる第１部分２３Ｒ１の厚さ２３Ｔ１が大きくなっていることにより、等価直列抵抗（ＥＳＲ）への影響が大きい部分において電流経路の断面積を大きくすることができる。したがって、等価直列抵抗の低下を図ることができる。

また、第１部分２３Ｒ１の厚さ２３Ｔ１のみが相対的に大きくなっていることにより、上面１０ａに沿った方向におけるトレンチ１１の寸法を大きくすることなく電流経路の断面積を大きくすることができる。したがって、単位面積当たりの発生容量を保ちつつ、等価直列抵抗の低下を図ることができる。

上部電極層２３の第１部分２３Ｒ１の厚さ２３Ｔ１は、上部電極層２３の第２部分２３Ｒ２の厚さ２３Ｔ２の２倍以上且つ５０倍以下である。第１部分２３Ｒ１の厚さ２３Ｔ１を第２部分２３Ｒ２の厚さ２３Ｔ２の５０倍以下とすることにより、効果的に等価直列抵抗の低下を図ることができる。また、第１部分２３Ｒ１の厚さ２３Ｔ１を第２部分２３Ｒ２の厚さ２３Ｔ２の５０倍以下とすることにより、製造過程で物理気相成長法によって第２層２３Ｂを形成する工程においてトレンチ１１が塞がれてしまうことを抑制できる。

上部電極層２３の第１部分２３Ｒ１は、第１層２３Ａと、第１層２３Ａの上に設けられた第２層２３Ｂと、を含む多層構造を有している。これにより、第１層２３Ａ及び第２層２３Ｂを互いに異なる材料によって構成することができる。また、第1層２３Ａと第２層２３Ｂとを互いに異なる方法によって形成することができるので、相対的に厚さが大きい第２層２３Ｂを成膜レートの高い方法で形成することができる。

トレンチキャパシタ１では、第２層２３Ｂを構成する材料の導電率は、第１層２３Ａを構成する材料の導電率より高くなっている。これにより、トレンチキャパシタ１の等価直列抵抗を更に低減することができる。

また、トレンチキャパシタ１の製造方法において、上部電極２３を形成する工程は、化学気相成長を行う工程と、物理気相成長を行う工程と、を含む。化学気相成長を行う工程では、基材１０の上面１０ａ及びトレンチ１１の壁面に沿って上部電極２３の第１層２３Ａが形成される。一方、物理気相成長を行う工程では、トレンチ１１内に第２層２３Ｂの材料が供給されにくいので、基材１０の上面１０ａに第２層２３Ｂが形成される。これにより、トレンチ１１の外に位置すると共に上面１０ａに沿って延びる上部電極層２３の第１部分２３Ｒ１の厚さ２３Ｔ１は、トレンチ１１内に位置すると共にトレンチ１１の壁面１３に沿って延びる上部電極層２３の第２部分２３Ｒ２の厚さ２３Ｔ２より大きくすることができる。したがって、上面１０ａに沿った方向（すなわち、上下方向に直交する方向）におけるトレンチ１１の寸法を拡大することなく電流経路の断面積を大きくすることができ、単位面積当たりの発生容量を保ちつつ、等価直列抵抗の低下を図ることができる。

次に、図４を参照して、他の実施形態に係るトレンチキャパシタ１００について説明する。図４に示されるように、他の実施形態に係るトレンチキャパシタ１００は、トレンチキャパシタ１と同様に、上面１０ａから延びるトレンチ１１を有する基材１０と、複数の導電層（すなわち、上部電極層２３及び下部電極２２）と、複数の導電層に挟まれた誘電体層２１とを有し、上面１０ａ及びトレンチ１１を画定する壁面１３に沿って設けられたＭＩＭ構造体２０と、を備えている。トレンチキャパシタ１００がトレンチキャパシタ１と相違する点は、上部電極層２３ではなく、下部電極層２２の第１部分２２Ｒ１の厚さ２２Ｔ１が、当該下部電極層２２の第２部分２２Ｒ２の厚さ２２Ｔ２より大きくなっている点である。トレンチキャパシタ１００の下部電極層２２の第１部分２２Ｒ１は多層構造を有しており、第１層２２Ａ及び第２層２２Ｂを含んでいる。下部電極層２２の第１部分２２Ｒ１の厚さ２２Ｔ１は、下部電極層２２の第２部分２２Ｒ２の厚さ２２Ｔ２の２倍以上５０倍以下の範囲内に設定される。特に、第１部分２２Ｒ１の厚さ２２Ｔ１は、第２部分２２Ｒ２の厚さ２２Ｔ２の２．５倍以上であることが好ましい。一例として、第１部分２２Ｒ１の厚さ２２Ｔ１は２００ｎｍ、第２部分２２Ｒ２の厚さ２２Ｔ２は５０ｎｍである。トレンチキャパシタ１００の上部電極層２３の第１部分２３Ｒ１の厚さ２３Ｔ１と、上部電極層２３の第２部分２３Ｒ２の厚さ２３Ｔ１とは、略同一である。

トレンチキャパシタ１００は、上記で説明されたトレンチキャパシタ１の製造方法と略同様の方法によって製造され得るが、下部電極層２２を形成する工程において、化学気相成長法によって下部電極層２２の第１層２２Ａを形成した後、物理気相成長法によって下部電極層２２の第２層２２Ｂを形成する点で異なる。上部電極層２３は、ＡＬＤ法又はＣＶＤ法等の化学気相成長法によって形成される。

上記のトレンチキャパシタ１００においては、下部電極層２２の第１部分２２Ｒ１の厚さ２２Ｔ１が当該下部電極層２２の第２部分２２Ｒ２の厚さ２２Ｔ２よりも厚くなっている。したがって、トレンチキャパシタ１と同様の理由により、単位面積当たりの発生容量を保ちつつ、等価直列抵抗の低下を図ることができる。

次に、図５を参照して、他の実施形態に係るトレンチキャパシタ２００について説明する。図５に示されるように、トレンチキャパシタ２００は、トレンチキャパシタ１と同様に、上面１０ａから延びるトレンチ１１を有する基材１０と、複数の導電層（すなわち、上部電極層２３及び下部電極２２）と、複数の導電層に挟まれた誘電体層２１とを有し、上面１０ａ及びトレンチ１１を画定する壁面に沿って設けられたＭＩＭ構造体２０と、を備えている。トレンチキャパシタ２００がトレンチキャパシタ１と相違する点は、上部電極層２３及び下部電極層２２の両方において、第１部分２２Ｒ１，２３Ｒ１の厚さ２２Ｔ１，２３Ｔ１が第２部分２２Ｒ２，２３Ｒ２の厚さ２２Ｔ２，２３Ｔ２より大きくなっている点である。トレンチキャパシタ２００の下部電極層２２の第１部分２２Ｒ１は多層構造を有しており、第１層２２Ａ及び第２層２２Ｂを含んでいる。同様に、上部電極層２３の第１部分２３Ｒ１も多層構造を有しており、第１層２３Ａ及び第２層２３Ｂを含んでいる。下部電極層２２及び上部電極層２３の第１部分２２Ｒ１，２３Ｒ１の厚さ２２Ｔ１，２３Ｔ１は、第２部分２２Ｒ２，２３Ｒ２の厚さ２２Ｔ２，２３Ｔ２の２倍以上５０倍以下の範囲内に設定される。図５に示される実施形態では、下部電極層２２の第１部分２２Ｒ１の厚さ２２Ｔ１と上部電極層２３の第１部分２３Ｒ１の厚さ２３Ｔ１とは略同一であるが、下部電極層２２の第１部分２２Ｒ１の厚さ２２Ｔ１と上部電極層２３の第１部分２３Ｒ１の厚さ２３Ｔ１とは互いに異なっていてもよい。また、下部電極層２２の第２部分２２Ｒ２の厚さ２２Ｔ２と上部電極層２３の第２部分２３Ｒ２の厚さ２３Ｔ２とは略同一であるが、下部電極層２２の第２部分２２Ｒ２の厚さ２２Ｔ２と上部電極層２３の第２部分２３Ｒ２の厚さ２３Ｔ２とは互いに異なっていてもよい。

上記のトレンチキャパシタ２００においては、下部電極層２２及び上部電極層２３の両方において、第１部分２２Ｒ１，２３Ｒ１の厚さ２２Ｔ１，２３Ｔ１が第２部分２２Ｒ２，２３Ｒ２の厚さ２２Ｔ２，２３Ｔ２よりも厚くなっている。したがって、トレンチキャパシタ１と同様の理由により、単位面積当たりの発生容量を保ちつつ、等価直列抵抗の更なる低下を図ることができる。

本明細書で説明された各構成要素の寸法、材料、及び配置は、実施形態中で明示的に説明されたものに限定されず、この各構成要素は、本発明の範囲に含まれうる任意の寸法、材料、及び配置を有するように変形することができる。また、本明細書において明示的に説明していない構成要素を、説明した実施形態に付加することもできるし、各実施形態において説明した構成要素の一部を省略することもできる。

本明細書において、一の物体が他の物体の「上」、「上面」、「下」、又は「下面」に設けられると説明される場合には、当該一の物体は当該他の物体と直接接していても良く、別の層や膜を介して間接的に接していても良い。

１…トレンチキャパシタ、１０…基材、１０ａ…上面、１１…トレンチ、１２…壁部、２０…ＭＩＭ構造体、２１…誘電体層、２２…下部電極層（第２導電層）、２３…上部電極層（第１導電層）、２２Ａ，２３Ａ…第１層、２２Ｂ，２３Ｂ…第２層、２２Ｒ１，２３Ｒ１…第１部分、２２Ｒ２，２３Ｒ２…第２部分。

Claims (12)

1. 上面、前記上面とは反対側の下面、及び上下方向に沿って前記上面から延びるトレンチを有する基材と、
   複数の導電層及び前記複数の導電層に挟まれた誘電体層を有するＭＩＭ構造体と、を備え、
   前記複数の導電層のそれぞれは、前記トレンチ外に位置すると共に前記上面に沿って延びる第１部分と、前記トレンチ内に位置すると共に前記トレンチの前記壁面に沿って延びる第２部分と、を有し、
   前記複数の導電層のうち、少なくとも一の導電層の前記第１部分の厚さは、当該一の導電層の前記第２部分の厚さより大きい、トレンチキャパシタ。
2. 前記複数の導電層は、前記誘電体層の上に位置する第１導電層を含み、
   前記第１導電層の前記第１部分の厚さは、前記第１導電層の前記第２部分の厚さより大きい、請求項１に記載のトレンチキャパシタ。
3. 前記第１導電層の前記第１部分の厚さは、前記第１導電層の前記第２部分の厚さの２倍以上且つ５０倍以下である、請求項２に記載のトレンチキャパシタ。
4. 前記第１導電層の前記第1部分は、第１層と、前記第１層の上に設けられた第２層と、を含む多層構造を有する、請求項２又は３に記載のトレンチキャパシタ。
5. 前記複数の導電層は、前記誘電体層の下に位置する第２導電層を含み、
   前記第２導電層の前記第１部分の厚さは、前記第２導電層の前記第２部分の厚さより大きい、請求項１〜４の何れか一項に記載のトレンチキャパシタ。
6. 前記第２導電層の前記第１部分の厚さは、前記第２導電層の前記第２部分の厚さの２倍以上且つ５０倍以下である、請求項５に記載のトレンチキャパシタ。
7. 前記第２導電層の前記第１部分は、第１層と、前記第１層の上に設けられた第２層と、を含む多層構造を有する、請求項５又は６に記載のトレンチキャパシタ。
8. 前記第２層を構成する材料の導電率は、前記第１層を構成する材料の導電率より高い、請求項４又は７に記載のトレンチキャパシタ。
9. 前記第１導電層の前記第１部分の厚さは、前記第２導電層の前記第１部分の厚さより大きい、請求項５〜８の何れか一項に記載のトレンチキャパシタ。
10. 請求項１〜９の何れか一項に記載のトレンチキャパシタを備える、回路基板。
11. 請求項１０に記載の回路基板を備える、電子機器。
12. 上面、前記上面とは反対側の下面、及び上下方向に沿って前記上面から延びるトレンチを有する基材を準備する工程と、
    前記上面及び前記トレンチを画定する壁面に沿ってＭＩＭ構造体の導電層を形成する工程と、を備え、
    前記導電層を形成する工程は、化学気相成長を行う工程と、物理気相成長を行う工程とを含む、トレンチキャパシタの製造方法。

Images