JP2021044636A - 光電変換装置 - Google Patents

Abstract

【課題】信号処理回路で種々の演算処理を行うことが可能な光電変換装置を提供する。【解決手段】光電変換装置は、複数の行及び複数の列を構成するようにアレイ状に配された複数の画素１２を有する。複数の画素１２の各々は、光子の入射に応じたアバランシェ増倍によって生成される出力信号を出力する光子検知素子Ｄと、光子検知素子に接続されたクエンチ素子Ｒｑと、光子検知素子に接続され、出力信号に基づく検知信号を生成する波形整形部ＩＮＶと、波形整形部ＩＮＶから出力される検知信号に対して信号処理を行う信号処理回路１８と、を有する。信号処理回路１８は、波形整形部ＩＮＶから出力される検知信号を計数する計数処理を行う計数部と、計数部から出力される計数結果に対して所定の演算処理を行う演算部と、から成る。【選択図】図２

Description

本発明は、光電変換装置に関する。

光子検知素子として、光子の入射により発生する電荷をアバランシェ降伏により増倍するＡＰＤ（Avalanche Photo Diode）やＳＰＡＤ（Single Photon Avalanche Diode）が知られている。これら光子検知素子は、検知した光子を計数するフォトンカウントセンサとして、撮像や測距に利用されている。ＳＰＡＤを用いたセンサの画素は、一般に、光子検知素子と、クエンチ素子と、波形整形部と、信号処理回路と、により構成される。光子検知素子が光子を検知することにより発生するなだれ電流は、クエンチ素子によって電圧降下を起こし、検知信号を生成する。検知信号は、波形整形部によってパルス状の波形に整形され、信号処理回路に入力される。特許文献１には、画素の動作を制御信号によって制御することで、計数レンジを実効的に拡張し、ダイナミックレンジを拡大することが記載されている。

特開平０７−０６７０４３号公報

しかしながら、特許文献１に記載の信号処理回路の機能は、従来のフォトンカウントセンサ同様、検知信号の計数に限られていた。

本発明の目的は、信号処理回路で種々の演算処理を行うことが可能な光電変換装置を提供することにある。

本発明の一観点によれば、複数の行及び複数の列を構成するようにアレイ状に配された複数の画素を有する光電変換装置であって、前記複数の画素の各々は、光子の入射に応じたアバランシェ増倍によって生成される出力信号を出力する光子検知素子と、前記光子検知素子に接続されたクエンチ素子と、前記光子検知素子に接続され、前記出力信号に基づく検知信号を生成する波形整形部と、前記波形整形部から出力される前記検知信号に対して信号処理を行う信号処理回路と、を有し、前記信号処理回路は、前記波形整形部から出力される前記検知信号を計数する計数処理を行う計数部と、前記計数部から出力される計数結果に対して所定の演算処理を行う演算部と、を有する光電変換装置が提供される。

また、本発明の他の一観点によれば、複数の行及び複数の列を構成するようにアレイ状に配された複数の画素を有する光電変換装置であって、前記複数の画素の各々は、光子の入射に応じたアバランシェ増倍によって生成される出力信号を出力する光子検知素子と、前記光子検知素子に接続されたクエンチ素子と、前記光子検知素子に接続され、前記出力信号に基づく検知信号を生成する波形整形部と、前記波形整形部から出力される前記検知信号に対して信号処理を行う信号処理回路と、を有し、前記信号処理回路は、前記波形整形部から出力される前記検知信号に対して所定の演算処理を行う演算部と、前記演算部から出力される演算結果に対して計数処理を行う計数部と、を有する光電変換装置が提供される。

本発明によれば、信号処理回路において、検知信号の計数のみならず種々の演算処理が可能となり、光電変換装置の高機能化を実現することができる。

本発明の第１実施形態による光電変換装置の概略構成を示すブロック図である。 本発明の第１実施形態による光電変換装置の画素の構成例を示す回路図である。 本発明の第１実施形態による光電変換装置の信号処理回路の構成例を示すブロック図である。 本発明の第１実施形態による光電変換装置の信号処理回路における後処理部の構成例を示すブロック図（その１）である。 本発明の第１実施形態による光電変換装置の信号処理回路における後処理部の構成例を示すブロック図（その２）である。 本発明の第１実施形態による光電変換装置の駆動方法を示すタイミングチャート（その１）である。 本発明の第１実施形態による光電変換装置の駆動方法を示すタイミングチャート（その２）である。 本発明の第２実施形態による光電変換装置の信号処理回路の構成例を示すブロック図である。 本発明の第２実施形態による光電変換装置の駆動方法を示すタイミングチャートである。 本発明の第２実施形態による光電変換装置の信号処理回路の他の構成例を示すブロック図である。 本発明の第２実施形態による光電変換装置の画素の他の構成例を示す回路図（その１）である。 本発明の第２実施形態による光電変換装置の画素の他の構成例を示す回路図（その２）である。 本発明の第３実施形態による光電変換装置の構成例を示す概略図である。 本発明の第４実施形態による撮像システムの概略構成を示すブロック図である。 本発明の第５実施形態による撮像システム及び移動体の構成例を示す図である。

［第１実施形態］
本発明の第１実施形態による光電変換装置及びその駆動方法について、図１乃至図７を用いて説明する。

はじめに、本実施形態による光電変換装置の構成について、図１乃至図５を用いて説明する。図１は、本実施形態による光電変換装置の概略構成を示すブロック図である。図２は、本実施形態による光電変換装置の画素の構成例を示す回路図である。図３は、本実施形態による光電変換装置の信号処理回路の構成例を示すブロック図である。図４及び図５は、本実施形態による光電変換装置の信号処理回路における後処理部の構成例を示すブロック図である。

本実施形態による光電変換装置１００は、図１に示すように、画素領域１０と、垂直走査回路２０と、水平走査回路３０と、出力回路４０と、制御回路５０と、を有する。

画素領域１０には、複数の行及び複数の列に渡ってアレイ状に配された複数の画素１２が設けられている。画素領域１０を構成する画素１２の数は、特に限定されるものではない。例えば、一般的なデジタルカメラのように数千行×数千列の画素１２で画素領域１０を構成することができる。或いは、１行又は１列に並べた複数の画素１２で画素領域１０を構成してもよい。或いは、１つの画素１２で画素領域１０を構成してもよい。

画素領域１０の画素アレイの各行には、第１の方向（図１において横方向）に延在して、制御線１４が配されている。制御線１４は、第１の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。制御線１４の延在する第１の方向は、行方向或いは水平方向と表記することがある。制御線１４の各々は、複数種類の制御信号を画素１２に供給するための複数の信号線を含み得る。

また、画素領域１０の画素アレイの各列には、第１の方向と交差する第２の方向（図１において縦方向）に延在して、データ線１６が配されている。データ線１６は、第２の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。データ線１６の延在する第２の方向は、列方向或いは垂直方向と表記することがある。データ線１６の各々は、画素１２から出力されるデジタル信号をビット毎に転送するための複数の信号線を含み得る。

各行の制御線１４は、垂直走査回路２０に接続されている。垂直走査回路２０は、画素１２を駆動するための制御信号を、制御線１４を介して画素１２に供給する回路部である。垂直走査回路２０は、画素領域１０内の画素１２を行単位で順次走査し、データ線１６を介して各画素１２の画素信号を水平走査回路３０へと出力する。

各列のデータ線１６は、水平走査回路３０に接続されている。水平走査回路３０は、画素領域１０から行単位で出力される各列の画素１２の画素信号を選択して出力回路４０へと順次出力する回路部である。水平走査回路３０は、画素領域１０の複数の列に対応する複数の保持部を備え、画素領域１０から行単位で出力される各列の画素１２の画素信号を対応する列の保持部にて保持する。水平走査回路３０は、各列の保持部を順次走査し、各々に保持されている画素信号を順次出力回路４０へと出力する。

出力回路４０は、トランスミッタ回路４２を有し、水平走査回路３０から出力された画素信号を光電変換装置１００の外部へと出力する回路部である。トランスミッタ回路４２は、例えば、ＬＶＤＳ（Low Voltage Differential Signaling）回路、ＳＬＶＳ（Scalable Low Voltage Signaling）回路等のＳｅｒＤｅｓ（SERializer/DESerializer）送信回路により構成され得る。なお、出力回路４０を構成する外部インターフェース回路は、特に限定されるものではない。

制御回路５０は、垂直走査回路２０及び水平走査回路３０の動作やそのタイミングを制御する制御信号を供給するための回路部である。なお、垂直走査回路２０及び水平走査回路３０の動作やそのタイミングを制御する制御信号の少なくとも一部は、光電変換装置１００の外部から供給してもよい。

各々の画素１２は、図２に示すように、光子検知素子Ｄと、クエンチ素子Ｒｑと、波形整形部ＩＮＶと、信号処理回路１８と、を有する。光子検知素子Ｄは、光子の入射により生成される電荷をアバランシェ降伏により増倍するＡＰＤ（Avalanche Photo Diode）やＳＰＡＤ（Single Photon Avalanche Diode）等のフォトダイオードにより構成され得る。クエンチ素子Ｒｑは、抵抗素子やＭＯＳトランジスタなどにより構成され得る。波形整形部ＩＮＶは、光子検知素子Ｄから出力されるアナログ信号を検知信号に変換する波形整形部であり、例えばインバータ回路により構成され得る。なお、信号処理回路１８については後述する。

光子検知素子Ｄを構成するフォトダイオードのアノードは、電圧Ｖｓｓが供給されるノードに接続されている。光子検知素子Ｄを構成するフォトダイオードのカソードには、クエンチ素子Ｒｑの一方の端子が接続されている。クエンチ素子Ｒｑの他方の端子は、電圧Ｖｄｄが供給されるノードに接続されている。波形整形部ＩＮＶの入力端子は、光子検知素子Ｄとクエンチ素子Ｒｑとの間の接続ノード（ノードＮ）に接続されている。波形整形部ＩＮＶの出力端子は、信号処理回路１８の入力端子に接続されている。信号処理回路１８の出力端子は、データ線１６に接続されている。また、信号処理回路１８には制御線１４が接続されている。

電圧Ｖｓｓ及び電圧Ｖｄｄは、光子検知素子Ｄにガイガーモードで動作するに十分な逆バイアス電圧を印加することが可能なように設定されている。一例では、電圧Ｖｓｓとして負の高電圧が与えられ、電圧Ｖｄｄとして電源電圧程度の正電圧が与えられる。本実施形態では、光子検知素子Ｄを構成するフォトダイオードを、ガイガーモードで動作、すなわち単一光子アバランシェダイオード（ＳＰＡＤ）として使用する。

これにより、光子検知素子Ｄは、電圧Ｖｄｄと電圧Ｖｓｓとの間の電位差に相当する逆バイアス電圧が印加された状態となっている。この逆バイアス電圧は、光子検知素子Ｄを構成するフォトダイオードの降伏電圧よりも高い電圧であり、アバランシェ増倍を起こすに十分である（ガイガーモード）。しかしながら、光子検知素子Ｄに光子が入射していない状態では種となるキャリアが存在しないため、アバランシェ増倍は起こらず、光子検知素子Ｄに電流は流れない（待機状態）。

待機状態の光子検知素子Ｄに光子が入射すると、入射光子により励起されて光子検知素子Ｄ内にキャリアが生成される。光子検知素子Ｄ内に生成されたキャリアは、光子検知素子Ｄ内の高電界で加速されてアバランシェ増倍を引き起こし、大きななだれ電流が発生する（ガイガーモード動作）。このなだれ電流がクエンチ素子Ｒｑを流れることによりクエンチ素子Ｒｑによる電圧降下が生じ、光子検知素子Ｄの端子間電圧が低下する。これにより、光子検知素子Ｄはガイガーモードから外れ（非ガイガーモード）、アバランシェ増倍は停止する。光子検知素子Ｄのカソード側のノード（ノードＮ）のキャリアは、負荷として接続されたクエンチ素子Ｒｑを介して徐々に排出される。これにより、ノードＮの電位は再び初期電圧に戻る。

この一連の動作により、ノードＮは、光子の入射に伴い、待機状態から、ガイガーモードで大きな電流が流れて電圧が降下した状態となり、その後、待機状態に戻る。ノードＮにおけるこの電位変動が、信号Ｓｉｇ＿Ａとして波形整形部ＩＮＶに入力される。波形整形部ＩＮＶは、入力された信号Ｓｉｇ＿Ａの波形をパルス状の信号Ｓｉｇ＿Ｄに整形し、信号処理回路１８へと出力する。この信号Ｓｉｇ＿Ｄが検知信号である。信号処理回路１８は、信号Ｓｉｇ＿Ｄに対して所定の信号処理を行う。信号処理回路１８は、垂直走査回路２０から制御線１４を介して出力される制御信号に応じて、信号処理後の信号である信号ＤＯＵＴをデータ線１６に出力する。

信号処理回路１８は、図３に示すように、計数部１８０と、後処理部１８２と、を有する。信号処理回路１８の入力端子でもある計数部１８０の入力端子は、波形整形部ＩＮＶの出力端子に接続されている。計数部１８０の出力端子は、後処理部１８２の入力端子に接続されている。信号処理回路１８の出力端子でもある後処理部１８２の出力端子は、データ線１６に接続されている。

計数部１８０及び後処理部１８２は、制御線１４に接続されている。計数部１８０には、制御線１４を介して垂直走査回路２０から、計数結果の出力を制御する制御信号Ｓ１と、計数部１８０のリセット動作を制御する制御信号Ｓ２と、動作イネーブル／ディスエーブルを切り替える制御信号Ｓ５と、が供給される。後処理部１８２には、制御線１４を介して垂直走査回路２０から、処理結果の出力を制御する制御信号Ｓ３と、後処理部１８２のリセット動作を制御する制御信号Ｓ４と、動作イネーブル／ディスエーブルを切り替える制御信号Ｓ５と、が供給される。

計数部１８０の入力端子には、波形整形部ＩＮＶから出力される信号Ｓｉｇ＿Ｄが入力される。計数部１８０は、信号Ｓｉｇ＿Ｄの立ち上がりエッジ又は立ち下がりエッジの数を計数する計数処理を行う。そして、計数部１８０は、垂直走査回路２０から供給される制御信号Ｓ１に応じて、計数結果を示す信号ＣＳを後処理部１８２へと出力する。また、計数部１８０は、垂直走査回路２０から制御信号Ｓ２が供給されるとリセット動作を行い、初期状態へと遷移する。これにより、計数部１８０のカウンタの計数値Ｃｏｕｎｔは０になる。

後処理部１８２の入力端子には、計数部１８０から出力される信号ＣＳが入力される。後処理部１８２は、信号ＣＳによって示される計数結果に対して所定の演算処理を行う演算部である。そして、後処理部１８２は、垂直走査回路２０から供給される制御信号Ｓ３に応じて、処理結果を信号ＤＯＵＴとして出力する。また、後処理部１８２は、垂直走査回路２０から制御信号Ｓ４が供給されるとリセット動作を行い、初期状態へと遷移する。

後処理部１８２が行う演算処理としては、特に限定されるものではないが、例えば、平均値の算出、中央値の算出、フィルタリング処理等が挙げられる。フィルタリング処理の例としては、例えば、ＩＩＲ（Infinite Impulse Response）フィルタ処理やＦＩＲ（Finite Impulse Response）フィルタ処理等が挙げられる。

例えば、計数部１８０はフレーム毎に計数を行い、後処理部１８２はフレーム毎の計数結果に対して、平均値の算出、中央値の算出、フィルタリング処理等の演算処理を行うことができる。或いは、計数部１８０は１フレームの間に複数回の計数を行い、後処理部１８２は計数期間毎の計数結果に対して、平均値の算出、中央値の算出、フィルタリング処理等の演算処理を行うことができる。

図４は、ＩＩＲフィルタ回路を含む後処理部１８２の構成例である。後処理部１８２は、例えば図４に示すように、加算回路１８４及び遅延回路１８６を含んで構成されるＩＩＲフィルタと、スイッチＳＷと、により構成され得る。加算回路１８４の２つの入力端子は、信号ＣＳが出力される計数部１８０の出力端子と、遅延回路１８６の出力端子と、に接続されている。加算回路１８４の出力端子は、遅延回路１８６の入力端子と、スイッチＳＷの一方の端子に接続されている。スイッチＳＷの他方の端子は、後処理部１８２の出力端子となる。スイッチＳＷは、垂直走査回路２０から供給される制御信号Ｓ３によって接続状態（導通・非導通）が制御される。後処理部１８２は、スイッチＳＷがオンのとき、加算回路１８４の出力を信号ＤＯＵＴとして出力する。ＩＩＲフィルタ回路を用いて後処理部１８２を構成することにより、所定のＩＩＲフィルタ処理、例えば重み付け加算処理等の演算処理を実現可能である。

図５は、ＦＩＲフィルタ回路を含む後処理部１８２の構成例である。後処理部１８２は、例えば図５に示すように、複数の加算回路１８４、複数の遅延回路１８６及び複数の乗算回路１８８を含んで構成されるＦＩＲフィルタと、スイッチＳＷと、により構成され得る。信号ＣＳが出力される計数部１８０の出力端子には、第１段目の遅延回路１８６の入力端子と、第１段目の乗算回路１８８の入力端子と、が接続されている。第１段目の遅延回路１８６の出力端子には、第２段目の遅延回路１８６の入力端子と、第２段目の乗算回路１８８の入力端子と、が接続されている。第１段目の乗算回路１８８の出力端子と第２段目の乗算回路１８８の出力端子とは、第１段目の加算回路１８４の２つの入力端子に接続されている。第２段目の遅延回路１８６の出力端子には、第３段目の遅延回路１８６の入力端子と、第３段目の乗算回路１８８の入力端子と、が接続されている。第１段目の加算回路１８４の出力端子と第３段目の乗算回路１８８の出力端子とは、第２段目の加算回路１８４の２つの入力端子に接続されている。第３段目の遅延回路１８６の出力端子には、第４段目の乗算回路１８８の入力端子が接続されている。第２段目の加算回路１８４の出力端子と第４段目の乗算回路１８８の出力端子とは、第３段目の加算回路１８４の２つの入力端子に接続されている。第３段目の加算回路１８４の出力端子は、スイッチＳＷの一方の端子に接続されている。スイッチＳＷの他方の端子は、後処理部１８２の出力端子となる。

スイッチＳＷは、垂直走査回路２０から供給される制御信号Ｓ３によって接続状態（導通・非導通）が制御される。後処理部１８２は、スイッチＳＷがオンのとき、加算回路１８４の出力を信号ＤＯＵＴとして出力する。ＦＩＲフィルタ回路を用いて後処理部１８２を構成することにより、所定のＦＩＲフィルタ処理、例えば移動平均化処理等の演算処理を実現可能である。

ＩＩＲフィルタはＦＩＲフィルタに比べ回路規模が小さく、ＦＩＲフィルタはＩＩＲフィルタに比べ理想的なフィルタを実現できる、という特徴の違いがあるため、アプリケーションに応じて設計者がいずれかを選択又は組み合わせて使用することができる。なお、図４に示すＩＩＲフィルタ及び図５に示すＦＩＲフィルタは一例に過ぎず、適宜変更が可能である。

次に、本実施形態による光電変換装置の駆動方法について、図６及び図７を用いて説明する。図６及び図７は、本実施形態による光電変換装置の駆動方法を示すタイミングチャートである。

図６は、光子検知素子Ｄ、波形整形部ＩＮＶ及び計数部１８０の動作を説明するタイミングチャートである。図６には、光子検知素子Ｄに光子が入射するタイミング、信号Ｓｉｇ＿Ａ、信号Ｓｉｇ＿Ｄ、計数部１８０による信号Ｓｉｇ＿Ｄの計数値（＝Ｃｏｕｎｔ）を示している。

時刻ｔ０において、光子検知素子Ｄに光子は入射しておらず、信号Ｓｉｇ＿Ａは待機状態を示す所定の電位であり、信号Ｓｉｇ＿Ｄはローレベルである。また、時刻ｔ０の時点において、計数部１８０の計数値Ｃｏｕｎｔは０である。

時刻ｔ１において、光子検知素子Ｄに光子が入射したものとする。すると、光子検知素子Ｄでは入射した光子により励起されたキャリアを種としてアバランシェ増倍が起こり、なだれ電流が流れることによってノードＮの電位が低下する。ノードＮの電位が低下することに伴い、信号Ｓｉｇ＿Ａの電位は低下する。また、信号Ｓｉｇ＿Ａの電位の低下を受け、信号Ｓｉｇ＿Ｄは、ローレベルからハイレベルへと遷移する。

時刻ｔ１以降、信号Ｓｉｇ＿Ａの電位は、光子検知素子Ｄで生じた電子がクエンチ素子Ｒｑを介して徐々に排出されるのに伴い、徐々に増加する。信号Ｓｉｇ＿Ａの電位が所定値まで増加した時刻ｔ２において、信号Ｓｉｇ＿Ｄはハイレベルからローレベルへと遷移し、待機状態に戻る。

計数部１８０のカウンタは、信号Ｓｉｇ＿Ｄの立ち上がり又は立ち下がりに応じて、計数値Ｃｏｕｎｔを１増加する。ここでは、信号Ｓｉｇ＿Ｄの立ち下がりに応じて計数値Ｃｏｕｎｔが増加するものとする。すなわち、時刻ｔ２において、計数部１８０のカウンタの計数値Ｃｏｕｎｔは１となる。

時刻ｔ２以降の時刻ｔ３において、光子検知素子Ｄに再び光子が入射したものとする。すると、光子検知素子Ｄでは入射した光子により励起されたキャリアを種としてアバランシェ増倍が起こり、なだれ電流が流れることによってノードＮの電位が低下する。ノードＮの電位が低下することに伴い、信号Ｓｉｇ＿Ａの電位は低下する。また、信号Ｓｉｇ＿Ａの電位の低下を受け、信号Ｓｉｇ＿Ｄは、ローレベルからハイレベルへと遷移する。

時刻ｔ３以降、信号Ｓｉｇ＿Ａの電位は、光子検知素子Ｄで生じた電子がクエンチ素子Ｒｑを介して徐々に排出されるのに伴い、徐々に増加する。信号Ｓｉｇ＿Ａの電位が所定値まで増加した時刻ｔ４において、信号Ｓｉｇ＿Ｄはハイレベルからローレベルへと遷移し、待機状態に戻る。

計数部１８０のカウンタは、信号Ｓｉｇ＿Ｄの立ち下がりに応じて計数値Ｃｏｕｎｔを１増加する。すなわち、時刻ｔ４において、計数部１８０のカウンタの計数値Ｃｏｕｎｔは２となる。

図７は、信号処理回路１８の動作を説明するタイミングチャートである。図７には、信号処理回路１８の制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５、計数部１８０のカウンタの計数値Ｃｏｕｎｔ、計数部１８０から出力される信号ＣＳ、信号処理回路１８から出力される信号ＤＯＵＴを示している。

初期状態において、垂直走査回路２０は、Ｌｏレベルの制御信号Ｓ５を信号処理回路１８に供給している。Ｌｏレベルの制御信号Ｓ５を受ける計数部１８０及び後処理部１８２は、非アクティブ状態（動作ディスエーブル）になっている。ここで、制御信号Ｓ５が次にＨｉレベルになる時刻を時刻ｔ１１とし、時刻ｔ１１までの期間を期間Ｔ１とする。

期間Ｔ１の時刻ｔ１０において、垂直走査回路２０は、制御信号Ｓ２，Ｓ４を一時的にＬｏレベルからＨｉレベルへと制御する。これにより、計数部１８０及び後処理部１８２はリセットされる。計数部１８０のリセットに伴い、計数部１８０のカウンタの計数値Ｃｏｕｎｔは、０になる。

次いで、垂直走査回路２０は、制御信号Ｓ５を、時刻ｔ１１においてＬｏレベルからＨｉレベルへと制御し、時刻ｔ１１から時刻ｔ１２までの期間Ｔ２の間、Ｈｉレベルのまま保持する。これにより、期間Ｔ２の間にＨｉレベルの制御信号Ｓ５を受ける計数部１８０及び後処理部１８２は、アクティブ状態（動作イネーブル）となる。制御信号Ｓ５がＨｉレベルである期間Ｔ２は、光子検知期間となる。光子検知期間では、図６を用いて説明したように、光子検知素子Ｄに光子が入射するたびに計数部１８０のカウンタの計数値Ｃｏｕｎｔが１ずつ増加する。ここでは、期間Ｔ２の間に、計数部１８０のカウンタの計数値Ｃｏｕｎｔが０からＸ＋１まで増加したものとする。

次いで、垂直走査回路２０は、制御信号Ｓ５を、時刻ｔ１２においてＨｉレベルからＬｏレベルへと制御し、時刻ｔ１２から時刻ｔ１５までの期間Ｔ３の間、Ｌｏレベルのまま保持する。これにより、期間Ｔ３の間にＬｏレベルの制御信号Ｓ５を受ける計数部１８０及び後処理部１８２は非アクティブ状態となり、光子検知期間が終了する。

期間Ｔ３の時刻ｔ１３において、垂直走査回路２０は、制御信号Ｓ１を一時的にＬｏレベルからＨｉレベルへと制御する。これにより、計数部１８０は、その時点におけるカウンタの計数値Ｃｏｕｎｔを、信号ＣＳとして後処理部１８２へと出力する。図７の例では、時刻ｔ１３における計数値ＣｏｕｎｔはＸ＋１であり、この値を表す信号ＣＳが、計数部１８０から後処理部１８２へと出力される。

また、期間Ｔ３の時刻ｔ１４において、垂直走査回路２０は、制御信号Ｓ２を一時的にＬｏレベルからＨｉレベルへと制御する。これにより、計数部１８０はリセットされ、計数部１８０のカウンタの計数値Ｃｏｕｎｔは、０に戻る。

次いで、垂直走査回路２０は、制御信号Ｓ５を、時刻ｔ１５においてＬｏレベルからＨｉレベルへと制御し、時刻ｔ１５から時刻ｔ１６までの期間Ｔ４の間、Ｈｉレベルのまま保持する。これにより、計数部１８０及び後処理部１８２はアクティブ状態となり、再び光子検知期間となる。光子検知期間では、図６を用いて説明したように、光子検知素子Ｄに光子が入射するたびに計数部１８０のカウンタの計数値Ｃｏｕｎｔが１ずつ増加する。ここでは、期間Ｔ４の間に、計数部１８０のカウンタの計数値Ｃｏｕｎｔが０からＹ＋１まで増加したものとする。

次いで、垂直走査回路２０は、制御信号Ｓ５を、時刻ｔ１６においてＨｉレベルからＬｏレベルへと制御する。これにより、時刻ｔ１６以降の期間Ｔ５の間にＬｏレベルの制御信号Ｓ５を受ける計数部１８０及び後処理部１８２は非アクティブ状態となり、光子検知期間が終了する。

期間Ｔ５の時刻ｔ１７において、垂直走査回路２０は、制御信号Ｓ１を一時的にＬｏレベルからＨｉレベルへと制御する。これにより、計数部１８０は、その時点におけるカウンタの計数値Ｃｏｕｎｔを、信号ＣＳとして後処理部１８２へと出力する。図７の例では、時刻ｔ１７における計数値ＣｏｕｎｔはＹ＋１であり、この値を表す信号ＣＳが、計数部１８０から後処理部１８２へと出力される。

また、期間Ｔ５の時刻ｔ１８において、垂直走査回路２０は、制御信号Ｓ３を一時的にＬｏレベルからＨｉレベルへと制御する。これにより、後処理部１８２は、計数部１８０からの信号ＣＳに対して所定の処理を施した信号ＤＯＵＴを出力する。

図７には、２つの計数結果（Ｘ＋１とＹ＋１）を後処理部１８２で処理する場合の動作例を示している。しかしながら、後処理部１８２のリセットから信号ＤＯＵＴの出力までに後処理部１８２に入力される信号ＣＳの数は、特に限定されるものではない。

また、計数部１８０が計数結果を後処理部１８２に送り出すタイミングは、１フレーム期間の間に１回であってもよいし、１フレーム期間の間に複数回であってもよい。１フレーム期間の間に１回、計数結果を送り出す場合、後処理部１８２は、フレーム間の画素信号値の変化について演算処理を実行することができる。１フレーム期間の間に複数回、計数結果を送り出す場合、後処理部１８２は、１フレーム内での画素信号値の変化について演算処理を実行することができる。

このように、本実施形態によれば、信号処理回路において、光子検知信号の計数のみならず種々の演算処理を行うことが可能となり、光電変換装置の高機能化を実現することができる。

［第２実施形態］
本発明の第２実施形態による光電変換装置及びその駆動方法について、図８乃至図１３を用いて説明する。第１実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

はじめに、本実施形態による光電変換装置の構成について、図８を用いて説明する。図８は、本実施形態による光電変換装置の信号処理回路の構成例を示すブロック図である。

本実施形態による光電変換装置は、信号処理回路１８の構成が異なるほかは、第１実施形態による光電変換装置と同様である。すなわち、本実施形態による光電変換装置の信号処理回路１８は、図８に示すように、前処理部１９２と、計数部１９４と、を有する。前処理部１９２は、１つの入力端子と、複数の出力端子と、を有する。計数部１９４は、デジタル信号の各ビットの値が入力される複数の入力端子Ｄｉ０〜Ｄｉ４と、デジタル信号の各ビットの値が出力される複数の出力端子Ｄｏ０〜Ｄｏ４と、を有する。

信号処理回路１８の入力端子でもある前処理部１９２の入力端子は、波形整形部ＩＮＶの出力端子に接続されている。前処理部１９２の複数の出力端子は、計数部１９４の入力端子Ｄｉ０〜Ｄｉ４に接続されている。信号処理回路１８の出力端子でもある計数部１９４の出力端子Ｄｏ０〜Ｄｏ４は、データ線１６に接続されている。前処理部１９２及び計数部１９４は、制御線１４に接続されている。前処理部１９２には、制御線１４を介して垂直走査回路２０から、信号Ｓｉｇ＿Ｄを出力する出力端子を選択する制御信号Ｓ６が供給される。計数部１９４には、制御線１４を介して垂直走査回路２０から、計数結果の出力を制御する制御信号Ｓ７が供給される。なお図８には示していないが、第１実施形態の信号処理回路１８と同様、前処理部１９２及び計数部１９４のリセット動作を制御する制御信号や動作イネーブル／ディスエーブルを切り替える制御信号を更に入力するように構成してもよい。

前処理部１９２は、入力信号である１ビットの信号Ｓｉｇ＿Ｄを、垂直走査回路２０から供給される制御信号Ｓ６に応じて、複数の出力端子のうちのどの出力端子から出力するかを選択するセレクタである。例えば、計数部１９４が図８に示すように５ビットのデジタル信号の加算器で構成される場合、前処理部１９２は少なくとも５つの出力端子を有する。この５つの出力端子は、計数部１９４の入力端子Ｄｉ０〜Ｄｉ４に対応している。

計数部１９４は、入力端子Ｄｉ０〜Ｄｉ４から入力される５ビットの入力信号を加算し、計数結果（信号ＤＯＵＴ）を出力端子Ｄｏ０〜Ｄｏ４から出力する。計数部１９４からの信号ＤＯＵＴの出力は、垂直走査回路２０から供給される制御信号Ｓ７によって制御される。なお、図８において、入力端子Ｄｉ０及び出力端子Ｄｏ０は最下位ビット（第０ビット）に対応し、入力端子Ｄｉ４及び出力端子Ｄｏ４は最上位ビット（第４ビット）に対応するものとする。ここでは計数部１９４が扱うデジタル信号のビット数が５ビットの例を示しているが、計数部１９４が扱うデジタル信号のビット数は特に限定されるものではない。

信号処理回路１８は、１ビットの信号Ｓｉｇ＿Ｄに対して重み付け加算処理を行う。具体的には、前処理部１９２が信号Ｓｉｇ＿Ｄに対して重み付けを施し、計数部１９４が前処理部１９２から出力される重み付け結果を累積加算していく。

すなわち、前処理部１９２は、垂直走査回路２０から供給される制御信号Ｓ６に応じて、信号Ｓｉｇ＿Ｄを、計数部１９４の入力端子Ｄｉ０〜Ｄｉ４のうちのどの入力端子に入力するかを選択する。例えば、前処理部１９２が、計数部１９４に入力されるデジタル信号の第０ビットに対応する入力端子Ｄｉ０を選択した場合、計数部１９４には１倍の重み付けを施した信号Ｓｉｇ＿Ｄが入力されることになる。また、前処理部１９２が、計数部１９４に入力されるデジタル信号の第１ビットに対応する入力端子Ｄｉ１を選択した場合、計数部１９４には２倍の重み付けを施した信号Ｓｉｇ＿Ｄが入力されることになる。前処理部１９２が、計数部１９４に入力されるデジタル信号の第３ビットに対応する入力端子Ｄｉ０を選択した場合、計数部１９４には８倍の重み付けを施した信号Ｓｉｇ＿Ｄが入力されることになる。つまり、前処理部１９２は、信号Ｓｉｇ＿Ｄに対して重み付け演算を行う演算部として機能し、演算結果を計数部１９４に出力する。計数部１９４は、多ビット入力の累積加算器である。計数部１９４は、このようにして前処理部１９２から入力される５ビットの信号を加算し、計数結果を５ビットの信号ＤＯＵＴとして出力端子Ｄｏ０〜Ｄｏ４から出力する。

次に、本実施形態による光電変換装置の駆動方法について、図８及び図９を用いて説明する。図９は、信号処理回路１８の動作を説明するタイミングチャートである。図９には、信号Ｓｉｇ＿Ｄ、信号処理回路１８の制御信号Ｓ６，Ｓ７、計数部１８０の計数値Ｃｏｕｎｔ、信号処理回路１８から出力される信号ＤＯＵＴを示している。

前処理部１９２による重み付けは、垂直走査回路２０から供給される制御信号Ｓ６を制御することによって動的に変化することができる。例えば図９において、時刻ｔ２１までの期間Ｔ１では、信号Ｓｉｇ＿Ｄに１倍の重み付けを施しており、期間Ｔ１の間に光子検知素子Ｄに光子が入射するたびに、計数部１９４の計数値Ｃｏｕｎｔは１ずつ増加する。時刻ｔ２１から時刻ｔ２３までの期間Ｔ２では、信号Ｓｉｇ＿Ｄに２倍の重み付けを施しており、期間Ｔ２の間に光子検知素子Ｄに光子が入射するたびに、計数部１９４の計数値Ｃｏｕｎｔは２ずつ増加する。時刻ｔ２３以降の期間Ｔ３では、信号Ｓｉｇ＿Ｄに８倍の重み付けを施しており、期間Ｔ３の間に光子検知素子Ｄに光子が入射するたびに、計数部１９４の計数値Ｃｏｕｎｔは８ずつ増加する。

初期状態において、計数部１９４の計数値Ｃｏｕｎｔは０であり、垂直走査回路２０はＬｏレベルの制御信号Ｓ７を計数部１９４に供給している。

期間Ｔ１の時刻ｔ２０において、光子検知素子Ｄに光子が入射し、信号Ｓｉｇ＿ＤがＬｏレベルからＨｉレベルへと遷移したものとする。期間Ｔ１において前処理部１９２の重み付けは１倍であり、前処理部１９２は信号Ｓｉｇ＿Ｄを計数部１９４の第０ビットに対応する入力端子Ｄｉ０に入力する。すなわち、計数部１９４に入力されるデジタル信号は、００００１である。これにより、計数部１９４の計数値Ｃｏｕｎｔは、１となる。

次いで、期間Ｔ２の時刻ｔ２２において、光子検知素子Ｄに光子が入射し、信号Ｓｉｇ＿ＤがＬｏレベルからＨｉレベルへと遷移したものとする。期間Ｔ２において前処理部１９２の重み付けは２倍であり、前処理部１９２は信号Ｓｉｇ＿Ｄを計数部１９４の第１ビットに対応する入力端子Ｄｉ１に入力する。すなわち、計数部１９４に入力されるデジタル信号は、０００１０である。これにより、計数部１９４の計数値Ｃｏｕｎｔは、１に２を加算した３となる。

次いで、期間Ｔ３の時刻ｔ２４において、光子検知素子Ｄに光子が入射し、信号Ｓｉｇ＿ＤがＬｏレベルからＨｉレベルへと遷移したものとする。期間Ｔ３において前処理部１９２の重み付けは８倍であり、前処理部１９２は信号Ｓｉｇ＿Ｄを計数部１９４の第３ビットに対応する入力端子Ｄｉ３に入力する。すなわち、計数部１９４に入力されるデジタル信号は、０１０００である。これにより、計数部１９４の計数値Ｃｏｕｎｔは、３に８を加算した１１となる。

次いで、垂直走査回路２０は、時刻ｔ２５において制御信号Ｓ７をＬｏレベルからＨｉレベルへと制御する。これにより、計数部１９４は、そのときの計数値Ｃｏｕｎｔを出力端子Ｄｏ０〜Ｄｏ４から信号ＤＯＵＴとして出力する。

なお、本実施形態では、計数部１９４を多ビット入力の累積加算器とし、前処理部１９２によって信号Ｓｉｇ＿Ｄを計数部１９４の何ビット目に入力するかを選択する構成としているが、重み付け加算回路の構成例はこれに限定されるものではない。

また、図８には信号処理回路１８として重み付け加算を行う回路を示しているが、信号処理回路１８が行う演算処理はこれに限定されるものではない。例えば、前処理部１９２に、図４や図５に示すフィルタ回路を設けてもよい。前処理部１９２が例えばＩＩＲフィルタで構成されるローパスフィルタである場合、光子検知素子Ｄに入射する光量が多いほど、すなわち信号Ｓｉｇ＿Ｄの周期が短いほど、信号Ｓｉｇ＿Ｄが前処理部１９２を通過しにくくなる。つまり、計数部１９４が計数できる上限値を超えるような光量が入射する場合においても、計数部１９４における計数を行うことが可能になる。

また、信号処理回路１８は、前処理部１９２及び計数部１９４をそれぞれ複数有していてもよい。図１０は、信号処理回路１８を、前処理部１９２ａ及び計数部１９４ａを含む信号処理部１９０ａと、前処理部１９２ｂ及び計数部１９４ｂを含む信号処理部１９０ｂと、により構成した例である。

信号Ｓｉｇ＿Ｄは、信号処理部１９０ａ及び信号処理部１９０ｂの両方に並列に入力される。前処理部１９２ａには、制御線１４を介して垂直走査回路２０から、信号Ｓｉｇ＿Ｄを出力する出力端子を選択する制御信号Ｓ６ａが供給される。前処理部１９２ｂには、制御線１４を介して垂直走査回路２０から、信号Ｓｉｇ＿Ｄを出力する出力端子を選択する制御信号Ｓ６ｂが供給される。計数部１９４ａ，１９４ｂには、制御線１４を介して垂直走査回路２０から、計数結果の出力を制御する制御信号Ｓ７が供給される。計数部１９４ａ，１９４ｂは、制御信号Ｓ７に応じて、信号ＤＯＵＴをデータ線１６ａ，１６ｂにそれぞれ出力する。

制御信号Ｓ６ａ，Ｓ６ｂは、前処理部１９２ａ，１９２ｂに対して異なる制御を行ってもよい。例えば、信号処理部１９０ａ及び信号処理部１９０ｂがともに重み付け加算回路である場合、信号処理部１９０ａ及び信号処理部１９０ｂが信号Ｓｉｇ＿Ｄに対して異なる重み付け処理を施すように構成することができる。

なお、制御信号Ｓ６，Ｓ７によって画素領域１０を構成する総ての画素１２に対して同時に制御を行う場合、信号Ｓｉｇ＿Ｄは、画素１２毎に非同期で信号処理回路１８に入力される。そこで、例えば図１１や図１２に示すように画素１２を構成し、同期化処理を行うようにしてもよい。

図１１に示す画素１２は、クエンチ素子Ｒｑに同期信号ＳＳを入力し、同期信号ＳＳの１周期に１回だけ光子検知素子Ｄが光子を検知するように制御する構成例である。クエンチ素子Ｒｑを例えばＰ型ＭＯＳトランジスタで構成することにより、このような制御が可能である。図１２に示す画素１２は、信号Ｓｉｇ＿Ｄを、同期回路２２を介して信号処理回路１８に入力する構成例である。同期回路２２では、同期信号ＳＳの１周期に１回だけ信号処理回路１８に信号Ｓｉｇ＿Ｄを入力するように制御される。

同期信号ＳＳは、例えば制御回路５０から供給することができる。この場合、制御回路５０は、信号処理回路１８における演算処理を同期信号ＳＳに同期して実行するように制御する制御部として機能する。

なお、図１２に示す画素１２では、同期回路２２をＳＲラッチ回路により構成しているが、同期回路２２の構成はこれに限定されるものではない。また、信号Ｓｉｇ＿Ｄの同期化について、図１１や図１２は一例であり、これらに限定されるものではない。

このように、本実施形態によれば、信号処理回路において、光子検知信号の計数のみならず種々の演算処理を行うことが可能となり、光電変換装置の高機能化を実現することができる。

［第３実施形態］
本発明の第３実施形態による光電変換装置について、図１３を用いて説明する。第１及び第２実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１３は、本実施形態による光電変換装置の構成例を示す概略図である。

本実施形態による光電変換装置１００は、図１３に示すように、図１に示す各ブロックを２つの基板６０ａ，６０ｂに作り分け、これら基板６０ａ，６０ｂを接合することにより構成することが可能である。基板６０ａと基板６０ｂとは、例えばバンプ電極や貫通電極等の導電部材を介して互いに電気的に接続され得る。

画素領域１０に配される複数の画素１２の各々は、基板６０ａに設けられた画素部１２ａと、基板６０ｂに設けられた画素部１２ｂと、を含む。基板６０ａに設けられた画素部１２ａには、画素１２の構成要素のうち、少なくとも光子検知素子Ｄが配される。また、基板６０ｂに設けられた画素部１２ｂには、画素１２の構成要素のうち、少なくとも信号処理回路１８が配される。

画素１２の他の構成要素、すなわち、クエンチ素子Ｒｑ及び波形整形部ＩＮＶは、画素部１２ａ及び画素部１２ｂのいずれに配されてもよい。ただし、クエンチ素子Ｒｑ及び波形整形部ＩＮＶを画素部１２ｂ側に配置すると、光子検知素子Ｄの面積を最大化、すなわち感度を最大化でき、また光子検知素子Ｄの特性に特化したプロセス設計ができるため、画素部１２ｂの側に配置することがより好ましい。

また、図１３には図示していないが、光電変換装置１００を構成する他の要素、すなわち、垂直走査回路２０、水平走査回路３０、出力回路４０及び制御回路５０の各々についても、基板６０ａ又は基板６０ｂのいずれかに配することができる。この場合、クエンチ素子Ｒｑ及び波形整形部ＩＮＶを画素部１２ｂの側に配置することと同様の理由から、垂直走査回路２０、水平走査回路３０、出力回路４０及び制御回路５０についても、基板６０ｂの側に配置することがより好ましい。

このように、本実施形態においては、２枚の基板６０ａ，６０ｂを積層して光電変換装置を構成し、基板６０ａに画素１２の構成要素のうち少なくとも光子検知素子Ｄを配置し、基板６０ｂに画素１２の構成要素のうち少なくとも信号処理回路１８を配置する。したがって、本実施形態によれば、積層型の光電変換装置を構成しない場合と比較して画素１２の感度や集積度を向上することができ、光電変換装置の更なる高性能化・高機能化を実現することができる。

［第４実施形態］
本発明の第４実施形態による撮像システムについて、図１４を用いて説明する。図１４は、本実施形態による撮像システムの概略構成を示すブロック図である。

上記第１乃至第３実施形態で述べた光電変換装置１００は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図１４には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

図１４に例示した撮像システム２００は、撮像装置２０１、被写体の光学像を撮像装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置２０１に光を集光する光学系である。撮像装置２０１は、第１乃至第３実施形態のいずれかで説明した光電変換装置１００であって、レンズ２０２により結像された光学像を画像データに変換する。

撮像システム２００は、また、撮像装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、撮像装置２０１が出力するデジタル信号から画像データの生成を行う。また、信号処理部２０８は必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部２０８は、撮像装置２０１と同一の半導体基板に形成されていてもよい。

撮像システム２００は、更に、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。更に撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。

更に撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも撮像装置２０１と、撮像装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。

撮像装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。

このように、本実施形態によれば、第１乃至第３実施形態による光電変換装置１００を適用した撮像システムを実現することができる。

［第５実施形態］
本発明の第５実施形態による撮像システム及び移動体について、図１５を用いて説明する。図１５は、本実施形態による撮像システム及び移動体の構成を示す図である。

図１５（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記第１乃至第３実施形態のいずれかに記載の光電変換装置１００である。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図１５（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システム３００を示した。車両情報取得装置３２０が、撮像システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。

例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

また、上記実施形態では、画素領域１０内に２次元状に画素１２を配置した光電変換装置を想定しているが、画素１２の配置は２次元状に限定されるものではない。例えば、単一の画素１２で光電変換装置を構成してもよいし、画素１２を１次元状或いは３次元状に配置するように構成してもよい。

また、上記実施形態では、制御線１４を各行の総ての画素１２に共通の信号線とし、データ線１６を各列の総ての画素１２に共通の信号線としているが、制御線１４及びデータ線１６の配置はこれに限定されるものではない。例えば、ｉ行×ｊ列（ｉ，ｊはともに自然数）を単位とするブロック毎に共通の制御線１４やデータ線１６を配置するようにしてもよい。

また、上記第４及び第５実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システム例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図１４及び図１５に示した構成に限定されるものではない。

本発明は、上記実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

Ｄ…光子検知素子
Ｒｑ…クエンチ素子
ＩＮＶ…波形整形部
１０…画素領域
１２…画素
１８…信号処理回路
１００…光電変換装置
１８０，１９４…計数部
１８２…後処理部
１９２…前処理部

Claims (17)

1. 複数の行及び複数の列を構成するようにアレイ状に配された複数の画素を有する光電変換装置であって、
   前記複数の画素の各々は、
   光子の入射に応じたアバランシェ増倍によって生成される出力信号を出力する光子検知素子と、
   前記光子検知素子に接続されたクエンチ素子と、
   前記光子検知素子に接続され、前記出力信号に基づく検知信号を生成する波形整形部と、
   前記波形整形部から出力される前記検知信号に対して信号処理を行う信号処理回路と、を有し、
   前記信号処理回路は、
   前記波形整形部から出力される前記検知信号を計数する計数処理を行う計数部と、
   前記計数部から出力される計数結果に対して所定の演算処理を行う演算部と、を有する
   ことを特徴とする光電変換装置。
2. 前記演算部は、前記計数部から出力される前記計数結果に対してフィルタ処理を行う
   ことを特徴とする請求項１記載の光電変換装置。
3. 前記フィルタ処理は、ＩＩＲフィルタ処理である
   ことを特徴とする請求項２記載の光電変換装置。
4. 前記フィルタ処理は、ＦＩＲフィルタ処理である
   ことを特徴とする請求項２記載の光電変換装置。
5. 前記計数部は、フレーム毎に計数を行い、
   前記演算部は、フレーム毎の前記計数結果に対して前記演算処理を行う
   ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
6. 前記計数部は、フレーム毎に計数を行い、
   前記演算部は、複数のフレームにおける前記計数結果の平均値又は中央値を出力する
   ことを特徴とする請求項１記載の光電変換装置。
7. 複数の行及び複数の列を構成するようにアレイ状に配された複数の画素を有する光電変換装置であって、
   前記複数の画素の各々は、
   光子の入射に応じたアバランシェ増倍によって生成される出力信号を出力する光子検知素子と、
   前記光子検知素子に接続されたクエンチ素子と、
   前記光子検知素子に接続され、前記出力信号に基づく検知信号を生成する波形整形部と、
   前記波形整形部から出力される前記検知信号に対して信号処理を行う信号処理回路と、を有し、
   前記信号処理回路は、
   前記波形整形部から出力される前記検知信号に対して所定の演算処理を行う演算部と、
   前記演算部から出力される演算結果に対して計数処理を行う計数部と、を有する
   ことを特徴とする光電変換装置。
8. 前記演算部は、前記波形整形部から出力される前記検知信号に対して重み付け演算を行う
   ことを特徴とする請求項７記載の光電変換装置。
9. 前記演算部は、前記波形整形部から出力される前記検知信号に対してフィルタ処理を行う
   ことを特徴とする請求項７記載の光電変換装置。
10. 前記フィルタ処理は、ＩＩＲフィルタ処理である
    ことを特徴とする請求項９記載の光電変換装置。
11. 前記フィルタ処理は、ＦＩＲフィルタ処理である
    ことを特徴とする請求項９記載の光電変換装置。
12. 前記信号処理回路は、前記演算部と前記計数部とを各々が含む複数の信号処理部を有する
    ことを特徴とする請求項７乃至１１のいずれか１項に記載の光電変換装置。
13. 前記複数の信号処理部は、第１の信号処理部と、第２の信号処理部と、を含み、
    前記第１の信号処理部の演算部が行う演算処理と、前記第２の信号処理部の演算部が行う演算処理とが異なっている
    ことを特徴とする請求項１２記載の光電変換装置。
14. 前記信号処理回路における前記演算処理を同期信号に同期して実行するように制御する制御部を更に有する
    ことを特徴とする請求項７乃至１３のいずれか１項に記載の光電変換装置。
15. 前記複数の画素の前記光子検知素子が配された第１の基板と、
    前記第１の基板に積層され、前記複数の画素の前記信号処理回路が配された第２の基板と
    を有することを特徴とする請求項１乃至１４のいずれか１項に記載の光電変換装置。
16. 請求項１乃至１５のいずれか１項に記載の光電変換装置と、
    前記光電変換装置から出力される信号を処理する信号処理部と
    を有することを特徴とする撮像システム。
17. 移動体であって、
    請求項１乃至１５のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と
    を有することを特徴とする移動体。

Images