JP2021040004A - ＳｉＣ基板の評価方法、ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣデバイスの製造方法 - Google Patents
ＳｉＣ基板の評価方法、ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣデバイスの製造方法 Download PDFInfo
- Publication number
- JP2021040004A JP2021040004A JP2019159584A JP2019159584A JP2021040004A JP 2021040004 A JP2021040004 A JP 2021040004A JP 2019159584 A JP2019159584 A JP 2019159584A JP 2019159584 A JP2019159584 A JP 2019159584A JP 2021040004 A JP2021040004 A JP 2021040004A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- sic
- defects
- sic substrate
- penetration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 184
- 238000000034 method Methods 0.000 title claims abstract description 82
- 238000011156 evaluation Methods 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title description 257
- 229910010271 silicon carbide Inorganic materials 0.000 title description 254
- 230000007547 defect Effects 0.000 claims abstract description 409
- 239000013078 crystal Substances 0.000 claims abstract description 55
- 238000002360 preparation method Methods 0.000 claims abstract description 7
- 230000035515 penetration Effects 0.000 claims description 110
- 235000012431 wafers Nutrition 0.000 description 72
- 238000007689 inspection Methods 0.000 description 11
- 230000000149 penetrating effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005424 photoluminescence Methods 0.000 description 5
- 238000012216 screening Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004927 clay Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
- G01N21/9505—Wafer internal defects, e.g. microcracks
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
- G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
- G01N21/64—Fluorescence; Phosphorescence
- G01N21/645—Specially adapted constructive features of fluorimeters
- G01N21/6456—Spatial resolved fluorescence measurements; Imaging
- G01N2021/646—Detecting fluorescent inhomogeneities at a position, e.g. for detecting defects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
- G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
- G01N21/64—Fluorescence; Phosphorescence
- G01N21/6489—Photoluminescence of semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Biochemistry (AREA)
- Physics & Mathematics (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Analytical Chemistry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
- Inorganic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】ＳｉＣ基板に存在する貫通欠陥を低コストで効率的に識別することのできるＳｉＣ基板の評価方法を提供する。【解決手段】このＳｉＣ基板の評価方法は、同一の種結晶から成長したＳｉＣインゴットから２枚以上のＳｉＣ基板を準備する準備工程と、２枚以上のＳｉＣ基板のそれぞれの主面を観察し、欠陥の位置を特定する欠陥位置特定工程と、２枚以上のＳｉＣ基板の欠陥の位置を比較する比較工程と、を有し、準備工程において、２枚以上のＳｉＣ基板のうち種結晶の最も近くに位置していたＳｉＣ基板を基準ウェハとし、比較工程において、基準ウェハの欠陥と、基準ウェハ以外のＳｉＣ基板の欠陥と、を比較し、比較した２つの欠陥の［１１−２０］方向の欠陥距離が０．６ｍｍ以上であれば同じ貫通欠陥に伴う欠陥ではないと判断し、０．２ｍｍ未満であれば比較した２つの欠陥は同じ貫通欠陥に伴う欠陥であると判断する。【選択図】図１
Description
本発明は、ＳｉＣ基板の評価方法、ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣデバイスの製造方法に関する。
炭化珪素（ＳｉＣ）は、特徴的な特性を有する。例えば、炭化珪素（ＳｉＣ）はシリコン（Ｓｉ）と比べて、絶縁破壊電界が１桁大きく、バンドギャップが３倍大きく、熱伝導率が３倍程度高い。そのため、炭化珪素（ＳｉＣ）は、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。
しかし、ＳｉＣデバイスには解決すべき多くの課題が残されている。
課題の一つとして製造プロセスの効率化があり、歩留まりの改善も課題の一つである。ＳｉＣの結晶成長技術は現在も発展途上にあるため、基板中に多くの結晶欠陥が存在する。これらの結晶欠陥がＳｉＣデバイスの特性を劣化させるデバイスキラー欠陥となり、歩留まりを阻害する大きな要因となっている。
課題の一つとして製造プロセスの効率化があり、歩留まりの改善も課題の一つである。ＳｉＣの結晶成長技術は現在も発展途上にあるため、基板中に多くの結晶欠陥が存在する。これらの結晶欠陥がＳｉＣデバイスの特性を劣化させるデバイスキラー欠陥となり、歩留まりを阻害する大きな要因となっている。
ＳｉＣエピタキシャルウェハを用いた半導体デバイスとして、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）が知られている。ＭＯＳＦＥＴでは、ＳｉＣエピタキシャル層上に熱酸化などを用いてゲート酸化膜を形成し、そのゲート酸化膜の上にゲート電極を形成する。このとき、ＳｉＣデバイスを形成する基体であるＳｉＣ基板に欠陥があるとＳｉＣデバイスに異常をもたらすことがある（例えば、特許文献１等）。そのため、ＳｉＣエピタキシャルウェハを用いたＳｉＣデバイスの実用化の促進には、高品質のＳｉＣエピタキシャルウェハ、及び高品質のエピタキシャル成長技術の確立が不可欠である。
一方で、ＳｉＣエピタキシャルウェハには、種々の欠陥が存在する。これらの欠陥は、すべてが半導体デバイスに悪影響を及ぼす訳ではない。すなわち、欠陥の種類によっては、ＳｉＣデバイスへの影響が無い又は小さい欠陥も存在する。そのため、種々の欠陥のうち、ＳｉＣデバイスの特性を劣化させるデバイスキラー欠陥を特定することが求められている。ＳｉＣエピタキシャルウェハに存在する貫通欠陥は、デバイスキラー欠陥の１つである。貫通欠陥を有するＳｉＣエピタキシャルウェハは、デバイスプロセス中に液漏れを引き起こす場合がある。また、デバイスを形成したとしても耐圧不良を引き起こす場合がある。
特許文献２に記載の発明は、ＳｉＣ基板の表面側に水或いは水と同等の粘度を持つ液を塗布すると同時にＳｉＣ基板の中央周辺を裏面側から真空吸引し、ＳｉＣ基板に発生するマイクロパイプ等の貫通孔を簡便に検査する方法が開示されている。
特許文献１に記載の方法では、１つのＳｉＣデバイスを検査することができる。しかしながら、それぞれのＳｉＣデバイスを逐一検査するためには、コストも時間もかかる。そのため、特許文献１に記載の方法ではスループットが悪い。
特許文献２に記載の方法でデバイスキラー欠陥を有するＳｉＣ基板を特定するためには、ＳｉＣデバイスを製造するための工程に別途ＳｉＣ基板を検査する工程が必要である。特許文献２に記載の方法における検査には、水或いは水と同等の粘土を有する液体を塗布し、ＳｉＣ基板を真空吸引することが必要であり、コストも時間もかかる。そのため、スループットが悪い。また、特許文献２に記載の方法では、検査するＳｉＣ基板が有する貫通孔の位置を特定することができない。
本発明は、上記事情を鑑みてなされたものであり、ＳｉＣ基板に存在する貫通欠陥を低コストで効率的に識別することのできる、ＳｉＣ基板の評価方法を提供することを目的とする。
本発明者らは、鋭意検討の結果、ＳｉＣインゴットの成長と貫通欠陥の拡張との相関性を見出した。
すなわち、本発明は、上記課題を解決するため、以下の手段を提供する。
すなわち、本発明は、上記課題を解決するため、以下の手段を提供する。
（１）本発明の一態様にかかるＳｉＣ基板の評価方法は、同一の種結晶から成長したＳｉＣインゴットから２枚以上のＳｉＣ基板を準備する準備工程と、前記２枚以上のＳｉＣ基板のそれぞれの主面を観察し、欠陥の位置を特定する欠陥位置特定工程と、前記２枚以上のＳｉＣ基板の欠陥の位置を比較する比較工程と、を有し、前記準備工程において、前記２枚以上のＳｉＣ基板のうち前記種結晶の最も近くに位置していたＳｉＣ基板を基準ウェハとし、前記比較工程において、前記基準ウェハの欠陥と、前記基準ウェハ以外のＳｉＣ基板の欠陥と、を比較し、比較した２つの欠陥の［１１−２０］方向の欠陥距離が０．６ｍｍ以上であれば同じ貫通欠陥に伴う欠陥ではないと判断し、０．２ｍｍ未満であれば比較した２つの欠陥は同じ貫通欠陥に伴う欠陥であると判断する。
（２）上記態様にかかるＳｉＣ基板の評価方法は、前記準備工程において、同一のＳｉＣインゴットから３枚以上のＳｉＣ基板を準備し、前記比較工程において、比較した２つの欠陥の［１１−２０］方向の欠陥距離が０．２ｍｍ以上０．６ｍｍ未満の場合に、第１欠陥、第２欠陥および第３欠陥の位置および前記第１欠陥、第２欠陥および第３欠陥を有する前記ＳｉＣ基板の枝番についての決定係数から前記第１欠陥、第２欠陥および第３欠陥の相関を決定する相関決定工程を有し、前記第１欠陥および第２欠陥は、前記比較した２つの欠陥であり、前記第３欠陥は、前記第１欠陥および第２欠陥の存在するＳｉＣ基板のいずれとも異なるＳｉＣ基板に存在する欠陥のうち、前記第１欠陥および第２欠陥との［１１−２０］方向の欠陥距離がいずれも０．６ｍｍ未満の欠陥であり、前記相関決定工程は、前記決定係数が０．７以上であれば前記第１欠陥、第２欠陥および第３欠陥は同じ貫通欠陥に伴う欠陥であると判断してもよい。
（３）上記態様にかかるＳｉＣ基板の評価方法は、前記決定係数を０．５以上としてもよい。
（４）上記態様にかかるＳｉＣ基板の評価方法は、前記比較工程で貫通欠陥と判断した欠陥は、前記同一のＳｉＣインゴットから形成された全ての前記ＳｉＣ基板の同位置に存在すると同定する同定工程をさらに有してもよい。
（５）上記態様にかかるＳｉＣ基板の評価方法において、前記基準ウェハは、前記ＳｉＣインゴットの表面から前記ＳｉＣインゴットの厚みの１／４以内の範囲から取り出されてもよい。
（６）上記態様にかかるＳｉＣ基板の評価方法において、前記比較工程で貫通欠陥と判断した欠陥の位置を基に、前記同一のＳｉＣインゴットから得られるＳｉＣ基板に存在する貫通欠陥の位置を推定してもよい。
（７）上記態様にかかるＳｉＣ基板の評価方法において、前記基準ウェハは、前記同一のＳｉＣインゴットから得られるＳｉＣ基板のうち前記種結晶の最も近くに位置していたＳｉＣ基板であってもよい。
（８）本発明の第２の態様にかかるＳｉＣエピタキシャルウェハの製造方法は、第１の態様にかかるＳｉＣ基板の評価方法により貫通欠陥の位置を識別する識別工程を有する。
（９）本発明の第３の態様にかかるＳｉＣデバイスの製造方法は、第１の態様にかかるＳｉＣ基板の評価方法により貫通欠陥の位置を識別する識別工程を有する。
本発明の一態様にかかるＳｉＣ基板の評価方法によれば、ＳｉＣ基板に存在する貫通欠陥を識別し、同一インゴットから得られたＳｉＣ基板に存在する、貫通欠陥の位置を推定することができる。
以下、本発明の一態様にかかるＳｉＣ基板の評価方法、ＳｉＣエピタキシャルウェハの製造方法およびＳｉＣデバイスの製造方法の好ましい例について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、本発明の特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
本実施形態において、結晶方位及び面は、ミラー指数として以下の括弧を用いて表記される。（）と｛｝は面を表す時に用いられる。（）は特定の面を表現する際に用いられ、｛｝は結晶の対称性による等価な面の総称（集合面）を表現する際に用いられる。一方で、＜＞と［］は方向を表す特に用いられる。［］は特定の方向を表現する際に用いられ、＜＞は結晶の対称性による等価な方向を表現する際に用いられる。
本明細書において、ＳｉＣエピタキシャルウェハはＳｉＣエピタキシャル層を形成後のウェハを意味し、ＳｉＣ基板はＳｉＣエピタキシャル層を形成前のウェハを意味する。また、本明細書において、貫通欠陥とはサイズの大きいマイクロパイプを含む。
＜ＳｉＣ基板の評価方法＞
第１の態様にかかるＳｉＣ基板の評価方法は、同一の種結晶から成長したＳｉＣインゴットから２枚以上のＳｉＣ基板を準備する準備工程と、２枚以上のＳｉＣ基板のそれぞれの主面を顕微鏡で観察し、欠陥の位置を特定する欠陥位置特定工程と、２枚以上のＳｉＣ基板の欠陥の位置を比較する比較工程と、を有する。図１は、本実施形態の一態様に係るＳｉＣ基板の評価方法を模式的に示した図である。以下、本実施形態に係るＳｉＣ基板の評価方法を詳述する。
第１の態様にかかるＳｉＣ基板の評価方法は、同一の種結晶から成長したＳｉＣインゴットから２枚以上のＳｉＣ基板を準備する準備工程と、２枚以上のＳｉＣ基板のそれぞれの主面を顕微鏡で観察し、欠陥の位置を特定する欠陥位置特定工程と、２枚以上のＳｉＣ基板の欠陥の位置を比較する比較工程と、を有する。図１は、本実施形態の一態様に係るＳｉＣ基板の評価方法を模式的に示した図である。以下、本実施形態に係るＳｉＣ基板の評価方法を詳述する。
（準備工程）
準備工程では、同一の種結晶から成長したＳｉＣインゴットから２枚以上のＳｉＣ基板を準備する。ＳｉＣ基板は、単結晶のＳｉＣインゴットをスライスして得られる。本実施形態に係るＳｉＣ基板の評価方法を行う２枚以上のＳｉＣ基板のうち、ＳｉＣインゴットの種結晶の最も近くに位置していたＳｉＣ基板を基準ウェハという。
準備工程では、同一の種結晶から成長したＳｉＣインゴットから２枚以上のＳｉＣ基板を準備する。ＳｉＣ基板は、単結晶のＳｉＣインゴットをスライスして得られる。本実施形態に係るＳｉＣ基板の評価方法を行う２枚以上のＳｉＣ基板のうち、ＳｉＣインゴットの種結晶の最も近くに位置していたＳｉＣ基板を基準ウェハという。
貫通欠陥には、種結晶との界面を起点に伸張する種結晶由来の貫通欠陥と、ＳｉＣインゴットの内部の点（種結晶との界面以外の点）を起点に伸張するバルク成長由来の貫通欠陥とがある。このうち、貫通欠陥は種結晶由来のものの割合が高い。そのため、基準ウェハは、ＳｉＣインゴットから切り出されるＳｉＣ基板のうち、種結晶の最も近くに位置していたＳｉＣ基板であることが好ましい。また、貫通欠陥はＳｉＣインゴット中で閉塞及び伸張する場合がある。ＳｉＣインゴット中で閉塞及び伸張する貫通欠陥についても、種結晶との界面を起点とするものの割合が高い。そのため、種結晶の近くの基板を基準とすることで、ＳｉＣインゴット中に存在する貫通欠陥を見落す確率を下げることができる。また、種結晶由来の貫通欠陥である場合、同一の種結晶から成長したＳｉＣインゴットには同一の位置に貫通欠陥が生じる可能性が高く、事前に貫通欠陥のある恐れのある位置を推測することができる。尚、本実施形態は種結晶由来の貫通欠陥およびバルク成長由来の貫通欠陥のいずれに対しても適用することができる。
準備工程で取り出すＳｉＣ基板の枚数は、２枚以上の任意の数とすることができる。尚、後述する相関決定工程を行う場合は、３枚以上の任意の数のＳｉＣ基板を準備する。相関決定は、枚数が多い程高精度に行うことができる。相関決定工程を行う場合は、取り出すＳｉＣ基板の枚数は多い方が好ましい。
（欠陥位置特定工程）
欠陥位置特定工程では、準備工程で準備した２枚以上のＳｉＣ基板のそれぞれの主面を観察し、欠陥の位置を特定する。ＳｉＣ基板の主面の観察は表面検査により行うことができる。表面検査は、公知の装置を用いて行うことができる。例えば、共焦点微分干渉顕微鏡とフォトルミネッセンス（ＰＬ）観察機能を併設した検査装置（レーザーテック株式会社製、ＳＩＣＡ８８と同様の原理の装置）の共焦点微分干渉顕微鏡や、光学式表面検査装置（オリンパス 株式会社社製、ＯＬＹＭＰＵＳ ＭＸ５１と同様の原理の装置）、電子顕微鏡（株式会社日立ハイテクノロジーズ社製、ＨＤ−２３００と同様の原理の装置）等を用いることができる。尚、本明細書においてＳｉＣ基板の主面とはＳｉＣ基板の表面のうち、面積の広い部分のことをいう。ＳｉＣエピタキシャルウェハを製造する場合、ＳｉＣ基板の主面にはＳｉＣエピタキシャル層が積層される。
欠陥位置特定工程では、準備工程で準備した２枚以上のＳｉＣ基板のそれぞれの主面を観察し、欠陥の位置を特定する。ＳｉＣ基板の主面の観察は表面検査により行うことができる。表面検査は、公知の装置を用いて行うことができる。例えば、共焦点微分干渉顕微鏡とフォトルミネッセンス（ＰＬ）観察機能を併設した検査装置（レーザーテック株式会社製、ＳＩＣＡ８８と同様の原理の装置）の共焦点微分干渉顕微鏡や、光学式表面検査装置（オリンパス 株式会社社製、ＯＬＹＭＰＵＳ ＭＸ５１と同様の原理の装置）、電子顕微鏡（株式会社日立ハイテクノロジーズ社製、ＨＤ−２３００と同様の原理の装置）等を用いることができる。尚、本明細書においてＳｉＣ基板の主面とはＳｉＣ基板の表面のうち、面積の広い部分のことをいう。ＳｉＣエピタキシャルウェハを製造する場合、ＳｉＣ基板の主面にはＳｉＣエピタキシャル層が積層される。
図２、３は、ＳＩＣＡを用いてＳｉＣ基板の主面を観察して得られた顕微鏡像（以下、ＳＩＣＡ像という）である。ＳＩＣＡは、共焦点微分干渉顕微鏡とフォトルミネッセンス（ＰＬ）観察機能を併設した検査装置である。図２の（ａ）、（ｂ）は、同一の種結晶から成長した同一のＳｉＣインゴットの異なるＳｉＣ基板のＳＩＣＡ像である。同様に、図３の（ａ）、（ｂ）も同一の種結晶から成長した同一のＳｉＣインゴットの異なるＳｉＣ基板のＳＩＣＡ像である。尚、図２と図３にＳＩＣＡ像を示すＳｉＣ基板は、それぞれ異なる種結晶から成長した異なるＳｉＣインゴットより得られたＳｉＣ基板である。
欠陥位置特定工程で欠陥であると識別する欠陥は、任意の欠陥であるが、例えばＳＩＣＡのＰＬ観察機能を用いた像において、欠陥と思われる、発光する部分の輝度Ｓと欠陥でない部分と思われる、発光しない部分の輝度Ｎとの比（Ｓ／Ｎ比）が２．０以上の点である。尚、欠陥位置特定工程で位置を特定する欠陥は、任意の装置を用いて検出した任意の欠陥であってもよい。
図４は、欠陥位置特定を行うＳｉＣ基板Ｗの上面模式図である。図４に示すＳｉＣ基板Ｗは、オリエンテーションフラット１０を有する。欠陥位置特定工程は、識別した欠陥１の欠陥位置について、例えば図４に示すＸ成分とＹ成分とを特定する。図４において、Ｘ方向は［１１−２０］であり、Ｙ方向は［１−１００］である。［１１−２０］および［１−１００］がＳｉＣ基板Ｗの主面方向と相違する場合、Ｘ成分を［１１−２０］の正射影方向成分、Ｙ成分を［１−１００］の正射影方向成分としてもよい。
（比較工程）
比較工程では、２枚以上のＳｉＣ基板の欠陥の位置を比較する。比較工程では基準ウェハの欠陥位置と比較ウェハの欠陥位置とを比較する。比較ウェハは、基準ウェハと同一のＳｉＣインゴットより得られた別のＳｉＣ基板である。比較工程は、基準ウェハに存在する欠陥と比較ウェハに存在する欠陥を任意に組み合わせて比較する。比較工程は、基準ウェハにおける欠陥と比較ウェハにおける欠陥との全ての組み合わせに対して行うことが好ましい。
比較工程では、２枚以上のＳｉＣ基板の欠陥の位置を比較する。比較工程では基準ウェハの欠陥位置と比較ウェハの欠陥位置とを比較する。比較ウェハは、基準ウェハと同一のＳｉＣインゴットより得られた別のＳｉＣ基板である。比較工程は、基準ウェハに存在する欠陥と比較ウェハに存在する欠陥を任意に組み合わせて比較する。比較工程は、基準ウェハにおける欠陥と比較ウェハにおける欠陥との全ての組み合わせに対して行うことが好ましい。
比較工程では、基準ウェハの欠陥と比較ウェハの欠陥とを比較する。比較工程において、基準ウェハの欠陥と比較ウェハの欠陥との［１１−２０］方向の欠陥距離が０．６ｍｍ以上の場合、比較した２つの欠陥は同じ貫通欠陥に伴う欠陥ではないと判断する。また、基準ウェハの欠陥と比較ウェハの欠陥との［１１−２０］方向の欠陥距離が０．２ｍｍ未満の場合、比較した２つの欠陥は同じ貫通欠陥に伴う欠陥であると判断する。詳細は後述するが、この判定基準は、多くのＳｉＣインゴットにおける貫通欠陥の位置関係を調べた欠陥に基づく。基準ウェハの欠陥と比較ウェハの欠陥との［１１−２０］方向の欠陥距離が０．６ｍｍ以上であれば、比較した２つの欠陥は同じ貫通欠陥に伴う欠陥であることは統計的に考えにくく、基準ウェハの欠陥と比較ウェハの欠陥との［１１−２０］方向の欠陥距離が０．２ｍｍ以内であれば、比較した２つの欠陥は同じ貫通欠陥に伴う欠陥であることは統計的に確からしい。
比較工程を行うことで、明らかに同じ貫通欠陥に伴う欠陥を識別できる。また比較工程を行うことで、明らかに同じ貫通欠陥に伴う欠陥ではない欠陥を識別することができる。比較工程を行うことで、明らかに同じ貫通欠陥に伴う欠陥と、明らかに同じ貫通欠陥に伴う欠陥ではない欠陥とをスクリーニングできる。すなわち、本実施形態に係るＳｉＣ基板の評価方法を行うことで、事前に特性不良となりうる部分をスクリーニングすることができる。特性不良となりうる部分をスクリーニングすることで、ＳｉＣデバイスの歩留まりが向上する。
また表面検査は、ＳｉＣ基板を作製後に行われることが多い。したがって、本実施形態に係るＳｉＣ基板の評価方法は、既存の検査に対する追加の検査が不要であり、簡便である。また表面検査は非破壊検査であり、本実施形態に係るＳｉＣ基板の評価方法は低コストかつ効率的である。
また、本実施形態に係るＳｉＣ基板の評価方法は欠陥位置特定工程を２つ以上のＳｉＣ基板のいずれも主面を観察する工程である。そのため、主面と裏面の両面を観察する工程とは異なり、位置座標を変換する必要がない。この点でも本実施形態に係るＳｉＣ基板の評価方法は簡便である。
また、１つのＳｉＣ基板に対して表面検査だけでは貫通欠陥とカーボンインクルージョン等とを区別することが難しい。しかしながら、本実施形態に係るＳｉＣ基板の評価方法は、２枚以上のＳｉＣ基板に対して欠陥位置特定工程を行うことで貫通欠陥とカーボンインクルージョン等とを区別することができる。
（同定工程）
比較工程の後に同定工程を行ってもよい。同定工程は、比較工程の結果と欠陥位置特定工程で特定した欠陥の位置座標を基に、同一のＳｉＣインゴットから取り出された別のＳｉＣ基板に存在する貫通欠陥の位置を推定する工程である。同定工程は、ステップフロー方向およびＳｉＣ基板のオフセット角を適宜反映して行う。
同定工程は、例えば、欠陥を比較した２つのＳｉＣ基板の枝番と、２つのＳｉＣ基板のそれぞれにおける欠陥の位置座標と、を基に、同一のＳｉＣインゴットから取り出された別のＳｉＣ基板における同一の貫通欠陥が存在する領域を推定する。枝番は、同一のＳｉＣインゴットにおける位置を示し、例えば種結晶に近い側から順に若い数字が振られる。例えば、枝番が「２」の場合、種結晶から２枚目のＳｉＣ基板となる。枝番は、種結晶に近い側から順に若い数字を割り当てる必要はなく、その逆でもよい。例えば、枝番を横軸、欠陥位置を縦軸としてグラフ化すると、欠陥を比較した２つのＳｉＣ基板以外の枝番のＳｉＣ基板における欠陥の位置座標を予想できる。
比較工程の後に同定工程を行ってもよい。同定工程は、比較工程の結果と欠陥位置特定工程で特定した欠陥の位置座標を基に、同一のＳｉＣインゴットから取り出された別のＳｉＣ基板に存在する貫通欠陥の位置を推定する工程である。同定工程は、ステップフロー方向およびＳｉＣ基板のオフセット角を適宜反映して行う。
同定工程は、例えば、欠陥を比較した２つのＳｉＣ基板の枝番と、２つのＳｉＣ基板のそれぞれにおける欠陥の位置座標と、を基に、同一のＳｉＣインゴットから取り出された別のＳｉＣ基板における同一の貫通欠陥が存在する領域を推定する。枝番は、同一のＳｉＣインゴットにおける位置を示し、例えば種結晶に近い側から順に若い数字が振られる。例えば、枝番が「２」の場合、種結晶から２枚目のＳｉＣ基板となる。枝番は、種結晶に近い側から順に若い数字を割り当てる必要はなく、その逆でもよい。例えば、枝番を横軸、欠陥位置を縦軸としてグラフ化すると、欠陥を比較した２つのＳｉＣ基板以外の枝番のＳｉＣ基板における欠陥の位置座標を予想できる。
同定工程を行うことで、それぞれのＳｉＣ基板やＳｉＣエピタキシャルウェハ、ＳｉＣチップ等を逐一確認せずに同じＳｉＣインゴットから得られるＳｉＣ基板のデバイスキラー欠陥の存在し得る位置を特定できる。同定工程におけるスクリーニングによりＳｉＣエピタキシャルウェハを作製するスループットが向上する。本実施形態に係るＳｉＣ基板の評価方法は、同定工程を高精度に行う観点から、用いるＳｉＣ基板の枚数は多い程好ましい。一方、観察する手間を考慮すると、用いるＳｉＣ基板の枚数は２枚に近い程好ましい。
（相関決定工程）
比較工程で比較した２つの欠陥の［１１−２０］方向の欠陥距離が０．２ｍｍ以上０．６ｍｍ未満の場合には、比較工程の後に相関決定工程を行うことが好ましい。上述のように、貫通欠陥はデバイスキラー欠陥である。貫通欠陥を見逃すことは、貫通欠陥ではない欠陥を貫通欠陥であると誤認識することより問題である。当該範囲に入る欠陥を全て同一の貫通欠陥に伴う欠陥であると判断してもよいが、より精度のよくスクリーニングできることが好ましい。
相関決定工程を行うことで［１１−２０］方向の欠陥距離が０．２ｍｍ以上０．６ｍｍ未満の欠陥が同じ貫通欠陥に伴う欠陥であるか否かを精度よく識別できる。
比較工程で比較した２つの欠陥の［１１−２０］方向の欠陥距離が０．２ｍｍ以上０．６ｍｍ未満の場合には、比較工程の後に相関決定工程を行うことが好ましい。上述のように、貫通欠陥はデバイスキラー欠陥である。貫通欠陥を見逃すことは、貫通欠陥ではない欠陥を貫通欠陥であると誤認識することより問題である。当該範囲に入る欠陥を全て同一の貫通欠陥に伴う欠陥であると判断してもよいが、より精度のよくスクリーニングできることが好ましい。
相関決定工程を行うことで［１１−２０］方向の欠陥距離が０．２ｍｍ以上０．６ｍｍ未満の欠陥が同じ貫通欠陥に伴う欠陥であるか否かを精度よく識別できる。
相関決定工程を行うためには、準備工程で同一の種結晶から成長したＳｉＣインゴットから得られた３枚以上のＳｉＣ基板を準備し、それぞれのＳｉＣ基板に対して欠陥位置特定工程を行う。以下、便宜上、比較工程で比較した２つの欠陥のうち、基準ウェハに存在する欠陥を第１欠陥とし、比較ウェハに存在する欠陥を第２欠陥とする。相関決定工程を行う場合、基準ウェハおよび比較ウェハ以外のＳｉＣ基板に存在する第３欠陥を特定する。第３欠陥は、第１欠陥および第２欠陥との［１１−２０］方向の欠陥距離が０．６ｍｍ未満の欠陥である。
相関決定工程では、第１欠陥、第２欠陥および第３欠陥の位置と第１欠陥、第２欠陥および第３欠陥を有するＳｉＣ基板の枝番についての決定係数（相関決定係数）Ｒ２を求める。例えば、決定係数Ｒ２が０．７以上のとき、第１欠陥、第２欠陥および第３欠陥は同一の貫通欠陥に伴う欠陥であると判断する。また、決定係数Ｒ２は、求められるスクリーニングの精度によって変更できる。例えば、決定係数Ｒ２が０．５以上のとき、第１欠陥、第２欠陥および第３欠陥は同一の貫通欠陥に伴う欠陥である可能性が高いと判断してもよい。
ここで決定係数を求めるためには、第１欠陥、第２欠陥および第３欠陥のそれぞれのＸ方向成分（Ｘ方向の位置座標）とそれぞれの欠陥が存在するＳｉＣ基板の枝番とが必要である。（枝番、欠陥のＸ方向成分）＝（ｎ、ｘ）として、共分散をｓｎｘ、枝番の標準偏差をｓｎ、欠陥の位置座標の標準偏差をｓｘとしたとき、決定係数Ｒ２は、Ｒ２＝｛ｓｎｘ／（ｓｎ×ｓｘ）｝２で求められる。すなわち、相関決定工程に用いたＳｉＣ基板の枚数がＮであり、それぞれのＳｉＣ基板の種結晶側からの順番をｉとし、種結晶側からの順番がｉ番目のＳｉＣ基板の枝番をｎｉ、相関を決定する欠陥のＸ方向成分をｘｉとし、枝番およびＸ方向成分の相加平均をｎａ、ｘａとしたとき、決定係数Ｒ２は、下記［数１］に記載の式により求めることができる。
尚、本実施形態においてＳｉＣ基板の「枝番」は、種結晶側から順に大きくなる枝番の付し方を想定している。例えば、種結晶側から１、２、３、・・・と順に大きくなる枝番の付し方を想定している。しかしながら、上述のように、枝番の付し方には、種結晶側から順に小さくなる方法もある。例えば、１０枚のＳｉＣ基板を得られるＳｉＣインゴットから得られたＳｉＣ基板が種結晶側から１０、９、８、・・・と順に小さくなる枝番の付し方もある。本実施形態に係るＳｉＣ基板の評価方法は、いずれの枝番の付し方をされたＳｉＣ基板に対しても適用することができる。種結晶側から順に小さくなる枝番の付し方のＳｉＣインゴットに本実施形態に係るＳｉＣ基板の評価方法を適用する場合、上述の実施形態において、「枝番」として「（ＳｉＣインゴットから得られるＳｉＣ基板の枚数）−（枝番）＋１」を適用すればよい。例えば、種結晶側から順に小さくなる枝番の付し方のＳｉＣインゴットを用いるとき、そのＳｉＣインゴットから１０枚のＳｉＣ基板が得られるとき、種結晶側から３枚目のＳｉＣ基板の枝番は、本来８であるが、（１０−８＋１＝３）より、本実施形態を適用する場合、「枝番」として「３」を用いればよい。
相関決定工程は、第１欠陥、第２欠陥および第３欠陥のＸ方向位置と各欠陥を有する枝番についての近似直線を作成した上で、決定係数を求めても良い。
相関決定工程は、第１欠陥、第２欠陥および第３欠陥のＸ方向位置と各欠陥を有する枝番についての近似直線を作成した上で、決定係数を求めても良い。
以下に本実施形態に係るＳｉＣ基板の評価方法において欠陥位置特定工程で位置を特定した欠陥に対して比較工程および相関決定工程を行う場合の例を、図を用いて説明する。
図５は、欠陥位置特定工程を行った３枚のＳｉＣ基板の上面模式図である。図５（ａ）は基準ウェハＷ１の上面模式図である。基準ウェハＷ１は、図５に示す３枚のＳｉＣ基板のうち種結晶の最も近くに位置していたＳｉＣ基板である。図５（ｂ）、（ｃ）はそれぞれ比較ウェハＷ２、Ｗ３の上面模式図である。
欠陥位置特定工程では、基準ウェハＷ１に存在する欠陥１Ａ〜１Ｅ、比較ウェハＷ２に存在する欠陥１Ｇ〜１Ｉおよび比較ウェハＷ３に存在する欠陥１Ｋ〜１Ｌの位置座標をそれぞれ特定する。比較工程は、基準ウェハＷ１と比較ウェハＷ２または基準ウェハＷ１と比較ウェハＷ３とに存在する欠陥の位置座標を任意に比較する。例えば、基準ウェハＷ１と比較ウェハＷ２とを比較する場合、欠陥１Ａの位置座標と欠陥１Ｇ〜１Ｊとを比較してもよい。また、欠陥１Ａ〜１Ｅの位置座標のすべてについて、欠陥１Ｇ〜１Ｊと比較してもよい。欠陥１Ａ〜１Ｅの位置座標のすべてについて、欠陥１Ｇ〜１Ｊと比較したときに、例えば、欠陥１Ｃと欠陥１Ｉとの［１１−２０］方向の欠陥距離が０．２ｍｍ以下であり、［１−１００］方向の欠陥距離が０．２ｍｍ以下であったとする。この場合、欠陥１Ｃと欠陥１Ｉとは同じ貫通欠陥に伴う欠陥であると識別する。例えば、欠陥１Ａと欠陥１Ｈとのように、［１１−２０］方向の欠陥距離が０．２ｍｍ以下であっても、［１−１００］方向の欠陥距離が０．２ｍｍ以上である場合は、同じ貫通欠陥に伴う貫通欠陥ではないと識別する。
また例えば、欠陥１Ｂと欠陥１Ｈとの関係のように、［１１−２０］方向の欠陥距離が０．２ｍｍ以上０．６ｍｍ未満であり、［１−１００］方向の欠陥距離が０．２ｍｍ以下であった場合は、相関決定工程を行う。相関決定工程には、基準ウェハＷ１と比較ウェハＷ２以外に比較ウェハＷ３を用いる。比較ウェハＷ３に存在する欠陥１Ｋは、例えば、欠陥１Ｂおよび欠陥１Ｈのいずれとも［１１−２０］方向の欠陥距離が０．６ｍｍ未満である。相関決定工程では、基準ウェハＷ１、比較ウェハＷ２および比較ウェハＷ３の枝番、および、欠陥１Ｂ、欠陥１Ｈ、欠陥１Ｋの位置座標を基に決定係数Ｒ２を求める。決定係数Ｒ２が０．７以上である場合に欠陥１Ｂ、欠陥１Ｈおよび欠陥１Ｋは同じ貫通欠陥に伴う欠陥であると識別することができる。また、スクリーニングの精度によっては、決定係数Ｒ２が０．５以上であるとしてもよい。
欠陥１Ａと欠陥１Ｈ、欠陥１Ｂと欠陥１Ｈ、欠陥１Ｃと欠陥１Ｉ以外の基準ウェハＷ１の欠陥と比較ウェハＷ２との欠陥の組み合わせは、［１１−２０］方向の欠陥距離が０．６ｍｍ以上または［１−１００］方向の欠陥距離が０．２ｍｍ以上である場合、同じ貫通欠陥に伴う欠陥ではないと識別する。
図６は、本実施形態の一態様に係るＳｉＣ基板の評価方法の手順を示した図である。尚、図６では、０．７を、比較した欠陥が同一の貫通欠陥に伴う欠陥であるか否かの決定係数の閾値としているが、この閾値を０．５とすることで同一の貫通欠陥に伴う欠陥である可能性の高い欠陥を識別することができるため、０．５を閾値として適用してもよい。
［１１−２０］方向の欠陥距離が０．２ｍｍ以上０．６ｍｍ未満の欠陥に対して相関決定工程を行うことで、貫通欠陥である可能性のある欠陥を厳密に識別することができる。すなわち、ＳｉＣ基板の信頼性を向上することができる。
図７は、１５個のＳｉＣインゴットから得られた６インチのＳｉＣ基板に存在する貫通欠陥について位置座標を検査および集計し、貫通欠陥の欠陥位置の標準偏差とその度数を集計したヒストグラムである。１５個のＳｉＣインゴットには、計８０本の貫通欠陥が存在していた。ここで、複数のＳｉＣ基板に跨る同一の貫通欠陥は、跨るＳｉＣ基板の数に依存せず、１本の貫通欠陥として数えた。すなわち、図７において度数の合計は８０である。１本の貫通欠陥は複数の基板に跨っているため、検査したＳｉＣ基板上での貫通欠陥の個数は８０個よりも多く、約２３０００個である。
位置座標を調べた貫通欠陥は本実施形態に係るＳｉＣ基板の評価方法を適用して調べたものではなく、特開２００６−２８６８９３号公報に記載の方法またはＳｉＣ基板の両面を表面検査する方法により識別した貫通欠陥である。図７におけるＸ方向は［１１−２０］方向であり、Ｙ方向は［１−１００］方向である。すなわち、図７（ａ）は、貫通欠陥の［１１−２０］方向の欠陥距離についてのヒストグラムであり、図７（ｂ）は、貫通欠陥の［１−１００］方向の欠陥距離についてのヒストグラムである。すなわち、図７における横軸は、同一の貫通欠陥に伴う欠陥の［１１−２０］方向の欠陥位置の標準偏差である。図７における縦軸は、度数である。欠陥距離は、それぞれの貫通欠陥について求めた。また、欠陥距離を基に標準偏差を求めた。標準偏差は、［数２］に記載の式を用いて求めた。具体的には、１個の貫通欠陥が枝番１〜１０のＳｉＣ基板に存在しており、枝番がｉのＳｉＣ基板に存在する貫通欠陥のＸ座標がｘｉ、この貫通欠陥のＸ座標の相加平均がｘａのとき、この貫通欠陥のＸ方向の標準偏差ｓを［数２］に記載の式により求めた。
図７に示すヒストグラムの集計によると、検査した８０本の貫通欠陥のうちＹ方向の位置の標準偏差は０．１以下のものがほとんどであり、すべての貫通欠陥においてＹ方向の位置の標準偏差は０．２ｍｍ以下であった。また、Ｘ方向の位置の標準偏差は０．２以下のものが全体の８３．３％であり、検査した貫通欠陥のすべてが０．６以下であった。度数の割合が６８．３％である標準偏差ｓは０．２以下であり、度数の割合が９９．７％である３ｓは０．６以下である。
Ｘ方向の標準偏差が０．２以上０．６以下の範囲の貫通欠陥には、枝番と欠陥距離との相関が良好の貫通欠陥が多くあった。換言すると、当該範囲において多くの貫通欠陥で枝番の増減と欠陥距離の増減とに依存性が確認された。Ｙ方向の標準偏差が０．２以上の範囲の貫通欠陥がなかったのに対し、Ｘ方向の標準偏差が０．２以上の範囲の貫通欠陥が存在した原因の一つとしては、種結晶のオフセット角が挙げられる。種結晶のオフセット角の違いがもたらす貫通欠陥への影響については図８を用いて詳細を後述するが、オフセット角を有さないＳｉＣインゴットを斜めに切断することで、ＳｉＣインゴットの積層方向に直線的に成長していた貫通欠陥の位置が基板毎にずれることが原因である。ＳｉＣインゴットを切断する角度および特定の貫通欠陥の成長方向は一定であることから、この貫通欠陥は、Ｘ方向の欠陥距離と枝番との相関が良好である。相関決定工程において決定係数Ｒ２が所定値以下の欠陥は、相関が悪いことから同一の貫通欠陥に伴う貫通欠陥でない。
図２（ａ）および図２（ｂ）、図３（ａ）および図３（ｂ）は、それぞれ同一の貫通欠陥に伴う貫通欠陥の異なるＳｉＣ基板の同位置のＳＩＣＡ像である。図２に示す貫通欠陥は、図２（ａ）および図２（ｂ）でほぼ同位置であるのに対し、図３に示す貫通欠陥は、図３（ａ）および図３（ｂ）で位置が大きくずれている点で図２に示す貫通欠陥と相違している。この相違は、種結晶のオフセット角と種結晶から成長したＳｉＣインゴットをＳｉＣ基板とするための切断角度とが原因である。以下に、図２に示す貫通欠陥の位置のずれと図３に示す貫通欠陥の位置のずれ原因について説明する。
種結晶には、オフセット角を有さないＳｉＣ単結晶からなるものとオフセット角を有するＳｉＣ単結晶からなるものとがある。図８（ａ）にオフセット角を有するＳｉＣ単結晶から成長したＳｉＣインゴット２の模式図を示し、図８（ｂ）にオフセット角θを有さないＳｉＣ単結晶から成長したＳｉＣインゴット２’の模式図を示す。
ＳｉＣインゴット２に存在する貫通欠陥１Ｖは、ＳｉＣインゴット２の成長方向と平行に伸張する。ＳｉＣインゴット２は、ＳｉＣインゴット２の成長方向に対して垂直に切断される。すなわち、貫通欠陥１Ｖは、ＳｉＣ基板Ｗ４，Ｗ５に亘って存在する。同一の貫通欠陥に伴う欠陥１Ｍ、１Ｎの位置座標はＳｉＣ基板の枝番が変わってもあまり変化しない。
一方、ＳｉＣインゴット２’に存在する貫通欠陥１Ｗは、ＳｉＣインゴット２’の成長方向に伸張する貫通欠陥１Ｗと、ＳｉＣインゴットの成長方向に対してθ傾斜して伸張する貫通欠陥１Ｘとがある。ＳｉＣインゴット２’は、ＳｉＣインゴット２’の成長方向に対してθ傾斜した角度で切断される。すなわち、ＳｉＣインゴット２’に存在する貫通欠陥にはＳｉＣインゴットの成長方向に対して傾いているものと傾いていないものが存在する。具体的には、ＳｉＣインゴットの成長方向に伸長する貫通欠陥１ＷはＳｉＣ基板Ｗ６、Ｗ７の枝番の数が変化すると欠陥位置座標が変化するが、ＳｉＣインゴットの成長方向に対してθ傾斜している貫通欠陥１Ｘは、貫通欠陥１Ｘの伸長方向に略垂直な方向に切断されるため、枝番の数が変化しても欠陥位置座標があまり変化しない。従って、図７（ａ）において、標準偏差が０．２以上０．６未満の貫通欠陥は大半がＳｉＣインゴットの切断方向と貫通欠陥の成長方向とが垂直ではない貫通欠陥（例えば、貫通欠陥１Ｗ）であると推測される。
図２に示す貫通欠陥は、オフセット角を有する貫通欠陥の伸長方向に対して垂直な方向に切断されたＳｉＣ基板に存在する、一方、図３に示す貫通欠陥は、オフセット角を有さない種結晶に成長したＳｉＣインゴットを斜めに切断して得られたＳｉＣ基板に存在する。本実施形態は、どちらのＳｉＣインゴットに対しても適用することができる。尚、本実施形態に係るＳｉＣ基板の評価方法はアライメント制度が±５００μｍ以下を想定している。アライメント制度が±５００μｍ以下の範囲内に収まらない場合、比較工程において同じ貫通欠陥に伴う欠陥であるか否かについての欠陥距離の臨界値および相関決定工程を行うか否かについての欠陥距離の臨界値を適宜調整して行うことができる。
＜ＳｉＣエピタキシャルウェハの製造方法＞
本実施形態に係るＳｉＣエピタキシャルウェハの製造方法は、上記実施形態に係るＳｉＣ基板の評価方法を用いて貫通欠陥の位置を特定する工程を有し、公知の方法でＳｉＣエピタキシャルウェハを製造することができる。本実施形態に係るＳｉＣエピタキシャルウェハの製造方法によれば、貫通欠陥の位置を把握したＳｉＣエピタキシャルウェハを提供することができる。
本実施形態に係るＳｉＣエピタキシャルウェハの製造方法は、上記実施形態に係るＳｉＣ基板の評価方法を用いて貫通欠陥の位置を特定する工程を有し、公知の方法でＳｉＣエピタキシャルウェハを製造することができる。本実施形態に係るＳｉＣエピタキシャルウェハの製造方法によれば、貫通欠陥の位置を把握したＳｉＣエピタキシャルウェハを提供することができる。
＜ＳｉＣデバイスの製造方法＞
本実施形態に係るＳｉＣデバイスの製造方法は、上記実施形態係るＳｉＣ基板の評価方法をもちいて貫通欠陥の位置を特定する工程を有し、公知の方法でＳｉＣデバイスを製造することができる。ＳｉＣ基板の評価方法により貫通欠陥が位置すると推定されるウェハは、ダイシングしてチップ化され、ＳｉＣデバイスを製造する前にスクリーニングすることができる。本実施形態に係るＳｉＣデバイスの製造方法によれば、デバイス形成をした際に特性不良となりうるチップを事前にスクリーニングすることができ、スループットを向上することができる。
本実施形態に係るＳｉＣデバイスの製造方法は、上記実施形態係るＳｉＣ基板の評価方法をもちいて貫通欠陥の位置を特定する工程を有し、公知の方法でＳｉＣデバイスを製造することができる。ＳｉＣ基板の評価方法により貫通欠陥が位置すると推定されるウェハは、ダイシングしてチップ化され、ＳｉＣデバイスを製造する前にスクリーニングすることができる。本実施形態に係るＳｉＣデバイスの製造方法によれば、デバイス形成をした際に特性不良となりうるチップを事前にスクリーニングすることができ、スループットを向上することができる。
以上、本発明の好ましい実施形態について詳述したが、本発明は特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１ 欠陥
２ ＳｉＣインゴット
１０ オリエンテーションフラット
Ｗ ＳｉＣ基板
２ ＳｉＣインゴット
１０ オリエンテーションフラット
Ｗ ＳｉＣ基板
Claims (9)
- 同一の種結晶から成長したＳｉＣインゴットから２枚以上のＳｉＣ基板を準備する準備工程と、
前記２枚以上のＳｉＣ基板のそれぞれの主面を観察し、欠陥の位置を特定する欠陥位置特定工程と、
前記２枚以上のＳｉＣ基板の欠陥の位置を比較する比較工程と、を有し、
前記準備工程において、前記２枚以上のＳｉＣ基板のうち前記種結晶の最も近くに位置していたＳｉＣ基板を基準ウェハとし、
前記比較工程において、前記基準ウェハの欠陥と、前記基準ウェハ以外のＳｉＣ基板の欠陥と、を比較し、比較した２つの欠陥の［１１−２０］方向の欠陥距離が０．６ｍｍ以上であれば同じ貫通欠陥に伴う欠陥ではないと判断し、０．２ｍｍ未満であれば比較した２つの欠陥は同じ貫通欠陥に伴う欠陥であると判断する、ＳｉＣ基板の評価方法。 - 前記準備工程において、同一のＳｉＣインゴットから３枚以上のＳｉＣ基板を準備し、
前記比較工程において、比較した２つの欠陥の［１１−２０］方向の欠陥距離が０．２ｍｍ以上０．６ｍｍ未満の場合に、第１欠陥、第２欠陥および第３欠陥の位置および前記第１欠陥、第２欠陥および第３欠陥を有する前記ＳｉＣ基板の枝番についての決定係数から前記第１欠陥、第２欠陥および第３欠陥の相関を決定する相関決定工程を有し、
前記第１欠陥および第２欠陥は、前記比較した２つの欠陥であり、
前記第３欠陥は、前記第１欠陥および第２欠陥の存在するＳｉＣ基板のいずれとも異なるＳｉＣ基板に存在する欠陥のうち、前記第１欠陥および第２欠陥との［１１−２０］方向の欠陥距離がいずれも０．６ｍｍ未満の欠陥である
前記相関決定工程は、前記決定係数が０．７以上であれば前記第１欠陥、第２欠陥および第３欠陥は同じ貫通欠陥に伴う欠陥であると判断する、請求項１に記載のＳｉＣ基板の評価方法。 - 前記決定係数を０．５以上とする、請求項２に記載のＳｉＣ基板の評価方法。
- 前記比較工程で貫通欠陥と判断した欠陥は、前記同一のＳｉＣインゴットから形成された全ての前記ＳｉＣ基板の同位置に存在すると同定する同定工程をさらに有する、請求項１〜３のいずれか一項に記載のＳｉＣ基板の評価方法。
- 前記基準ウェハは、前記ＳｉＣインゴットの表面から前記ＳｉＣインゴットの厚みの１／４以内の範囲から取り出されたＳｉＣ基板である、請求項１〜４のいずれか一項に記載のＳｉＣ基板の評価方法。
- 前記比較工程で貫通欠陥と判断した欠陥の位置を基に、前記同一のＳｉＣインゴットから得られるＳｉＣ基板に存在する貫通欠陥の位置を推定する、請求項２または３に記載のＳｉＣ基板の評価方法。
- 前記基準ウェハは、前記同一のＳｉＣインゴットから得られるＳｉＣ基板のうち前記種結晶の最も近くに位置していたＳｉＣ基板である、請求項１〜６のいずれか一項に記載のＳｉＣ基板の評価方法。
- 請求項１〜７のいずれか一項に記載のＳｉＣ基板の評価方法により貫通欠陥の位置を識別する識別工程を有する、ＳｉＣエピタキシャルウェハの製造方法。
- 請求項１〜７のいずれか一項に記載のＳｉＣ基板の評価方法により貫通欠陥の位置を識別する識別工程を有する、ＳｉＣデバイスの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019159584A JP7318424B2 (ja) | 2019-09-02 | 2019-09-02 | ＳｉＣ基板の評価方法、ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣデバイスの製造方法 |
| US17/009,130 US20210063321A1 (en) | 2019-09-02 | 2020-09-01 | METHOD OF EVALUATING SiC SUBSTRATE, METHOD OF MANUFACTURING SiC EPITAXIAL WAFER, AND METHOD OF MANUFACTURING SiC DEVICE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019159584A JP7318424B2 (ja) | 2019-09-02 | 2019-09-02 | ＳｉＣ基板の評価方法、ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣデバイスの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2021040004A true JP2021040004A (ja) | 2021-03-11 |
| JP2021040004A5 JP2021040004A5 (ja) | 2022-09-08 |
| JP7318424B2 JP7318424B2 (ja) | 2023-08-01 |
Family
ID=74679369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019159584A Active JP7318424B2 (ja) | 2019-09-02 | 2019-09-02 | ＳｉＣ基板の評価方法、ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣデバイスの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20210063321A1 (ja) |
| JP (1) | JP7318424B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114152637B (zh) * | 2022-02-07 | 2022-04-26 | 东莞市志橙半导体材料有限公司 | 一种硬质碳化硅材料打孔检测装置与方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018131350A (ja) * | 2017-02-14 | 2018-08-23 | 株式会社豊田自動織機 | 半導体基板 |
| JP2019040931A (ja) * | 2017-08-23 | 2019-03-14 | 株式会社東芝 | 半導体デバイス検査装置、半導体デバイス検査方法、そのプログラム、半導体装置およびその製造方法 |
| JP2019192859A (ja) * | 2018-04-27 | 2019-10-31 | 株式会社 日立パワーデバイス | 炭化ケイ素半導体装置の製造方法および検査システム |
| JP2020031076A (ja) * | 2018-08-20 | 2020-02-27 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5504597B2 (ja) * | 2007-12-11 | 2014-05-28 | 住友電気工業株式会社 | 炭化ケイ素半導体装置およびその製造方法 |
| JP6037671B2 (ja) * | 2012-06-19 | 2016-12-07 | 昭和電工株式会社 | ＳｉＣエピタキシャルウェハ及びその製造方法 |
| JP5857986B2 (ja) * | 2013-02-20 | 2016-02-10 | 株式会社デンソー | 炭化珪素単結晶および炭化珪素単結晶の製造方法 |
| EP3026147A4 (en) * | 2014-09-30 | 2016-10-12 | Nippon Steel & Sumikin Mat Co | SILICON CARBIDE MONOCRYSTAL WAFER AND PROCESS FOR PRODUCING MONOCRYSTAL SILICON CARBIDE INGOT |
| JP2016132604A (ja) * | 2015-01-21 | 2016-07-25 | 住友電気工業株式会社 | 炭化珪素基板および炭化珪素基板の製造方法 |
| US11293115B2 (en) * | 2016-08-31 | 2022-04-05 | Showa Denko K.K. | Method for producing a SiC epitaxial wafer containing a total density of large pit defects and triangular defects of 0.01 defects/cm2 or more and 0.6 defects/cm2 or less |
| JP6986944B2 (ja) * | 2017-12-06 | 2021-12-22 | 昭和電工株式会社 | ＳｉＣエピタキシャルウェハの評価方法及び製造方法 |
-
2019
- 2019-09-02 JP JP2019159584A patent/JP7318424B2/ja active Active
-
2020
- 2020-09-01 US US17/009,130 patent/US20210063321A1/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018131350A (ja) * | 2017-02-14 | 2018-08-23 | 株式会社豊田自動織機 | 半導体基板 |
| JP2019040931A (ja) * | 2017-08-23 | 2019-03-14 | 株式会社東芝 | 半導体デバイス検査装置、半導体デバイス検査方法、そのプログラム、半導体装置およびその製造方法 |
| JP2019192859A (ja) * | 2018-04-27 | 2019-10-31 | 株式会社 日立パワーデバイス | 炭化ケイ素半導体装置の製造方法および検査システム |
| JP2020031076A (ja) * | 2018-08-20 | 2020-02-27 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210063321A1 (en) | 2021-03-04 |
| JP7318424B2 (ja) | 2023-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5000424B2 (ja) | 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法 | |
| US9530703B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| CN109887853B (zh) | SiC外延晶片的评价方法及制造方法 | |
| CN111048431B (zh) | SiC基板的评价方法和SiC外延晶片的制造方法 | |
| JP6124287B2 (ja) | 炭化珪素基板又は炭化珪素半導体素子の検査方法及び炭化珪素基板又は炭化珪素半導体素子の製造方法 | |
| JP7318424B2 (ja) | ＳｉＣ基板の評価方法、ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣデバイスの製造方法 | |
| JP2017142209A (ja) | エピタキシャルウェーハの評価方法およびエピタキシャルウェーハ | |
| JP2020004856A (ja) | 半導体装置の製造方法 | |
| US10872827B2 (en) | Manufacturing method and evaluation method for SiC device | |
| JP2009198281A (ja) | 結晶の構造解析方法 | |
| JP7379952B2 (ja) | ＳｉＣインゴットの評価方法、ＳｉＣデバイスの製造方法およびＳｉＣ種結晶の評価方法 | |
| US10181517B2 (en) | Silicon carbide single crystal, silicon carbide single crystal wafer, silicon carbide single crystal epitaxial wafer, and electronic device | |
| CN101026092A (zh) | 用于生长悬臂外延的衬底及其制造方法 | |
| JP2021040004A5 (ja) | ||
| JP7259736B2 (ja) | 結晶欠陥の検出方法、エピタキシャル成長装置の管理方法およびエピタキシャルウェーハの製造方法 | |
| JP2022066972A (ja) | ＳｉＣ基板の評価方法、ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣデバイスの製造方法 | |
| JP2020126985A (ja) | ＳｉＣエピタキシャルウェハ及びその製造方法 | |
| JP7294502B1 (ja) | ＳｉＣ単結晶基板 | |
| JP6780805B1 (ja) | 化合物半導体の結晶欠陥観察方法 | |
| KR20230022216A (ko) | Iii-n 디바이스 성능 및 수율을 평가하기 위한 표면 프로파일 매핑 | |
| JP5720550B2 (ja) | エピタキシャルウエーハの欠陥評価方法 | |
| Farin et al. | Optimization of the in situ cleavage process for III–V/Si (001) investigations by cross-sectional scanning tunneling microscopy | |
| Pongrácz et al. | Recombination activity of threading dislocations in MOVPE-grown AlN/Si {111} films etched by phosphoric acid | |
| Halder et al. | Gan-on-Si process defect detection and analysis for HB-LEDs and power devices | |
| JP2022163866A (ja) | 炭化珪素半導体装置の検査方法および炭化珪素半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220831 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220831 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20230131 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20230201 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20230307 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230619 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230703 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7318424 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |