JP2021022726A - 窒化物半導体基板 - Google Patents

窒化物半導体基板 Download PDF

Info

Publication number
JP2021022726A
JP2021022726A JP2020091085A JP2020091085A JP2021022726A JP 2021022726 A JP2021022726 A JP 2021022726A JP 2020091085 A JP2020091085 A JP 2020091085A JP 2020091085 A JP2020091085 A JP 2020091085A JP 2021022726 A JP2021022726 A JP 2021022726A
Authority
JP
Japan
Prior art keywords
layer
buffer layer
substrate
concentration
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020091085A
Other languages
English (en)
Other versions
JP7458904B2 (ja
Inventor
健一 江里口
Kenichi Eriguchi
健一 江里口
阿部 芳久
Yoshihisa Abe
芳久 阿部
小宮山 純
Jun Komiyama
純 小宮山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Coorstek KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Coorstek KK filed Critical Coorstek KK
Priority to US16/927,393 priority Critical patent/US11201217B2/en
Publication of JP2021022726A publication Critical patent/JP2021022726A/ja
Application granted granted Critical
Publication of JP7458904B2 publication Critical patent/JP7458904B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】FeドープされたHEMTの特性をさらに向上させる。【解決手段】本発明は、基板と、基板上の窒化物半導体からなるバッファー層と、バッファー層上の窒化物半導体層からなる動作層と、を備え、バッファー層はFeを含み、Feの濃度は、基板と前記バッファー層の界面からバッファー層の厚さ方向に向って一様に漸増し、2×1017atoms/cm3以上1.1×1020atoms/cm3以下の範囲で極大値を取った後、バッファー層と動作層の界面まで一様に漸減する濃度プロファイルを形成しており、極大値を取る位置は、バッファー層の厚さ方向における中間点から±50nmの範囲内にあり、かつ、バッファー層と動作層の界面から500nm以上離れた窒化物半導体基板である。【選択図】図1

Description

本発明は、特に、鉄(Fe)をドープした窒化物半導体基板の構造に関する。
高出力高周波増幅器に好適な窒化物半導体を用いたHEMTでは、ピンチオフ時にバッファー層を介してソース電極とドレイン電極との間に流れるオフリーク電流を抑制するため、あるいは、バッファー層中のドナー不純物を不活性化してリカバリ時間を短くすることを目的として、バッファー層にFe、必要に応じて炭素(C)をドーピングする技術が知られている。
特許文献1には、基板と、前記基板の上に、GaNにFeとCを添加して形成されたバッファ層と、前記バッファ層の上にGaNで形成された、電子が走行するチャネル層と、前記チャネル層の上に形成された、前記チャネル層に2次元電子ガスを形成するための電子供給層と、前記電子供給層の上に形成されたゲート電極と、前記電子供給層の上に形成されたドレイン電極と、前記電子供給層の上に形成されたソース電極と、を備え、前記チャネル層の層厚は0.5μm以上であり、前記バッファ層の層厚は1〜1.5μmであり、前記Feと前記Cの添加量の総和は1×1016cm−3以上1×1018cm−3以下である半導体装置が記載されている。
特許文献2には、電子走行層にFeが入り込むことを抑制し、半導体層にクラックの発生が抑制される電界効果型トランジスタとして、基板の上に形成された半導体材料に高抵抗となる不純物元素がドープされた高抵抗層と、高抵抗層の上に形成された多層中間層と、多層中間層の上に半導体材料により形成された電子走行層と、電子走行層の上に半導体材料により形成された電子供給層と、を有し、多層中間層は、GaN層とAlN層とが交互に積層された多層膜により形成されており、高抵抗層と電子走行層との間に形成されたAlNにより形成されている中間層が形成されている領域にFeが多く取り込まれ、かつ、Fe濃度のピークを有しているので、電子走行層に入り込んでいるFeの量は、AlNなし半導体積層膜と比べると少なく、電子走行層にFeが入り込む量を減らすことができる、という発明の開示がある。
特許第6419418号公報 特開2013-74211号公報
特許文献1または2のいずれも、電子走行層とバッファー層の界面から、Fe濃度のピークを離す、すなわち、Fe濃度の高い領域を遠ざけることが好適である、としている。しかしながら、このような技術思想のみでは、その他の特性に優れたHEMTに好適な窒化物半導体基板を提供することができたとは言い難い。
本発明は、上記に鑑み、Feをドープした窒化物半導体基板において、複数の特性向上が図れるものを提供することを目的とするものである。
本発明に係る窒化物半導体基板は、基板と、前記基板上の窒化物半導体からなるバッファー層と、前記バッファー層上の窒化物半導体層からなる動作層と、を備え、前記バッファー層はFeを含み、前記Feの濃度は、前記基板と前記バッファー層の界面から前記バッファー層の厚さ方向に向って一様に漸増し、2×1017atoms/cm3以上1.1×1020atoms/cm3以下の範囲で極大値を取った後、前記バッファー層と前記動作層の界面まで一様に漸減する濃度プロファイルを形成しており、前記極大値を取る位置は、前記バッファー層の厚さ方向における中間点から±50nmの範囲内にあり、かつ、前記バッファー層と前記動作層の界面から500nm以上離れていることを特徴とする。
かかる構成を有することで、複数の特性に優れたHEMTに好適な窒化物半導体基板とすることができる。
本発明によれば、Feをドーパントとして用いた窒化物半導体基板において、従来はなかなか両立することが困難とみられていた複数の特性を、簡単な構造でかつ効果的に向上させることを可能とする。
本発明の一態様に係る窒化物半導体の層構造を示す断面概略図 本発明の一態様に係る窒化物半導体のFe濃度プロファイルを示す模式図
以下、図面も参照しながら、本発明を詳細に説明する。本発明は、基板と、前記基板上の窒化物半導体からなるバッファー層と、前記バッファー層上の窒化物半導体層からなる動作層と、を備え、前記バッファー層はFeを含み、前記Feの濃度は、前記基板と前記バッファー層の界面から前記バッファー層の厚さ方向に向って一様に漸増し、2×1017atoms/cm3以上1.1×1020atoms/cm3以下の範囲で極大値を取った後、前記バッファー層と前記動作層の界面まで一様に漸減する濃度プロファイルを形成しており、前記極大値を取る位置は、前記バッファー層の厚さ方向における中間点から±50nmの範囲内にあり、かつ、前記バッファー層と前記動作層の界面から500nm以上離れていることを特徴とする窒化物半導体基板である。
図1は、本発明の一態様に係る窒化物半導体の層構造を示す断面概略図である。すなわち、窒化物半導体基板Wは、下地となる基板Sの一主面上にバッファー層Bと動作層Gが順次積層された構造を有している。
本発明で示す概略図は、説明のために形状を模式的に簡素化かつ強調したものであり、細部の形状、寸法、および比率は実際と異なる。また、同一の構成については符号を省略、さらに、説明に不要なその他の構成は記載していない。
基板Sは、シリコン(Si)の他に、炭化ケイ素(SiC)、サファイア(Al23)、窒化アルミニウム(AlN)、GaN等が挙げられる。また、単一材料で構成されたもの、異種材料で構成されたもの、のいずれでもよく、面方位やドーパント濃度、オフ角等の構成も任意に設定できる。
窒化物半導体は、Ga、Al、インジウム(In)等の13族元素から少なくとも一つと、窒素(N)との組み合わせからなる。必要に応じて、O、Si、マグネシウム(Mg)等の各種元素がドープされていてもよい。
バッファー層Bは、窒化物半導体層が複数積層された構造であり、用途や目的に応じて、その構造は公知の手法を適用できるが、最初に適切な初期層を基板S上に形成してから、組成や不純物濃度が互いに異なる窒化物半導体層を積層する形態が、より好適といえる。
動作層Gは、図1では、第一層1と、第一層1よりバンドギャップの大きい第二層2を例示するが、これに限定されるものではなく、必要に応じて、第二層2よりバンドギャップの大きい層、p型導電性不純物を高濃度で含む層を適時追加してもよく、更に、上記した各層の層厚や不純物濃度も、目的に応じて適時設計される。
本発明の具体的な一実施態様としては、基板SがSi単結晶基板、バッファー層BがAlxGa1-xN(0≦x≦1)で表される窒化物層を複数積層した構造、動作層Gが第一層1をGaN、第二層2をAlyGa1-yN(0<y<1)、であるものが挙げられる。
窒化物半導体基板Wは、基板S上にバッファー層Bと動作層Gが形成されたものであれば、図1で示したHEMTに限定されず、高周波化、高耐圧化が可能なその他のパワーデバイス用としても、好適に用いられる。
そして、バッファー層BはFeを含む。本発明においても、Feをドープする第一の目的は、前記したような公知の技術に準ずるもので、リーク電流の低減のために窒化物半導体からなるバッファー層を高抵抗化させることにあるといえる。
窒化物半導体層は、好適には、気相成長装置の炉内で異種基板上へのヘテロエピタキシャル成長により形成される。その際に発生する転位、あるいは、炉を構成する部材から意図せず窒化物半導体に混入する不純物がn型ドーパントとして働くため、いわゆるリーク電流が発生する。
このリーク電流を抑制するため、古くからp型ドーパントによる補償効果を用いる手法が知られている。しかしながら、p型ドーパントが浅い準位を持つ場合はトラップ準位として働き、動作電流を低下させる。このため、ドーパント準位は深い方が好ましく、このような深い準位のp型ドーパントとして、Feが好適に用いられてきた。
ところが、Feを添加した窒化物半導体は3次元成長しやすいことから、成膜界面の凹凸を引き起こし、これが電流リークの原因になる場合がある。このリーク電流の低減方法の一例として、Feを添加する抵抗層と初期バッファー層としてのAlNの間に、Feを添加しないバッファー層を形成し、成膜中の熱拡散により界面の平坦性を維持したまま、バッファー層の高抵抗化を試みる手法もある。
しかしながら、上記したような手法では、Feをドープしたバッファー層の上に、引き続き、動作層Gとしての電子走行層や電子供給層を形成している間に、熱拡散によりバッファー層中のFeが電子供給層へ移動していくため、電子移動度の低下を招く。さらに、電子走行層との界面に凹凸が生じ、これによる電子移動度の低下も併せて発生する。
本発明は、バッファー層Bと基板Sとの界面、ならびに、動作層G(ここでは一例として電子走行層)とバッファー層Bの界面、の両方の界面近傍のFe濃度を低くする、換言すれば、高抵抗化を実現するFe濃度のピーク位置を、両方の界面からできるだけ遠ざける、という特徴を有する。
このようにすれば、Fe濃度が低いことにより、それぞれの界面の平坦性を保持でき、かつ、電子走行層への熱拡散を抑制することができるので、低リーク、かつ、高速動作可能な窒化物半導体とすることができる。
併せて、高抵抗化を実現するFe濃度のピークが存在するので、これによるリーク電流低減効果も適切に得られている。すなわち、リーク電流の低減と移動度低下の抑制、という2つの特性向上を両立できる、ということを見出したものである。
そして、上記の効果を得る具体的な一態様として、バッファー層Bに含まれるFeの濃度は、基板Sとバッファー層Bの界面からバッファー層Bの厚さ方向に向って一様に漸増し、2×1017atoms/cm3以上1.1×1020atoms/cm3以下の範囲で極大値を取った後、バッファー層Bと動作層Gの界面まで一様に漸減する濃度プロファイルが形成されている。
図2は、本発明の一態様に係る窒化物半導体の、Fe濃度プロファイルを示す模式図である。すなわち、バッファー層Bの厚さ方向において、中央付近にFe濃度のピークが位置しているものであるが、これは、言い換えると、Fe濃度の高い領域を、上下いずれの界面から遠ざけることで、本発明の効果を得るものといえる。
ここで、図2のようなFe濃度プロファイルの形成は、有機金属気相成長(MOCVD)法を用いる場合であれば、バッファー層Bの形成工程において、成長速度、成長温度、および、Fe原料の流量やその他のガス流量を調整することで、適時可能である。
なお、Fe濃度は、窒化物半導体基板の厚さ方向に対してSIMSを用いて測定することで評価されるが、SIMS以外の手法を用いても差しつかえない。
ところで、窒化物半導体基板に要求される特性(転位密度、反り、耐圧、結晶性、等)を満たすには、バッファー層Bは、全体が単一層ではなく異なる組成の層が複数積層された構造であることと、ある程度の層厚を有していることが、重要な要件となってくる。
まず厚さに関しては、本発明では、バッファー層Bの全体の厚さを1200nm以上、好適には1800nm以上3500nm以下とする。ただし、あまり厚すぎると、基板全体の反りを制御することが困難になる懸念があるので、上限は4500nm以下とする。
バッファー層Bの構造は、異なる組成の層が複数積層された構造であれば、本発明の効果以外の特性向上効果も合わせて得られる点で好適である。言い換えると、バッファー層Bが単一層でも、本発明の効果は得られるが、その他の特性、特に基板の反りが過大になり、実用的でない。なお、層構造(層厚、組成、積層回数等)は、格別限定されない。
より具体的には、Fe濃度のピークを、バッファー層Bの厚さ方向における中間点から±50nmの範囲内、かつ、バッファー層Bと動作層Gの界面から500nm以上離れた個所に位置するようにするものである。
本発明は、Fe濃度のピークはバッファー層Bの中央付近にあればよい、とするものであるが、厳密な中央部から±50nmの範囲を超えてくると、バッファー層Bと動作層Gとの界面、あるいは、バッファー層Bと基板Sとの界面、のいずれかが、Fe濃度のピークと相対的に接近することになり、リーク電流低減、高速動作、のいずれかの特性が十分でなくなる懸念があり、好ましいものとは言えない。
本発明では、Fe濃度のピークを、バッファー層Bと動作層Gの界面から500nm以上、好適には2200nm程度離れている、とする。これは、公知技術と同様に、動作層Gの近くにFe濃度の高い領域があると、窒化物半導体基板Wを製造する過程で、Feが熱拡散して動作層Gにより多く侵入して、高速動作性が低下し、好ましくないからである。
本発明は、基板Sとバッファー層Bの界面、および、バッファー層Bと動作層Gの界面のいずれも、その近傍では、Fe濃度が1×1017atoms/cm3以下であると好ましい。前述の通り、バッファー層Bと接する領域では、Fe濃度を低くすることでFeドープによる悪影響を回避することができる。
以上の通り、本発明の窒化物半導体基板は、低リーク、かつ、高速動作を可能とするものである。そして、これを用いて製造された窒化物半導体装置は、高性能な半導体デバイスとして活用できる。
なお、本発明では、バッファー層Bに含まれる水素濃度が、バッファー層Bと動作層Gとの界面から基板Sとバッファー層Bとの界面に向かって漸増している態様をとると、より好ましい。
動作層Gおよびその近傍において、デバイスの動作に支障が出ないという観点では、水素は、あまり高濃度でないほうが好ましい。一方、バッファー層Bに高濃度でFeがドープされていると、結晶性の悪化が懸念されるが、この結晶性の悪化を緩和させるために、Fe濃度の高い領域では、ある程度、水素が高濃度であるとよい。
上記の効果を得るためには、Fe濃度のプロファイル形状に合わせて、水素濃度のプロファイル形状を設定できるのが理想的ではある。しかしながら、気相成長法で窒化物中の水素濃度のプロファイルを、かくのごとく制御することは、Feや炭素、Mg等のドーパントの制御と比べると容易ではない。また、水素濃度とFe濃度を同時に制御することは、さらに困難である。
そこで本発明では、本発明のFe濃度のプロファイル形状に合わせて、水素濃度のプロファイルを簡単に形成でき、かつ、上記した効果を得る方法として、水素濃度のプロファイルを、バッファー層Bと動作層Gとの界面から基板Sとバッファー層Bとの界面に向かって漸増している態様とする。
具体的には、動作層Gでは、水素濃度は5×1017atoms/cm3以上2×1018atoms/cm3以下であり、バッファー層B内では漸増し、4×1018atoms/cm3以上3×1019atoms/cm3以下まで上昇する態様が挙げられる。なお、水素濃度は、Fe濃度と厳密に合わせることまでは要しない。
さらには、Fe濃度のピークが存在する領域までは水素濃度が漸増し、その後、基板Sに向かっては減少するようにしてもよい。後半は水素濃度を高くすることで得られる効果は、あまり高くない一方、この領域まで水素濃度を高くすることは、技術的またはコスト的にメリットが小さい。
以下、本発明を実施例に基づいて具体的に説明するが、本発明は、下記実施例により制限されるものではない。
[共通の成長条件]
基板Sとして、結晶面方位(111)、pタイプ、6インチSi単結晶基板を公知の基板洗浄方法で清浄化した後、MOCVD装置内にセットして、装置内をキャリアガスで置換後昇温し、1000℃×15分間、水素100%雰囲気で保持する熱処理を行い、シリコン単結晶表面の自然酸化膜を除去した。
次に、原料として、トリメチルアルミニウム(TMAl)、トリメチルガリウム(TMGa)、アンモニア(NH3)を用いて、AlN100nm上にAl0.2Ga0.8N150nm積層した初期層、AlN5nmとAl0.2Ga0.8N30nmの2層を80回繰り返し積層した多層、GaN1500nmの単層を、上記した順で気相成長させて積層したものをバッファー層Bとした。ここで、バッファー層Bの層厚は4550nmである。
次に、動作層Gとして、第一層1をGaN100nm、第二層2をAl0.22Ga0.78N20nmとして、各層をこの順で積層した。ここで、バッファー層B、および、動作層Gの成長条件は、成長温度を1050℃、成長圧力を60hPa、をおよその基準値として、各層を成長させる時に適時変更した。
(実施例1)
Feをドープするため、Fe原料としてCp2Fe(ジシクロペンタジエニル鉄、通称フェロセン)を用いた。多層を繰返し積層する工程で、AlN5nmとAl0.2Ga0.8N30nmの2層を30回繰り返した段階からCp2Feを導入し、80回繰り返した段階で導入を停止した。Fe濃度は、ピーク位置で1×1020atoms/cm3、ピーク位置から動作層G、ピーク位置から基板Sからの距離は、どちらもおよそ2275nm程度であり、このピークの位置は、バッファー層Bのほぼ中間から±50nmの範囲内であった。以上の通りにすることで、実施例1の評価サンプルを作製した。
なお、上記のFe濃度プロファイルは、Fe導入を停止した以降の気相成長において、濃度の高い層に存在するFeが、基板S側、および動作層G側へと、一様に拡散することで形成される。これを利用して、Cp2Feを導入するときの流量、導入時間、微小な成長温度の調整等を成すことで、所定の領域にFe濃度のピークを形成することができる。
(実施例2)
Cp2Feの流量と成長温度を調整して、ピーク位置でのFe濃度が2×1017atoms/cm3になるようにして、それ以外は実施例1と同等にした実施例2の評価サンプルを得た。
(実施例3)
Cp2Feの流量と成長温度を調整して、ピーク位置でのFe濃度が1.1×1020atoms/cm3になるようにして、それ以外は実施例1と同等にした実施例3の評価サンプルを得た。
(実施例4)
Cp2Feの流量と成長温度を調整して、ピーク位置がバッファー層B中央から50nm動作層G側になるようにして、それ以外は実施例1と同等にした実施例4の評価サンプルを得た。
(実施例5)
Cp2Feの流量と成長温度を調整して、ピーク位置がバッファー層B中央から50nm基板S側になるようにして、それ以外は実施例1と同等にした実施例5の評価サンプルを得た。
(実施例6)
バッファー層BのGaN1500nmの層に換えて、層厚700nmとした以外は、実施例1同等とした実施例6の評価サンプルを得た。このとき、Fe濃度のピーク位置は、動作層Gの界面から1875nmであった。
実施例のいずれの評価サンプルも、基板Sとバッファー層Bの界面近傍、バッファー層Bと動作層Gの界面近傍、のどちらでも、Fe濃度が約1×1017atoms/cm3になるように成長条件を調整した。Fe濃度は、各評価サンプルを直径部分で劈開して、その断面をSIMSにて評価した。
(比較例1)
Cp2Feを、多層を繰返し積層する工程で、AlN5nmとAl0.2Ga0.8N30nmの2層を初回積層時からCp2Feを導入し、80回繰り返した段階で導入を停止した。Fe濃度はピークを持たず、ほぼバッファー層B全域に亘りフラットな状態で、約1×1017atoms/cm3であった。以上の通りにすることで、比較例1の評価サンプルを作製した。
(比較例2)
Cp2Feを、多層を繰返し積層する工程で、AlN5nmとAl0.2Ga0.8N30nmの2層を初回積層時からCp2Feを導入し、80回繰り返し、さらにGaN1500nmの層を形成する工程で、層厚1000nmに達した段階で導入を停止した。Fe濃度はピークを持たず、ほぼバッファー層B全域に亘りフラットな状態で、約1×1020atoms/cm3であった。以上の通りにすることで、比較例2の評価サンプルを作製した。
(比較例3)
Cp2Feを、多層を繰返し積層する工程で、AlN5nmとAl0.2Ga0.8N30nmの2層を初回積層時からCp2Feを導入し、80回繰り返し、さらにGaN1500nmの層を形成する工程で、層厚250nmに達した段階で導入を停止した。Fe濃度は、ピークを持たず、基板Sの界面で1×1020atoms/cm3であり、動作層Gの界面に向って漸減して、1×1017atoms/cm3に達していた。以上の通りにすることで、比較例3の評価サンプルを作製した。
(比較例4)
Cp2Feを、GaN1500nmの層を形成する工程において、層厚450nmに達した段階からCp2Feを導入し、層厚1500nmに達した段階で導入を停止した。Fe濃度はピークを持たず、基板Sの界面で1×1017atoms/cm3であり、動作層Gの界面に向って漸増して、1×1020atoms/cm3に達していた。以上の通りにすることで、比較例4の評価サンプルを作製した。
(比較例5)
Cp2Feの流量と成長温度を調整して、ピーク位置がバッファー層B中央から70nm動作層G側になるようにして、それ以外は実施例1と同等にした比較例5の評価サンプルを得た。
(比較例6)
Cp2Feの流量と成長温度を調整して、ピーク位置がバッファー層B中央から70nm基板S側になるようにして、それ以外は実施例1と同等にした比較例6の評価サンプルを得た。
(比較例7)
バッファー層BのGaN1500nmの層に換えて、層厚300nmとし、さらに、Cp2Feの流量と成長温度を調整して、ピーク位置がバッファー層B中央から大きく外れるようにした以外は、実施例1同等とした比較例7の評価サンプルを得た。すなわち、Fe濃度のピーク位置は、動作層Gの界面から450nmであった。
[評価1〜反り]
半導体基板の形状測定で通常用いられる、汎用の反り測定装置を用いて、各評価サンプルのBOWを測定した。そして、BOW値が−50μm以上20μm以下を合格(〇)とした。
[評価2〜耐圧]
各評価サンプルから、基板主面の中央部から基板端部にかけて幅2mmの短冊状の試験片をそれぞれ劈開して切り出した。次に、この試験片の電子供給層2および電子走行層1の一部を、ドライエッチングにより除去した。この状態で、ドライエッチングで露出した面に10mmのAu電極を真空蒸着してショットキー電極として形成し、市販のカーブトレーサを用いて、Si単結晶基板側と通電してI−V特性を測定して、600Vでの電流値を比較した。そして、1×10-8(A)以下を合格(〇)とした。
[評価3〜高速動作特性]
各評価サンプルについて、Van Der Pauw法によるホール効果測定を行い、電子の移動度を評価した。まず、評価サンプルを7mm角のチップにダイシングし、個々のチップの電子供給層2の4隅に、径0.25mmのTi/Al電極を、真空蒸着により形成した。次に、N雰囲気で600℃、5分間の合金化熱処理を行った。そして、ACCENT製HL5500PCを用いて、ホール効果測定を行った。評価は、比較例1との比で移動度のレベルを表し、1以下を×、1を超え1.1以下を△、1.2以上を〇とし、△と〇を合格とした。
上記した各評価サンプルのデータと評価結果を、まとめて以下の表1に示す。
Figure 2021022726
表1の結果から明らかなように、本発明の実施範囲にあるものは、反り、耐圧、高速動作の全ての特性において、良好であることが示されているといえる。
W 窒化物半導体基板
S 基板(Si単結晶)
B バッファー層
G 動作層
1 第1層(電子走行層)
2 第2層(電子供給層)

Claims (1)

  1. 基板と、前記基板上の窒化物半導体からなるバッファー層と、前記バッファー層上の窒化物半導体層からなる動作層と、を備え、
    前記バッファー層はFeを含み、
    前記Feの濃度は、前記基板と前記バッファー層の界面から前記バッファー層の厚さ方向に向って一様に漸増し、2×1017atoms/cm3以上1.1×1020atoms/cm3以下の範囲で極大値を取った後、前記バッファー層と前記動作層の界面まで一様に漸減する濃度プロファイルを形成しており、
    前記極大値を取る位置は、前記バッファー層の厚さ方向における中間点から±50nmの範囲内にあり、かつ、前記バッファー層と前記動作層の界面から500nm以上離れていることを特徴とする窒化物半導体基板。
JP2020091085A 2019-07-24 2020-05-26 窒化物半導体基板 Active JP7458904B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/927,393 US11201217B2 (en) 2019-07-24 2020-07-13 Nitride semiconductor substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019135975 2019-07-24
JP2019135975 2019-07-24

Publications (2)

Publication Number Publication Date
JP2021022726A true JP2021022726A (ja) 2021-02-18
JP7458904B2 JP7458904B2 (ja) 2024-04-01

Family

ID=74574976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020091085A Active JP7458904B2 (ja) 2019-07-24 2020-05-26 窒化物半導体基板

Country Status (1)

Country Link
JP (1) JP7458904B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023248702A1 (ja) * 2022-06-22 2023-12-28 信越半導体株式会社 窒化物半導体ウェーハ、及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5013218B2 (ja) 2009-02-05 2012-08-29 日立電線株式会社 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法
JP5987288B2 (ja) 2011-09-28 2016-09-07 富士通株式会社 半導体装置
JP2015060987A (ja) 2013-09-19 2015-03-30 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6759886B2 (ja) 2016-09-06 2020-09-23 富士通株式会社 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
JP6993562B2 (ja) 2017-07-13 2022-02-03 富士通株式会社 化合物半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023248702A1 (ja) * 2022-06-22 2023-12-28 信越半導体株式会社 窒化物半導体ウェーハ、及びその製造方法

Also Published As

Publication number Publication date
JP7458904B2 (ja) 2024-04-01

Similar Documents

Publication Publication Date Title
US10410859B2 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
KR20030023742A (ko) 질화 인듐 갈륨 채널의 고전자 이동도 트랜지스터 및 그제조 방법
JP5788296B2 (ja) 窒化物半導体基板及びその製造方法
CN106935644B (zh) 半导体装置
WO2019106843A1 (ja) 半導体装置の製造方法、半導体装置
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
CN108352327B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
JP2009021279A (ja) 半導体エピタキシャルウエハ
JP7458904B2 (ja) 窒化物半導体基板
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JPWO2016051935A1 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
CN110047924B (zh) 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法
US11201217B2 (en) Nitride semiconductor substrate
US11605716B2 (en) Nitride semiconductor substrate and method of manufacturing the same
CN110957354B (zh) 一种硅重掺杂氮化镓异质外延的材料结构及应力控制方法
US20200194580A1 (en) Nitride semiconductor substrate and nitride semiconductor device
JP7201571B2 (ja) 窒化物半導体基板および窒化物半導体装置
JP7162580B2 (ja) 窒化物半導体基板および窒化物半導体装置
KR102526814B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP7220647B2 (ja) 窒化物半導体基板及びその製造方法
WO2023248702A1 (ja) 窒化物半導体ウェーハ、及びその製造方法
TWI730516B (zh) 氮化物半導體基板以及氮化物半導體裝置
JP2012004444A (ja) 半導体装置の製造方法
JP2024015770A (ja) 半導体装置
JP2024015771A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240319

R150 Certificate of patent or registration of utility model

Ref document number: 7458904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150