JP2020522125A - ハイパワー用積層セラミックコンデンサ構造 - Google Patents

ハイパワー用積層セラミックコンデンサ構造 Download PDF

Info

Publication number
JP2020522125A
JP2020522125A JP2019563104A JP2019563104A JP2020522125A JP 2020522125 A JP2020522125 A JP 2020522125A JP 2019563104 A JP2019563104 A JP 2019563104A JP 2019563104 A JP2019563104 A JP 2019563104A JP 2020522125 A JP2020522125 A JP 2020522125A
Authority
JP
Japan
Prior art keywords
heat dissipation
internal electrode
ceramic capacitor
electrode
dissipation channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019563104A
Other languages
English (en)
Other versions
JP7108637B2 (ja
Inventor
ジョン バルティテュード
ジョン バルティテュード
フィリップ エム. レスナー
フィリップ エム. レスナー
アビジット グラヴ
アビジット グラヴ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kemet Electronics Corp
Original Assignee
Kemet Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kemet Electronics Corp filed Critical Kemet Electronics Corp
Publication of JP2020522125A publication Critical patent/JP2020522125A/ja
Application granted granted Critical
Publication of JP7108637B2 publication Critical patent/JP7108637B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/258Temperature compensation means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/08Cooling arrangements; Heating arrangements; Ventilating arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】コンデンサが改善された放熱特性を有する、改良された積層セラミックコンデンサを提供する。【解決手段】該コンデンサは第1内部電極と第2内部電電極とを含み、第1内部電極は第2内部電極に対して平行かつ逆極性に配置される。誘電体層が第1内部電極と第2内部電極との間にあり、放熱チャネルが少なくとも1つの誘電体層にある。熱伝達媒体が放熱チャネル内にある。【選択図】図1

Description

本発明は改良された積層セラミックコンデンサ(MLCC)、改良されたMLCCを含むアレイ、及び改良されたMLCCを含むデバイスに関し、改良されたMLCCはコンデンサ本体内部に放熱チャネルを有することにより改善された熱安定性を示す。
MLCCは多様な電子分野で幅広く用いられており、その応用は拡大し続けている。とりわけ重要なことは、交流(AC)アプリケーションにおける用途が成長を続けていることである。ここでさらに重要なのは、AC電圧量が増加するにつれてACアプリケーションでの用途が成長を続ける中、コンデンサで発生したリップル電流が最終的には故障に至ることもある内部熱を発生させる原因となることである。
MLCCにおけるワット損(P)は以下の式で定義される:
P=I
ここで、Iは電流、Rは等価直列抵抗(ESR)である。従って、発熱はコンデンサで発生するリップル電流の二乗で増加する。さらに発熱は周波数に依存し、周波数が増加するにつれてESRが減少するときこの自己発熱もまたそれにより減少する。MLCCのESRを減少させようとする継続的な要請により上記課題に過去より取り組んできた。電流が増加する中さらにESRを減少させることは、熱の発生を抑制するにはもはや十分とは言えず、熱発生を軽減するための改善や発生中の熱の除去が必要になっている。
通常、熱はセラミックの表面又は金属端子を通る伝導のいずれかによりコンデンサの表面で発散する。コンデンサの内部温度を判定することは困難なので、一般的に表面温度をその合理的な値であるとして仮定している。この仮定に基づき、表面温度20−25℃の自己発熱がMLCCの熱暴走や故障を引き起こすと推測される高い表面温度を有するタイプのコンデンサに対する安全条件と考えられている。内部金属電極が効果的な熱導体であるのに対してセラミック誘電体は非常に優れた代表的な熱絶縁物である。
内部電極の数を増やすことによりESRを減少させることができ、従って自己発熱を減少できる。キャパシタンスCを増やすために内部電極の数を増やすことがトレンドとして継続している。キャパシタンスは以下の式により定義される:
C=εεAn/t
ここで、εは誘電体の比誘電率であり;εはフリースペースの誘電率に等しい定数であり;Aは誘電体によって分離される2つの逆極性内部導電層のオーバラップエリアでありアクティブとも呼ばれ;nはアクティブの数であり、tは分離距離即ち電極間の厚さである。従って、より高いキャパシタンスを求めれば層の数とオーバラップエリアが増大するとともに層の分離距離は減少する。しかしながら、所定のMLCCの容積においてセラミックのアクティブ厚さを減少させてキャパシタンスを増加させると、利用可能な容積の中により多くのアクティブ層及び電極を組み込むことができるが、MLCCの耐電圧特性がさらに低下する。電極数を増やすことは熱を伝導により発散させるので望ましいが、耐電圧特性が低下するので到達されねばならない妥協点が存在する。さらに、MLCCの中心部で発生する過剰な熱は除去するのがより困難となり、従ってそれは表面温度よりも内部がはるかに高温となり得ることを意味するので、内部温度の指標として表面温度を測定することが信頼できないものとなる。より薄いセラミックアクティブを実現するために行うコンデンサ構造におけるいかに微細な変更であっても、高温スポット、即ちACハイパワーの下で結果的には故障に繋がる「ホットスポット」を出現させることが可能であり、しかも内部で発生する高温を検出するのは困難である。
ACリップル電流の作用によるMLCCの自己発熱が図1にグラフで示されている。所定周波数での電流の増加は自己発熱の増加をもたらし最終的にはMLCCの熱暴走や故障に繋がる。それに加え、MLCCが高い周囲温度に晒されるならば、その自己発熱によりMLCCの温度はその定格温度を越えてしまう。さらに、表面温度はヒートシンクの使用等、様々な技術を使って金属の外部終端やMLCCの表面を介して容易に放散できるが、MLCCの内部温度は表面温度を大幅に超える温度となり得る。セラミックは熱導体として機能しないので、コンデンサの内部から熱を除去する有効な方法は内部電極を介する伝導により除去する以外になく、この方法では高いAC電圧に対して不十分であることが分かっている。
増大する自己発熱によりMLCCがダメージを受けることなくどんなに高いAC電圧にも耐えうるMLCCが業界で待ち望まれている。本願はコンデンサ本体の内部から熱をより良く放散して自己発熱の効果を緩和するMLCCを開示する。
本発明は、改良された熱放散能力を備え、MLCCのアレイに使用するのに特に適した、MLCCに関する。
より具体的には、本発明は内部熱が放熱チャネルを介して放散される高電圧ACアプリケーションでの使用に適したMLCCに関する。
本発明の特徴は、プロセスやプロセス機器を大幅に変更することなく上記MLCCの製造を可能とすることである。
ここに述べる実施例や他の実施例は、第1の内部電極と第2の内部電極を含み、第1の内部電極は第2の内部電極と平行かつ逆極性に配置される積層セラミックコンデンサについて提供される。誘電体層が第1の内部電極と第2の内部電極の間に設けられ、放熱チャネルが少なくとも1つの誘電体層内に設けられる。熱伝達媒体が放熱チャネル内に設けられている。
積層セラミックコンデンサを形成する方法についてさらに別の実施例が提供される。その方法は:
第1内部電極前駆体と、前記第1内部電極前駆体と平行な第2内部電極前駆体と、誘電体前駆体とを含み、前記誘電体前駆体の少なくとも一部が前記第1内部電極前駆体と前記第2内部電極前駆体との間にあり、少なくとも一部のエリアがプレチャネル材料を含む積層配置を形成することと;
前記第1内部電極前駆体から生成される第1内部電極と、前記第2内部電極前駆体から生成される第2内部電極と、前記誘電体前駆体から生成される誘電体と、前記プレチャネル材料から生成される前記誘電体内の放熱チャネルとを含むコンデンサ本体を形成するために、前記積層配置を加熱することと;
第1外部終端が前記第1内部電極と電気的に接触する前記コンデンサ本体上に第1外部終端を形成することと;
第2外部終端が前記第2内部電極と電気的に接触するが前記第1内部電極とは電気的に接触しない前記コンデンサ本体上に第2外部終端を形成することと;
前記放熱チャネルに熱伝達媒体を挿入することと;
を含む。
所定のAC周波数での電流作用による表面温度の上昇を示すグラフである。 従来技術のMLCCの断面概略側面図である。 従来技術のMLCCの断面概略端面図である。 MLCCの断面概略側面図である。 MLCCの断面概略端面図である。 MLCCの断面概略側面図である。 MLCCの断面概略端面図である。 MLCCの断面概略側面図である。 MLCCの断面概略端面図である。 MLCCの断面概略側面図である。 MLCCの断面概略側面図である。 MLCCの断面概略側面図である。 MLCCの断面概略側面図である。 MLCCの断面概略側面図である。 MLCCの断面概略側面図である。 MLCCの断面概略側面図である。 MLCCの断面概略端面図である。 内部電極の概略斜視図である。 MLCCのアレイからなるデバイスの斜視概略側面図である。 MLCCの断面概略部分側面図である
本発明は改良されたMLCCに関し、特にその本体内に放熱チャネルを含むMLCCに関する。該放熱チャネルはその内部にガスや流体等の熱伝達媒体を有し、該熱伝達媒体はMLCCの内部からの熱の伝達を容易にする。本発明はさらに独創的なMLCCのアレイ、独創的なMLCC又は独創的なMLCCのアレイからなるデバイスに関する。
MLCCの内部自己発熱に関する問題は、MLCCの内部温度を熱伝達媒体を介する熱の伝達により低下させる、コンデンサ本体を通る少なくとも1つの好ましくは連続する放熱チャネルを導入することによって緩和される。熱伝達媒体は静止していても、あるいは限られた流れであっても良く、又はMLCCの内部から除去される熱の伝達を増やすために放熱チャネルを通って流れても良い。
本発明は不可欠であるがそれに制限されることがない、開示の構成要素を形成する図面を参照して説明される。明細書を通して同一の要素にはそれに対応する番号が付されている。
従来のMLCCが図2、3を参照して説明され、図2においてMLCCは断面概略側面図で示され、図3において断面概略端面図で示される。図2及び3では、符号10で示される積層セラミックコンデンサは、当技術分野で周知のように、誘電体16を間に挟んで交互に配される平行電極12、14を備えており、隣接する内部電極は逆極性の外部終端18、20で終端する。ここでの説明から分かるように、コンデンサ内部で発生する自己発熱は容易に放散されることがない。
本発明の一実施例は図4、5を参照して説明される。符号100で示される独創的なMLCCは図4において断面概略側面図で示され、図5において断面概略端面図で示される。図4、及び5において、MLCCは、誘電体116を間に挟んで交互に配される平行電極112、114を備えており、隣接する内部電極は逆極性の外部終端118、120で終端する。放熱チャネル122は、好ましくはコンデンサ本体の少なくとも1表面に穴をあけて、より好ましくはコンデンサ本体を通る連続する通路を形成する。放熱チャネルの終端、即ち開口部は、好ましくはコンデンサ本体の表面上に位置する外部終端のボイドであり、それによりチャネルの開口部124にアクセスできることで熱伝達媒体が放熱チャネルの1つの開口部から入り、好ましくは放熱チャネルの異なる開口部から出ていくことを可能にする。放熱チャネルの高さに亘って随意に支柱126を設けても良く、それにより構造保全を図り、又は乱流を発生させて層流を減らすことで、コンデンサ本体と熱伝達媒体との間の熱伝達率を高める。支柱は開口部から開口部までコンデンサの全体幅に亘るものではない。図4、5の実施例では、放熱チャネルは電極112、114と全く接触することなく、その全ての側面がセラミックによって囲まれている。セラミックは熱導体としての効率が悪いため、その全ての側面がセラミックで囲まれた放熱チャネルは熱伝達率を欠いたものとなる。しかしながら、セラミックは電気的に導体ではないので、広い範囲の熱伝達媒体の使用が可能であり、従ってこの実施例はいくつかのアプリケーションで有用である。
本発明の一実施例が図6、7を参照して説明される。符号100で示される独創的なMLCCは図6において断面概略側面図で示され、図7において断面概略端面図で示される。図6、及び7において、MLCCは、誘電体116を間に挟んで交互に配される平行電極112、114を備えており、隣接する内部電極は逆極性の外部終端118、120で終端する。放熱チャネル122はその3つの側面がセラミックで囲まれ、1つの側面の少なくとも一部が内部電極114’により囲まれる。図6、7で示された実施例の格別な利点は通常セラミックより熱伝達効率がはるかに高い内部電極によって熱伝達が高められることである。図6、7の実施例において、熱伝達媒体は内部電極と接触するので、従って熱伝達媒体が導体ではなく、腐食しないことが好ましい。
本発明の一実施例が図8、9を参照して説明される。符号100で示される独創的なMLCCは図8において断面概略側面図で示され、図9において断面概略端面図で示される。図8及び図9において、MLCCは、誘電体116を間に挟んで交互に配される平行電極112、114を備えており、隣接する電極は逆極性の外部終端118、120で終端する。放熱チャネル122はその2つの側面がセラミックで囲まれ、2つの側面の少なくとも一部が電極112’、114’により囲まれる。図8、9で示された実施例の格別な利点は通常セラミックより熱伝達効率がはるかに高い内部電極によって熱伝達が高められることである。図8、9の実施例において、熱伝達媒体は2つの内部電極と接触するので、従って熱伝達媒体が導体ではなく、腐食しないことが好ましい。図8、9に示された実施例において、放熱チャネルの両側の電極は逆極性であるので、従って熱伝達媒体はアーク放電を抑制するように選択することが好ましい。これに代わる実施例では放熱チャネルの両側の電極は共通極性を有することでアーク放電のリスクを排除できる。
本発明の一実施例が図10を参照して説明される。符号100で示される独創的なMLCCが断面概略側面図で示される。図10において、MLCCは、放熱チャネルの共通面に複数の放熱チャネル122を含み、放熱チャネルの共通面は内部電極に平行である。図10の実施例は隣接する放熱チャネルの間に少なくとも1つのバリア127を含み、該バリアは放熱チャネルの長さに沿って延長することによって熱伝達媒体が接触できるセラミックの表面積を増加させている。支柱をバリアと共に使用しても良い。
本発明の一実施例が図11を参照して説明される。符号100で示される独創的なMLCCが断面概略側面図で示される。図11において、MLCCは、バリア127を間に挟んで複数の放熱チャネル122を含み、放熱チャネルは複数の共通放熱チャネル平面に配置され、各共通放熱チャネル平面は内部電極と平行である。
本発明の一実施例が図12を参照して説明される。MLCCが断面概略図で示される。図12において、外部終端118、120及びセラミック116は前述の通りである。シールド電極128、129が示されており、シールド電極はMLCCの最も外側の内部電極として位置し、逆極性を有する同一平面上の電極として定義される。シールド電極は外部終端から逆極性の内部電極へのアーク放電を抑制する。例えば、電極128及び129’は、外部終端と、符号130、131で示される最も近い逆極性の内部電極との間のアーク放電を抑制する。放熱チャネル122は同一平面上の逆極性の内部電極132及び134と同一平面にある。図12に示される実施例において、放熱チャネルは前述したように全ての側面がセラミックで囲まれている。
本発明の一実施例が図13を参照して説明される。MLCCが断面概略図で示される。図13のMLCCは同一平面上の逆極性の活性内部電極136、138を含み、浮遊電極140が該同一平面上の活性内部電極と平行な面にあり、好ましくは各浮遊電極は、その各面に隣接して同一平面上の活性内部電極を有する。活性電極はここでは外部終端に電気的に接触する内部電極として定義される。浮遊電極は外部終端に電気的に接触していない内部電極である。少なくとも1つの放熱チャネル122は逆極性の同一平面上の活性電極と同一平面上にある。
本発明の一実施例が図14を参照して説明される。MLCCが断面概略図で示される。図14において、シールド電極128、129はそれと同一平面上に放熱チャネル122を有し、シールド電極が放熱チャネルに流れ接触するように、該放熱チャネルはセラミックの中を随意に延びる。放熱チャネルに流れ接触する電極とは、放熱チャネル内の放熱媒体が物理的に該電極に接触できることを意味するものとして定義される。放熱チャネル122’は逆極性の同一平面上の活性内部電極132、134と同一平面上にあり、該同一平面上の内部電極と流れ接触する。
本発明の一実施例が図15を参照して説明される。MLCCが断面概略図で示される。図15のMLCCは、逆極性の同一平面上の活性内部電極136、138を含み、同一平面上の活性内部電極と平行な面に浮遊電極140を備え、好ましくは各浮遊電極は、その各面に隣接して同一平面上の活性内部電極を有する。少なくとも1つの放熱チャネル122が同一平面上の活性内部電極と同一平面にあって内部電極と随意に流れ接触する。
本発明の一実施例が図16及び図17を参照して説明される。MLCCが符号200で示される。図16はMLCCの断面概略側面図を示し、図17は断面概略端面図を示す。MLCCは本願で説明するように誘電体を間に挟んで交互に内部電極を有し、該内部電極は切り離して図18に示す。図18において、各内部電極40はタブ42を有し、隣接の内部電極のタブが逆極性となり、一つおきのタブが登録されて同一の極性となるように電極の向きは交互に配置される。積層された各タブは外部終端44に電気的に接触している。本願の随所で説明される放熱チャネル122は、内部熱を放散するために熱伝達媒体が貫流するための通路を提供する。
本発明の一実施例が図19を参照して説明される。MLCC200のアレイが基板48に実装される。MLCCの外部終端44はパッド46に電気的に接続され、各パッドとそれに接続される各MLCCの外部終端極性が一致する。放熱チャネル122の中に熱伝達媒体54が導入され、MLCC内部から熱が取り除かれて加熱された熱伝達媒体56として出ていく。オプションとしてではあるが、好ましくは、熱伝達装置50が熱伝達媒体の循環及び/又は冷却を補助するために設けられる。熱伝達媒体が電子デバイス52や、該電子デバイスのコンポーネントやサブコンポーネントの内部に留まる閉ループの中にあっても良いし、熱伝達媒体が外部ソースからの補充のために加熱された熱伝達媒体が電子デバイスや、該電子デバイスのコンポーネントやサブコンポーネントから出ていく開ループの中にあっても良い。動作温度の下で液体である熱伝達媒体が、好ましくは閉ループで用いられ、動作温度の下で空気やドライエア等の気体である熱伝達媒体が、より好ましくは開ループで用いられる。アプリケーションに必要な回路デザインを達成するためにMLCCの数を制限できないので、アレイにおけるMLCCの数は本願において制限されない。アレイや電子デバイスの中に従来のMLCCを独創的なMLCCに混ぜて使用しても良い。
本発明の一実施例が図20を参照して説明される。MLCCの概略部分断面図が示される。図20において、同一極性の又は逆極性の内部電極212と誘電体116は上述のように示される。放熱チャネル122は好ましくは、熱伝導性コーティングである任意のコーティング130で内部を覆うことによりセラミックと熱伝達媒体128との間の熱伝導を高めている。コーティング材料は本願では特に限定しないが、誘電体をコーティングすることができ、かつ誘電体から熱伝達媒体への熱伝達が適切に行える材料が好ましい。金属、熱伝導性セラミック、ポリマー及びその組み合わせからなる熱伝導性の無機又は有機材料が本発明を実施する上で特に相応しい。放熱用シリコングリスが高い熱伝導性、低い熱抵抗を有し、低コストであり、処理し易くかつリワーク性にすぐれているため特に好ましい。それに限定されない例を挙げるならば、Dow Corning(登録商標) TC−5026,Dow Corning(登録商標) TC−5022,Dow Corning(登録商標) TC−5600,Dow Corning(登録商標) TC−5121,Dow Corning(登録商標) SE4490CV,Dow Corning(登録商標) SC 102;Dow Corning(登録商標) 340 Heat Sink;Shin−Etsu MicroSI(登録商標) X23−7853W1,Shin−Etsu MicroSI(登録商標) X23−7783 D,Shin−Etsu MicroSI(登録商標) G751およびShin−Etsu MicroSI(登録商標) X23−7762Dが、放熱チャネル内のコーティングとして特に適切である。
熱伝達媒体は気体でも液体でも良く、静止していてもあるいは熱伝導を高めるために流れていても良い。導体ではない材料が特に望ましい。全フッ素置換炭化水素、ナノ流体、鉱油、エーテルが最小の導電性を有しながら効率的な熱伝導能力を発揮するので特に適切である。それに限定されない例を挙げるならば、Galden(登録商標) HT55,Galden(登録商標) HT70,Galden(登録商標) HT80,Galden(登録商標) HT110,Galden(登録商標) HT135,Galden(登録商標) HT170,Galden(登録商標) HT200,Galden(登録商標) HT230およびGalden(登録商標) HT270が、本発明を実施する上で使用する熱伝達媒体として特に適切である。空気、少なくとも部分的にドライエア、又は不活性ガス等の気体が熱伝達媒体として特に適切である。
放熱チャネルはMLCCの製造中に多様な技術を使って形成することができる。セラミック前駆体の層が、犠牲有機材料又はカーボンを使って放熱チャネルに対応する予め定めたパターンに印刷される。犠牲有機材料又はカーボンを、MLCCをベークアウト及び共焼結中に好ましくは気化によって除去する。MLCCのラミネーションの前にセラミックテープのエリアを除去可能であり、又ベークアウトと焼結の前か後で放熱チャネルの機械加工が可能である。
MLCCは当該技術で周知の適切に登録されたセラミック前駆体と導電体前駆体を順次積層することにより作成される。十分な数の層が積層されると、該積層体は加熱されてセラミック層の中に、放熱チャネル前駆体を備えた内部導体と焼結されたセラミックとの交互の層を形成する。
放熱チャネルを形成するため、各層にはプレチャネル材料が放熱チャネルに対応するパターンに印刷される。焼結時にプレチャネル材料が気化して印刷されたプレチャネル材料の形状にボイドを残す。不揮発性材料、好ましくはセラミックをプレチャネル材料に加えてボイドに支柱を形成しても良い。
プレチャネル材料は所定のパターンを形成できて、その層を焼結することによりボイドとして放熱チャネルを残すものあれば任意の材料が使われる。特に望ましい材料は金属が除外された電極インクである。この材料は入手が容易であり、製造環境に対して固有の適合性があるために好ましい。他の特に適切な材料は、セラミック前駆体が除外された、セラミック前駆体とともに使用されるバインダでる。
誘電体層は本願では特に限定されず、本発明を実施するためにMLCCにおいて使用するのに適した誘電体であればどのような誘電体も使用できる。
各誘電体層は約50μmまでの厚さが好ましく、20μmまでの厚さであればさらに好ましい。厚さの下限は約0.5μmであり、好ましくは約2μmである。積層される誘電体層の数は通常は2から300であり、好ましくは2から200である。
一般的に使用される誘電体層の誘電体材料は通常、抗還元性を有するので内部電極層を形成する導体はベースメタルを使うのが好ましいが、ここではそれに限定されない。代表的なベースメタルはニッケル及びニッケルの合金である。ニッケル合金は、Mn、Cr、Co、Alから選択される少なくとも1つの元素を含むニッケル合金であることが好ましく、そのようなニッケル合金が少なくとも95wt%のニッケルを含んでいることがさらに好ましい。ニッケル及びニッケル合金は約0.1wt%までのリン及び他の微量成分を含んでも良い。内部電極として使用される他の導体は銅、貴金属又はその合金等であり、特に好ましい貴金属はパラジウム及び銀から選択される。銅や貴金属を含む内部電極に対しては低温焼成が好ましい。
内部電極層の厚さは具体的な目的やアプリケーションによって適切に決められる。しかしその上限値は通常は約5μm、より好ましくは約2.5μmであり、その下限値は通常約0.5μmである。最も好ましい厚さは約1μmである。
外部電極を形成する導体は厳密に決める必要はなく、従ってニッケル、銅及びその合金等の安価な金属が好ましい。外部電極の厚さは具体的な目的やアプリケーションによって適切に決めて良いが、一般的には約10μmから約50μmの範囲である。一実施例では、終端として導電性金属、好ましくは銀が充填されたエポキシ終端が使用される。
本発明の積層セラミックチップコンデンサは、従来の印刷及びペーストを使うシーティング方法によりグリーンチップを形成し、該チップを焼成し、外部電極をそこへ印刷又は転写した後で焼成する。
誘電体層を形成するためのペーストは、誘電体原材料に有機ビヒクルを混ぜることにより得られる。誘電体原材料は前述したように酸化物と複合酸化物の混合物であっても良い。さらに、焼成の際にそのような酸化物や複合酸化物に変化する様々な化合物が有用である。例えば、様々な化合物には炭酸塩、シュウ酸塩、硝酸塩、水酸化物、有機金属化合物が含まれる。誘電体材料はこれらの酸化物、化合物から適切な種類を選択することにより、そしてそれらを混合することにより得られる。誘電体原材料におけるそのような化合物の比率は、焼成後に特定の誘電体層の構成が達成されるように決められる。誘電体原材料は一般的に平均粒子サイズが約0.1から約3μm、好ましくは約1μmの粉末状で使用される。
内部電極層を形成するペーストは、導電性材料に有機ビヒクルを混ぜることにより得られる。本願で使われる導電性材料は前述の導電性金属及び合金等の導体、及び焼成の際に導体に変化する様々な化合物、例えば酸化物、有機金属化合物、樹脂酸塩を含む。ここで使われるバインダは厳密に選ぶ必要はなく、エチルセルロース等の従来のバインダから適当に選べばよい。さらにここで使われる有機溶媒は厳密に選択する必要はなく、印刷やシーティング方法等の特定のアプリケーション、方法に従ってテルピネオール、ブチルカルビノール、アセトン、トルエン等の従来の有機溶媒から適当に選択すればよい。
外部電極を形成するためのペーストは内部電極層を形成するペーストと同じ方法で準備できる。
個々のペーストの有機ビヒクルの含有量には特別な制限が課されない。通常ペーストは約1から5wt%のバインダと約10から50wt%の有機溶媒を含有する。必要に応じペーストは分散剤、可塑剤、誘電体化合物、絶縁化合物などの添加物を含有しても良い。これら添加物の合計含有量の上限は好ましくは約10wt%である。
グリーンチップは誘電体層形成ペーストと内部電極層形成ペーストから作成することができる。印刷方式を採用する場合、グリーンチップは、例えばポリエチレンテレフタレート(PET)の基板にペーストを交互に印刷して、層状スタックを形成し、該層状スタックを所定の形状にカットし、カットしたものを基板から分離する。
さらに、誘電体層形成ペーストからグリーンシートを形成し、内部電極層形成ペーストを個々のグリーンシートの上に印刷し、印刷されたグリーンシートを積層するシーティング方法が有用である。多数の層からなるコンデンサは当該技術で周知のこの方法により作成することができる。
コンデンサの形成方法は本願では特に限定しない。
バインダはグリーンチップから除去されて焼成される。バインダの除去は従来の条件、好ましくは内部電極層がニッケルやニッケル合金等のベースメタルの導体から形成されている条件の下で実行される。
バインダを除去するための加熱率は約5から300℃/時間、より好ましくは10から100℃/時間である。保持温度は約200から400℃、より好ましくは250から300℃、保持時間は空気中で約1/2から24時間、より好ましくは5から20時間である。内部電極の酸化を制限するために225℃を越える温度で不活性又は還元性雰囲気を提供しても良い。グリーンチップは内部電極層形成ペーストの導体の種類に応じて決定される雰囲気の中で焼成される。内部電極層がニッケルやニッケル合金などのベースメタル導体で形成される場合、焼成雰囲気は10−8から10−12atmの酸素分圧を有する。極端に低い酸素分圧は、そういった低い分圧では導体が異常に焼結し誘電体層から剥離することがあるので、避けるべきである。上記の範囲以上の酸素分圧では、内部電極層は酸化され易くなる。
焼成のために、チップは好ましくは1,100℃から1,400℃、より好ましくは1,250から1,400℃の温度で維持される。この範囲以下の低い保持温度は高密度化が不十分となり、一方この範囲以上の高い保持温度はDCバイアス性能の低下を招きやすくなる。加熱率は好ましくは50から500℃/時間、より好ましくは200から300℃/時間であり、保持温度は1/2から8時間、より好ましくは1から3時間である。冷却率は好ましくは50から500℃/時間より好ましくは200から300℃/時間である。好ましくは焼成雰囲気が還元性雰囲気となる。代表的な雰囲気ガスはNとHガスの加湿混合ガスである。
好ましくは還元性雰囲気中のコンデンサチップの焼成の後でアニーリングが行われる。アニーリングは誘電体層を再酸化するのに有効であり、それによりセラミックの抵抗を絶縁破壊に対し最適化する。アニーリング雰囲気は、少なくとも10−6atm好ましくは10−5から10−4atmの酸素分圧を有する。誘電体層は上記範囲以下の低い酸素分圧では十分に再酸化されず、一方この範囲以上の酸素分圧では内部電極層が酸化され易くなる。
アニーリングのために、チップは、好ましくは1,100℃より低い温度に、より好ましくは500℃から1,000℃の温度に保持される。この範囲以下の低い保持温度では誘電体層は十分に酸化されず、それにより寿命が短くなる。この範囲以上の高い保持温度では内部電極層が酸化され、キャパシタンスが減少し誘電体材料と反応して寿命が短くなる。アニーリングは加熱と冷却によってシンプルに完遂される。この場合、保持温度は加熱時の最高温度に等しく、保持時間はゼロである。
バインダ除去、焼成、アニーリングは連続して実行されても、分割して実行されても良い。連続して実行される場合、そのプロセスはバインダ除去ステップ、冷却せずに雰囲気だけを変えるステップ、温度を焼成温度へ上昇させるステップ、焼成のためのその温度にチップを保持するステップ、温度をアニーリング温度に低下させるステップ、雰囲気をその温度で変化させるステップ、及びアニーリングステップを含む。
分割して実行される場合、バインダが除去されて冷却された後、チップの温度は乾燥または加湿された窒素ガスの中でバインダ除去温度に引き上げられる。その後、雰囲気は還元性雰囲気に変えられて、温度は焼成のための温度にさらに引き上げられる。その後、温度はアニーリング温度に落とされて、雰囲気は再度乾燥または加湿された窒素ガスに変えられ、冷却が続行される。あるいは、一旦冷却されると、窒素ガス雰囲気の中で温度をアニーリング温度に引き上げても良い。全体のアニーリングステップが加湿窒素ガス雰囲気の中で実行されても良い。
結果的に得られるチップは、外部電極形成ペーストが印刷又は転写されて焼成され外部電極が形成される前に、例えば、バレルタンブリングやサンドブラスチングによって端面を研磨されても良い。外部電極形成ペーストの焼成は窒素ガスと水素ガスの加湿混合ガスの中で約600から800℃の温度で約10分から約1時間行われる。
パッドはメッキや当該技術で周知の他の方法により好ましくは外部電極の上に形成される。
外部終端は適切なインクジェットスプレー等の他の方法を加えて形成するのが好ましい。一旦積層されるとこれらの外部終端は焼結又は硬化されてセラミックに接着して外部電極に接続される。
本発明の積層セラミックチップコンデンサは、例えば、はんだ付けによってプリント基板上に実装される。
本発明を好ましい実施例を参照して説明したが、それに限定されることはない。当業者はここに具体的に述べられなかった追加の実施例や改良を実現するかもしれないが、それらはここに添付された特許請求の範囲により具体的に記載される発明の範囲に含まれる。

Claims (50)

  1. 第1内部電極が第2内部電極に対して平行かつ逆極性に配置される第1内部電極及び第2内部電極と;
    前記第1内部電極と前記第2内部電極との間の誘電体層と;
    前記誘電体層のうち少なくとも1つの誘電体層内の放熱チャネルと;
    前記放熱チャネル内の熱伝達媒体と;
    を含む、積層セラミックコンデンサ。
  2. 前記放熱チャネルは、前記第1内部電極のうちの1つの第1内部電極と前記第2内部電極のうちの1つの第2内部電極との間に存在する、請求項1に記載の積層セラミックコンデンサ。
  3. 前記放熱チャネルは、前記第1内部電極および前記第2内部電極の少なくとも1つと流れ接触する、請求項2に記載の積層セラミックコンデンサ。
  4. 前記放熱チャネルは、前記第1内部電極および前記第2内部電極の少なくとも1つと流れ接触しない、請求項2に記載の積層セラミックコンデンサ。
  5. 前記第1内部電極および前記第2内部電極は交互に配置される、請求項1に記載の積層セラミックコンデンサ。
  6. 前記第1内部電極のうちの第1の第1内部電極と前記第2内部電極のうちの第1の第2内部電極が第1共通面にあり、前記第1内部電極のうちの第2の第1内部電極と前記第2内部電極のうちの第2の第2内部電極が第2共通面にある、請求項1に記載の積層セラミックコンデンサ。
  7. 前記第1共通面と前記第2共通面との間にさらに浮遊電極を含む、請求項6に記載の積層セラミックコンデンサ。
  8. 前記放熱チャネルは前記第1共通面と前記第2共通面との間にある、請求項6に記載の積層セラミックコンデンサ。
  9. 前記放熱チャネルは前記第1共通面および前記第2共通面の少なくとも1つにある、請求項6に記載の積層セラミックコンデンサ。
  10. さらにシールド電極を含む、請求項1に記載の積層セラミックコンデンサ。
  11. 前記放熱チャネルは前記シールド電極と同一平面上にある、請求項10に記載の積層セラミックコンデンサ。
  12. 複数の放熱チャネルを含む、請求項1に記載の積層セラミックコンデンサ。
  13. 前記複数の放熱チャネルの隣接する放熱チャネルの間にバリアをさらに含む、請求項12に記載の積層セラミックコンデンサ。
  14. 複数の放熱チャネルは放熱チャネルの共通面にある、請求項12に記載の積層セラミックコンデンサ。
  15. 放熱チャネルの前記共通面は、前記内部電極のうちの1つの第1内部電極と平行である、請求項1に記載の積層セラミックコンデンサ。
  16. 前記放熱チャネル内に少なくとも1つの支柱をさらに含む、請求項1に記載の積層セラミックコンデンサ。
  17. 前記放熱チャネル内にコーティングをさらに有する、請求項1に記載の積層セラミックコンデンサ。
  18. 前記第1内部電極および前記第2内部電極の少なくとも1つは、ニッケル、銅、貴金属、及びそれらの合金からなるグループから選択された材料を含む、請求項1に記載の積層セラミックコンデンサ。
  19. クレーム1に記載の積層セラミックコンデンサを複数含むアレイ。
  20. クレーム1に記載の積層セラミックコンデンサを少なくとも1つ含む電子デバイス。
  21. 前記積層セラミックコンデンサのアレイを含む、請求項20に記載の電子デバイス。
  22. 前記熱伝達媒体の循環および冷却の少なくとも1つを補助することができる熱伝達装置をさらに含む、請求項20に記載の電子デバイス。
  23. 前記熱伝達媒体は閉ループ内にある、請求項20に記載の電子デバイス。
  24. 前記熱伝達媒体は開ループ内にある、請求項20に記載の電子デバイス。
  25. 前記熱伝達媒体は前記放熱チャネルを通って流れる、請求項20に記載の電子デバイス。
  26. 第1内部電極前駆体と、前記第1内部電極前駆体と平行な第2内部電極前駆体と、誘電体前駆体とを含み、前記誘電体前駆体の少なくとも一部が前記第1内部電極前駆体と前記第2内部電極前駆体との間にあり、少なくとも一部のエリアがプレチャネル材料を含む積層配置を形成することと;
    前記第1内部電極前駆体から生成される第1内部電極と、前記第2内部電極前駆体から生成される第2内部電極と、前記誘電体前駆体から生成される誘電体と、前記プレチャネル材料から生成される前記誘電体内の放熱チャネルとを含むコンデンサ本体を形成するために、前記積層配置を加熱することと;
    第1外部終端が前記第1内部電極と電気的に接触する前記コンデンサ本体上に第1外部終端を形成することと;
    第2外部終端が前記第2内部電極と電気的に接触するが前記第1内部電極とは電気的に接触しない前記コンデンサ本体上に第2外部終端を形成することと;
    前記放熱チャネル内に熱伝達媒体を挿入することと;
    を含む、積層セラミックコンデンサの形成方法。
  27. 前記放熱チャネルは、前記第1内部電極のうちの1つの第1内部電極と前記第2内部電極のうちの1つの第2内部電極との間にある、請求項26に記載の積層セラミックコンデンサの形成方法。
  28. 前記放熱チャネルは、前記第1内部電極および前記第2内部電極の少なくとも1つと流れ接触する、請求項27に記載の積層セラミックコンデンサの形成方法。
  29. 前記放熱チャネルは、前記第1内部電極および前記第2内部電極の少なくとも1つと流れ接触しない、請求項27に記載の積層セラミックコンデンサの形成方法。
  30. 前記第1内部電極と前記第2内部電極は交互に配置される、請求項26に記載の積層セラミックコンデンサの形成方法。
  31. 前記第1内部電極のうちの第1の第1内部電極と前記第2内部電極のうちの第1の第2内部電極が第1共通面にあり、前記第1内部電極のうちの第2の第1内部電極と前記第2内部電極のうちの第2の第2内部電極が第2共通面にある、請求項26に記載の積層セラミックコンデンサの形成方法。
  32. 前記第1共通面と前記第2共通面との間に浮遊電極をさらに含む、請求項31に記載の積層セラミックコンデンサの形成方法。
  33. 前記放熱チャネルは前記第1共通面と前記第2共通面との間にある、請求項31に記載の積層セラミックコンデンサの形成方法。
  34. 前記放熱チャネルは前記第1共通面および前記第2共通面の少なくとも1つにある、請求項31に記載の積層セラミックコンデンサの形成方法。
  35. さらにシールド電極を含む、請求項26に記載の積層セラミックコンデンサの形成方法。
  36. 前記放熱チャネルは前記シールド電極と同一平面上にある、請求項35に記載の積層セラミックコンデンサの形成方法。
  37. 複数の放熱チャネルを含む、請求項26に記載の積層セラミックコンデンサの形成方法。
  38. 前記複数の放熱チャネルの隣接する放熱チャネルの間にバリアをさらに含む、請求項37に記載の積層セラミックコンデンサの形成方法。
  39. 複数の放熱チャネルは放熱チャネルの共通面にある、請求項37に記載の積層セラミックコンデンサの形成方法。
  40. 放熱チャネルの前記共通面は、前記内部電極のうちの1つの第1内部電極と平行である、請求項26に記載の積層セラミックコンデンサの形成方法。
  41. 前記放熱チャネル内に少なくとも1つの支柱をさらに含む、請求項26に記載の積層セラミックコンデンサの形成方法。
  42. 前記放熱チャネル内にコーティングを形成することをさらに含む、請求項26に記載の積層セラミックコンデンサの形成方法。
  43. 前記第1内部電極および前記第2内部電極の少なくとも1つは、ニッケル、銅、貴金属、及びそれらの合金からなるグループから選択された材料を含む、請求項26に記載の積層セラミックコンデンサの形成方法。
  44. 請求項26に記載の積層セラミックコンデンサを複数、基板に取付けることを含むアレイ形成方法。
  45. 請求項26に記載の積層セラミックコンデンサを少なくとも1つ、基板に電気接続することを含む電子デバイス形成方法。
  46. 前記積層セラミックコンデンサのアレイを前記基板に電気接続することをさらに含む、請求項45に記載の電子デバイスの形成方法。
  47. 前記熱伝達媒体の循環および冷却の少なくとも1つを補助することができる熱伝達装置を設けることをさらに含む、請求項45に記載の電子デバイスの形成方法。
  48. 前記熱伝達媒体は閉ループ内にある、請求項45に記載の電子デバイスの形成方法。
  49. 前記熱伝達媒体は開ループ内にある、請求項45に記載の電子デバイスの形成方法。
  50. 前記熱伝達媒体は前記放熱チャネルを通って流れる、請求項45に記載の電子デバイスの形成方法。
JP2019563104A 2017-05-22 2018-05-09 ハイパワー用積層セラミックコンデンサ構造 Active JP7108637B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/601,323 US10147544B1 (en) 2017-05-22 2017-05-22 Multilayer ceramic capacitor structures for use at high power
US15/601,323 2017-05-22
PCT/US2018/031847 WO2018217463A1 (en) 2017-05-22 2018-05-09 Multilayer ceramic capacitor structures for use at high power

Publications (2)

Publication Number Publication Date
JP2020522125A true JP2020522125A (ja) 2020-07-27
JP7108637B2 JP7108637B2 (ja) 2022-07-28

Family

ID=64271913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019563104A Active JP7108637B2 (ja) 2017-05-22 2018-05-09 ハイパワー用積層セラミックコンデンサ構造

Country Status (5)

Country Link
US (2) US10147544B1 (ja)
EP (1) EP3631824A4 (ja)
JP (1) JP7108637B2 (ja)
CN (1) CN110692114B (ja)
WO (1) WO2018217463A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102304250B1 (ko) * 2018-08-01 2021-09-23 삼성전기주식회사 적층형 커패시터
JP2020072136A (ja) * 2018-10-30 2020-05-07 株式会社村田製作所 セラミック電子部品およびセラミック電子部品の製造方法
US11037871B2 (en) * 2019-02-21 2021-06-15 Kemet Electronics Corporation Gate drive interposer with integrated passives for wide band gap semiconductor devices
US10950688B2 (en) * 2019-02-21 2021-03-16 Kemet Electronics Corporation Packages for power modules with integrated passives
CN114762105A (zh) 2020-01-17 2022-07-15 凯米特电子公司 用于高密度电子器件的部件组件和嵌入
WO2021211559A1 (en) * 2020-04-14 2021-10-21 Avx Corporation Component array including one or more heat sink layers
US20210327646A1 (en) * 2020-04-20 2021-10-21 Kemet Electronics Corporation Multi-Terminal MLCC for Improved Heat Dissipation
CN113725005B (zh) * 2021-09-06 2022-06-07 四川特锐祥科技股份有限公司 一种贴片安规陶瓷电容器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001319826A (ja) * 2000-05-08 2001-11-16 Okaya Electric Ind Co Ltd 金属化フィルムコンデンサ
JP2006278565A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層電子部品及びその製造方法
JP2008109020A (ja) * 2006-10-27 2008-05-08 Kyocera Corp 多連チップ部品および多連チップ実装基板
US20100134947A1 (en) * 2007-01-25 2010-06-03 Ion A-Z, Llc Fluid cooled electrical capacitor and methods of making and using
JP2015207750A (ja) * 2014-04-21 2015-11-19 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミックキャパシタ及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4584629A (en) 1984-07-23 1986-04-22 Avx Corporation Method of making ceramic capacitor and resulting article
US4758926A (en) 1986-03-31 1988-07-19 Microelectronics And Computer Technology Corporation Fluid-cooled integrated circuit package
US5214564A (en) 1992-04-23 1993-05-25 Sunstrand Corporation Capacitor assembly with integral cooling apparatus
JPH08213278A (ja) 1995-02-03 1996-08-20 Murata Mfg Co Ltd 高周波電力用積層セラミックコンデンサブロック
US5866244A (en) * 1996-12-20 1999-02-02 The United States Of America As Represented By The Secretary Of The Navy Ceramic structure with backfilled channels
US6627019B2 (en) * 2000-12-18 2003-09-30 David C. Jarmon Process for making ceramic matrix composite parts with cooling channels
US6530539B2 (en) * 2001-02-09 2003-03-11 Raytheon Company Internal fluid cooled window assembly
US8238075B2 (en) * 2006-02-22 2012-08-07 Vishay Sprague, Inc. High voltage capacitors
WO2008092083A2 (en) * 2007-01-25 2008-07-31 Ion A-Z, Llc Electrical ionizer and methods of making and using
WO2008132902A1 (ja) * 2007-04-20 2008-11-06 Kyocera Corporation 誘電体磁器および積層セラミックコンデンサ
US8576537B2 (en) 2008-10-17 2013-11-05 Kemet Electronics Corporation Capacitor comprising flex crack mitigation voids
JP5351107B2 (ja) 2010-07-23 2013-11-27 三菱電機株式会社 コンデンサの冷却構造およびインバータ装置
US20130180593A1 (en) * 2012-01-16 2013-07-18 Exxonmobil Research And Engineering Company Heat pipe with controlled fluid charge and hydrophobic coating
WO2013148567A1 (en) * 2012-03-26 2013-10-03 Kemet Electronics Corporation Asymmetric high voltage capacitor
CN204102710U (zh) * 2014-06-20 2015-01-14 中南林业科技大学 一种具有石墨烯导电层的贴片电容
KR102163046B1 (ko) * 2014-10-15 2020-10-08 삼성전기주식회사 칩 부품
US10410794B2 (en) * 2016-07-11 2019-09-10 Kemet Electronics Corporation Multilayer ceramic structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001319826A (ja) * 2000-05-08 2001-11-16 Okaya Electric Ind Co Ltd 金属化フィルムコンデンサ
JP2006278565A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層電子部品及びその製造方法
JP2008109020A (ja) * 2006-10-27 2008-05-08 Kyocera Corp 多連チップ部品および多連チップ実装基板
US20100134947A1 (en) * 2007-01-25 2010-06-03 Ion A-Z, Llc Fluid cooled electrical capacitor and methods of making and using
JP2015207750A (ja) * 2014-04-21 2015-11-19 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミックキャパシタ及びその製造方法

Also Published As

Publication number Publication date
US20180337002A1 (en) 2018-11-22
CN110692114A (zh) 2020-01-14
US20190066927A1 (en) 2019-02-28
CN110692114B (zh) 2022-07-01
US10840023B2 (en) 2020-11-17
EP3631824A1 (en) 2020-04-08
EP3631824A4 (en) 2020-07-15
WO2018217463A1 (en) 2018-11-29
JP7108637B2 (ja) 2022-07-28
US10147544B1 (en) 2018-12-04

Similar Documents

Publication Publication Date Title
JP7108637B2 (ja) ハイパワー用積層セラミックコンデンサ構造
US10622157B2 (en) Multilayer ceramic structure
US10770233B2 (en) Multilayer ceramic capacitor and board having the same
US7291235B2 (en) Thermal dissipating capacitor and electrical component comprising same
US9779874B2 (en) Sintering of high temperature conductive and resistive pastes onto temperature sensitive and atmospheric sensitive materials
CN103887063B (zh) 多层陶瓷电子器件
US20130258546A1 (en) Multilayer ceramic electronic component and fabrication method thereof
JP5628250B2 (ja) 内部電極用導電性ペースト組成物、積層セラミックキャパシタ及びその製造方法
KR102097324B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
CN105719834B (zh) 多层陶瓷电子组件及其制造方法
CN107026016B (zh) 陶瓷电子元件
JP7512562B2 (ja) 誘電体組成物及びこれを含む積層型電子部品
US9099243B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
US7545623B2 (en) Interposer decoupling array having reduced electrical shorts
KR20190118293A (ko) 적층형 커패시터
JP2023071576A (ja) キャパシタ部品
JP6940371B2 (ja) チップ型電子部品およびモジュール
JP5569102B2 (ja) 積層正特性サーミスタ及び積層正特性サーミスタの製造方法
US20230207191A1 (en) Mutilayer electronic component
KR20190012988A (ko) 적층 세라믹 커패시터 제조 방법 및 동일 방법으로 제조된 적층 세라믹 커패시터
US20230170148A1 (en) Ceramic electronic component
EP4139945A1 (en) Multi-terminal mlcc for improved heat dissipation

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220715

R150 Certificate of patent or registration of utility model

Ref document number: 7108637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150