JP2020202716A - スイッチ制御回路 - Google Patents

Abstract

【課題】スイッチング制御を適正に行うことができるスイッチ制御回路を提供する。【解決手段】ゲート駆動回路１において、補助制御回路２０は、ゲートドライバ１０及び補助スイッチＱ２に接続され、ゲートドライバ１０から出力される信号に基づいてオン電圧及びオフ電圧をベース端子ｂ１に出力し補助スイッチＱ２を制御する。補助制御回路２０は、例えば、ゲートドライバ１０からオフ電圧が出力された場合、オフ電圧を補助スイッチＱ２に出力し、補助電源Ｖｃｃから供給される電力の電圧をゲート端子ｇ１に印加しない。一方、補助制御回路２０は、ゲートドライバ１０からオン電圧が出力された場合、オン電圧を補助スイッチＱ２に出力し、補助電源Ｖｃｃから供給される電力の電圧をゲート端子ｇ１に印加する。【選択図】図２

Description

本発明は、スイッチ制御回路に関する。

従来、スイッチ制御回路として、例えば、特許文献１には、電流を通電又は遮断するスイッチングデバイスと、当該スイッチングデバイスのゲート端子を制御するゲートドライバと、当該ゲートドライバとゲート端子との間に設けられる抵抗と、当該抵抗に並列に接続されるダイオードとを備えるゲート駆動回路が開示されている。ゲート駆動回路は、ゲート端子及びソース端子間のキャパシタンスをダイオード介してゲートドライバ側に放電することでスイッチングデバイスが誤ってオンすることを抑制している。

特開２０１５−１５４５９１号公報

ところで、上述の特許文献１に記載のスイッチ制御回路は、例えば、寄生容量によりスイッチングデバイスが誤ってオフする誤消弧が生じるおそれがあり、この点で更なる改善の余地がある。

そこで、本発明は、上記に鑑みてなされたものであって、スイッチング制御を適正に行うことができるスイッチ制御回路を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明に係るスイッチ制御回路は、負荷部に電力を供給する主電源からの電流を入力する電源用入力端子、前記電源用入力端子から入力した電流を出力する電源用出力端子、及び、電源用オン信号に基づいて前記電源用入力端子から前記電源用出力端子に流れる電流を通電し電源用オフ信号に基づいて前記電源用入力端子から前記電源用出力端子に流れる電流を遮断する電源用制御端子を有する電源スイッチの前記電源用制御端子に接続され、前記電源用オン信号及び前記電源用オフ信号を前記電源用制御端子に出力し前記電源スイッチを制御するメイン制御回路と、前記メイン制御回路と前記電源用制御端子との間に設けられる抵抗器と、前記電源スイッチに電力を供給する補助電源に接続される誤消弧補助用入力端子、前記抵抗器と前記電源用制御端子と間に接続される誤消弧補助用出力端子、及び、誤消弧補助用オン信号に基づいて前記誤消弧補助用入力端子から前記誤消弧補助用出力端子に流れる電流を通電し誤消弧補助用オフ信号に基づいて前記誤消弧補助用入力端子から前記誤消弧補助用出力端子に流れる電流を遮断する誤消弧補助用制御端子を有する誤消弧補助スイッチと、前記メイン制御回路及び前記誤消弧補助スイッチに接続され前記メイン制御回路から出力される信号に基づいて前記誤消弧補助用オン信号及び前記誤消弧補助用オフ信号を前記誤消弧補助用制御端子に出力し前記誤消弧補助スイッチを制御する誤消弧補助制御回路と、を備え、前記誤消弧補助制御回路は、前記メイン制御回路から前記電源用オフ信号が出力された場合、前記誤消弧補助用オフ信号を前記誤消弧補助スイッチに出力し、前記補助電源から供給される電力の電圧を前記電源用制御端子に印加せず、前記メイン制御回路から前記電源用オン信号が出力された場合、前記誤消弧補助用オン信号を前記誤消弧補助スイッチに出力し、前記補助電源から供給される電力の電圧を前記電源用制御端子に印加することを特徴とする。

上記スイッチ制御回路において、前記誤消弧補助制御回路は、前記メイン制御回路から前記電源用オン信号が出力された場合、前記電源用オン信号が出力されたタイミングから一定時間遅延させたタイミングで前記誤消弧補助用オン信号を前記誤消弧補助スイッチに出力することが好ましい。

上記スイッチ制御回路において、前記抵抗器と前記電源用制御端子と間に接続される誤点弧補助用入力端子、グランドに接続される誤点弧補助用出力端子、及び、誤点弧補助用オン信号に基づいて前記誤点弧補助用入力端子から前記誤点弧補助用出力端子に流れる電流を通電し誤点弧補助用オフ信号に基づいて前記誤点弧補助用入力端子から前記誤点弧補助用出力端子に流れる電流を遮断する誤点弧補助用制御端子を有する誤点弧補助スイッチと、前記メイン制御回路及び前記誤点弧補助スイッチに接続され前記メイン制御回路から出力される信号に基づいて前記誤点弧補助スイッチを通電又は遮断する誤点弧補助制御回路と、を備え、前記誤点弧補助制御回路は、前記メイン制御回路から前記電源用オン信号が出力された場合、前記電源用オン信号と同じタイミングで前記誤点弧補助用オフ信号を前記誤点弧補助スイッチに出力し、前記メイン制御回路から前記電源用オフ信号が出力された場合、前記電源用オフ信号が出力されたタイミングから一定時間遅延させたタイミングで前記誤点弧補助用オン信号を前記誤点弧補助スイッチに出力することが好ましい。

本発明に係るスイッチ制御回路は、メイン制御回路から電源用オン信号が出力された場合、補助電源から供給される電力の電圧を電源スイッチの電源用制御端子に印加するので、寄生容量により電源スイッチが誤ってオフする誤消弧を抑制することができ、この結果、スイッチング制御を適正に行うことができる。

図１は、実施形態に係る電源装置の構成例を示すブロック図である。 図２は、実施形態に係るゲート駆動回路の構成例を示す回路図である。 図３は、実施形態に係るゲート駆動回路の動作例を示すシーケンスチャートである。 図４は、実施形態に係るパワーデバイスに寄生する寄生容量を示す回路である。 図５は、実施形態に係るゲート駆動回路のシミュレーション結果を示す図である。 図６は、実施形態の第１変形例に係るゲート駆動回路の構成例を示す回路図である。 図７は、実施形態の第２変形例に係るゲート駆動回路の構成例を示す回路図である。

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。更に、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。

〔実施形態〕
図面を参照しながら実施形態に係る電源装置１００のゲート駆動回路１について説明する。図１は、実施形態に係る電源装置１００の構成例を示すブロック図である。図２は、実施形態に係るゲート駆動回路１の構成例を示す回路図である。図３は、実施形態に係るゲート駆動回路１の動作例を示すシーケンスチャートである。図４は、実施形態に係るパワーデバイスＱ１ｂに寄生する寄生容量Ｃを示す回路である。図５は、実施形態に係るゲート駆動回路１のシミュレーション結果を示す図である。

電源装置１００は、降圧絶縁型のＤＣ／ＤＣコンバータを含んで構成され、高圧バッテリ１０１と、スイッチング回路１０２と、絶縁トランス１０３と、整流回路１０４と、平滑回路１０５とを備える。高圧バッテリ１０１は、高圧の直流電力を供給する電源である。高圧バッテリ１０１は、スイッチング回路１０２に接続され、スイッチング回路１０２等を介して負荷部１０６に電力を供給する。

スイッチング回路１０２は、直流電力を交流電力に変換する回路である。スイッチング回路１０２は、電流を通電又は遮断する４つのパワーデバイスＱ１ａ〜Ｑ１ｄを有し、これらのパワーデバイスＱ１ａ〜Ｑ１ｄによりフルブリッジ回路を構成している。スイッチング回路１０２は、各パワーデバイスＱ１ａ〜Ｑ１ｄをオン又はオフすることにより、高圧バッテリ１０１から供給された直流電力を交流電力に変換する。スイッチング回路１０２は、絶縁トランス１０３に接続され、変換した交流電力を絶縁トランス１０３に出力する。

絶縁トランス１０３は、電気的に絶縁された変圧器である。絶縁トランス１０３は、スイッチング回路１０２に接続され、当該スイッチング回路１０２から出力された交流電力の電圧を降圧する。絶縁トランス１０３は、整流回路１０４に接続され、降圧した交流電力を整流回路１０４に出力する。

整流回路１０４は、交流電力を直流電力に整流する回路である。整流回路１０４は、絶縁トランス１０３に接続され、当該絶縁トランス１０３から出力された交流電力を直流電力に変換する。整流回路１０４は、平滑回路１０５に接続され、変換した直流電力を平滑回路１０５に出力する。

平滑回路１０５は、直流電力の脈流を平滑化する回路である。平滑回路１０５は、整流回路１０４に接続され、当該整流回路１０４から出力される直流電力の脈流を平滑化する。平滑回路１０５は、負荷部１０６に接続され、平滑化した直流電力を負荷部１０６に出力する。

そして、上述のスイッチング回路１０２は、図２に示すように、各パワーデバイスＱ１ａ〜Ｑ１ｄをそれぞれ駆動するゲート駆動回路１を有している。本実施形態では、各パワーデバイスＱ１ａ〜Ｑ１ｄのうち、主にパワーデバイスＱ１ａを駆動するゲート駆動回路１について詳細に説明するが、他のパワーデバイスＱ１ｂ、Ｑ１ｃ、Ｑ１ｄを駆動する場合にも、同等のゲート駆動回路１を用いる。

パワーデバイスＱ１ａは、電流を通電又は遮断するものであり、例えば、ＷＢＧ（Ｗｉｄｅ Ｂａｎｄ Ｇａｐ）半導体であるＳｉＣ−ＭＯＳＦＥＴ（Ｍｅｔａｌ-Ｏｘｉｄｅ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ-Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＧａＮ-ＨＥＭＴ等である。パワーデバイスＱ１ａは、図２に示すように、電源用入力端子としてのドレイン端子ｄ１と、電源用出力端子としてのソース端子ｓ１と、電源用制御端子としてのゲート端子ｇ１とを含んで構成される。

ドレイン端子ｄ１は、電流を入力する端子である。ドレイン端子ｄ１は、電源装置１００の高圧バッテリ１０１側に接続され、当該高圧バッテリ１０１から流れる電流を入力する。ソース端子ｓ１は、ドレイン端子ｄ１から入力した電流を出力する端子である。ソース端子ｓ１は、負荷部１０６側に接続され、ドレイン端子ｄ１から入力した電流を負荷部１０６側に出力する。

ゲート端子ｇ１は、ドレイン端子ｄ１からソース端子ｓ１に流れる電流を通電又は遮断する端子である。ゲート端子ｇ１は、ゲートドライバ１０の接続端子に接続され、当該ゲートドライバ１０により印加されるメイン制御電圧Ｖ１gs（図３参照）に基づいて、ドレイン端子ｄ１からソース端子ｓ１に流れる電流を通電又は遮断する。つまり、ゲート端子ｇ１は、このメイン制御電圧Ｖ１gsに基づいて、ドレイン端子ｄ１とソース端子ｓ１との間の電圧Ｖｄｓ（図３参照）を制御する。ゲート端子ｇ１は、例えば、メイン制御電圧Ｖ１gsとしてオン電圧（電源用オン信号）Ｈ１が印加されると、ドレイン端子ｄ１からソース端子ｓ１に流れる電流を通電する。一方、ゲート端子ｇ１は、メイン制御電圧Ｖ１gsとしてオフ電圧（電源用オフ信号）Ｌ１が印加されると、ドレイン端子ｄ１からソース端子ｓ１に流れる電流を遮断する。ここで、オン電圧Ｈ１は、パワーデバイスＱ１ａを通電させるための電圧であり、オフ電圧Ｌ１よりも高い電圧である。オフ電圧Ｌ１は、パワーデバイスＱ１ａを遮断させるための電圧であり、オン電圧Ｈ１よりも低い電圧である。

ゲート駆動回路１は、パワーデバイスＱ１ａのゲート端子ｇ１を制御する回路である。ゲート駆動回路１は、ゲートドライバ１０と、抵抗器としてのゲート抵抗器Ｒと、補助電源Ｖｃｃと、補助スイッチＱ２と、補助制御回路２０とを備える。

ゲートドライバ１０は、パワーデバイスＱ１ａのゲート端子ｇ１に電圧を印加する回路である。ゲートドライバ１０は、ゲート抵抗器Ｒを介してパワーデバイスＱ１ａのゲート端子ｇ１に接続されている。ゲートドライバ１０は、ゲート端子ｇ１にオン電圧Ｈ１を印加することにより、パワーデバイスＱ１ａをオンして当該パワーデバイスＱ１ａを通電させる。一方、ゲートドライバ１０は、ゲート端子ｇ１にオフ電圧Ｌ１を印加することにより、パワーデバイスＱ１ａをオフして当該パワーデバイスＱ１ａを遮断する。

ゲート抵抗器Ｒは、ゲートドライバ１０とパワーデバイスＱ１ａとの間に設けられている。ゲート抵抗器Ｒは、一端がゲートドライバ１０の接続端子に接続され、他端がパワーデバイスＱ１ａのゲート端子ｇ１に接続されている。ゲート抵抗器Ｒは、ゲートドライバ１０の接続端子からパワーデバイスＱ１ａのゲート端子ｇ１に流れる電流を流れ難くし、且つ、パワーデバイスＱ１ａのゲート端子ｇ１からゲートドライバ１０の接続端子に流れる電流を流れ難くしている。

補助電源Ｖｃｃは、電力を供給する電源である。補助電源Ｖｃｃは、高圧バッテリ１０１とは異なる電源である。補助電源Ｖｃｃは、補助スイッチＱ２に接続され、当該補助スイッチＱ２を介してパワーデバイスＱ１ａのゲート端子ｇ１に電圧を印加する。

補助スイッチＱ２は、補助電源ＶｃｃからパワーデバイスＱ１ａのゲート端子ｇ１に流れる電流を通電又は遮断するスイッチである。補助スイッチＱ２は、例えば、低容量のバイポーラトランジスタやＦＥＴであり、誤消弧補助用入力端子としてのコレクタ端子ｃ１と、誤消弧補助用出力端子としてのエミッタ端子ｅ１と、誤消弧補助用制御端子としてのベース端子ｂ１とを含んで構成される。

コレクタ端子ｃ１は、電流を入力する端子であり、補助電源Ｖｃｃの正極に接続されている。エミッタ端子ｅ１は、電流を出力する端子であり、ゲート抵抗器ＲとパワーデバイスＱ１ａのゲート端子ｇ１との間に接続されている。

ベース端子ｂ１は、コレクタ端子ｃ１からエミッタ端子ｅ１に流れる電流を通電又は遮断する端子である。ベース端子ｂ１は、補助制御回路２０に接続されている。ベース端子ｂ１は、補助制御回路２０により印加される補助制御電圧Ｖ２ｂ（図３参照）に基づいて、コレクタ端子ｃ１からエミッタ端子ｅ１に流れる電流を通電又は遮断する。ベース端子ｂ１は、例えば、補助制御電圧Ｖ２ｂとしてオン電圧（誤消弧補助用オン信号）Ｈ２が印加されると、コレクタ端子ｃ１からエミッタ端子ｅ１に流れる電流を通電する。一方、ベース端子ｂ１は、補助制御電圧Ｖ２ｂとしてオフ電圧（誤消弧補助用オフ信号）Ｌ２が印加されると、コレクタ端子ｃ１からエミッタ端子ｅ１に流れる電流を遮断する。ここで、オン電圧Ｈ２は、補助スイッチＱ２を通電させるための電圧であり、オフ電圧Ｌ２よりも高い電圧である。オフ電圧Ｌ２は、補助スイッチＱ２を遮断させるための電圧であり、オン電圧Ｈ２よりも低い電圧である。

補助制御回路２０は、補助スイッチＱ２を制御する回路である。補助制御回路２０は、ベース抵抗器Ｒ１と、遅延回路２１とを有する。ベース抵抗器Ｒ１は、遅延回路２１と補助スイッチＱ２との間に設けられている。ベース抵抗器Ｒ１は、一端が遅延回路２１の接続端子に接続され、他端が補助スイッチＱ２のベース端子ｂ１に接続されている。ベース抵抗器Ｒ１は、遅延回路２１の接続端子から補助スイッチＱ２のベース端子ｂ１に流れる電流を流れ難くしている。

遅延回路２１は、信号を遅延させる回路である。遅延回路２１は、ゲートドライバ１０、及び、ベース抵抗器Ｒ１を介して補助スイッチＱ２のベース端子ｂ１に接続されている。遅延回路２１は、ゲートドライバ１０から出力される信号に基づいて、補助スイッチＱ２を通電するためのオン電圧Ｈ２、及び、補助スイッチＱ２を遮断するためのオフ電圧Ｌ２を補助スイッチＱ２のベース端子ｂ１に出力する。

遅延回路２１は、例えば、図３に示すように、ゲートドライバ１０からオフ電圧Ｌ１が出力された場合、当該オフ電圧Ｌ１が出力されたタイミングと同じタイミングで、オフ電圧Ｌ２を補助スイッチＱ２に出力する。そして、遅延回路２１は、補助スイッチＱ２を遮断することで、補助電源Ｖｃｃから供給される電力の電圧をパワーデバイスＱ１ａのゲート端子ｇ１に印加しない。

一方、遅延回路２１は、ゲートドライバ１０からオン電圧Ｈ１が出力された場合、当該オン電圧Ｈ１が出力されたタイミングから一定時間Ｔ遅延させたタイミングで、オン電圧Ｈ２を補助スイッチＱ２に出力する。そして、遅延回路２１は、補助スイッチＱ２を通電することで、補助電源Ｖｃｃから供給される電力の電圧をパワーデバイスＱ１ａのゲート端子ｇ１に印加する。ゲート駆動回路１は、一定時間Ｔ遅延させたタイミングでオン電圧Ｈ２を補助スイッチＱ２に出力することにより、補助制御回路２０を介さずに、ゲート抵抗器Ｒを介してオン電圧Ｈ２をパワーデバイスＱ１ａのゲート端子ｇ１に印加することができる。これにより、ゲート駆動回路１は、パワーデバイスＱ１ａをオンするタイミングをゲート抵抗器Ｒにより調整することができる。

ここで、スイッチング回路１０２は、例えば、図４に示すように、パワーデバイスＱ１ｃのソース端子ｓ１とパワーデバイスＱ１ｂのゲート端子ｇ１との間に寄生容量Ｃが存在している。スイッチング回路１０２は、この寄生容量Ｃにより、パワーデバイスＱ１ｂのゲート端子ｇ１にノイズが発生して誤消弧を招く場合がある。ここで、誤消弧とは、ブリッジ回路等において、他アームのスイッチング素子のオンオフ（ＯＮ／ＯＦＦ）動作により発生する寄生容量Ｃによって自らのスイッチング素子が誤ってオフする現象である。スイッチング回路１０２は、誤消弧が発生した場合、性能低下や故障を招くおそれがある。

本実施形態では、ゲート駆動回路１は、ゲートドライバ１０からオン電圧Ｈ１が出力された場合、オン電圧Ｈ２を補助スイッチＱ２に出力して補助スイッチＱ２を通電することで、補助電源Ｖｃｃから供給される電力の電圧をパワーデバイスＱ１ｂのゲート端子ｇ１に印加する。これにより、ゲート駆動回路１は、補助電源Ｖｃｃから供給される電力により、寄生容量Ｃに起因するノイズを抑制することができる。つまり、ゲート駆動回路１は、パワーデバイスＱ１ｂが誤ってオフする誤消弧を抑制することができる。従って、ゲート駆動回路１は、図５に示すように、パワーデバイスＱ１ｂのゲート端子ｇ１に印加される電圧の波形を、ノイズ（誤消弧）が影響しない波形とすることができる。

以上のように、実施形態に係るゲート駆動回路１は、ゲートドライバ１０と、ゲート抵抗器Ｒと、補助スイッチＱ２と、補助制御回路２０とを備える。ゲートドライバ１０は、パワーデバイスＱ１ａを制御する。ここで、パワーデバイスＱ１ａは、ドレイン端子ｄ１、ソース端子ｓ１、及び、ゲート端子ｇ１を有する。ドレイン端子ｄ１は、負荷部１０６に電力を供給する高圧バッテリ１０１からの電流を入力する。ソース端子ｓ１は、ドレイン端子ｄ１から入力した電流を出力する。ゲート端子ｇ１は、オン電圧Ｈ１に基づいてドレイン端子ｄ１からソース端子ｓ１に流れる電流を通電し、オフ電圧Ｌ１に基づいてドレイン端子ｄ１からソース端子ｓ１に流れる電流を遮断する。ゲートドライバ１０は、パワーデバイスＱ１ａのゲート端子ｇ１に接続され、オン電圧Ｈ１及びオフ電圧Ｌ１をゲート端子ｇ１に出力しパワーデバイスＱ１ａを制御する。ゲート抵抗器Ｒは、ゲートドライバ１０とゲート端子ｇ１との間に設けられる。補助スイッチＱ２は、コレクタ端子ｃ１、エミッタ端子ｅ１、及び、ベース端子ｂ１を有する。コレクタ端子ｃ１は、パワーデバイスＱ１ａに電力を供給する補助電源Ｖｃｃに接続される。エミッタ端子ｅ１は、ゲート抵抗器Ｒとゲート端子ｇ１と間に接続される。ベース端子ｂ１は、オン電圧Ｈ２に基づいてコレクタ端子ｃ１からエミッタ端子ｅ１に流れる電流を通電し、オフ電圧Ｌ２に基づいてコレクタ端子ｃ１からエミッタ端子ｅ１に流れる電流を遮断する。補助制御回路２０は、ゲートドライバ１０及び補助スイッチＱ２に接続され、ゲートドライバ１０から出力される信号に基づいてオン電圧Ｈ２及びオフ電圧Ｌ２をベース端子ｂ１に出力し補助スイッチＱ２を制御する。補助制御回路２０は、例えば、ゲートドライバ１０からオフ電圧Ｌ１が出力された場合、オフ電圧Ｌ２を補助スイッチＱ２に出力し、補助電源Ｖｃｃから供給される電力の電圧をゲート端子ｇ１に印加しない。一方、補助制御回路２０は、ゲートドライバ１０からオン電圧Ｈ１が出力された場合、オン電圧Ｈ２を補助スイッチＱ２に出力し、補助電源Ｖｃｃから供給される電力の電圧をゲート端子ｇ１に印加する。

この構成により、ゲート駆動回路１は、パワーデバイスＱ１ａがオンの場合、補助電源Ｖｃｃから供給される電力の電圧をゲート端子ｇ１に印加することにより、パワーデバイスＱ１ａがオンの場合に、寄生容量ＣによりパワーデバイスＱ１ａが誤ってオフする誤消弧を抑制することができる。この結果、ゲート駆動回路１は、スイッチング制御を適正に行うことができる。

上記ゲート駆動回路１において、補助制御回路２０は、ゲートドライバ１０からオン電圧Ｈ１が出力された場合、オン電圧Ｈ１が出力されたタイミングから一定時間Ｔ遅延させたタイミングでオン電圧Ｈ２を補助スイッチＱ２に出力する。この構成により、ゲート駆動回路１は、補助制御回路２０を介さずに、ゲート抵抗器Ｒを介してオン電圧Ｈ２をパワーデバイスＱ１ａのゲート端子ｇ１に印加することができる。これにより、ゲート駆動回路１は、パワーデバイスＱ１ａをオンするタイミングをゲート抵抗器Ｒにより調整することができ、パワーデバイスＱ１ａの精度を確保することができる。

〔変形例〕
次に、実施形態の変形例について説明する。なお、変形例では、実施形態と同等の構成要素には同じ符号を付し、その詳細な説明を省略する。図６は、実施形態の第１変形例に係るゲート駆動回路１Ａの構成例を示す回路図である。第１変形例に係るゲート駆動回路１Ａは、パワーデバイスＱ１ａが誤ってオンする誤点弧を抑制する回路を備える点で実施形態に係るゲート駆動回路１と異なる。

ゲート駆動回路１Ａは、図６に示すように、ゲートドライバ１０と、ゲート抵抗器Ｒと、補助電源Ｖｃｃ（図示省略）と、補助スイッチＱ２と、補助制御回路２０と、ダイオードＤと、誤点弧補助スイッチとしての補助スイッチＱ３と、誤点弧補助制御回路としての補助制御回路３０とを備える。

ダイオードＤは、アノード端子ａｄ１と、カソード端子ｃｄ１とを有する。アノード端子ａｄ１は、ゲート抵抗器ＲとパワーデバイスＱ１ａのゲート端子ｇ１と間に接続され、カソード端子ｃｄ１は、補助スイッチＱ３を介してグランドに接続されている。この例では、カソード端子ｃｄ１は、補助スイッチＱ３を介してパワーデバイスＱ１ａのソース端子ｓ１に接続されている。

ダイオードＤは、当該ダイオードＤの順方向電圧がオン電圧Ｈ１よりも小さい。これにより、ダイオードＤは、補助スイッチＱ３がオンの場合、パワーデバイスＱ１ａのゲート端子ｇ１及びソース端子ｓ１の間に並列に接続されるので、パワーデバイスＱ１ａのゲート端子ｇ１に印加される電流（貫通電流）をソース端子ｓ１側に流すことができる。これにより、ダイオードＤは、誤点弧が発生することを抑制できる。ここで、誤点弧とは、ハーフブリッジ回路等において、他アームのスイッチング素子のオンオフ（ＯＮ／ＯＦＦ）動作により自らのスイッチング素子が誤ってオンする現象である。

補助スイッチＱ３は、電流を通電又は遮断するものであり、例えば、小信号Ｓｉ−ＭＯＳＦＥＴまたはＪＦＥＴである。補助スイッチＱ３は、誤点弧補助用入力端子としてのドレイン端子ｄ３と、誤点弧補助用出力端子としてのソース端子ｓ３と、誤点弧補助用制御端子としてのゲート端子ｇ３とを含んで構成される。ドレイン端子ｄ３は、ダイオードＤを介してゲート抵抗器Ｒとゲート端子ｇ１と間に接続され、当該ダイオードＤから流れる電流を入力する。ソース端子ｓ３は、パワーデバイスＱ１ａのソース端子ｓ１（グランド）に接続され、ドレイン端子ｄ３から入力した電流をパワーデバイスＱ１ａのソース端子ｓ１側（グランド側）に出力する。

ゲート端子ｇ３は、補助制御回路３０の接続端子に接続され、当該補助制御回路３０により印加される補助制御電圧に基づいて、ドレイン端子ｄ３からソース端子ｓ３に流れる電流を通電又は遮断する。ゲート端子ｇ３は、例えば、補助制御電圧としてオン電圧（誤点弧補助用オン信号）が印加されると、ドレイン端子ｄ３からソース端子ｓ３に流れる電流を通電する。一方、ゲート端子ｇ３は、補助制御電圧としてオフ電圧（誤点弧補助用オフ信号）が印加されると、ドレイン端子ｄ３からソース端子ｓ３に流れる電流を遮断する。これにより、補助スイッチＱ３は、ダイオードＤに流れる電流を通電又は遮断することができる。

補助制御回路３０は、ゲートドライバ１０及び補助スイッチＱ３のゲート端子ｇ３に接続されている。補助制御回路３０は、ゲートドライバ１０がパワーデバイスＱ１ａをオンオフする制御に基づいて、補助スイッチＱ３をオンオフする。補助制御回路３０は、例えば、ゲートドライバ１０からオン電圧Ｈ１が出力された場合、オン電圧Ｈ１と同じタイミングでオフ電圧を補助スイッチＱ３に出力し、当該補助スイッチＱ３を遮断する。一方、補助制御回路３０は、ゲートドライバ１０からオフ電圧Ｌ１が出力された場合、オフ電圧Ｌ１が出力されたタイミングから一定時間遅延させたタイミングでオン電圧を補助スイッチＱ３に出力し、当該補助スイッチＱ３を通電する。この構成により、ゲート駆動回路１Ａは、パワーデバイスＱ１ａが誤ってオンする誤点弧を抑制することができる。また、ゲート駆動回路１Ａは、一定時間遅延させたタイミングでオン電圧を補助スイッチＱ３に出力し、パワーデバイスＱ１ａのオフに起因して流れるラッシュカレント（貫通電流）をゲート抵抗器Ｒに流すことで、当該ゲート抵抗器Ｒによりラッシュカレントを制限することができる。これにより、ゲート駆動回路１Ａは、ラッシュカレントがダイオードＤを介してグランド（例えばソース端子ｓ１）に流れることを抑制することができ、ダイオードＤを含むソース端子ｓ１側の回路を保護することができる。この結果、ゲート駆動回路１Ａは、スイッチング制御を適正に行うことができる。

次に、実施形態の第２変形例に係るゲート駆動回路１Ｂについて説明する。図７は、実施形態の第２変形例に係るゲート駆動回路１Ｂの構成例を示す回路図である。第２変形例に係るゲート駆動回路１Ｂは、パワーデバイスＱ１ａが誤ってオンする誤点弧を抑制する回路を備える点で実施形態に係るゲート駆動回路１と異なり、補助トランジスタＱ４、ベース抵抗器Ｒ３、及び、遅延回路３０Ａを備える点で第１変形例に係るゲート駆動回路１Ａとは異なる。

ゲート駆動回路１Ｂは、図７に示すように、ゲートドライバ１０と、ゲート抵抗器Ｒと、補助電源Ｖｃｃ（図示省略）と、補助スイッチＱ２と、補助制御回路２０と、誤点弧補助スイッチとしての補助トランジスタＱ４と、ベース抵抗器Ｒ３と、誤点弧補助制御回路としての遅延回路３０Ａとを備える。

補助トランジスタＱ４は、例えば、バイポーラトランジスタであり、ノイズ電流をリニア領域（ベース電流によりコレクタ電流を制御する領域）で使用することにより抵抗特性を持たせている。補助トランジスタＱ４は、誤点弧補助用入力端子としてのコレクタ端子ｃ４と、誤点弧補助用出力端子としてのエミッタ端子ｅ４と、誤点弧補助用制御端子としてのベース端子ｂ４とを含んで構成される。

コレクタ端子ｃ４は、電流を入力する端子であり、ゲート抵抗器Ｒとゲート端子ｇ１との間に接続されている。エミッタ端子ｅ４は、電流を出力する端子であり、グランドに接続されている。

ベース端子ｂ４は、ベース抵抗器Ｒ３を介して遅延回路３０Ａに接続されている。ベース端子ｂ４は、遅延回路３０Ａにより印加される補助制御電圧に基づいて、コレクタ端子ｃ４からエミッタ端子ｅ４に流れる電流を通電又は遮断する。ベース端子ｂ４は、例えば、補助制御電圧としてオン電圧（誤点弧補助用オン信号）が印加されると、コレクタ端子ｃ４からエミッタ端子ｅ４に流れる電流を通電する。このとき、補助トランジスタＱ４は、ベース端子ｂ４に流れるベース電流を調整することにより、コレクタ端子ｃ４からエミッタ端子ｅ４に流れる電流（コレクタ電流）の電流量を調整する。一方、ベース端子ｂ４は、補助制御電圧としてオフ電圧（誤点弧補助用オフ信号）が印加されると、コレクタ端子ｃ４からエミッタ端子ｅ４に流れる電流を遮断する。

ベース抵抗器Ｒ３は、遅延回路３０Ａと補助トランジスタＱ４との間に設けられている。ベース抵抗器Ｒ３は、一端が遅延回路３０Ａの接続端子に接続され、他端が補助トランジスタＱ４のベース端子ｂ４に接続されている。ベース抵抗器Ｒ３は、遅延回路３０Ａの接続端子から補助トランジスタＱ４のベース端子ｂ４に流れる電流を流れ難くしている。

遅延回路３０Ａは、遅延素子３１と、分圧抵抗器Ｒ４と、分圧抵抗器Ｒ５とを有する。遅延素子３１は、ゲートドライバ１０の接続端子及び分圧抵抗器Ｒ４に接続され、ゲートドライバ１０から入力した入力信号（オフ電圧Ｌ１）に基づいて、出力信号（オン電圧）を遅延させる。遅延回路３０Ａは、例えば、ゲートドライバ１０からオフ電圧Ｌ１が出力された場合、当該オフ電圧Ｌ１が出力されたタイミングから一定時間遅延させたタイミングで、オン電圧を分圧抵抗器Ｒ４に出力する。

分圧抵抗器Ｒ４及び分圧抵抗器Ｒ５は、それぞれが所定の抵抗値を有し、互いに直列に接続されている。分圧抵抗器Ｒ４は、例えば、一端が遅延素子３１に接続され、他端が分圧抵抗器Ｒ５に接続されている。分圧抵抗器Ｒ５は、一端が分圧抵抗器Ｒ４に接続され、他端がグランドに接続されている。分圧抵抗器Ｒ４及び分圧抵抗器Ｒ５の接続線には、ベース抵抗器Ｒ３の一端が接続されている。分圧抵抗器Ｒ４、Ｒ５は、遅延素子３１から出力される電圧を、抵抗値に基づいて分圧する。分圧された電圧（オン電圧）は、ベース抵抗器Ｒ３を介して補助トランジスタＱ４のベース端子ｂ４に出力される。

遅延回路３０Ａは、ゲートドライバ１０からオン電圧Ｈ１が出力されパワーデバイスＱ１ａをオンする場合、当該オン電圧Ｈ１と同じタイミングでオフ電圧を補助トランジスタＱ４に出力し、当該補助トランジスタＱ４をオフする。これにより、遅延回路３０Ａは、パワーデバイスＱ１ａをオンする場合に、パワーデバイスＱ１ａのゲート端子ｇ１に流れる電流がグランドに流れることを防止することができる。

一方、遅延回路３０Ａは、ゲートドライバ１０からオフ電圧Ｌ１が出力されパワーデバイスＱ１ａをオフする場合、当該オフ電圧Ｌ１が出力されたタイミングから一定時間遅延させたタイミングでオン電圧を補助トランジスタＱ４に出力し、当該補助トランジスタＱ４をオンする。これにより、遅延回路３０Ａは、パワーデバイスＱ１ａのオフに起因して発生するラッシュカレント（突入電流）をゲート抵抗器Ｒに流し、このゲート抵抗器Ｒによりラッシュカレントを制限することができる。

なお、上記説明で、補助制御回路２０は、ゲートドライバ１０からオン電圧Ｈ１が出力された場合、オン電圧Ｈ１が出力されたタイミングから一定時間Ｔ遅延させたタイミングでオン電圧Ｈ２を補助スイッチＱ２に出力する例について説明したが、これに限定されない。補助制御回路２０は、例えば、オン電圧Ｈ１が出力されたタイミングと同じタイミングでオン電圧Ｈ２を補助スイッチＱ２に出力してもよい。

パワーデバイスＱ１ａ〜Ｑ１ｄは、ＳｉＣ−ＭＯＳＦＥＴである例について説明したが、これに限定されず、例えば、ＷＢＧ半導体であるＧａＮ−ＨＥＭＴ、ＧａＮ−ＭＯＳＦＥＴ等であってもよい。また、パワーデバイスＱ１ａ〜Ｑ１ｄは、ＷＢＧ半導体以外のＳｉ−ＭＯＳＦＥＴ、Ｓｉ−ＩＧＢＴ等であってもよい。

補助スイッチＱ３は、電流を通電又は遮断するものであり、例えば、小信号Ｓｉ−ＭＯＳＦＥＴまたはＪＦＥＴである例について説明したが、これに限定されず、その他のスイッチング素子であってもよい。

補助スイッチＱ２は、例えば、低容量のバイポーラトランジスタやＦＥＴである例について説明したが、これに限定されず、その他のスイッチ素子を用いてもよい。

１、１Ａ、１Ｂ ゲート駆動回路（スイッチ制御回路）
１０ ゲートドライバ（メイン制御回路）
ｄ１ ドレイン端子（電源用入力端子）
ｓ１ ソース端子（電源用出力端子）
ｇ１ ゲート端子（電源用制御端子）
Ｑ１ａ〜Ｑ１ｄ パワーデバイス（電源スイッチ）
Ｒ ゲート抵抗器（抵抗器）
Ｖｃｃ 補助電源
ｃ１ コレクタ端子（誤消弧補助用入力端子）
ｅ１ エミッタ端子（誤消弧補助用出力端子）
ｂ１ ベース端子（誤消弧補助用制御端子）
Ｑ２ 補助スイッチ（誤消弧補助スイッチ）
２０ 補助制御回路（誤消弧補助制御回路）
Ｔ 一定時間
Ｈ１ オン電圧（電源用オン信号）
Ｈ２ オン電圧（誤消弧補助用オン信号）
Ｌ１ オフ電圧（電源用オフ信号）
Ｌ２ オフ電圧（誤消弧補助用オフ信号）
ｄ３ ドレイン端子（誤点弧補助用入力端子）
ｃ４ コレクタ端子（誤点弧補助用入力端子）
ｓ３ ソース端子（誤点弧補助用出力端子）
ｅ４ エミッタ端子（誤点弧補助用出力端子）
ｇ３ ゲート端子（誤点弧補助用制御端子）
ｂ４ ベース端子（誤点弧補助用制御端子）
Ｑ３ 補助スイッチ（誤点弧補助スイッチ）
Ｑ４ 補助トランジスタ（誤点弧補助スイッチ）
３０ 補助制御回路（誤点弧補助制御回路）
３０Ａ 遅延回路（誤点弧補助制御回路）
１０１ 高圧バッテリ（主電源）
１０６ 負荷部

Claims (3)

1. 負荷部に電力を供給する主電源からの電流を入力する電源用入力端子、前記電源用入力端子から入力した電流を出力する電源用出力端子、及び、電源用オン信号に基づいて前記電源用入力端子から前記電源用出力端子に流れる電流を通電し電源用オフ信号に基づいて前記電源用入力端子から前記電源用出力端子に流れる電流を遮断する電源用制御端子を有する電源スイッチの前記電源用制御端子に接続され、前記電源用オン信号及び前記電源用オフ信号を前記電源用制御端子に出力し前記電源スイッチを制御するメイン制御回路と、
   前記メイン制御回路と前記電源用制御端子との間に設けられる抵抗器と、
   前記電源スイッチに電力を供給する補助電源に接続される誤消弧補助用入力端子、前記抵抗器と前記電源用制御端子と間に接続される誤消弧補助用出力端子、及び、誤消弧補助用オン信号に基づいて前記誤消弧補助用入力端子から前記誤消弧補助用出力端子に流れる電流を通電し誤消弧補助用オフ信号に基づいて前記誤消弧補助用入力端子から前記誤消弧補助用出力端子に流れる電流を遮断する誤消弧補助用制御端子を有する誤消弧補助スイッチと、
   前記メイン制御回路及び前記誤消弧補助スイッチに接続され前記メイン制御回路から出力される信号に基づいて前記誤消弧補助用オン信号及び前記誤消弧補助用オフ信号を前記誤消弧補助用制御端子に出力し前記誤消弧補助スイッチを制御する誤消弧補助制御回路と、を備え、
   前記誤消弧補助制御回路は、前記メイン制御回路から前記電源用オフ信号が出力された場合、前記誤消弧補助用オフ信号を前記誤消弧補助スイッチに出力し、前記補助電源から供給される電力の電圧を前記電源用制御端子に印加せず、
   前記メイン制御回路から前記電源用オン信号が出力された場合、前記誤消弧補助用オン信号を前記誤消弧補助スイッチに出力し、前記補助電源から供給される電力の電圧を前記電源用制御端子に印加することを特徴とするスイッチ制御回路。
2. 前記誤消弧補助制御回路は、前記メイン制御回路から前記電源用オン信号が出力された場合、前記電源用オン信号が出力されたタイミングから一定時間遅延させたタイミングで前記誤消弧補助用オン信号を前記誤消弧補助スイッチに出力する請求項１に記載のスイッチ制御回路。
3. 前記抵抗器と前記電源用制御端子と間に接続される誤点弧補助用入力端子、グランドに接続される誤点弧補助用出力端子、及び、誤点弧補助用オン信号に基づいて前記誤点弧補助用入力端子から前記誤点弧補助用出力端子に流れる電流を通電し誤点弧補助用オフ信号に基づいて前記誤点弧補助用入力端子から前記誤点弧補助用出力端子に流れる電流を遮断する誤点弧補助用制御端子を有する誤点弧補助スイッチと、
   前記メイン制御回路及び前記誤点弧補助スイッチに接続され前記メイン制御回路から出力される信号に基づいて前記誤点弧補助スイッチを通電又は遮断する誤点弧補助制御回路と、を備え、
   前記誤点弧補助制御回路は、前記メイン制御回路から前記電源用オン信号が出力された場合、前記電源用オン信号と同じタイミングで前記誤点弧補助用オフ信号を前記誤点弧補助スイッチに出力し、
   前記メイン制御回路から前記電源用オフ信号が出力された場合、前記電源用オフ信号が出力されたタイミングから一定時間遅延させたタイミングで前記誤点弧補助用オン信号を前記誤点弧補助スイッチに出力する請求項１又は２に記載のスイッチ制御回路。

Images