JP2020202296A - 半導体集積回路用のシリコンピラーの作製方法 - Google Patents

Abstract

【課題】直径が小さく、高さ方向に均一な直径を有する半導体集積回路用のシリコンピラーの作製方法を提供する。【解決手段】シリコン基板１０の表面に形成すべきシリコンピラー１２よりも大径の一次ピラーを形成する。一次ピラーの表面を第１熱酸化工程によって酸化し、この後の第１除去工程で、第１酸化膜を除去する。第１酸化膜を除去して得られる二次ピラー１７の表面を第２熱酸化工程によって酸化し、この後の第２除去工程で、第２酸化膜１８を除去する。【選択図】図３

Description

本発明は、半導体集積回路用のシリコンピラーの作製方法に関する。

縦型ＢＣ（Body Channel）ＭＯＳＦＥＴ等のＧＡＡ（Gate-All-Around）−ＦＥＴ等と称される半導体素子が知られている（例えば、特許文献１参照）。このような半導体素子は、円柱形状のシリコンピラーと、シリコンピラーの中央部の周囲を囲むように設けられたゲートと、このゲートとシリコンピラーとの間に設けられたゲート絶縁膜とを有する。この半導体素子は、シリコンピラーの中央部にチャネルとなる半導体領域が設けられ、シリコンピラーの両端がドレイン及びソースとなる。

非特許文献１には、電子ビーム（ＥＢ）リソグラフィ技術と犠牲酸化とを併用することによって、２０ｎｍ程度のＧＡＡ−ＦＥＴ用のシリコンピラーを作製する手法が記載されている。この非特許文献１の手法では、シリコン基板に対し、電子ビームリソグラフィによってパターンニングされたレジストをマスクにしてプラズマエッチングを行ない、得られるシリコンピラーの径を犠牲酸化によってさらに小さくしている。

また、非特許文献２には、太陽電池用のシリコンピラー（ナノワイヤー）の形成手法が記載されている。この非特許文献２の手法では、シリコンピラーの酸化を２段階に分けて行なうものであり、シリコンピラーの底部にネッキングが生じる前に１回目の酸化を停止し、それによって形成された酸化膜を除去してから、２回目の酸化を行なう。１回目、２回目の酸化は、いずれもシリコン基板を１１５０℃に加熱し、酸素ガス及び窒素ガスを供給して急速熱酸化し、１回目の酸化については６０秒間、２回目の酸化については所望とする直径になるまで行なっている。

国際公開第２０１１／０４３４０２号 国際公開第２０１１／１４２４５８号

Youssouf Guerfi and Guilhem Larrieu, "Vertical Silicon Nanowire Field Effect Transistors with Nanoscale Gate-All-Around", Nanoscale Research letters. doi: org/10.1186/ s11671-016-1396-7 1-7 R. Kurstjens, I. Vos, F. Dross, J. Poortmans, and R. Mertens, "Thermal Oxidation of a Densely Packed Array of Vertical Si Nanowires", J. Electrochem. Soc. 159 2012 3 H300-H306

ところで、上述のＧＡＡ−ＦＥＴを用いた半導体集積回路の集積度の向上には、シリコンピラーの高さ方向（軸心方向）及びシリコンピラー間における直径のバラツキを小さくしながら、細径化されたすなわち直径の小さなシリコンピラーを形成する必要がある。非特許文献１の手法は、細径化されたシリコンピラーを形成することができるが、ピラー間の直径のバラツキを小さくするには犠牲酸化の前の段階で、ピラー間で直径のバラツキを小さくしたシリコンピラー（以下、初期ピラーという）を形成しておく必要がある。このため非特許文献１では、初期ピラーの形成の際に、電子ビームリソグラフィを用いている。この電子ビームリソグラフィは、微細なマスクパターンを形成でき、ピラー間の直径のバラツキを小さくする上で有利であるが、スループットが低く多数のシリコンピラーを形成する半導体集積回路には不向きである。

一方、非特許文献２の手法は、直径の小さな多数のシリコンピラーの形成に有利であるが、高さ方向における直径のバラツキを小さくする点が考慮されていない。太陽電池の場合には、シリコンピラーの直径は、ある程度大きなバラツキでも許容されるが、半導体集積回路では、直径のバラツキは、例えばシリコンピラーを用いて作製されたＧＡＡ−ＦＥＴの特性のバラツキとなってしまうため問題が生じる。

本発明は、上記事情を鑑みてなされたものであり、直径が小さく、高さ方向に均一な直径を有する半導体集積回路用のシリコンピラーの作製方法を提供することを目的とする。

上記目的を達成するために、本発明の半導体集積回路用のシリコンピラーの作製方法は、シリコン基板の表面に円柱状の一次ピラーを形成する一次ピラー形成ステップと、前記シリコン基板を加熱することにより、前記一次ピラーの表面を酸化して第１酸化膜を形成する第１熱酸化ステップと、前記第１酸化膜を除去し二次ピラーを得る第１除去ステップと、前記シリコン基板を加熱することにより、前記二次ピラーの表面を酸化して第２酸化膜を形成する第２熱酸化ステップとを有するものである。

本発明によれば、所定の条件を満たすように一次ピラーの表面を熱酸化し、これにより形成される第１酸化膜を除去して得られる二次ピラーを熱酸化することで、一次ピラーよりも直径を小さくしたシリコンピラーを形成するので、高さ方向に均一な直径を有する直径の小さいシリコンピラーを作製することができる。

シリコン基板の表面に形成されたシリコンピラーの外観を示す斜視図である。 シリコンピラーの作製手順のうち一次ピラー形成工程から第１熱酸化工程までを模式的に示す説明図である。 シリコンピラーの作製手順のうち第１除去工程から第２除去工程までを模式的に示す説明図である。 一次ピラーの作製手順を示すフローチャートである。 一次ピラーの初期直径を示す説明図である。 一次ピラーの表面に形成される第１酸化膜を示す断面図である。 ＧＡＡ−ＭＯＳＦＥＴの一例を示す斜視図である。 一次ピラー形成工程から第２熱酸化工程までの各工程後のピラーの状態を示すＴＥＭ写真である。 シリコンピラーの直径の測定位置を示す説明図である。 第２熱酸化工程の処理温度と処理時間との組み合わせを変えて作製したシリコンピラーを示すＴＥＭ写真である。 第２熱酸化工程の処理温度と処理時間との組み合わせを変えて作製した別のシリコンピラーを示すＴＥＭ写真である。 初期直径を５０．９ｎｍとした実施例で作製されたシリコンピラーを示すＴＥＭ写真である。 一次ピラーの初期直径と二次ピラーの直径との関係を示すグラフである。 酸化時間と一次ピラーの直径の減少速度との関係を示すグラフである。

図１に示すように、シリコン基板１０の表面に複数のシリコンピラー１２を起立した状態に形成する。シリコンピラー１２は、半導体集積回路用のものである。半導体集積回路は、電子回路の機能を有するようにトランジスターやその他の回路素子をシリコン基板１０上に一体的に形成したものである。シリコンピラー１２は、シリコン基板１０上に形成される半導体集積回路を構成する回路素子（例えばＧＡＡ−ＭＯＳＦＥＴ）の一部とされる。半導体集積回路では、シリコンピラー１２の高さ方向（軸心方向）における直径及びピラー間における直径のバラツキは、回路素子の特性のバラツキとなって問題になる。このため、半導体集積回路のシリコンピラー１２は、シリコンピラーにある程度大きな直径のバラツキでも許容される太陽電池とは異なり、シリコンピラー１２の高さ方向における直径及びピラー間における直径の均一性が要求される。

シリコン基板１０は、例えば単結晶ウェーハである。各シリコンピラー１２は、半導体集積回路の集積度の向上のために、その直径が例えば数ｎｍ〜３０ｎｍ程度である。シリコンピラー１２は、半導体集積回路用のものであり、半導体集積回路を構成する例えばＧＡＡ−ＭＯＳＦＥＴの一部とされる。このＧＡＡ−ＭＯＳＦＥＴは、シリコンピラー１２の一部がチャネル領域とされ、チャネル領域の両端にドレイン及びソースが設けられ、チャネル領域の周囲にはゲート絶縁膜を挟んでゲートを有する構造である。

図２及び図３に、シリコンピラー１２をシリコン基板１０に作製する手順を模式的に示す。シリコンピラー１２の作製工程は、一次ピラー形成工程、第１熱酸化工程、第１除去工程、第２熱酸化工程及び第２除去工程を有する。一次ピラー形成工程は、シリコン基板１０にシリコンピラー１２の元となる一次ピラー１５を形成する。第１熱酸化工程は、一次ピラー１５の表面（周面）を熱酸化する工程であり、この第１熱酸化工程によりピラーの直径を小さくする。第１除去工程は、第１熱酸化工程で形成された第１酸化膜１６を除去し、二次ピラー１７を得る。第２熱酸化工程は、二次ピラー１７の表面を熱酸化してピラーの直径をさらに小さくする。第２除去工程は、第２熱酸化工程で形成された第２酸化膜１８を除去し、シリコンピラー１２を得る。

一次ピラー形成工程では、図２（Ａ）に示されるように、一次ピラー１５を形成すべきシリコン基板１０の各領域の表面に、それぞれエッチングマスクとなるシリコンナイトライド（Ｓｉ_３Ｎ_４）層２２を形成する。シリコンナイトライド層２２の形成後、このシリコンナイトライド層２２をマスクにしてシリコン基板１０に異方性エッチングを行なって、図２（Ｂ）に示されるように、円柱状の一次ピラー１５を形成する。

一次ピラー１５の形成では、例えば、図４に手順を示すように、シリコン基板１０の表面の全面にシリコンナイトライドの薄膜を形成し、さらにこのシリコンナイトライドの薄膜の表面にフォトリソグラフィにより、所定のパターンのレジストマスクを形成する。すなわち、シリコンナイトライドの薄膜上にフォトレジストを塗布し、このフォトレジストにフォトマスクを介して光源からの光を照射して露光を行う。次に現像を行なってフォトレジストの余分な部分を除去することで、一次ピラー１５の断面形状に対応したレジストマスクを形成する。この後に、レジストマスクを用いてシリコンナイトライド膜をドライエッチングして、シリコンナイトライド層２２を形成する。この後、シリコンナイトライド層２２をマスクにして（エッチングマスクを用いて）異方性エッチングを行なって、一次ピラー１５を形成する。なお、一次ピラー１５を円柱状に形成するため、シリコン基板１０の法線方向から見た各シリコンナイトライド層２２、レジストマスクの形状は円形である。

シリコンナイトライド層２２は、第１及び第２熱酸化工程において、一次ピラー１５及び二次ピラー１７の上端面の酸化を防止するキャップ膜としても用いられる。キャップ膜を一次ピラー形成工程後に形成することもできるが、この例のように、一次ピラー形成工程においてシリコンナイトライド層２２を形成しておくことで、シリコンピラー１２の作製工程を簡単なものとすることができる。この例では、エッチングマスク及びキャップ膜をシリコンナイトライドで形成しているが、これらの材料は、シリコンナイトライドに限定されるものではない。

上記のようなフォトリソグラフィ技術は、スループットが高いという利点を有する。一方で、フォトリソグラフィ技術は、転写可能なパターンの寸法限界すなわち解像度の向上と、ＬＥＲ（line edge roughness）やＬＷＲ（line width roughness）等の向上との両立が容易ではない。このため、フォトリソグラフィ技術とエッチングだけにより例えば３０ｎｍ以下程度に直径が小さいシリコンピラーを作製しようとすると、ピラー間における直径のバラツキが問題になる。しかしながら、この例のシリコンピラー１２の作製手法では、後述するように、熱酸化工程において、ピラー間における直径の差が圧縮されてシリコンピラー１２の直径の良好な均一性が得られるため、スループットが高いフォトリソグラフィ技術を用いることは極めて有用である。

レジストを露光するときの光（紫外線を含む）の波長域は、特に限定されないが、より波長が短いことが好ましい。例えば、ＡｒＦエキシマレーザー（波長１９３ｎｍ）を用いてレジストを露光することは好ましい態様である。なお、電子ビームをレジストに照射することで微細なマスクパターンを形成できる電子ビームリソグラフィが知られているが、電子ビームリソグラフィは、スループットが低く多数のシリコンピラーを形成する半導体集積回路には不向きである。

一次ピラー形成工程において、異方性エッチングを用いてシリコン基板１０を掘り進む深さ、すなわち一次ピラー１５の高さ（軸心方向の長さ、以下、初期高さと称する）Ｈ_０は、特に限定されず、形成するシリコンピラー１２とほぼ同じ高さとすればよい。初期高さＨ_０が大きいほど、後述するエッジ効果の影響が相対的に小さい範囲が広く、相対的に後述するセルフリミッティング現象の範囲が広いため、高さ方向における直径が均一なシリコンピラー１２を作製しやすい。このため、例えば初期高さＨ_０は１０００ｎｍ程度であってもよい。また、初期高さＨ_０は、小さいほど、半導体集積回路全体の高さを小さくできるので、好ましくは５００ｎｍ以下、より好ましくは４００ｎｍ以下、さらに好ましくは３００ｎｍ以下、よりさらに好ましくは２００ｎｍ以下である。上記のようなＧＡＡ−ＭＯＳＦＥＴのチャネル領域、ドレイン及びソースを形成するうえでは、シリコンピラー１２の高さは２００ｎｍもあれば十分である。

また、上述のように、２回の熱酸化工程によって、ピラーの直径を小さくすることで、直径の小さいシリコンピラー１２を得るため、一次ピラー１５の直径は、形成するシリコンピラー１２の直径より大きく形成する。なお、この一次ピラー形成工程の手順は一例であり、これに限定されるものではない。

一次ピラー１５は、図５に示すように、上部ほど直径が小さくなるテーパ状となることがある。このため、特に一次ピラー１５の代表する直径を他の直径と区別する場合には、初期直径Ｄ_０として説明する。初期直径Ｄ_０は、一次ピラー１５の初期高さＨ_０の５０％（＝０．５Ｈ_０）の位置で測定した直径である。

一次ピラー１５の直径を小さくするほど、最終的に得られるシリコンピラー１２の直径が小さくなる。したがって、一次ピラー１５は、所望とするシリコンピラー１２の直径に応じた初期直径Ｄ_０で形成すればよい。初期直径Ｄ_０は、特に限定されないが、例えば６３ｎｍ以下とすることが好ましい。

一次ピラー１５の高さ方向における直径のバラツキ（直径の差）は、シリコンピラー１２の直径のバラツキとなる。このため、一次ピラー１５は、その高さ方向における直径のバラツキを小さくできる初期直径Ｄ_０を用いて形成することが好ましい。ただし、本実施形態では、一次ピラー１５における直径の差は、第１熱酸化工程及び第２熱酸化工程を経ることによって圧縮されて小さなシリコンピラー１２の直径の差となる。したがって、一次ピラー１５の高さ方向における直径の差は、所要とするシリコンピラー１２の直径の差よりも大きくてもよい。

一次ピラー形成工程の後に、第１熱酸化工程を行なう。この第１熱酸化工程では、酸化炉の炉内に一次ピラー１５を形成したシリコン基板１０を配し、炉内を高温にしてから、酸素ガスを流してシリコン基板１０を酸化する。このようにして、シリコン基板１０を加熱して酸化を行なう。これにより、図２（Ｃ）に示されるように、一次ピラー１５の表面（周面）を酸化して第１酸化膜１６を形成する。この例の第１熱酸化工程では、高純度の酸素ガスを炉内に流すドライ酸化を用いる。なお、この例における第１熱酸化工程及び第２熱酸化工程は、いずれもドライ酸化であるが、水分を含む酸素ガスを炉内に流すウェット酸化を用いることもできる。また、ドライ酸化は、相対的にウェット酸化よりも酸化速度が遅いため酸化を制御しやすく、セルフリミッティング現象を利用して直径のバラツキを減少させる上で有利である。

第１熱酸化工程によって、一次ピラー１５の表面のシリコン原子と酸素原子とが結合、すなわち一次ピラー１５の表面が酸化し、第１酸化膜１６が形成される。一次ピラー１５の酸化は、酸化されていない一次ピラー１５の部分（以下、未酸化部と称する）２７と第１酸化膜１６との界面が一次ピラー１５の中心部に向うように進行する。この結果、第１酸化膜１６の膜厚が増大し、一方で未酸化部２７の直径が縮小する。

一次ピラー１５における初期の酸化速度は、相対的に、高さ方向の中央部が速く、端部（上端及び下端）に近づくほど遅い。このため、図６に模式的に示すように、第１熱酸化工程の途中では、第１酸化膜１６は、一次ピラー１５の高さ方向の中央部の膜厚が大きく、端部に近いほど膜厚が小さくなっている。このように、一次ピラー１５の端部に近いほど酸化の進行が遅くなるのは、一次ピラー１５の上端がシリコンナイトライド層２２と接し、下端がシリコン基板１０の表面と角度を持って接していることの影響を受けるためである。なお、このような効果は、エッジ効果として知られている。

一次ピラー１５の酸化は、酸化が進むほど酸化の進行が遅くなり、最終的には、その酸化の進行が実質的に停止した状態になる。このような現象は、セルフリミッティング（self-limiting）現象として知られている。

従来、セルフリミッティング現象に関連して、酸素は酸化膜中を拡散して酸化膜界面（Ｓｉ０_２／Ｓｉ界面）に移動するが、酸化膜中の酸素の拡散が酸化膜中の応力によって抑制される（酸素の拡散が律速となる）モデルが提案されている。また、シリコンが酸化されて酸化物（ＳｉＯ_２）に変化する際の体積の増加が酸化膜中の応力を増大させるため、その応力の増大をセルフリミッティング現象の主要因とする理論が提案されている。しかしながら、このようなモデルや主要因の理論は、シリコンピラーの酸化が止まった後に、それまでの酸化膜に変化がなくても、例えばシリコンピラーに生じたクラックの部分から酸化が加速的に進むことや、シリコンピラーの側面（周面）と平面の酸化膜のエッチング速度が異なるという実験結果や酸化物が軟化するような温度下での酸化の際にシリコンピラーの下部でクラックが発生するという実験結果を十分に説明できなかった。

単結晶中のＳｉは、４つのｓｐ３軌道によるＳｉ−Ｓｉ結合を有する。発明者らは、酸化の際に、１つのＳｉ−Ｓｉ結合の切断によって残ったＳｉ−Ｓｉ結合が収縮することで酸化膜界面に垂直かつ未酸化のＳｉに向けて圧縮応力が発生し、酸化の進行により、圧縮応力が増大することで、Ｓｉ−Ｓｉ結合が切断し難くなる、すなわち酸化しづらくなることが、セルフリミッティング現象が生じる主要因であることを見出した。すなわち、酸化膜とシリコンとの界面が平面である場合に比べて、シリコンピラーの側面（周面）のような曲面では、圧縮応力（Ｓｉ−Ｓｉ結合の収縮）が解放し難く、そして直径（曲率半径）が小さくなるほど解放空間が少なく解放し難くなり、最終的にＳｉ−Ｓｉ結合が切断されなくなって酸化が停止する。

発明者らは、酸化が停止した状態での未酸化部２７の直径が一次ピラー１５の初期直径Ｄ_０に依存することを確認している。また、一次ピラー１５の上端から下端までの全範囲の各位置で、酸化速度の違いはあるが、一次ピラー１５の直径が同じであれば、酸化が停止した状態での二次ピラー１７となる未酸化部２７の直径が同じになることを確認している。さらに、酸化によって、未酸化部２７の直径が縮小すると同時に、一次ピラー１５の直径の差が二次ピラー１７で圧縮されることを確認している。これにより、個々の二次ピラー１７の高さ方向における直径の差が小さくなって、直径の均一性が高くなるとともに、複数の二次ピラー１７の相互間においても直径の均一性が高くなる。これらのことは、上記のＳｉ−Ｓｉ結合の収縮に基づくセルフリミッティング現象とエッジ効果とから導き出される結果と合致する。なお、二次ピラー１７を酸化する場合においても、セルフリミッティング現象とエッジ効果が発現する。

ここで、セルフリミッティング現象により、一次ピラー１５の酸化速度が遅くなっている領域（状態）をセルフリミッティング領域とすると、シリコンピラー１２の直径の均一性を向上させる観点から、詳細を後述する一次ピラー１５の中央部についての酸化速度比Ｋが０．５以下（Ｋ≦０．５）の条件を満足するように、初期直径Ｄ_０の一次ピラー１５に対して、第１熱酸化工程におけるシリコン基板１０の温度すなわち酸化炉内の温度（以下、処理温度という）θ_１及び熱酸化を行なっている時間（以下、処理時間という）Ｔ_１との組み合わせを決めるのがよい。

上記酸化速度比Ｋは、一次ピラー１５の中央部（初期高さＨ_０の５０％（＝０．５Ｈ_０）の位置）における直径Ｄ_５０（図９参照）の減少速度（酸化速度）の比であって、熱酸化の初期減少速度Ｖ_０（ｎｍ／ｈ）に対する処理時間Ｔ_１における直径Ｄ_５０の終了時減少速度（酸化速度）Ｖ_１（ｎｍ／ｈ）の比（Ｋ＝Ｖ_１／Ｖ_０）として求められる。直径の減少量が酸化によって消耗（酸化された）シリコンの径方向おける量とみなして、直径Ｄ_５０の減少速度を酸化速度としている。

初期減少速度Ｖ_０は、上述のように熱酸化の初期の減少速度であって、初期の減少速度は、熱酸化を開始の初期で一次ピラー１５の酸化量が酸化時間にほぼ比例する初期酸化期間の減少速度である。換言すれば、熱酸化の開始の初期において一定とみなすことができる減少速度が減少速度Ｖ_０である。終了時減少速度Ｖ_１は、第１熱酸化工程における処理時間Ｔ_１が経過した時点での減少速度として求められるものである。

任意の酸化時間における直径Ｄ_５０の減少速度は、適当な時間間隔で酸化時間を変化させたときに得られる各直径Ｄ_５０とそれら各酸化時間とから近似的に求めることができる。このようにして求められる減少速度から、初期酸化期間、初期減少速度Ｖ_０、任意の処理時間Ｔ１に対する終了時減少速度Ｖ_１をそれぞれ特定することができる。初期直径Ｄ_０、直径Ｄ_５０等は、一次ピラー１５、未酸化部２７（二次ピラー１７）の軸心に平行な断面を、例えば透過電子顕微鏡（ＴＥＭ）で観察して測定することができる。なお、初期酸化期間が特定されている場合、簡易的には、その初期酸化期間内における酸化時間で酸化したときに得られる直径Ｄ_５０と初期直径Ｄ_０との差と、当該酸化時間（Ｔ_１ａ）とを用いて、初期減少速度Ｖ_０を当該酸化時間が経過するまでの間の一次ピラー１５の直径Ｄ_５０の平均減少速度（＝Ｄ_５０−Ｄ_０）／Ｔ_１ａ）として求めることができる。

上記のように酸化速度比Ｋが０．５以下（Ｋ≦０．５）となるように一次ピラー１５の熱酸化を行えば、セルフリミッティング現象によって酸化の進行が遅くなった中央部に対して、エッジ効果によって初期の酸化速度が遅い上端、下端とその近傍部分の酸化の進行程度が近づくため、エッジ効果の影響によって生じる未酸化部２７の高さ方向における直径の差を小さくできる。

なお、第１熱酸化工程における酸化を開始してから処理時間Ｔ１が経過する間の一次ピラー１５の直径Ｄ_５０の平均減少速度を終了時減少速度Ｖ_１ａ（＝（Ｄ_５０―Ｄ_０）／Ｔ_１）とすることもできる。この場合には、酸化速度比Ｋａ（＝Ｖ_１ａ／Ｖ_０）が０.７以下（Ｋａ≦０．７）の条件を満足するように、処理温度θ_１及び処理時間Ｔ_１との組み合わせを決めるのがよい。

シリコンピラー１２の直径の差を少なくし均一性をより向上させる観点からは、処理時間Ｔ_１は、未酸化部２７の高さ方向における直径の差が許容される範囲となるのに必要な時間以上として決めればよい。特に処理時間Ｔ_１としては、一次ピラー１５の高さ方向の各位置における酸化が停止しているとみなされる状態すなわち処理時間の延長によっても酸化速度比Ｋが変化しない状態とみなされる時間として決めるのがよい。初期直径Ｄ_０が６３ｎｍ以下の一次ピラー１５に対して、上述の３．５時間以上５時間以下の範囲内の処理時間Ｔ_１は、未酸化部２７の高さ方向における直径の差が許容される範囲である。これにより、第１熱酸化工程における一次ピラー１５の初期の酸化速度の違いの影響をほぼなくすことができる。

直径の均一性を高くするためにピラーの直径が圧縮される比率に着目した場合では、初期直径Ｄ_０と、処理温度θ_１及び処理時間Ｔ_１との組み合わせは、初期直径Ｄ_０の減少量（ΔＤ_０）に対する二次ピラー１７の直径Ｄ_５０の減少量（ΔＤ_５０）の比率（以下、圧縮係数と称する）α（＝ΔＤ_５０／ΔＤ_０）が０．５以下（α≦０．５）となる組み合わせが好ましい。これにより、セルフリミッティング現象によって、二次ピラー１７ひいてはシリコンピラー１２の個々の直径の差を小さくし、また複数のシリコンピラー１２の相互間の直径の均一性を高くできる。例えば、上記のように、初期直径Ｄ_０が６３ｎｍ以下、処理温度θ_１が９００℃、処理時間Ｔ_１が３．５時間以上５時間以下の範囲内となる組み合わせで圧縮係数を０．５以下となる。

第１熱酸化工程における処理温度θ_１は、８４０℃以上９２０℃以下の範囲内（８４０≦θ_１≦９２０）であることが好ましい。処理温度θ_１が８４０℃以上であれば、熱酸化を行なっている時間（以下、処理時間という）Ｔ_１を実用的な長さとすることができる。また、処理温度θ_１が９２０℃以下であれば、第１酸化膜１６の流動が抑制され、特に未酸化部２７の上部の変形が抑制され、得られる二次ピラー１７の変形を確実に防ぐことができる。

第１熱酸化工程後に第１除去工程を行なう。第１除去工程では、未酸化部２７の側面及びシリコン基板１０の表面に形成されている第１酸化膜１６を除去する。これにより、図３（Ａ）に示されるように、未酸化部２７を二次ピラー１７として露出する。第１酸化膜１６の除去には、これまでのシリコンプロセスと同様に行なうことができ、例えばフッ酸（Ｈｆ）を用いて除去することができる。

第１除去工程後に、第２熱酸化工程を行なう。第２熱酸化工程では、酸化炉の炉内に二次ピラー１７が形成されたシリコン基板１０を配し、第１熱酸化工程と同様に、シリコン基板１０をドライ酸化する。これにより、図３（Ｂ）に示されるように、二次ピラー１７の表面（周面）を酸化して第２酸化膜１８を形成する。

第２熱酸化工程におけるシリコン基板１０の温度すなわち処理温度θ_２及び熱酸化を行なっている処理時間Ｔ_２の組み合わせは、例えば第１熱酸化工程で二次ピラー１７の直径の均一化が達成できている場合には、特に限定がない。したがって、この場合には、第２熱酸化工程が第１熱酸化工程と同じ酸化速度比Ｋあるいは圧縮係数αの条件を満足しなくてもよく、例えばそれら条件を満たさない処理温度θ_２を１０００℃、処理時間Ｔ_２を１０ｍｉｎとしてもよい。このようにすれば、処理に要する時間を短くできる。一方、第１熱酸化工程で二次ピラー１７の直径の均一化が達成できていない場合には、第１熱酸化工程と同じ酸化速度比Ｋあるいは圧縮係数αの条件を満足するように第２熱酸化工程を行なって、シリコンピラー１２の直径の均一化を図ることが好ましい。この場合には、例えば処理温度θ_２を９００℃とし処理時間Ｔ_２を２．５ｈ〜３．５ｈ等とすることができる。なお、処理温度θ_２は、６００℃以上１２００℃以下の範囲内とするのがよく、８００℃以上１０００℃以下の範囲内とすることが好ましい。

第２熱酸化工程後には、第２除去工程を行なう。第２除去工程では、未酸化部２８の側面及びシリコン基板１０の表面に形成されている第２酸化膜１８を除去する。第２酸化膜１８の除去は、第１除去工程と同様であり、例えばフッ酸を用いることができる。これにより、図３（Ｃ）に示されるように、未酸化部２８がシリコンピラー１２として露出される。

シリコンナイトライド層２２は、例えばＧＡＡ−ＭＯＳＦＥＴの形成後に除去される。なお、シリコンナイトライド層２２及び第２酸化膜１８を除去するタイミングは、適宜に決めることができる。また、第２酸化膜１８を除去せずに、ゲート酸化膜などとして利用することもできる。

このようにして得られるシリコンピラー１２は、初期直径Ｄ_０よりも直径が小さく、例えば直径が１０ｎｍ程度であり、高さ方向における直径の均一性が高い。また、シリコン基板１０に形成される各シリコンピラー１２同士の直径の均一性が高い。セルフリミッティング領域条件を満たすように第１熱酸化工程における熱酸化を行なうことで、上記の直径の均一性はより良好になる。このため、半導体集積回路用として好適なシリコンピラー１２が得られる。なお、発明者らは、初期直径Ｄ_０、処理温度θ_１、θ_２、処理時間Ｔ_１、Ｔ_２を調整することにより、直径Ｄ_５０が１０ｎｍ以下となるシリコンピラー１２が作製できることを確認している。

図７に、上記のように作製されたシリコンピラー１２を用いて作製されたＧＡＡ−ＭＯＳＦＥＴ３０を示す。ＧＡＡ−ＭＯＳＦＥＴ３０は、シリコンピラー１２と、シリコンピラー１２の中央部の周囲を囲むように設けられたゲート電極３２と、このゲート電極３２とシリコンピラー１２との間に設けられたゲート酸化膜３３とを有し、シリコンピラー１２の中央部にチャネルとなるｐ型半導体領域３４が設けられ、一端にドレイン領域３５が、他端にソース領域３６がそれぞれ設けられた構造である。例えば、ドレイン領域３５側の端部にはドレイン電極が接続される。ドレイン領域３５及びソース領域３６は、いずれもｎ型となるようにシリコンピラー１２の端部をドープしたものである。

ＧＡＡ−ＭＯＳＦＥＴ３０は、ｐ型であるが、ｎ型とすることもできる。さらに、１つのシリコンピラー１２に対して、その軸心方向に積層するように複数のＧＡＡ−ＭＯＳＦＥＴ３０を形成することもできる。また、シリコンピラー１２の直径の均一性が良い部分を用いて、ＧＡＡ−ＭＯＳＦＥＴ３０等を作製することもできる。例えば、シリコンピラー１２の直径の均一性が良い１０ｎｍの部分をチャネルとするように、チャネル長が１０ｎｍのＧＡＡ−ＭＯＳＦＥＴ３０を作製することもできる。なお、ＧＡＡ−ＭＯＳＦＥＴ３０は、従来と同様な手法により作製することができる。

上記では、軸心がシリコン基板の表面に対して垂直なシリコンピラーの例について説明したが、本発明は、軸心がシリコン基板の表面に対して平行なシリコンピラー（以下、横ピラーという）を作製する場合についても適用することができる。横ピラーの元となる一次ピラーを形成する場合には、例えば文献「Jiewen Fan et al. , “Two-Dimensional Self-Limiting Wet Oxidation of Silicon Nanowires: Experiments and Modeling”, IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 60, NO. 9, SEPTEMBER 2013」に記載される手法を用いることができる。また、１回だけ酸化を行って細径化されたシリコンピラーを得る場合にも、第１熱酸化工程と同様な条件で行なうことは有用である。

［第１実施例］
上記手順により、一次ピラー１５の初期直径Ｄ_０を６２．７ｎｍとして、シリコンピラー１２を作製した。ただし、直径の測定等のために第２除去工程を省略した。なお、一次ピラー１５，二次ピラー１７及びシリコンピラー１２の直径の測定では、一次ピラー１５、二次ピラー１７あるいはシリコンピラー１２をＳｉＧｅ（シリコンゲルマニウム）で埋設し、集束イオンビーム（Focused Ion Beam、ＦＩＢ）加工によって、直径部分を含むようにシリコンピラー１２の軸心に平行にスライスしたスイラス片を作製し、スライス片を透過電子顕微鏡で観察することで直径を測定した。

一次ピラー形成工程では、シリコン基板１０に初期直径Ｄ_０が６２．７ｎｍの多数の一次ピラー１５を形成した。この一次ピラー形成工程では、ＡｒＦリソグラフィを用いてシリコンナイトライド層２２を形成し、そのシリコンナイトライド層２２をマスクにしてドライエッチングで一次ピラー１５を形成した。シリコン基板１０上には、１ｃｍ^２あたり６０万本の一次ピラー１５を形成した。

第１熱酸化工程では、処理温度θ_１を９００℃、処理時間Ｔ_１を３．５時間として、ドライ酸化を行なった。この処理温度θ_１、処理時間Ｔ_１は、セルフリミッティング領域条件を満たすものである。第１除去工程では、濃度が５質量％のフッ酸にシリコン基板１０を浸漬し、第１酸化膜１６をエッチングして除去した。フッ酸にシリコン基板１０を浸漬した時間は、１００秒とした。一次ピラー形成工程、第１熱酸化工程、第１除去工程を経ることにより、直径Ｄ_５０が３７ｎｍの二次ピラー１７を得た。

第２熱酸化工程により、二次ピラー１７を形成したシリコン基板１０をドライ酸化した。この第２熱酸化工程における処理温度θ_２は、１０００℃、処理時間Ｔ_２は１０分とした。

上記のように、第２熱酸化工程までを行なって、シリコンピラー１２（未酸化部２８）を得た。透過電子顕微鏡でシリコン基板１０の表面を観察したところ、１ｃｍ^２の領域でシリコンピラー１２の倒れや折れ等は発見できなかた。また、シリコンピラー１２の直径Ｄ_５０は、１７ｎｍとなった。

図８に、各工程後のＴＥＭ写真を示す。図８（Ａ）は、一次ピラー形成工程で形成された一次ピラー１５、図８（Ｂ）は、一次ピラー１５を第１熱酸化工程で熱酸化した状態、図８（Ｃ）は、第１熱酸化工程で形成された第１酸化膜１６を第１除去工程で除去した状態、図８（Ｄ）は、第２熱酸化工程で二次ピラー１７を熱酸化した状態をそれぞれ示している。

高さ方向における直径は、一次ピラー１５では±６ｎｍのバラツキがあったが、二次ピラー１７では±３ｎｍ以下のバラツキとなり、シリコンピラー１２では±１ｎｍ以下のバラツキであった。これにより、直径のバラツキが圧縮され、シリコンピラー１２の高さ方向における直径の均一性が高いことが確認できた。

なお、シリコンピラー１２の高さ方向における直径のバラツキは、シリコンピラー１２の高さ方向に離れた所定の３箇所の直径Ｄ_２０、Ｄ_５０、Ｄ_８０を測定し、直径Ｄ_５０に対する直径Ｄ_２０及び直径Ｄ_８０の差の範囲として求めた。図９に示すように、シリコンピラー１２の上端面（シリコンナイトライド層２２との境界面）を高さ方向の基準面として、基準面から下方に初期高さＨ_０の２０％の距離の位置の高さ（＝０．２Ｈ_０）の直径をＤ_２０とし、５０％の距離の位置の高さ（＝０．５Ｈ_０）の直径をＤ_５０とし、８０％の位置の高さ（＝０．８Ｈ_０）の直径をＤ_８０とした。一次ピラー１５、二次ピラー１７についても同様とした。

また、一列に並んで形成された１６本のシリコンピラー１２の左右端及び中央の各４本ずつの直径を測定した。この測定では、ピラー間の平坦とみなせるシリコン基板１０の表面（第２酸化膜１８との界面）を基準面（高さ「０」）とした高さ９０ｎｍ、１１５ｎｍ、１７５ｎｍの各位置の直径を測定した。この結果、いずれの高さにおいても、測定したシリコンピラー１２の直径の平均に対して±０．６ｎｍ以下のバラツキであった。この結果から、シリコンピラー１２の相互間の直径の均一性が良好であることが分かる。

また、一次ピラー形成工程から第１除去工程までを上記と同じ条件としながら、処理温度θ２を９００℃とし、処理時間Ｔ_２を２．５時間と１．１時間とした第２酸化工程をそれぞれ行なってシリコンピラー１２を作製した。処理時間Ｔ_２を２．５時間として得られたシリコンピラー１２のＴＥＭ写真を図１０に、処理時間Ｔ_２を１．１時間として得られたシリコンピラー１２のＴＥＭ写真を図１１にそれぞれ示す。処理時間Ｔ_２が２．５時間の場合には、シリコンピラー１２の直径Ｄ_５０は、１２ｎｍ、処理時間Ｔ_２が１．１時間の場合には、シリコンピラー１２の直径Ｄ_５０は、１６ｎｍであった。これらにより、第２酸化工程での酸化条件の調整により、シリコンピラー１２の直径Ｄ_５０を増減できることが分かる。

［第２実施例］
第２実施例では、一次ピラー形成工程により、初期直径Ｄ_０が５０．９ｎｍの一次ピラー１５を形成して、第１酸化工程、第１除去工程及び第２熱酸化工程を行なった。第２熱酸化工程は、処理温度θ_２を１０００℃、処理時間Ｔ_２を１０分とした。この他の作製条件は、第１実施例と同じとした。透過電子顕微鏡でシリコン基板１０の表面を観察したところ、シリコンピラー１２の倒れや折れ等は発見できなかった。得られたシリコンピラー１２のＴＥＭ写真を図１２に示す。シリコンピラー１２の直径Ｄ_５０は、１２．３ｎｍであった。また、シリコンピラー１２の高さ方向の直径のバラツキ及びシリコンピラー１２の相互間のバラツキは小さかった。

［第３実施例］
図１３は、初期直径Ｄ_０が５０．９ｎｍ、６２．７ｎｍ、７８ｎｍ、９５．８ｎｍ、１５２．７ｎｍの一次ピラー１５に対して、第１熱酸化工程における処理温度θ_１を９００℃とし、処理時間Ｔ_１を１．１時間、３．５時間、５時間、１０時間とした場合に得られる二次ピラー１７の各直径Ｄ_５０を、初期直径Ｄ_０とともにプロットしたものである。なお、処理時間Ｔ１が１０時間の第１熱酸化工程は、実際には、シリコン基板１０に対して、５時間の熱酸化を行なった後、シリコン基板１０を室温に戻してから、再度５時間の熱酸化を行なったものである。

図１３のグラフからわかるように、異なる初期直径Ｄ_０の一次ピラー１５を同一の処理時間Ｔ_１で熱酸化して、それぞれ二次ピラー１７とした場合、それらに対応した二次ピラー１７の直径Ｄ_５０の差は、一次ピラー１５のときの初期直径Ｄ_０（＝Ｄ_５０）の差よりも小さくなっている。このことから酸化によってシリコンピラー１２の直径の差が小さくなることがわかる。すなわち、一次ピラー１５で生じていた直径の差は、第１熱酸化工程を経ることによって圧縮されより小さな差となることがわかる。また、これにより複数のシリコンピラー１２の相互間においても直径の差が小さくなることがわかる。そして、グラフに示される例のように、処理温度θ_１が９００℃の場合では、特に初期直径Ｄ_０が６３ｎｍ以下で、少なくとも処理時間Ｔ_１が３．５時間以上あれば、直径の差の圧縮が大きくなり（圧縮係数が０．５以下）、直径の均一化に有利であることがわかる。また、処理時間Ｔ_１が１０時間以上あれば、初期直径Ｄ_０が７８ｎｍの一次ピラー１５であっても、直径の差の圧縮が大きくなり（圧縮係数が０．５以下）、直径の均一化に有利であることが分かる。

なお、図１３から分かるように、例えば、初期直径Ｄ_０が６３ｎｍ以下の一次ピラー１５を酸化した場合、処理時間Ｔ_１を３．５時間から５時間に増加させた場合における二次ピラー１７の直径Ｄ_５０の減少量は、例えば処理時間Ｔ_１を１．１時間から３．５時間に増加させた場合における二次ピラー１７の直径Ｄ_５０の減少量に比べてかなり小さい。また、処理時間Ｔ_１を５時間としても１０時間としても二次ピラー１７の直径Ｄ_５０はほとんど変化していない。これは、一次ピラー１５の初期直径Ｄ_０が６３ｎｍ以下の場合では、少なくとも処理時間Ｔ_１が３．５時間の段階でセルフリミッティング現象により酸化速度の抑制が顕著に現われており、３．５時間から５時間までの範囲内の処理時間Ｔ_１で、セルフリミッティング現象により、一次ピラー１５の中央部（０．５Ｈ_０の位置）における酸化が停止したとみなせる状態になることがわかる。また、実施例１、２で作製されたシリコンピラー１２の直径のバラツキが小さかったことから、一次ピラー１５のエッジ効果のため酸化の進行が遅い上端と下端においても、酸化が進む速度は遅いが、ピラー中央部と同じ直径で酸化が停止することがわかる。したがって、シリコンピラー１２において高さ方向に均一な直径が得られることが分かる。

上記のように第１熱酸化工程を行なった一次ピラー１５のうち初期直径Ｄ_０が５０．９ｎｍ、６２．７ｎｍ、７８ｎｍ、９５．８ｎｍのものについて、得られた二次ピラー１７の直径Ｄ_５０から減少速度を求めた。このときに、１．１時間の処理時間Ｔ_１が初期酸化期間であったため、上述のように１．１時間が経過するまでの間の平均減少速度を求め、この平均減少速度を初期減少速度Ｖ_０とした。３．５時間の処理時間Ｔ_１に対する終了時減少速度Ｖ_１は、処理時間Ｔ_１を１．１時間から３．５時間に増加させた場合における二次ピラー１７の直径Ｄ_５０の減少量を、その酸化時間の増加時間（２．４時間）で除することで簡易的に求めた。同様に、５時間の処理時間Ｔ_１に対する終了時減少速度Ｖ_１は、処理時間Ｔ_１を３．５時間から５時間に増加させた場合における二次ピラー１７の直径Ｄ_５０の減少量を、その酸化時間の増加時間（１．５時間）で除することで簡易的に求めた。これら求めた減少速度（Ｖ_０、Ｖ_１）と、酸化時間（処理時間Ｔ_１：１．１時間、３．５時間、５時間）との関係を図１４に示す。

上記のように求めた初期減少速度Ｖ_０と、各終了時減少速度Ｖ_１とを用いて３．５時間及び５時間の処理時間Ｔ_１についての酸化速度比Ｋを算出したところ、いずれの初期直径Ｄ_０についても、３．５時間及び５時間の処理時間Ｔ_１の各酸化速度比Ｋが０．５以下であった。これにより、酸化速度比Ｋを０．５以下とすることで、セルフリミッティング現象によって、エッジ効果の影響によって生じる未酸化部２７の高さ方向における直径の差を小さくできることが分かる。

１０ シリコン基板
１２ シリコンピラー
１５ 一次ピラー
１６ 第１酸化膜
１７ 二次ピラー
１８ 第２酸化膜
Ｄ_０ 初期直径
Ｈ_０ 初期高さ
Ｔ_１，Ｔ_２ 処理時間
θ_１，θ_２ 処理温度

Claims (7)

1. シリコン基板の表面に円柱状の一次ピラーを形成する一次ピラー形成ステップと、
   前記シリコン基板を加熱することにより、前記一次ピラーの表面を酸化して第１酸化膜を形成する第１熱酸化ステップと、
   前記第１酸化膜を除去し二次ピラーを得る第１除去ステップと、
   前記シリコン基板を加熱することにより、前記二次ピラーの表面を酸化して第２酸化膜を形成する第２熱酸化ステップと
   を有することを特徴とする半導体集積回路用のシリコンピラーの作製方法。
2. 前記一次ピラー形成ステップは、軸心方向の長さが４００ｎｍ以下の前記一次ピラーを形成することを特徴とする請求項１に記載の半導体集積回路用のシリコンピラーの作製方法。
3. 前記第１熱酸化ステップは、酸化の初期における前記一次ピラーの直径の減少速度に対する、酸化終了時における前記一次ピラーの直径の減少速度の比が０．５以下となる処理温度及び処理時間の組み合わせであることを特徴とする請求項１または２に記載の半導体集積回路用のシリコンピラーの作製方法。
4. 前記第２熱酸化ステップは、酸化の初期における前記二次ピラーの直径の減少速度に対する、酸化終了時における前記二次ピラーの直径の減少速度の比が０．５以下となる処理温度及び処理時間の組み合わせであることを特徴とする請求項１ないし３のいずれか１項に記載の半導体集積回路用のシリコンピラーの作製方法。
5. 前記シリコン基板の表面に垂直に起立したシリコンピラーの上端面から前記一次ピラーの高さの２０％の距離だけ下方の位置の直径をＤ_２０、５０％の距離だけ下方の位置の直径をＤ_５０、８０％の距離だけ下方の距離の位置の直径をＤ_８０としたときに、直径Ｄ_５０に対する直径Ｄ_２０及び直径Ｄ_８０の差の範囲が±１ｎｍであることを特徴とする請求項１ないし４のいずれか１項に記載の半導体集積回路用のシリコンピラーの作製方法。
6. 前記第１熱酸化ステップ及び前記第２熱酸化ステップは、前記シリコン基板の表面に垂直に起立した前記一次ピラーの上端面に酸化を防止するキャップ膜を設けた状態で前記シリコン基板を加熱することを特徴とする請求項１ないし５のいずれか１項に記載の半導体集積回路用のシリコンピラーの作製方法。
7. 前記第２酸化膜を除去する第２除去ステップを有することを特徴とする請求項１ないし６のいずれか１項に記載の半導体集積回路用のシリコンピラーの作製方法。