JP2020191343A - サーミスタ素子及びその製造方法 - Google Patents
サーミスタ素子及びその製造方法 Download PDFInfo
- Publication number
- JP2020191343A JP2020191343A JP2019094874A JP2019094874A JP2020191343A JP 2020191343 A JP2020191343 A JP 2020191343A JP 2019094874 A JP2019094874 A JP 2019094874A JP 2019094874 A JP2019094874 A JP 2019094874A JP 2020191343 A JP2020191343 A JP 2020191343A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- base material
- sic
- layer
- particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
【課題】低コストで製造可能なサーミスタ素子及びその製造方法を提供すること。【解決手段】サーミスタ素子は、サーミスタ材料からなる基材と、基材の表面に形成された電極膜と、基材と電極膜の界面に形成された接合層とを備えている。サーミスタ材料は、絶縁性セラミックスからなるマトリックス結晶粒子と、マトリックス結晶粒子間に分散している導電性粒子とを備え、導電性粒子は少なくともＳｉＣ粒子を含む。サーミスタ材料は、ＩSi／ＩSiC比が０．５以下である。但し、ＩSiはＳｉのＸＲＤ最強線ピーク強度、ＩSiCはＳｉＣのＸＲＤ最強線ピーク強度。このようなサーミスタ素子は、サーミスタ材料からなる基材の表面にＰｄ層を形成し、無電解メッキ法を用いて、Ｐｄ層の表面にＮｉ−Ｐ合金からなるメッキ層を形成し、基材を８００℃超１０００℃以下の温度で熱処理することにより得られる。【選択図】図３
Description
本発明は、サーミスタ素子及びその製造方法に関し、さらに詳しくは、絶縁性セラミックスからなるマトリックス中に、ＳｉＣ粒子を含む導電性粒子が分散しているサーミスタ材料を基材として用い、その基材の表面にＮｉ−Ｐ−Ｐｄ合金又はＮｉ−Ｐ合金からなる電極膜を接合することにより得られるサーミスタ素子及びその製造方法に関する。
サーミスタとは、温度変化に対して電気抵抗変化の大きい抵抗体をいう。サーミスタは、温度の上昇に対して電気抵抗が減少するＮＴＣサーミスタ、温度の上昇に対して電気抵抗が増加するＰＴＣサーミスタ、ある温度を超えると電気抵抗が急激に減少するＣＲＴサーミスタに分類される。これらの内、ＮＴＣサーミスタは、低コストで電気抵抗値が温度変化に対して指数関数的に大きく変化するため、最も使われており、単にサーミスタというときは、ＮＴＣサーミスタを指す。
一般に使用されるサーミスタは、Ｍｎ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｕ、Ｙ、Ｃｒなどの遷移金属酸化物を２〜４種類含む酸化物複合体からなる。このような酸化物系のサーミスタ材料としては、例えば、スピネル型酸化物、ペロブスカイト型酸化物、スピネルとペロブスカイトの混合物などが知られている。
酸化物系サーミスタでは、酸素イオン拡散の温度依存性を利用して温度検出を行っている。また、ペロブスカイト型酸化物からなるサーミスタにおいては、２価金属をドープすることによって、酸素欠陥による正孔よりも多くの正孔を導入したｐ型半導体とし、低酸素雰囲気での電気抵抗値の不安定化を抑制することが行われている。
酸化物系サーミスタでは、酸素イオン拡散の温度依存性を利用して温度検出を行っている。また、ペロブスカイト型酸化物からなるサーミスタにおいては、２価金属をドープすることによって、酸素欠陥による正孔よりも多くの正孔を導入したｐ型半導体とし、低酸素雰囲気での電気抵抗値の不安定化を抑制することが行われている。
また、非酸化物系のサーミスタ材料も知られている。例えば、特許文献１には、所定量のＳｉ3Ｎ4、α型ＳｉＣ、Ｙ2Ｏ3、Ｂ、及び、ＴｉＢ2を混合し、混合物を成形及び焼結することにより得られるサーミスタ材料が開示されている。
同文献には、このような方法により、低温域用の高精度な温度計測に適したサーミスタ材料が得られる点が記載されている。
同文献には、このような方法により、低温域用の高精度な温度計測に適したサーミスタ材料が得られる点が記載されている。
このようなサーミスタ材料を用いてサーミスタ素子を作製するためには、サーミスタ材料からなる基材の両面に電極を接合する必要がある。このような電極の接合方法に関し、従来から種々の提案がなされている。
例えば、特許文献２には、
（ａ）Ａｌ2Ｏ3からなるマトリックス中にＳｉＣ粒子が分散しているセラミックス層を作製し、
（ｂ）セラミックス層の両面にＦｅ−Ｃｒ−Ａｌ合金箔からなる接合層を接合し、
（ｃ）接合層の表面を酸化処理し、接合層の表面に酸化膜（拡散防止層）を形成し、
（ｄ）酸化膜の上にＦｅ−Ｃｒ−Ａｌ合金箔からなる電極層をさらに接合する
セラミックス／金属接合体の製造方法が開示されている。
同文献には、電極層とセラミックス層との間に拡散防止層を形成すると、接合時及び高温使用時における元素の相互拡散、及びこれに起因する電極層の劣化が抑制される点が記載されている。
（ａ）Ａｌ2Ｏ3からなるマトリックス中にＳｉＣ粒子が分散しているセラミックス層を作製し、
（ｂ）セラミックス層の両面にＦｅ−Ｃｒ−Ａｌ合金箔からなる接合層を接合し、
（ｃ）接合層の表面を酸化処理し、接合層の表面に酸化膜（拡散防止層）を形成し、
（ｄ）酸化膜の上にＦｅ−Ｃｒ−Ａｌ合金箔からなる電極層をさらに接合する
セラミックス／金属接合体の製造方法が開示されている。
同文献には、電極層とセラミックス層との間に拡散防止層を形成すると、接合時及び高温使用時における元素の相互拡散、及びこれに起因する電極層の劣化が抑制される点が記載されている。
また、特許文献３には、サーミスタ素子ではないが、
（ａ）ＳｉＣ半導体層の主面の一部にＳｉをドーピングし、
（ｂ）Ｓｉがドーピングされた領域に、厚さ１００ｎｍのＮｉ層を蒸着し、
（ｃ）Ｎｉ層を１０００℃で熱処理し、ＮｉＳｉxを含む電極を形成する
ＳｉＣ半導体装置の製造方法が開示されている。
同文献には、このような方法により、反応残渣であるＣの析出が抑制され、信頼性の高いＳｉＣ半導体装置が得られる点が記載されている。
（ａ）ＳｉＣ半導体層の主面の一部にＳｉをドーピングし、
（ｂ）Ｓｉがドーピングされた領域に、厚さ１００ｎｍのＮｉ層を蒸着し、
（ｃ）Ｎｉ層を１０００℃で熱処理し、ＮｉＳｉxを含む電極を形成する
ＳｉＣ半導体装置の製造方法が開示されている。
同文献には、このような方法により、反応残渣であるＣの析出が抑制され、信頼性の高いＳｉＣ半導体装置が得られる点が記載されている。
特許文献２に記載されているように、セラミックス層の表面に金属箔からなる電極層を接合する方法は、金属箔の厚さ、組成、金属箔の積層構造などの制御の自由度が大きいという利点がある。しかし、一般に、セラミックス層と金属箔とを強固に接合するためには、加圧接合法を用いる必要があり、製造コストが高くなるという問題がある。
一方、特許文献３に記載されているように、Ｎｉ層の蒸着及び熱処理を行う方法は、金属箔を加圧接合する方法に比べて生産性が高く、低コストである。しかし、蒸着法では、形成可能な金属層の厚さに限界がある。そのため、電極と基材との接合強度が安定した素子を得ることが難しく、高いロバスト性が得られない。また、リード線との接合構造においては、機械的、熱的サイクル等による耐衝撃性が不足し、耐久性に問題がある。
本発明が解決しようとする課題は、低コストで製造可能なサーミスタ素子及びその製造方法を提供することにある。
また、本発明が解決しようとする他の課題は、電極と基材との接合強度が安定しているサーミスタ素子及びその製造方法を提供することにある。
さらに、本発明が解決しようとする他の課題は、電極とリード線との接合構造の耐久性が高いサーミスタ素子及びその製造方法を提供することにある。
また、本発明が解決しようとする他の課題は、電極と基材との接合強度が安定しているサーミスタ素子及びその製造方法を提供することにある。
さらに、本発明が解決しようとする他の課題は、電極とリード線との接合構造の耐久性が高いサーミスタ素子及びその製造方法を提供することにある。
上記課題を解決するために本発明に係るサーミスタ素子は、以下の構成を備えている。
（１）前記サーミスタ素子は、
サーミスタ材料からなる基材と、
前記基材の表面に形成された電極膜と、
前記基材と前記電極膜の界面に形成された接合層と
を備えている。
（２）前記サーミスタ材料は、
絶縁性セラミックスからなるマトリックス結晶粒子と、
前記マトリックス結晶粒子間に分散している導電性粒子と
を備え、
前記導電性粒子は、少なくともＳｉＣ粒子を含む。
（３）前記サーミスタ材料は、ＩSi／ＩSiC比が０．５以下である。
但し、
ＩSiは、ＳｉのＸＲＤ最強線ピーク強度、
ＩSiCは、ＳｉＣのＸＲＤ最強線ピーク強度。
（３）前記電極膜は、
４ｍａｓｓ％以上１０ｍａｓｓ％以下のＰと、
０ｍａｓｓ％以上３ｍａｓｓ％以下のＰｄと
を含み、残部がＮｉ及び不可避的不純物からなる。
（４）前記接合層は、ＰｄＳｉx化合物及び／又はＮｉＳｉy化合物を含む。
（１）前記サーミスタ素子は、
サーミスタ材料からなる基材と、
前記基材の表面に形成された電極膜と、
前記基材と前記電極膜の界面に形成された接合層と
を備えている。
（２）前記サーミスタ材料は、
絶縁性セラミックスからなるマトリックス結晶粒子と、
前記マトリックス結晶粒子間に分散している導電性粒子と
を備え、
前記導電性粒子は、少なくともＳｉＣ粒子を含む。
（３）前記サーミスタ材料は、ＩSi／ＩSiC比が０．５以下である。
但し、
ＩSiは、ＳｉのＸＲＤ最強線ピーク強度、
ＩSiCは、ＳｉＣのＸＲＤ最強線ピーク強度。
（３）前記電極膜は、
４ｍａｓｓ％以上１０ｍａｓｓ％以下のＰと、
０ｍａｓｓ％以上３ｍａｓｓ％以下のＰｄと
を含み、残部がＮｉ及び不可避的不純物からなる。
（４）前記接合層は、ＰｄＳｉx化合物及び／又はＮｉＳｉy化合物を含む。
本発明に係るサーミスタ素子の製造方法は、以下の構成を備えている。
（１）前記サーミスタ素子の製造方法は、
サーミスタ材料からなる基材を調製する基材調製工程と、
前記基材の表面にＰｄ層を形成するＰｄ層形成工程と、
無電解メッキ法を用いて、前記Ｐｄ層の表面にＮｉ−Ｐ合金からなるメッキ層を形成するメッキ工程と、
前記基材を８００℃超１０００℃以下の温度で熱処理する熱処理工程と、
前記基板をダイシングし、本発明に係るサーミスタ素子を得るダイシング工程と
を備えている。
（２）前記Ｎｉ−Ｐ合金は、４ｍａｓｓ％以上１０ｍａｓｓ％以下のＰを含み、残部がＮｉ及び不可避的不純物からなる。
（１）前記サーミスタ素子の製造方法は、
サーミスタ材料からなる基材を調製する基材調製工程と、
前記基材の表面にＰｄ層を形成するＰｄ層形成工程と、
無電解メッキ法を用いて、前記Ｐｄ層の表面にＮｉ−Ｐ合金からなるメッキ層を形成するメッキ工程と、
前記基材を８００℃超１０００℃以下の温度で熱処理する熱処理工程と、
前記基板をダイシングし、本発明に係るサーミスタ素子を得るダイシング工程と
を備えている。
（２）前記Ｎｉ−Ｐ合金は、４ｍａｓｓ％以上１０ｍａｓｓ％以下のＰを含み、残部がＮｉ及び不可避的不純物からなる。
本発明に係るサーミスタ素子は、基材の表面にＰｄ層を形成し、無電解メッキ法を用いてＰｄ層の表面にＮｉ−Ｐメッキ層を形成し、Ｐｄ層及びメッキ層を熱処理することにより得られる。そのため、本発明に係るサーミスタ素子は、加圧接合法を用いて作製されたサーミスタ素子に比べて低コストである。
また、無電解メッキ法は、蒸着法に比べて厚膜の形成が容易である。そのため、本発明に係るサーミスタ素子は、電極と基材の接合強度が高く、かつ、電極とリード線との接合構造の耐久性も高い。
また、無電解メッキ法は、蒸着法に比べて厚膜の形成が容易である。そのため、本発明に係るサーミスタ素子は、電極と基材の接合強度が高く、かつ、電極とリード線との接合構造の耐久性も高い。
以下、本発明の一実施の形態について詳細に説明する。
［１． サーミスタ材料］
本発明に係るサーミスタ素子の基材を構成するサーミスタ材料は、
絶縁性セラミックスからなるマトリックス結晶粒子と、
前記マトリックス結晶粒子間に分散している導電性粒子と
を備えている。
［１． サーミスタ材料］
本発明に係るサーミスタ素子の基材を構成するサーミスタ材料は、
絶縁性セラミックスからなるマトリックス結晶粒子と、
前記マトリックス結晶粒子間に分散している導電性粒子と
を備えている。
［１．１． 成分］
［１．１．１． マトリックス結晶粒］
［Ａ． マトリックス結晶粒の組成］
マトリックス結晶粒は、絶縁性セラミックスからなる。「絶縁性セラミックス」とは、電気比抵抗値が１０12Ωｃｍ以上であるものをいう。マトリックス結晶粒を構成する絶縁性セラミックスの組成は、サーミスタとして必要な特性が得られるものである限りにおいて、特に限定されない。
絶縁性セラミックスとしては、例えば、Ｓｉ3Ｎ4、ＳｉＡＬＯＮ、ＡｌＮ、Ａｌ2Ｏ3、Ｙ2Ｓｉ2Ｏ7などがある。マトリックス結晶粒は、これらのいずれか１種の絶縁性セラミックスからなるものでも良く、あるいは、２種以上からなるものでも良い。
［１．１．１． マトリックス結晶粒］
［Ａ． マトリックス結晶粒の組成］
マトリックス結晶粒は、絶縁性セラミックスからなる。「絶縁性セラミックス」とは、電気比抵抗値が１０12Ωｃｍ以上であるものをいう。マトリックス結晶粒を構成する絶縁性セラミックスの組成は、サーミスタとして必要な特性が得られるものである限りにおいて、特に限定されない。
絶縁性セラミックスとしては、例えば、Ｓｉ3Ｎ4、ＳｉＡＬＯＮ、ＡｌＮ、Ａｌ2Ｏ3、Ｙ2Ｓｉ2Ｏ7などがある。マトリックス結晶粒は、これらのいずれか１種の絶縁性セラミックスからなるものでも良く、あるいは、２種以上からなるものでも良い。
［Ｂ． マトリックス結晶粒の平均結晶粒径］
本発明において、マトリックス結晶粒の平均結晶粒径は、特に限定されるものではなく、目的に応じて最適な値を選択することができる。一般に、マトリックスの平均結晶粒径が小さくなるほど、比抵抗値のバラツキが小さくなる。マトリックス結晶粒の平均結晶粒径は、５μｍ以下が好ましい。平均結晶粒径は、好ましくは、１μｍ以下、さらに好ましくは、０．７５μｍ以下である。
ここで、「平均結晶粒径」とは、顕微鏡（ＳＥＭ、ＴＥＭ、ＥＰＭＡ等）観察により無作為に選んだ１０個以上の結晶粒のサイズ（結晶粒の最小外接円の直径）のメディアン値（サンプリングした結晶粒のサイズの累積分布が５０％となるときの結晶粒のサイズ（ｄ50））をいう。
本発明において、マトリックス結晶粒の平均結晶粒径は、特に限定されるものではなく、目的に応じて最適な値を選択することができる。一般に、マトリックスの平均結晶粒径が小さくなるほど、比抵抗値のバラツキが小さくなる。マトリックス結晶粒の平均結晶粒径は、５μｍ以下が好ましい。平均結晶粒径は、好ましくは、１μｍ以下、さらに好ましくは、０．７５μｍ以下である。
ここで、「平均結晶粒径」とは、顕微鏡（ＳＥＭ、ＴＥＭ、ＥＰＭＡ等）観察により無作為に選んだ１０個以上の結晶粒のサイズ（結晶粒の最小外接円の直径）のメディアン値（サンプリングした結晶粒のサイズの累積分布が５０％となるときの結晶粒のサイズ（ｄ50））をいう。
［１．１．２． 導電性粒子］
［Ａ． 導電性粒子の組成］
マトリックス結晶粒子間には、導電性粒子が分散している。「導電性粒子」とは、電気比抵抗がマトリックス結晶粒より小さい材料からなる粒子をいう。高いサーミスタ特性を得るためには、導電性粒子の電気比抵抗は、１０-6〜１０6Ωｃｍが好ましい。
［Ａ． 導電性粒子の組成］
マトリックス結晶粒子間には、導電性粒子が分散している。「導電性粒子」とは、電気比抵抗がマトリックス結晶粒より小さい材料からなる粒子をいう。高いサーミスタ特性を得るためには、導電性粒子の電気比抵抗は、１０-6〜１０6Ωｃｍが好ましい。
本発明において、導電性粒子は、少なくともＳｉＣ粒子を含む。ＳｉＣ粒子は、α型であっても良く、あるいは、β型であっても良い。また、ＳｉＣ粒子は、種々のドーパントを含むものであっても良い。
また、導電性粒子は、ＳｉＣ粒子のみからなるものでも良く、あるいは、ＳｉＣ粒子に加えて、ＳｉＣ以外の導電性材料からなる粒子（以下、これらを総称して「第２導電性粒子」ともいう）を含んでいても良い。
第２導電性粒子としては、例えば、
（ａ）Ｓｉ粒子、
（ｂ）ＴｉＢ2粒子、ＺｒＢ2粒子、ＶＢ2粒子、ＮｂＢ2粒子などのホウ化物粒子、又は、ホウ素粒子、
（ｃ）ＴｉＮ粒子、ＺｒＮ粒子、ＶＮ粒子、ＮｂＮ粒子などの窒化物粒子、
（ｄ）ＴｉＣ粒子、ＴａＣ粒子、ＷＣ粒子、ＶＣ粒子、ＮｂＣ粒子などの炭化物粒子、
（ｅ）ＷＳｉ2粒子、ＴｉＳｉ2粒子、ＭｏＳｉ2粒子などの珪化物粒子、
などがある。
なお、本発明において、Ｓｉ粒子の含有量は、所定量以下に制限される。この点については、後述する。
第２導電性粒子としては、例えば、
（ａ）Ｓｉ粒子、
（ｂ）ＴｉＢ2粒子、ＺｒＢ2粒子、ＶＢ2粒子、ＮｂＢ2粒子などのホウ化物粒子、又は、ホウ素粒子、
（ｃ）ＴｉＮ粒子、ＺｒＮ粒子、ＶＮ粒子、ＮｂＮ粒子などの窒化物粒子、
（ｄ）ＴｉＣ粒子、ＴａＣ粒子、ＷＣ粒子、ＶＣ粒子、ＮｂＣ粒子などの炭化物粒子、
（ｅ）ＷＳｉ2粒子、ＴｉＳｉ2粒子、ＭｏＳｉ2粒子などの珪化物粒子、
などがある。
なお、本発明において、Ｓｉ粒子の含有量は、所定量以下に制限される。この点については、後述する。
［Ｂ． 導電性粒子の平均結晶粒径］
本発明において、導電性粒子の平均結晶粒径ｄ50は、特に限定されるものではなく、目的に応じて最適な値を選択することができる。一般に、導電性粒子のｄ50が小さくなるほど、緻密化が促進されると共に、焼結中に起こるマトリックス結晶粒の粒成長を抑制し、組織が細かくなる。そのため、比抵抗値のバラツキが小さくなる。導電性粒子のｄ50は、５μｍ以下が好ましい。ｄ50は、好ましくは、２μｍ以下、さらに好ましくは、１μｍ以下、さらに好ましくは、０．７μｍ以下である。
本発明において、導電性粒子の平均結晶粒径ｄ50は、特に限定されるものではなく、目的に応じて最適な値を選択することができる。一般に、導電性粒子のｄ50が小さくなるほど、緻密化が促進されると共に、焼結中に起こるマトリックス結晶粒の粒成長を抑制し、組織が細かくなる。そのため、比抵抗値のバラツキが小さくなる。導電性粒子のｄ50は、５μｍ以下が好ましい。ｄ50は、好ましくは、２μｍ以下、さらに好ましくは、１μｍ以下、さらに好ましくは、０．７μｍ以下である。
［１．１．３． 粒界相］
［Ａ． 粒界相の組成］
マトリックス結晶粒子間に導電性粒子が分散しているサーミスタ材料は難焼結性であるため、通常、焼結時には酸化物系の焼結助剤が添加される。そのため、このようなサーミスタ材料は、通常、焼結助剤に由来する粒界相が含まれている。
粒界相は、少なくともマトリックス結晶粒間に存在している。粒界相は、マトリックス結晶粒間に加えて、導電性粒子間に存在している場合がある。粒界相は、酸化物相であって、その組成は、原料に添加された焼結助剤の組成に依存する。本発明において、粒界相の組成は、特に限定されない。
［Ａ． 粒界相の組成］
マトリックス結晶粒子間に導電性粒子が分散しているサーミスタ材料は難焼結性であるため、通常、焼結時には酸化物系の焼結助剤が添加される。そのため、このようなサーミスタ材料は、通常、焼結助剤に由来する粒界相が含まれている。
粒界相は、少なくともマトリックス結晶粒間に存在している。粒界相は、マトリックス結晶粒間に加えて、導電性粒子間に存在している場合がある。粒界相は、酸化物相であって、その組成は、原料に添加された焼結助剤の組成に依存する。本発明において、粒界相の組成は、特に限定されない。
粒界相としては、例えば、
（ａ）焼結助剤として用いた組成物（例えば、Ａｌ2Ｏ3、ＡｌＮ、Ｙ2Ｏ3、Ｙｂ2Ｏ3、ＳｉＯ2、Ｌｕ2Ｏ3、ＣｅＯ2、ＭｇＯ、ＺｒＯ2、ＳｒＯ、ＨｆＯ2、Ｃｒ2Ｏ3など）、
（ｂ）２種以上の焼結助剤が反応することにより生成する組成物、
（ｃ）１種又は２種以上の焼結助剤とそれ以外の主原料（例えば、Ｓｉ3Ｎ4、ＳｉＣ）とが反応することにより生成する組成物、
などがある。
（ａ）焼結助剤として用いた組成物（例えば、Ａｌ2Ｏ3、ＡｌＮ、Ｙ2Ｏ3、Ｙｂ2Ｏ3、ＳｉＯ2、Ｌｕ2Ｏ3、ＣｅＯ2、ＭｇＯ、ＺｒＯ2、ＳｒＯ、ＨｆＯ2、Ｃｒ2Ｏ3など）、
（ｂ）２種以上の焼結助剤が反応することにより生成する組成物、
（ｃ）１種又は２種以上の焼結助剤とそれ以外の主原料（例えば、Ｓｉ3Ｎ4、ＳｉＣ）とが反応することにより生成する組成物、
などがある。
［Ｂ． 粒界相の結晶性］
粒界相は、焼結助剤として添加した材料の種類及び焼結条件に応じて、結晶質となる場合と、アモルファスとなる場合がある。本発明において、粒界相は、結晶質であっても良く、あるいは、アモルファスであっても良い。
一般に、粒界相がアモルファス状（低融点相）である場合、焼結時に緻密化しやすいが、焼結体としては比抵抗値が上昇する傾向があり、耐熱性も低下する。一方、粒界相が結晶相を含む場合、高温域における元素拡散が抑制され、耐熱性が向上する。
粒界相は、焼結助剤として添加した材料の種類及び焼結条件に応じて、結晶質となる場合と、アモルファスとなる場合がある。本発明において、粒界相は、結晶質であっても良く、あるいは、アモルファスであっても良い。
一般に、粒界相がアモルファス状（低融点相）である場合、焼結時に緻密化しやすいが、焼結体としては比抵抗値が上昇する傾向があり、耐熱性も低下する。一方、粒界相が結晶相を含む場合、高温域における元素拡散が抑制され、耐熱性が向上する。
［Ｃ． 粒界相の厚さ］
粒界相が厚すぎると、導電性が低下し、電気比抵抗値が上昇する。従って、粒界相の厚さは、１０ｎｍ以下が好ましい。粒界相の厚さは、好ましくは、６ｎｍ以下、さらに好ましくは、３ｎｍ以下である。
一方、粒界相が薄すぎると、焼結性が損なわれる。従って、粒界相の厚さは、０．５ｎｍ以上が好ましい。粒界相の厚さは、好ましくは、１ｎｍ以上、さらに好ましくは、２ｎｍ以上である。
粒界相が厚すぎると、導電性が低下し、電気比抵抗値が上昇する。従って、粒界相の厚さは、１０ｎｍ以下が好ましい。粒界相の厚さは、好ましくは、６ｎｍ以下、さらに好ましくは、３ｎｍ以下である。
一方、粒界相が薄すぎると、焼結性が損なわれる。従って、粒界相の厚さは、０．５ｎｍ以上が好ましい。粒界相の厚さは、好ましくは、１ｎｍ以上、さらに好ましくは、２ｎｍ以上である。
［１．２． 含有量］
本発明に係るサーミスタ材料は、所定量の導電性粒子及び粒界相を含み、残部が絶縁性セラミックス及び不可避的不純物からなる。
本発明に係るサーミスタ材料は、所定量の導電性粒子及び粒界相を含み、残部が絶縁性セラミックス及び不可避的不純物からなる。
［１．２．１． 導電性粒子の含有量］
［Ａ． ＳｉＣ粒子の含有量］
一般に、ＳｉＣ粒子の含有量が多くなるほど、電気比抵抗値が小さくなり、かつ、焼結体の機械的強度も粒子強化により高くなる。このような効果を得るためには、ＳｉＣ粒子の含有量は、１４ｖｏｌ％超が好ましい。ＳｉＣ粒子の含有量は、好ましくは、１６ｖｏｌ％以上、さらに好ましくは、２０ｖｏｌ％以上、さらに好ましくは、２５ｖｏｌ％以上である。
［Ａ． ＳｉＣ粒子の含有量］
一般に、ＳｉＣ粒子の含有量が多くなるほど、電気比抵抗値が小さくなり、かつ、焼結体の機械的強度も粒子強化により高くなる。このような効果を得るためには、ＳｉＣ粒子の含有量は、１４ｖｏｌ％超が好ましい。ＳｉＣ粒子の含有量は、好ましくは、１６ｖｏｌ％以上、さらに好ましくは、２０ｖｏｌ％以上、さらに好ましくは、２５ｖｏｌ％以上である。
一方、ＳｉＣ粒子の含有量が過剰になると、焼結密度が低下して機械的特性が低くなると同時に、比抵抗値が過度に小さくなるおそれがある。また、温度抵抗変化率（Ｂ値）もかえって小さくなる。これは、ＳｉＣ粒子の含有が過剰になると、ＳｉＣ粒子によって構成される導電パスの数や幅が大幅に増えて密になるためと考えられる。また、ＳｉＣ粒子が凝集しやすくなり、ＳｉＣ粒子間に気孔が形成されやすくなる。従って、ＳｉＣ粒子の含有量は、４０ｖｏｌ％未満が好ましい。導電性粒子の含有量は、好ましくは、３５ｖｏｌ％以下である。
［Ｂ． ＳｉＣ粒子以外の第２導電性粒子の総含有量］
第２導電性粒子は、必要に応じて添加することができる。一般に、第２導電性粒子の総含有量が多くなるほど、電気比抵抗値が小さくなる。このような効果を得るためには、第２導電性粒子の総含有量は、５ｖｏｌ％以上が好ましい。第２導電性粒子の総含有量は、好ましくは、８ｖｏｌ％以上、さらに好ましくは、１０ｖｏｌ％以上である。
第２導電性粒子は、必要に応じて添加することができる。一般に、第２導電性粒子の総含有量が多くなるほど、電気比抵抗値が小さくなる。このような効果を得るためには、第２導電性粒子の総含有量は、５ｖｏｌ％以上が好ましい。第２導電性粒子の総含有量は、好ましくは、８ｖｏｌ％以上、さらに好ましくは、１０ｖｏｌ％以上である。
一方、第２導電性粒子の総含有量がＳｉＣ含有量を超えると、電気比抵抗値が過度に小さくなり、Ｂ値も小さくなる。従って、第２導電性粒子の総含有量は、ＳｉＣ含有量以下とするのが好ましい。
［１．２．２． 粒界相の含有量］
粒界相（すなわち、焼結助剤）の含有量が少なすぎると、緻密な焼結体が得られない。従って、粒界相の含有量は、４ｖｏｌ％以上が好ましい。粒界相の含有量は、好ましくは、５ｖｏｌ％以上、さらに好ましくは、６ｖｏｌ％以上である。
一方、粒界相の含有量が過剰になると、粒界相の厚さが増大して比抵抗値が高くなるおそれがある。また、焼結中に助剤の拡散が顕著になり、焼結体間での特性のバラツキが生じやすくなるおそれがある。従って、粒界相の含有量は、１５ｖｏｌ％未満が好ましい。粒界相の含有量は、好ましくは、１２ｖｏｌ％以下、さらに好ましくは、１０ｖｏｌ％以下である。
粒界相（すなわち、焼結助剤）の含有量が少なすぎると、緻密な焼結体が得られない。従って、粒界相の含有量は、４ｖｏｌ％以上が好ましい。粒界相の含有量は、好ましくは、５ｖｏｌ％以上、さらに好ましくは、６ｖｏｌ％以上である。
一方、粒界相の含有量が過剰になると、粒界相の厚さが増大して比抵抗値が高くなるおそれがある。また、焼結中に助剤の拡散が顕著になり、焼結体間での特性のバラツキが生じやすくなるおそれがある。従って、粒界相の含有量は、１５ｖｏｌ％未満が好ましい。粒界相の含有量は、好ましくは、１２ｖｏｌ％以下、さらに好ましくは、１０ｖｏｌ％以下である。
［１．２．３． Ｓｉ粒子の含有量］
絶縁性セラミックスとして窒化物系セラミックスを用い、導電性粒子の原料としてホウ素又はホウ素化合物を用いると、焼結時にこれらが反応してＳｉ粒子が生成することがある。Ｓｉ粒子は、サーミスタ材料において第２導電性粒子として機能し、サーミスタ素子の抵抗値及び／又は感度（温度−抵抗曲線の傾き）に影響を与える。そのため、Ｓｉ粒子は、所望のサーミスタ特性を得るのに有益である場合がある。
絶縁性セラミックスとして窒化物系セラミックスを用い、導電性粒子の原料としてホウ素又はホウ素化合物を用いると、焼結時にこれらが反応してＳｉ粒子が生成することがある。Ｓｉ粒子は、サーミスタ材料において第２導電性粒子として機能し、サーミスタ素子の抵抗値及び／又は感度（温度−抵抗曲線の傾き）に影響を与える。そのため、Ｓｉ粒子は、所望のサーミスタ特性を得るのに有益である場合がある。
しかしながら、電極膜として、Ｎｉ−Ｐ−Ｐｄ合金膜又はＮｉ−Ｐ合金膜を用いる場合において、サーミスタ材料中に含まれるＳｉ粒子の量が過剰になると、熱処理中にＳｉとＮｉ及び／又はＰｄとが過剰に反応し、メッキ膜が凝集する場合がある。メッキ膜の凝集が起こると、抵抗値がばらつく原因となる。そのため、本発明においては、Ｓｉ粒子の含有量がある一定量以下に制限される。
本発明において、Ｓｉ粒子の含有量は、ＩSi／ＩSiC比で定義される。ここで、ＩSiは、サーミスタ材料に対してＸＲＤ測定を行った時の、ＳｉのＸＲＤ最強線ピーク強度である。また、ＩSiCは、サーミスタ材料に対してＸＲＤ測定を行った時の、ＳｉＣのＸＲＤ最強線ピーク強度である。
過剰反応に起因する抵抗値のばらつきを小さくするためには、ＩSi／ＩSiC比は、０．５以下である必要がある。ＩSi／ＩSiC比は、好ましくは、０．４以下、さらに好ましくは、０．３以下である。
［１．３． サーミスタ材料の特性］
［１．３．１． 強度］
絶縁性セラミックスがＳｉ3Ｎ4などのＳｉを含む窒化物系セラミックスである場合において、原料中にＢやホウ素化合物を添加すると、これらが反応してＳｉ及びＢＮが生成する場合がある。ＢＮは、サーミスタ材料の強度を低下させる原因となる。
これに対し、本発明に係るサーミスタ材料は、上述したように、Ｓｉ粒子の含有量が制限されている。また、これに応じてＢＮ含有量も少なくなる。そのため、従来のサーミスタ材料に比べて強度が高くなる場合がある。
［１．３．１． 強度］
絶縁性セラミックスがＳｉ3Ｎ4などのＳｉを含む窒化物系セラミックスである場合において、原料中にＢやホウ素化合物を添加すると、これらが反応してＳｉ及びＢＮが生成する場合がある。ＢＮは、サーミスタ材料の強度を低下させる原因となる。
これに対し、本発明に係るサーミスタ材料は、上述したように、Ｓｉ粒子の含有量が制限されている。また、これに応じてＢＮ含有量も少なくなる。そのため、従来のサーミスタ材料に比べて強度が高くなる場合がある。
具体的には、本発明に係るサーミスタ材料は、曲げ強度が３００ＭＰａ以上９００ＭＰａ以下となる。製造条件を最適化すると、その曲げ強度は、３５０ＭＰａ以上、あるいは、４００ＭＰａ以上となる。
［１．３．２． 温度抵抗変化率（Ｂ値）］
本発明において、「温度抵抗変化率（Ｂ値）」とは、電気抵抗（Ｒ）と温度（Ｔ；セルシウス温度）の関係をＲ＝Ａexp(−ＢＴ)で近似したときの定数Ｂをいう。
本発明に係るサーミスタ材料において、電気抵抗（Ｒ）と温度（Ｔ）との関係をＲ＝Ａexp(−ＢＴ)で表した場合、所定の温度範囲においてｌｏｇＲがＴに対して直線的に変化する（電気抵抗（Ｒ）が温度に対して片対数グラフ上で直線的に変化する）。しかも、その傾き（Ｂ値）は、サーミスタ材料の組成を最適化することにより、広い範囲で制御することができる。
本発明において、「温度抵抗変化率（Ｂ値）」とは、電気抵抗（Ｒ）と温度（Ｔ；セルシウス温度）の関係をＲ＝Ａexp(−ＢＴ)で近似したときの定数Ｂをいう。
本発明に係るサーミスタ材料において、電気抵抗（Ｒ）と温度（Ｔ）との関係をＲ＝Ａexp(−ＢＴ)で表した場合、所定の温度範囲においてｌｏｇＲがＴに対して直線的に変化する（電気抵抗（Ｒ）が温度に対して片対数グラフ上で直線的に変化する）。しかも、その傾き（Ｂ値）は、サーミスタ材料の組成を最適化することにより、広い範囲で制御することができる。
例えば、−８０℃〜５００℃程度の低温域において温度を正確に検出するためには、Ｂ値は、０．０１以上０．０２５以下が好ましい。
一般に、導電性粒子としてＳｉＣ粒子のみを用いると、Ｂ値の小さいサーミスタ材料が得られる。一方、導電性粒子として、ＳｉＣ粒子に加えて、第２導電性粒子をさらに添加すると、Ｂ値の大きいサーミスタ材料が得られる。
一般に、導電性粒子としてＳｉＣ粒子のみを用いると、Ｂ値の小さいサーミスタ材料が得られる。一方、導電性粒子として、ＳｉＣ粒子に加えて、第２導電性粒子をさらに添加すると、Ｂ値の大きいサーミスタ材料が得られる。
［１．３．３． 比抵抗値］
サーミスタ材料の比抵抗値は、導電性粒子の種類、量、粒径、及び分散状態に依存する。一般に、導電性粒子の量が多くなるほど、あるいは、これらの結晶粒間の接触点の数や面積が増大するほど、サーミスタ材料の比抵抗値が低下する。
サーミスタ材料の比抵抗値は、導電性粒子の種類、量、粒径、及び分散状態に依存する。一般に、導電性粒子の量が多くなるほど、あるいは、これらの結晶粒間の接触点の数や面積が増大するほど、サーミスタ材料の比抵抗値が低下する。
一般に、サーミスタ材料の比抵抗値が小さくなりすぎると、自己発熱によって比抵抗値が低下し、その結果、サーミスタの比抵抗値が不安定になる。従って、サーミスタ材料の０℃での比抵抗値は、０．５ｋΩｃｍ以上が好ましい。比抵抗値は、好ましくは、０．７ｋΩｃｍ以上、さらに好ましくは、１．０ｋΩｃｍ以上である。
一方、サーミスタ材料の比抵抗値が大きくなりすぎると、電流値が小さくなるため、温度変化による電流（電圧）の変化が小さくなり、測定不能になる。従って、サーミスタ材料の０℃での比抵抗値は、２００ｋΩｃｍ以下が好ましい。比抵抗値は、好ましくは、１００ｋΩｃｍ以下、さらに好ましくは、５０ｋΩｃｍ以下である。
一方、サーミスタ材料の比抵抗値が大きくなりすぎると、電流値が小さくなるため、温度変化による電流（電圧）の変化が小さくなり、測定不能になる。従って、サーミスタ材料の０℃での比抵抗値は、２００ｋΩｃｍ以下が好ましい。比抵抗値は、好ましくは、１００ｋΩｃｍ以下、さらに好ましくは、５０ｋΩｃｍ以下である。
［２． サーミスタ材料の製造方法］
本発明に係るサーミスタ材料の製造方法は、
主原料として、絶縁性セラミックス粉末、ＳｉＣ粉末を含む導電性材料粉末、及び焼結助剤を含む混合物を得る混合工程と、
前記混合物を成形し、焼結する成形・焼結工程と
を備えている。
本発明に係るサーミスタ材料の製造方法は、
主原料として、絶縁性セラミックス粉末、ＳｉＣ粉末を含む導電性材料粉末、及び焼結助剤を含む混合物を得る混合工程と、
前記混合物を成形し、焼結する成形・焼結工程と
を備えている。
［２．１． 混合工程］
まず、主原料として、絶縁性セラミックス粉末、ＳｉＣ粉末を含む導電性材料粉末、及び焼結助剤を含む混合物を得る（混合工程）。原料粉末を混合する際には、必要に応じて、バインダーや分散安定剤などの他の添加剤を添加し、造粒処理を行っても良い。このような処理を行うことによって、成形（圧粉）性が向上する。
まず、主原料として、絶縁性セラミックス粉末、ＳｉＣ粉末を含む導電性材料粉末、及び焼結助剤を含む混合物を得る（混合工程）。原料粉末を混合する際には、必要に応じて、バインダーや分散安定剤などの他の添加剤を添加し、造粒処理を行っても良い。このような処理を行うことによって、成形（圧粉）性が向上する。
［２．１．１． 主原料］
［Ａ． 絶縁性セラミックス粉末］
原料中に添加された絶縁性セラミックス粉末は、焼結体のマトリックス結晶粒となる。焼結体の密度が低くなるほど、より多くの開気孔が残存し、焼結体内部に酸素が拡散しやすくなる。本発明においては原料中に少なくともＳｉＣ粉末が添加されるが、ＳｉＣ粉末は一般に難焼結であることから、焼結体中において凝集し、開気孔を形成しやすい。緻密な焼結体を得るためには、絶縁性セラミックス粉末の平均粒径（一次粒子径）は、小さいほど良い。また、成形性が良くなる程度に粒度分布がブロードな方が良い。緻密な焼結体を得るためには、絶縁性セラミックス粉末の平均粒径（一次粒子径）は、１μｍ以下が好ましい。平均粒径は、好ましくは、０．７μｍ以下、さらに好ましくは、０．５μｍ以下である。
ここで、「平均粒径」とは、レーザー回折・散乱法により測定された粉末の粒径のメディアン径（Ｄ50）をいう。
［Ａ． 絶縁性セラミックス粉末］
原料中に添加された絶縁性セラミックス粉末は、焼結体のマトリックス結晶粒となる。焼結体の密度が低くなるほど、より多くの開気孔が残存し、焼結体内部に酸素が拡散しやすくなる。本発明においては原料中に少なくともＳｉＣ粉末が添加されるが、ＳｉＣ粉末は一般に難焼結であることから、焼結体中において凝集し、開気孔を形成しやすい。緻密な焼結体を得るためには、絶縁性セラミックス粉末の平均粒径（一次粒子径）は、小さいほど良い。また、成形性が良くなる程度に粒度分布がブロードな方が良い。緻密な焼結体を得るためには、絶縁性セラミックス粉末の平均粒径（一次粒子径）は、１μｍ以下が好ましい。平均粒径は、好ましくは、０．７μｍ以下、さらに好ましくは、０．５μｍ以下である。
ここで、「平均粒径」とは、レーザー回折・散乱法により測定された粉末の粒径のメディアン径（Ｄ50）をいう。
［Ｂ． 導電性材料粉末］
導電性材料粉末（すなわち、導電性粒子の原料）には、少なくともＳｉＣ粉末を用いる。原料中に添加されたＳｉＣ粉末は、焼結体中において導電パスの一部を形成する。ＳｉＣ粉末は、焼結中に粒成長することはほとんどないが、その一部が他の原料と反応し、ＳｉＣ粉末の表面又は他の原料（例えば、絶縁性セラミックス粉末）の表面に結晶質の無機化合物が生成する場合がある。
導電性材料粉末（すなわち、導電性粒子の原料）には、少なくともＳｉＣ粉末を用いる。原料中に添加されたＳｉＣ粉末は、焼結体中において導電パスの一部を形成する。ＳｉＣ粉末は、焼結中に粒成長することはほとんどないが、その一部が他の原料と反応し、ＳｉＣ粉末の表面又は他の原料（例えば、絶縁性セラミックス粉末）の表面に結晶質の無機化合物が生成する場合がある。
ＳｉＣ粉末の平均粒径Ｄ50は、相対的に大きくても良い。しかし、ＳｉＣ粉末のＤ50が大きくなりすぎると、焼結体の密度が低下し、あるいは、比抵抗値のバラツキが大きくなる。焼結体を緻密化し、かつ、比抵抗値のバラツキを小さくするためには、ＳｉＣ粉末のＤ50は、５μｍ以下が好ましい。Ｄ50は、好ましくは、１μｍ以下、さらに好ましくは、０．５μｍ以下、さらに好ましくは、０．２μｍ以下である。
また、原料中には、ＳｉＣ粉末以外の第２導電性材料粉末（すなわち、第２導電性粒子の原料）がさらに含まれていても良い。第２導電性材料粉末としては、例えば、
（ａ）ＴｉＢ2粉末、ＺｒＢ2粉末、ＶＢ2粉末、ＮｂＢ2粉末などのホウ化物粉末、又は、ホウ素粉末、
（ｂ）ＴｉＮ粉末、ＺｒＮ粉末、ＶＮ粉末、ＮｂＮ粉末などの窒化物粉末、
（ｃ）ＴｉＣ粉末、ＴａＣ粉末、ＷＣ粉末、ＶＣ粉末、ＮｂＣ粉末などの炭化物粉末、
（ｄ）ＷＳｉ2粉末、ＴｉＳｉ2粉末、ＭｏＳｉ2粉末などの珪化物粉末、
などがある。
第２導電性材料粉末の平均粒径は、特に限定されるものではなく、目的に応じて最適な平均粒径を選択することができる。
（ａ）ＴｉＢ2粉末、ＺｒＢ2粉末、ＶＢ2粉末、ＮｂＢ2粉末などのホウ化物粉末、又は、ホウ素粉末、
（ｂ）ＴｉＮ粉末、ＺｒＮ粉末、ＶＮ粉末、ＮｂＮ粉末などの窒化物粉末、
（ｃ）ＴｉＣ粉末、ＴａＣ粉末、ＷＣ粉末、ＶＣ粉末、ＮｂＣ粉末などの炭化物粉末、
（ｄ）ＷＳｉ2粉末、ＴｉＳｉ2粉末、ＭｏＳｉ2粉末などの珪化物粉末、
などがある。
第２導電性材料粉末の平均粒径は、特に限定されるものではなく、目的に応じて最適な平均粒径を選択することができる。
［Ｃ． 焼結助剤］
原料中に添加される焼結助剤は、焼結体中において粒界相の全部又は一部を構成する。粒界相は、実質的に焼結助剤のみから形成される場合と、焼結助剤と他の原料粉末（例えば、絶縁性セラミックス粉末表面の酸化物（例えば、ＳｉＯ2など）とが反応することにより形成される場合とがある。本発明において、焼結助剤の組成は、特に限定されるものではなく、目的に応じて最適なものを選択することができる。焼結助剤としては、例えば、Ａｌ2Ｏ3、ＡｌＮ、Ｙ2Ｏ3、Ｙｂ2Ｏ3、ＳｉＯ2、Ｌｕ2Ｏ3、ＣｅＯ2、ＭｇＯ、ＺｒＯ2、ＳｒＯ、ＨｆＯ2、Ｃｒ2Ｏ3などがある。
原料中に添加される焼結助剤は、焼結体中において粒界相の全部又は一部を構成する。粒界相は、実質的に焼結助剤のみから形成される場合と、焼結助剤と他の原料粉末（例えば、絶縁性セラミックス粉末表面の酸化物（例えば、ＳｉＯ2など）とが反応することにより形成される場合とがある。本発明において、焼結助剤の組成は、特に限定されるものではなく、目的に応じて最適なものを選択することができる。焼結助剤としては、例えば、Ａｌ2Ｏ3、ＡｌＮ、Ｙ2Ｏ3、Ｙｂ2Ｏ3、ＳｉＯ2、Ｌｕ2Ｏ3、ＣｅＯ2、ＭｇＯ、ＺｒＯ2、ＳｒＯ、ＨｆＯ2、Ｃｒ2Ｏ3などがある。
緻密な焼結体を得るためには、焼結助剤の平均粒径Ｄ50もまた、小さいほど良い。緻密な焼結体を得るためには、焼結助剤のＤ50は、０．５μｍ以下が好ましい。Ｄ50は、好ましくは、０．３μｍ以下、さらに好ましくは、０．１μｍ以下である。
［２．１．２． 各原料の配合量］
各原料は、目的とする組成を有するサーミスタ材料が得られるように配合する。上述した組成を有するサーミスタ材料を得るためには、混合工程は、
ＳｉＣ粉末の配合量が１４ｖｏｌ％超４０ｖｏｌ％未満となり、
第２導電性材料粉末の総配合量が０ｖｏｌ％以上ＳｉＣ粉末の配合量以下となり、
焼結助剤の配合量が４ｖｏｌ％以上１５ｖｏｌ％以下となり、
残部が絶縁性セラミックス粉末となるように、これらを混合するのが好ましい。
但し、第２導電性材料粉末として、ホウ化物粉末又はホウ素粉末を用いた場合、Ｓｉ3Ｎ4とＢとが次の反応式（１）のように反応し、Ｓｉが生成する。
Ｓｉ3Ｎ4 ＋ ４Ｂ → ３Ｓｉ ＋ ４ＢＮ …（１）
従って、第２導電性材料粉末として、ホウ化物粉末又はホウ素粉末を用いる場合において、Ｓｉ量が上述した範囲内であるサーミスタ材料を得るためには、第２導電性材料粉末の配合量は、ＳｉＣ粉末配合量の１／２以下が好ましい。ホウ化物粉末又はホウ素粉末の配合量は、好ましくは、ＳｉＣ粉末配合量の２／５以下、さらに好ましくは、ＳｉＣ粉末配合量の３／１０以下である。
各原料は、目的とする組成を有するサーミスタ材料が得られるように配合する。上述した組成を有するサーミスタ材料を得るためには、混合工程は、
ＳｉＣ粉末の配合量が１４ｖｏｌ％超４０ｖｏｌ％未満となり、
第２導電性材料粉末の総配合量が０ｖｏｌ％以上ＳｉＣ粉末の配合量以下となり、
焼結助剤の配合量が４ｖｏｌ％以上１５ｖｏｌ％以下となり、
残部が絶縁性セラミックス粉末となるように、これらを混合するのが好ましい。
但し、第２導電性材料粉末として、ホウ化物粉末又はホウ素粉末を用いた場合、Ｓｉ3Ｎ4とＢとが次の反応式（１）のように反応し、Ｓｉが生成する。
Ｓｉ3Ｎ4 ＋ ４Ｂ → ３Ｓｉ ＋ ４ＢＮ …（１）
従って、第２導電性材料粉末として、ホウ化物粉末又はホウ素粉末を用いる場合において、Ｓｉ量が上述した範囲内であるサーミスタ材料を得るためには、第２導電性材料粉末の配合量は、ＳｉＣ粉末配合量の１／２以下が好ましい。ホウ化物粉末又はホウ素粉末の配合量は、好ましくは、ＳｉＣ粉末配合量の２／５以下、さらに好ましくは、ＳｉＣ粉末配合量の３／１０以下である。
［２．１．３． 混合方法］
原料の混合方法は、特に限定されるものではなく、種々の方法を用いることができる。また、混合時に原料の粉砕を併せて行っても良い。さらに、スプレードライヤー等の噴霧乾燥を行い、混合／粉砕した粉末を造粒しても良い。原料粉末を造粒することにより、金型内での流動性が改良され、成形性及び緻密性を向上させることができる。
原料の混合方法は、特に限定されるものではなく、種々の方法を用いることができる。また、混合時に原料の粉砕を併せて行っても良い。さらに、スプレードライヤー等の噴霧乾燥を行い、混合／粉砕した粉末を造粒しても良い。原料粉末を造粒することにより、金型内での流動性が改良され、成形性及び緻密性を向上させることができる。
［２．２． 焼結工程］
次に、混合工程で得られた前記混合物を成形し、焼結する（成形・焼結工程）。
次に、混合工程で得られた前記混合物を成形し、焼結する（成形・焼結工程）。
［２．２．１． 成形方法及び焼結方法］
成形方法は、特に限定されるものではなく、目的に応じて最適な方法を選択することができる。成形方法としては、具体的には、プレス成形法、ＣＩＰ成形法、鋳込み成形法、可塑成形法、射出成形法、スリップキャスト成形法、ガラス封止法、押し出し成形法、テープ成形法、ドクターブレード法などがある。また、焼結後の仕上加工の工数を削減するために、予めバインダーを入れた成形体に対して生加工を施しても良い。
同様に、焼結方法は、特に限定されるものではなく、目的に応じて最適な方法を選択することができる。緻密な焼結体を得るためには、ホットプレス処理、ＳＰＳ（Spark Plasma Sintering）処理、ＨＩＰ処理等の加圧焼結が好ましい。
成形方法は、特に限定されるものではなく、目的に応じて最適な方法を選択することができる。成形方法としては、具体的には、プレス成形法、ＣＩＰ成形法、鋳込み成形法、可塑成形法、射出成形法、スリップキャスト成形法、ガラス封止法、押し出し成形法、テープ成形法、ドクターブレード法などがある。また、焼結後の仕上加工の工数を削減するために、予めバインダーを入れた成形体に対して生加工を施しても良い。
同様に、焼結方法は、特に限定されるものではなく、目的に応じて最適な方法を選択することができる。緻密な焼結体を得るためには、ホットプレス処理、ＳＰＳ（Spark Plasma Sintering）処理、ＨＩＰ処理等の加圧焼結が好ましい。
［２．２．２． 成形条件及び焼結条件］
成形体の成形条件及び焼結条件は、目的に応じて最適な条件を選択する。また、比抵抗値や温度抵抗変化率（Ｂ値）は、成形条件及び焼結条件だけでなく、粉砕・混合条件（主として、主原料の配合比、粒径比）にも依存する。
成形体の成形条件及び焼結条件は、目的に応じて最適な条件を選択する。また、比抵抗値や温度抵抗変化率（Ｂ値）は、成形条件及び焼結条件だけでなく、粉砕・混合条件（主として、主原料の配合比、粒径比）にも依存する。
焼結温度は、材料組成に応じて最適な温度を選択する。一般に、焼結温度が高くなるほど、高密度の焼結体が得られ、かつ、材料間の反応も十分に進行する。一方、焼結温度が高すぎると、マトリックス結晶粒の粒成長が過度に進行し、強度や破壊靱性等の機械的特性の低下が起こるとともに、ＳｉＣ結晶粒の分布が不均一となる。さらに、原料が分解・昇華するおそれもある。従って、焼結温度は１８００℃以上１９００℃未満が好ましい。
焼結時間は、焼結温度に応じて、最適な時間を選択するのが好ましい。一般に、原料中に相対的に多量のＢ粉末が含まれている場合において、焼結温度が高すぎる時及び／又は焼結時間が長すぎる時には、過剰のＳｉ相（液相）が生成するおそれがある。Ｓｉは、１４１０℃以上で液相を形成して拡散しやすくなる。その結果、焼結体内の組成が不均一となり、サーミスタ特性にばらつきが生じるおそれがある。また、過剰のＳｉ層が電極膜中のＮｉ及び／又はＰｄと過剰に反応し、接合層が必要以上に厚くなるおそれがある。
［３． サーミスタ素子］
本発明に係るサーミスタ素子は、
サーミスタ材料からなる基材と、
前記基材の表面に形成された電極膜と、
前記基材と前記電極膜の界面に形成された接合層と
を備えている。
本発明に係るサーミスタ素子は、
サーミスタ材料からなる基材と、
前記基材の表面に形成された電極膜と、
前記基材と前記電極膜の界面に形成された接合層と
を備えている。
［３．１． 基材］
基材は、サーミスタ材料からなる。サーミスタ材料の組成の詳細については、上述した通りであるので、説明を省略する。
基材の形状及び寸法は、特に限定されるものではなく、目的に応じて最適な形状及び寸法を選択することができる。基材は、通常、２ｍｍ角程度の大きさである。
基材は、サーミスタ材料からなる。サーミスタ材料の組成の詳細については、上述した通りであるので、説明を省略する。
基材の形状及び寸法は、特に限定されるものではなく、目的に応じて最適な形状及び寸法を選択することができる。基材は、通常、２ｍｍ角程度の大きさである。
［３．２． 電極膜］
後述するように、電極膜は、基材表面にメッキ層形成の触媒となるＰｄ層及びＮｉ−Ｐからなるメッキ層をこの順で形成し、熱処理することにより得られる。そのため、熱処理後の電極膜は、所定量の組成を持つＮｉ−Ｐ−Ｐｄ合金膜又はＮｉ−Ｐ合金膜からなる。電極膜中のＰ含有量及びＰｄ含有量は、いずれも、電極膜の性状に影響を与える。
ここで、「Ｎｉ−Ｐ−Ｐｄ合金」とは、所定量のＰ及びＰｄを含み、残部がＮｉ及び不可避的不純物からなる合金をいう。
「Ｎｉ−Ｐ合金」とは、所定量のＰを含み、残部がＮｉ及び不可避的不純物からなる合金をいう。
後述するように、電極膜は、基材表面にメッキ層形成の触媒となるＰｄ層及びＮｉ−Ｐからなるメッキ層をこの順で形成し、熱処理することにより得られる。そのため、熱処理後の電極膜は、所定量の組成を持つＮｉ−Ｐ−Ｐｄ合金膜又はＮｉ−Ｐ合金膜からなる。電極膜中のＰ含有量及びＰｄ含有量は、いずれも、電極膜の性状に影響を与える。
ここで、「Ｎｉ−Ｐ−Ｐｄ合金」とは、所定量のＰ及びＰｄを含み、残部がＮｉ及び不可避的不純物からなる合金をいう。
「Ｎｉ−Ｐ合金」とは、所定量のＰを含み、残部がＮｉ及び不可避的不純物からなる合金をいう。
［３．２．１． 電極膜の組成］
［Ａ． Ｐ含有量］
電極膜中のＰ含有量が少なすぎると、電極膜の耐食性、耐摩耗性が低下する。従って、Ｐ含有量は、４ｍａｓｓ％以上である必要がある。Ｐ含有量は、好ましくは、５ｍａｓｓ％以上、さらに好ましくは、６ｍａｓｓ％以上である。
一方、電極膜中のＰ含有量が過剰になると、耐食性、耐摩耗性は向上するが、電気比抵抗が過度に大きくなる。従って、Ｐ含有量は、１０ｍａｓｓ％以下である必要がある。Ｐ含有量は、好ましくは、９ｍａｓｓ％以下である。
［Ａ． Ｐ含有量］
電極膜中のＰ含有量が少なすぎると、電極膜の耐食性、耐摩耗性が低下する。従って、Ｐ含有量は、４ｍａｓｓ％以上である必要がある。Ｐ含有量は、好ましくは、５ｍａｓｓ％以上、さらに好ましくは、６ｍａｓｓ％以上である。
一方、電極膜中のＰ含有量が過剰になると、耐食性、耐摩耗性は向上するが、電気比抵抗が過度に大きくなる。従って、Ｐ含有量は、１０ｍａｓｓ％以下である必要がある。Ｐ含有量は、好ましくは、９ｍａｓｓ％以下である。
［Ｂ． Ｐｄ含有量］
電極膜は、Ｎｉ−Ｐ−Ｐｄ合金膜からなる場合と、Ｎｉ−Ｐ合金膜からなる場合とがある。すなわち、電極膜中のＰｄ含有量は、０ｍａｓｓ％であっても良い。
一方、Ｐｄはメッキ層形成の触媒であるため、電極膜中に多量のＰｄが残ることは、Ｎｉ−Ｐ電極と基材の接触が不十分であること、すなわち、電極膜の密着が悪いことを示す。従って、電極膜中のＰｄ含有量は、３ｍａｓｓ％以下に抑える必要がある。Ｐｄ含有量は、好ましくは、２ｍａｓｓ％以下、さらに好ましくは、１ｍａｓｓ％以下である。
電極膜は、Ｎｉ−Ｐ−Ｐｄ合金膜からなる場合と、Ｎｉ−Ｐ合金膜からなる場合とがある。すなわち、電極膜中のＰｄ含有量は、０ｍａｓｓ％であっても良い。
一方、Ｐｄはメッキ層形成の触媒であるため、電極膜中に多量のＰｄが残ることは、Ｎｉ−Ｐ電極と基材の接触が不十分であること、すなわち、電極膜の密着が悪いことを示す。従って、電極膜中のＰｄ含有量は、３ｍａｓｓ％以下に抑える必要がある。Ｐｄ含有量は、好ましくは、２ｍａｓｓ％以下、さらに好ましくは、１ｍａｓｓ％以下である。
［３．２．２． 電極膜の厚さ］
電極膜の厚さは、特に限定されるものではなく、目的に応じて最適な厚さを選択することができる。一般に、電極膜の厚さが厚くなりすぎると、電極と基材の熱膨張係数差によって電極の密着性が低下する。従って、電極膜の厚さは、４μｍ以下が好ましい。電極膜の厚さは、好ましくは、３μｍ以下である。
一方、電極膜の厚さが薄くなりすぎると、連続膜を形成し難くなり、サーミスタの抵抗値がばらつく要因となる。従って、電極膜の厚さは、０．５μｍ以上が好ましい。電極膜の厚さは、好ましくは、１．０μｍ以上である。
電極膜の厚さは、特に限定されるものではなく、目的に応じて最適な厚さを選択することができる。一般に、電極膜の厚さが厚くなりすぎると、電極と基材の熱膨張係数差によって電極の密着性が低下する。従って、電極膜の厚さは、４μｍ以下が好ましい。電極膜の厚さは、好ましくは、３μｍ以下である。
一方、電極膜の厚さが薄くなりすぎると、連続膜を形成し難くなり、サーミスタの抵抗値がばらつく要因となる。従って、電極膜の厚さは、０．５μｍ以上が好ましい。電極膜の厚さは、好ましくは、１．０μｍ以上である。
［３．３． 接合層］
［３．３．１． 接合層の組成］
後述するように、電極膜は、基材表面にＰｄ層及びＮｉ−Ｐからなるメッキ層をこの順で形成し、熱処理することにより得られる。そのため、熱処理後の電極膜と基材の界面には、所定の組成を持つ接合層が形成される。接合層は、基材に含まれるＳｉＣ粒子及び／又はＳｉ粒子と、電極膜に含まれるＮｉ及び／又はＰｄとが反応することにより形成される。すなわち、接合層は、ＰｄＳｉx化合物（但し、０．２≦ｘ≦１）、及び／又は、ＮｉＳｉy化合物（但し、０．３≦ｙ≦２）を含む。
［３．３．１． 接合層の組成］
後述するように、電極膜は、基材表面にＰｄ層及びＮｉ−Ｐからなるメッキ層をこの順で形成し、熱処理することにより得られる。そのため、熱処理後の電極膜と基材の界面には、所定の組成を持つ接合層が形成される。接合層は、基材に含まれるＳｉＣ粒子及び／又はＳｉ粒子と、電極膜に含まれるＮｉ及び／又はＰｄとが反応することにより形成される。すなわち、接合層は、ＰｄＳｉx化合物（但し、０．２≦ｘ≦１）、及び／又は、ＮｉＳｉy化合物（但し、０．３≦ｙ≦２）を含む。
［３．３．２． 接合層の厚さ］
接合層は、基材と電極膜の熱膨張係数差による応力を緩和し、密着強度を向上させる機能を持つ。従って、接合層の厚さは、電極膜の厚さと同等以上であることが好ましい。接合層の厚さは、好ましくは、４μｍ以下である。
一方、接合層の厚さが厚くなりすぎることは、サーミスタ基材中に抵抗値の高い部分が多くなることを意味し、抵抗値ばらつきが大きくなる要因となる。従って、接合層の厚さは、２０μｍ以下が好ましい。接合層の厚さは、好ましくは、１５μｍ以下である。
接合層は、基材と電極膜の熱膨張係数差による応力を緩和し、密着強度を向上させる機能を持つ。従って、接合層の厚さは、電極膜の厚さと同等以上であることが好ましい。接合層の厚さは、好ましくは、４μｍ以下である。
一方、接合層の厚さが厚くなりすぎることは、サーミスタ基材中に抵抗値の高い部分が多くなることを意味し、抵抗値ばらつきが大きくなる要因となる。従って、接合層の厚さは、２０μｍ以下が好ましい。接合層の厚さは、好ましくは、１５μｍ以下である。
［４． サーミスタ素子の製造方法］
本発明に係るサーミスタ素子の製造方法は、
サーミスタ材料からなる基材を調製する基材調製工程と、
前記基材の表面にＰｄ層を形成するＰｄ層形成工程と、
無電解メッキ法を用いて、前記Ｐｄ層の表面にＮｉ−Ｐ合金からなるメッキ層を形成するメッキ工程と、
前記基材を８００℃超１０００℃以下の温度で熱処理する熱処理工程と、
前記基板をダイシングし、本発明に係るサーミスタ素子を得るダイシング工程と
を備えている。
本発明に係るサーミスタ素子の製造方法は、
サーミスタ材料からなる基材を調製する基材調製工程と、
前記基材の表面にＰｄ層を形成するＰｄ層形成工程と、
無電解メッキ法を用いて、前記Ｐｄ層の表面にＮｉ−Ｐ合金からなるメッキ層を形成するメッキ工程と、
前記基材を８００℃超１０００℃以下の温度で熱処理する熱処理工程と、
前記基板をダイシングし、本発明に係るサーミスタ素子を得るダイシング工程と
を備えている。
［４．１． 基材調製工程］
まず、サーミスタ材料からなる基材を調製する（基材調製工程）。サーミスタ材料の製造方法の詳細については、上述した通りであるので、説明を省略する。
まず、サーミスタ材料からなる基材を調製する（基材調製工程）。サーミスタ材料の製造方法の詳細については、上述した通りであるので、説明を省略する。
［４．２． Ｐｄ層形成工程］
次に、基材の表面にＰｄ層を形成する（Ｐｄ層形成工程）。Ｐｄは、Ｎｉ−Ｐを無電解メッキする際に、メッキ浴に含まれる次亜リン酸を酸化させる触媒として機能する。Ｎｉ−Ｐを無電解メッキする際に、基材表面にＰｄ触媒を担持させると、基材表面に効率良くＮｉ−Ｐメッキ層を析出させることができる。
Ｐｄ層の形成方法は、特に限定されるものではなく、公知の方法を用いることができる。Ｐｄ層の形成は、通常、ＰｄＣｌ2などのＰｄ塩を含む水溶液を基材表面に塗布し、乾燥させることにより行う。Ｐｄ層は、真空蒸着、スパッタリングなどの手法により形成することもできる。
次に、基材の表面にＰｄ層を形成する（Ｐｄ層形成工程）。Ｐｄは、Ｎｉ−Ｐを無電解メッキする際に、メッキ浴に含まれる次亜リン酸を酸化させる触媒として機能する。Ｎｉ−Ｐを無電解メッキする際に、基材表面にＰｄ触媒を担持させると、基材表面に効率良くＮｉ−Ｐメッキ層を析出させることができる。
Ｐｄ層の形成方法は、特に限定されるものではなく、公知の方法を用いることができる。Ｐｄ層の形成は、通常、ＰｄＣｌ2などのＰｄ塩を含む水溶液を基材表面に塗布し、乾燥させることにより行う。Ｐｄ層は、真空蒸着、スパッタリングなどの手法により形成することもできる。
［４．３． メッキ工程］
次に、無電解メッキ法を用いて、前記Ｐｄ層の表面にＮｉ−Ｐ合金からなるメッキ層を形成する（メッキ工程）。
メッキ工程においては、４ｍａｓｓ％以上１０ｍａｓｓ％以下のＰを含み、残部がＮｉ及び不可避的不純物からなるＮｉ−Ｐ合金が得られるように、無電解メッキを行う。メッキ工程に関するその他の点については、特に限定されない。
すなわち、Ｎｉ−Ｐ合金を無電解メッキするためのメッキ浴は、特に限定されるものではなく、公知のＮｉ−Ｐメッキ浴を用いることができる。メッキ層中のＰ量は、メッキ浴に含まれるＰ源（次亜リン酸）の量により制御することができる。
また、メッキ条件も特に限定されるものではなく、目的に応じて最適な条件を選択することができる。
次に、無電解メッキ法を用いて、前記Ｐｄ層の表面にＮｉ−Ｐ合金からなるメッキ層を形成する（メッキ工程）。
メッキ工程においては、４ｍａｓｓ％以上１０ｍａｓｓ％以下のＰを含み、残部がＮｉ及び不可避的不純物からなるＮｉ−Ｐ合金が得られるように、無電解メッキを行う。メッキ工程に関するその他の点については、特に限定されない。
すなわち、Ｎｉ−Ｐ合金を無電解メッキするためのメッキ浴は、特に限定されるものではなく、公知のＮｉ−Ｐメッキ浴を用いることができる。メッキ層中のＰ量は、メッキ浴に含まれるＰ源（次亜リン酸）の量により制御することができる。
また、メッキ条件も特に限定されるものではなく、目的に応じて最適な条件を選択することができる。
［４．４． 熱処理工程］
次に、前記基材を８００℃超１０００℃以下の温度で熱処理する（熱処理工程）。これにより、Ｐｄ層、メッキ層、及び基材が相互に反応し、基材表面に電極膜が形成される。また、基材と電極膜との界面には、所定の組成及び厚さを有する接合層が形成される。
次に、前記基材を８００℃超１０００℃以下の温度で熱処理する（熱処理工程）。これにより、Ｐｄ層、メッキ層、及び基材が相互に反応し、基材表面に電極膜が形成される。また、基材と電極膜との界面には、所定の組成及び厚さを有する接合層が形成される。
熱処理温度が低すぎると、接合層が上述の厚さで形成されず、電極膜と基材との接合強度が不十分となる。従って、熱処理温度は、８００℃超である必要がある。熱処理温度は、好ましくは、８５０℃以上である。
一方、熱処理温度が高すぎると、基材に含まれるＳｉＣ及び／又はＳｉと電極膜に含まれるＮｉ及び／又はＰｄとが過剰に反応し、接合層が必要以上に厚くなるおそれがある。従って、熱処理温度１０００℃以下である必要がある。熱処理温度は、好ましくは、９５０℃以下である。
熱処理時間は、特に限定されるものではなく、熱処理温度に応じて最適な時間を選択する。熱処理時間は、通常、０．５時間〜２時間である。
一方、熱処理温度が高すぎると、基材に含まれるＳｉＣ及び／又はＳｉと電極膜に含まれるＮｉ及び／又はＰｄとが過剰に反応し、接合層が必要以上に厚くなるおそれがある。従って、熱処理温度１０００℃以下である必要がある。熱処理温度は、好ましくは、９５０℃以下である。
熱処理時間は、特に限定されるものではなく、熱処理温度に応じて最適な時間を選択する。熱処理時間は、通常、０．５時間〜２時間である。
［４．５． ダイシング工程］
次に、前記基板をダイシングする（ダイシング工程）。これにより、本発明に係るサーミスタ素子が得られる。
さらに、ダイシングされたサーミスタ素子の両面にリード線を接合すれば、温度センサとして使用することができる。
次に、前記基板をダイシングする（ダイシング工程）。これにより、本発明に係るサーミスタ素子が得られる。
さらに、ダイシングされたサーミスタ素子の両面にリード線を接合すれば、温度センサとして使用することができる。
［５． 作用］
本発明に係るサーミスタ素子は、基材の表面にＰｄ層を形成し、無電解メッキ法を用いてＰｄ層の表面にＮｉ−Ｐメッキ層を形成し、Ｐｄ層及びメッキ層を熱処理することにより得られる。そのため、本発明に係るサーミスタ素子は、加圧接合法を用いて作製されたサーミスタ素子に比べて低コストである。
また、無電解メッキ法は、蒸着法に比べて厚膜の形成が容易である。そのため、本発明に係るサーミスタ素子は、電極と基材の接合強度が高く、かつ、電極とリード線との接合構造の耐久性も高い。
本発明に係るサーミスタ素子は、基材の表面にＰｄ層を形成し、無電解メッキ法を用いてＰｄ層の表面にＮｉ−Ｐメッキ層を形成し、Ｐｄ層及びメッキ層を熱処理することにより得られる。そのため、本発明に係るサーミスタ素子は、加圧接合法を用いて作製されたサーミスタ素子に比べて低コストである。
また、無電解メッキ法は、蒸着法に比べて厚膜の形成が容易である。そのため、本発明に係るサーミスタ素子は、電極と基材の接合強度が高く、かつ、電極とリード線との接合構造の耐久性も高い。
ＳｉＣを含むサーミスタ材料からなる基材の表面に、Ｐｄ層を形成し、その上にＮｉ−Ｐ層を形成し、熱処理する場合において、基材中のＳｉ量をある値以下に制限すると、Ｐｄ及び／又はＮｉと基材中のＳｉとの過剰な反応が抑制される。その結果、基材上に高い接合強度を有し、かつ所望の膜厚を有するＮｉ電極膜を安価に形成できる。また、基材をチップ状にダイシングする際、抵抗値ばらつきの一因となる電極エッジからの膜剥離を抑制することができる。その結果、ロバスト性が向上し、量産への対応が可能となる。
Ｎｉ−Ｐ電極膜のＰ量を１０ｍａｓｓ％以下とすること、及び、ＩSi／ＩSiC比を０．５以下にすることにより、熱処理時に生成するケイ素化合物の液相量を低減することができる。これによって、８００℃超での熱処理が可能となり、基材内のＳｉ及びＳｉ化合物とＮｉ電極層に形成されるショットキーバリア電流を小さくすることができる。この結果、基材中の導電性粒子と電極膜との界面でオーミックコンタクトが安定して得られやすくなる。また、ウェハ全面で安定した電極接合処理が可能となり、抵抗値ばらつきが低減する。
（実施例１）
［１． 試料の作製］
Ｓｉ3Ｎ4：７２ｖｏｌ％、Ｙ2Ｏ3：６ｖｏｌ％、ＳｉＣ：２０ｖｏｌ％、Ｂ：２ｖｏｌ％の割合で原料粉末を配合し、原料粉末をボールミルにより混合した。この混合粉末をφ４０ｍｍの円板形状に一軸成形後、ホットプレスすることにより焼結体を作製した。ＸＲＤ測定を行った結果、焼結体は、Ｓｉ3Ｎ4、ＳｉＣ、ＢＮ、Ｓｉ、及び酸化物系の粒界相で構成されるサーミスタ材料であることが分かった。この焼結体のＩSi／ＩSiC比は、０．１であった。
［１． 試料の作製］
Ｓｉ3Ｎ4：７２ｖｏｌ％、Ｙ2Ｏ3：６ｖｏｌ％、ＳｉＣ：２０ｖｏｌ％、Ｂ：２ｖｏｌ％の割合で原料粉末を配合し、原料粉末をボールミルにより混合した。この混合粉末をφ４０ｍｍの円板形状に一軸成形後、ホットプレスすることにより焼結体を作製した。ＸＲＤ測定を行った結果、焼結体は、Ｓｉ3Ｎ4、ＳｉＣ、ＢＮ、Ｓｉ、及び酸化物系の粒界相で構成されるサーミスタ材料であることが分かった。この焼結体のＩSi／ＩSiC比は、０．１であった。
得られた焼結体の表面を研磨加工し、さらに研磨表面のエッチング処理を行った。次に、真空蒸着法により基材上にＰｄ層を形成した。Ｐｄ層形成による重量増は、０．１ｇであった。次に、無電解メッキ法を用いて、Ｐｄ層の表面に厚さ３μｍ程度のＮｉ−８ｍａｓｓ％Ｐ合金からなるメッキ層を形成した。さらに、Ｐｄ層及びメッキ層が形成された基材を９００℃で熱処理した。熱処理後の重量増から求めた電極膜の組成は、Ｎｉ−７．９ｍａｓｓ％Ｐ−０．８ｍａｓｓ％Ｐｄであった。さらに、熱処理後の基材を２ｍｍ角に切断し、チップ状の素子を得た。
［２． 評価］
［２．１． 目視観察］
熱処理後の基材を目視で評価した。その結果、電極膜の剥離、並びに、Ｎｉ及び／又はＰｄの基材への過剰拡散による電極膜の消失は認められなかった。
図１に、実施例１で得られた熱処理後の基材のＮｉメッキ膜面の光学顕微鏡写真を示す。電極膜面には、熱処理による色の変化は認められなかった。
［２．１． 目視観察］
熱処理後の基材を目視で評価した。その結果、電極膜の剥離、並びに、Ｎｉ及び／又はＰｄの基材への過剰拡散による電極膜の消失は認められなかった。
図１に、実施例１で得られた熱処理後の基材のＮｉメッキ膜面の光学顕微鏡写真を示す。電極膜面には、熱処理による色の変化は認められなかった。
［２．２． 電気的特性の評価］
チップ状の素子を用いて、抵抗値ばらつき、及び、van der Pauw法による基材／電極のコンタクト性を評価した。
ここで、「抵抗値ばらつき」とは、次の式（１）で表される値をいう。
抵抗値バラツキ＝３σ×１００／ｍ …（１）
但し、
σは、チップ状の素子の比抵抗値の標準偏差、
ｍは、チップ状素子の比抵抗値の平均値。
チップ状の素子を用いて、抵抗値ばらつき、及び、van der Pauw法による基材／電極のコンタクト性を評価した。
ここで、「抵抗値ばらつき」とは、次の式（１）で表される値をいう。
抵抗値バラツキ＝３σ×１００／ｍ …（１）
但し、
σは、チップ状の素子の比抵抗値の標準偏差、
ｍは、チップ状素子の比抵抗値の平均値。
図２に、実施例１で得られた素子のオーミックコンタクト性を示す。図２より、実施例１で得られた素子がオーミックなコンタクトを示すことが分かる。
また、実施例１で得られた素子の抵抗値ばらつきは、５％以下であった（図３参照）。
また、実施例１で得られた素子の抵抗値ばらつきは、５％以下であった（図３参照）。
（実施例２）
［１． 試料の作製］
Ｓｉ3Ｎ4：５５ｖｏｌ％、Ｙ2Ｏ3：５ｖｏｌ％、ＳｉＣ：３０ｖｏｌ％、ＴｉＢ2：１０ｖｏｌ％の割合で原料粉末を配合し、原料粉末をボールミルにより混合した。以下、実施例１と同様にして、焼結体を作製した。ＸＲＤ測定を行った結果、焼結体は、Ｓｉ3Ｎ4、ＳｉＣ、ＢＮ、Ｓｉ、ＴｉＢ2、ＴｉＮ、及び酸化物系の粒界相で構成されるサーミスタ材料であることが分かった。この焼結体のＩSi／ＩSiC比は、０．４であった。
次に、熱処理後の電極膜の組成がＮｉ−７．９ｍａｓｓ％Ｐ−０．８ｍａｓｓ％Ｐｄとなるように、メッキ条件を変更した以外は、実施例１と同様にして、無電解メッキ、熱処理、及びダイシングを行った。
［１． 試料の作製］
Ｓｉ3Ｎ4：５５ｖｏｌ％、Ｙ2Ｏ3：５ｖｏｌ％、ＳｉＣ：３０ｖｏｌ％、ＴｉＢ2：１０ｖｏｌ％の割合で原料粉末を配合し、原料粉末をボールミルにより混合した。以下、実施例１と同様にして、焼結体を作製した。ＸＲＤ測定を行った結果、焼結体は、Ｓｉ3Ｎ4、ＳｉＣ、ＢＮ、Ｓｉ、ＴｉＢ2、ＴｉＮ、及び酸化物系の粒界相で構成されるサーミスタ材料であることが分かった。この焼結体のＩSi／ＩSiC比は、０．４であった。
次に、熱処理後の電極膜の組成がＮｉ−７．９ｍａｓｓ％Ｐ−０．８ｍａｓｓ％Ｐｄとなるように、メッキ条件を変更した以外は、実施例１と同様にして、無電解メッキ、熱処理、及びダイシングを行った。
［２． 評価］
実施例１と同様にして、熱処理後の基材及びチップ状の素子の評価を行った。その結果、電極膜の剥離、並びに、Ｎｉ及び／又はＰｄの基材への過剰拡散による電極膜の消失は認められなかった。また、抵抗値ばらつきは、５％以下であった。
実施例１と同様にして、熱処理後の基材及びチップ状の素子の評価を行った。その結果、電極膜の剥離、並びに、Ｎｉ及び／又はＰｄの基材への過剰拡散による電極膜の消失は認められなかった。また、抵抗値ばらつきは、５％以下であった。
（実施例３）
［１． 試料の作製］
Ｓｉ3Ｎ4：５８ｖｏｌ％、Ｙ2Ｏ3：６ｖｏｌ％、ＳｉＣ：３０ｖｏｌ％、ＴｉＢ2：６ｖｏｌ％の割合で原料粉末を配合し、原料粉末をボールミルにより混合した。以下、実施例１と同様にして、焼結体を作製した。この焼結体のＩSi／ＩSiC比は、０．２であった。
次に、熱処理後の電極膜の組成がＮｉ−７．９ｍａｓｓ％Ｐとなるように、メッキ条件を変更した以外は、実施例１と同様にして、無電解メッキ、熱処理、及びダイシングを行った。
［１． 試料の作製］
Ｓｉ3Ｎ4：５８ｖｏｌ％、Ｙ2Ｏ3：６ｖｏｌ％、ＳｉＣ：３０ｖｏｌ％、ＴｉＢ2：６ｖｏｌ％の割合で原料粉末を配合し、原料粉末をボールミルにより混合した。以下、実施例１と同様にして、焼結体を作製した。この焼結体のＩSi／ＩSiC比は、０．２であった。
次に、熱処理後の電極膜の組成がＮｉ−７．９ｍａｓｓ％Ｐとなるように、メッキ条件を変更した以外は、実施例１と同様にして、無電解メッキ、熱処理、及びダイシングを行った。
［２． 評価］
実施例１と同様にして、熱処理後の基材及びチップ状の素子の評価を行った。その結果、電極膜の剥離、並びに、Ｎｉ及び／又はＰｄの基材への過剰拡散による電極膜の消失は認められなかった。また、抵抗値ばらつきは、５％以下であった。
実施例１と同様にして、熱処理後の基材及びチップ状の素子の評価を行った。その結果、電極膜の剥離、並びに、Ｎｉ及び／又はＰｄの基材への過剰拡散による電極膜の消失は認められなかった。また、抵抗値ばらつきは、５％以下であった。
（実施例４）
［１． 試料の作製］
Ｓｉ3Ｎ4：６６ｖｏｌ％、Ｙ2Ｏ3：６ｖｏｌ％、ＳｉＣ：２４ｖｏｌ％、ＴｉＮ：４ｖｏｌ％の割合で原料粉末を配合し、原料粉末をボールミルにより混合した。以下、実施例１と同様にして、焼結体を作製した。この焼結体のＩSi／ＩSiC比は、０．０１であった。
次に、熱処理後の電極膜の組成がＮｉ−７．９ｍａｓｓ％Ｐとなるように、メッキ条件を変更した以外は、実施例１と同様にして、無電解メッキ、熱処理、及びダイシングを行った。
［１． 試料の作製］
Ｓｉ3Ｎ4：６６ｖｏｌ％、Ｙ2Ｏ3：６ｖｏｌ％、ＳｉＣ：２４ｖｏｌ％、ＴｉＮ：４ｖｏｌ％の割合で原料粉末を配合し、原料粉末をボールミルにより混合した。以下、実施例１と同様にして、焼結体を作製した。この焼結体のＩSi／ＩSiC比は、０．０１であった。
次に、熱処理後の電極膜の組成がＮｉ−７．９ｍａｓｓ％Ｐとなるように、メッキ条件を変更した以外は、実施例１と同様にして、無電解メッキ、熱処理、及びダイシングを行った。
［２． 評価］
実施例１と同様にして、熱処理後の基材及びチップ状の素子の評価を行った。その結果、電極膜の剥離、並びに、Ｎｉ及び／又はＰｄの基材への過剰拡散による電極膜の消失は認められなかった。また、抵抗値ばらつきは、５％以下であった。
実施例１と同様にして、熱処理後の基材及びチップ状の素子の評価を行った。その結果、電極膜の剥離、並びに、Ｎｉ及び／又はＰｄの基材への過剰拡散による電極膜の消失は認められなかった。また、抵抗値ばらつきは、５％以下であった。
（比較例１）
［１． 試料の作製］
Ｓｉ3Ｎ4：４８ｖｏｌ％、Ｙ2Ｏ3：６ｖｏｌ％、ＳｉＣ：３３ｖｏｌ％、Ｂ：１３ｖｏｌ％の割合で原料粉末を配合し、原料粉末をボールミルにより混合した。以下、実施例１と同様にして、焼結体を作製した。この焼結体のＩSi／ＩSiC比は、０．６であった。
次に、熱処理後の電極膜の組成がＮｉ−７．９ｍａｓｓ％Ｐとなるように、メッキ条件を変更した以外は、実施例１と同様にして、無電解メッキ、熱処理、及びダイシングを行った。
［１． 試料の作製］
Ｓｉ3Ｎ4：４８ｖｏｌ％、Ｙ2Ｏ3：６ｖｏｌ％、ＳｉＣ：３３ｖｏｌ％、Ｂ：１３ｖｏｌ％の割合で原料粉末を配合し、原料粉末をボールミルにより混合した。以下、実施例１と同様にして、焼結体を作製した。この焼結体のＩSi／ＩSiC比は、０．６であった。
次に、熱処理後の電極膜の組成がＮｉ−７．９ｍａｓｓ％Ｐとなるように、メッキ条件を変更した以外は、実施例１と同様にして、無電解メッキ、熱処理、及びダイシングを行った。
［２． 評価］
実施例１と同様にして、熱処理後の基材及びチップ状の素子の評価を行った。図４に、比較例１で得られた熱処理後の基材のＮｉメッキ膜面の光学顕微鏡写真を示す。電極膜面には、斑点状にＮｉが凝集しているのが認められると同時に、表面全体が黒色化（Ｎｉ連続層が消失）していた。これは、電極膜中のＮｉ及び／又はＰｄが過剰に基材内部に拡散したためと考えられる。
実施例１と同様にして、熱処理後の基材及びチップ状の素子の評価を行った。図４に、比較例１で得られた熱処理後の基材のＮｉメッキ膜面の光学顕微鏡写真を示す。電極膜面には、斑点状にＮｉが凝集しているのが認められると同時に、表面全体が黒色化（Ｎｉ連続層が消失）していた。これは、電極膜中のＮｉ及び／又はＰｄが過剰に基材内部に拡散したためと考えられる。
図５に、比較例１で得られた素子の抵抗値の分布を示す。図５より、素子の切り出し位置が外周に近くなるほど、抵抗値が下がっていることが分かる。これは、上述した反応式（１）で生成するＳｉが拡散して、ＳｉＣよりもＮｉと反応しやすいＳｉが外周部ほど多くなり、基材よりも抵抗値が低い接合層が外周部ほど厚くなったためと考えられる。比較例１の場合、抵抗値ばらつきは、２０％であった。
（比較例２）
［１． 試料の作製］
熱処理温度を６５０℃、７５０℃、又は８００℃とした以外は、実施例１と同様にして、焼結体の作製、無電解メッキ、熱処理、及びダイシングを行った。
［１． 試料の作製］
熱処理温度を６５０℃、７５０℃、又は８００℃とした以外は、実施例１と同様にして、焼結体の作製、無電解メッキ、熱処理、及びダイシングを行った。
［２． 評価］
実施例１と同様にして、熱処理後の基材及びチップ状の素子の評価を行った。図６に、比較例２で得られた熱処理後の基材（熱処理温度：６５０℃）のＮｉメッキ膜面の光学顕微鏡写真を示す。６５０℃で熱処理した場合、図６に示すように、Ｎｉ膜が点在している部位（光沢のある部位）と、過剰拡散により黒色を呈している部位（光沢のない部位）が混在し、まだら模様になっていることが分かった。図示はしないが、熱処理温度７５０℃及び８００℃の場合も同様であった。
また、６５０℃で熱処理した場合、抵抗値ばらつきは２０％であった（図３参照）。図示はしないが、熱処理温度７５０℃及び８００℃の場合、抵抗値ばらつきは、２０〜３０％程度であった。
実施例１と同様にして、熱処理後の基材及びチップ状の素子の評価を行った。図６に、比較例２で得られた熱処理後の基材（熱処理温度：６５０℃）のＮｉメッキ膜面の光学顕微鏡写真を示す。６５０℃で熱処理した場合、図６に示すように、Ｎｉ膜が点在している部位（光沢のある部位）と、過剰拡散により黒色を呈している部位（光沢のない部位）が混在し、まだら模様になっていることが分かった。図示はしないが、熱処理温度７５０℃及び８００℃の場合も同様であった。
また、６５０℃で熱処理した場合、抵抗値ばらつきは２０％であった（図３参照）。図示はしないが、熱処理温度７５０℃及び８００℃の場合、抵抗値ばらつきは、２０〜３０％程度であった。
（比較例３）
［１． 試料の作製］
Ｐｄ層の形成に代えて、塩化第二スズで基材表面を前処理した以外は、実施例１と同様にして、焼結体の作製、無電解メッキ、熱処理、及びダイシングを行った。
［１． 試料の作製］
Ｐｄ層の形成に代えて、塩化第二スズで基材表面を前処理した以外は、実施例１と同様にして、焼結体の作製、無電解メッキ、熱処理、及びダイシングを行った。
［２． 評価］
実施例１と同様にして、熱処理後の基材及びチップ状の素子の評価を行った。その結果、電極膜面には、斑点状にＮｉの凝集が認められると同時に、表面全体が黒色化していた。これは、電極膜中のＮｉが過剰に基材内部に拡散したためと考えられる。比較例３の場合、抵抗値ばらつきは７０％であった。
実施例１と同様にして、熱処理後の基材及びチップ状の素子の評価を行った。その結果、電極膜面には、斑点状にＮｉの凝集が認められると同時に、表面全体が黒色化していた。これは、電極膜中のＮｉが過剰に基材内部に拡散したためと考えられる。比較例３の場合、抵抗値ばらつきは７０％であった。
（比較例４）
Ｐｄ層の形成に代えて、塩化第二スズで基材表面を前処理し、Ｎｉ−８ｍａｓｓ％Ｐ合金からなるメッキ膜の厚さを５μｍとした以外は、実施例１と同様にして、焼結体の作製、及び、無電解メッキを行った。しかし、熱処理前にメッキ膜が剥離してしまったために、チップ状の素子の作製及びその評価を行うことができなかった。
Ｐｄ層の形成に代えて、塩化第二スズで基材表面を前処理し、Ｎｉ−８ｍａｓｓ％Ｐ合金からなるメッキ膜の厚さを５μｍとした以外は、実施例１と同様にして、焼結体の作製、及び、無電解メッキを行った。しかし、熱処理前にメッキ膜が剥離してしまったために、チップ状の素子の作製及びその評価を行うことができなかった。
以上、本発明の実施の形態について詳細に説明したが、本発明は上記実施の形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改変が可能である。
本発明に係るサーミスタ素子は、大気中において、様々な温度域で使用する温度センサーとして使用することができる。
Claims (3)
- 以下の構成を備えたサーミスタ素子。
（１）前記サーミスタ素子は、
サーミスタ材料からなる基材と、
前記基材の表面に形成された電極膜と、
前記基材と前記電極膜の界面に形成された接合層と
を備えている。
（２）前記サーミスタ材料は、
絶縁性セラミックスからなるマトリックス結晶粒子と、
前記マトリックス結晶粒子間に分散している導電性粒子と
を備え、
前記導電性粒子は、少なくともＳｉＣ粒子を含む。
（３）前記サーミスタ材料は、ＩSi／ＩSiC比が０．５以下である。
但し、
ＩSiは、ＳｉのＸＲＤ最強線ピーク強度、
ＩSiCは、ＳｉＣのＸＲＤ最強線ピーク強度。
（３）前記電極膜は、
４ｍａｓｓ％以上１０ｍａｓｓ％以下のＰと、
０ｍａｓｓ％以上３ｍａｓｓ％以下のＰｄと
を含み、残部がＮｉ及び不可避的不純物からなる。
（４）前記接合層は、ＰｄＳｉx化合物及び／又はＮｉＳｉy化合物を含む。 - 前記接合層の厚さは、２０μｍ以下である請求項１に記載のサーミスタ素子。
- 以下の構成を備えたサーミスタ素子の製造方法。
（１）前記サーミスタ素子の製造方法は、
請求項１に記載のサーミスタ材料からなる基材を調製する基材調製工程と、
前記基材の表面にＰｄ層を形成するＰｄ層形成工程と、
無電解メッキ法を用いて、前記Ｐｄ層の表面にＮｉ−Ｐ合金からなるメッキ層を形成するメッキ工程と、
前記基材を８００℃超１０００℃以下の温度で熱処理する熱処理工程と、
前記基板をダイシングし、請求項１に記載のサーミスタ素子を得るダイシング工程と
を備えている。
（２）前記Ｎｉ−Ｐ合金は、４ｍａｓｓ％以上１０ｍａｓｓ％以下のＰを含み、残部がＮｉ及び不可避的不純物からなる。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019094874A JP2020191343A (ja) | 2019-05-20 | 2019-05-20 | サーミスタ素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019094874A JP2020191343A (ja) | 2019-05-20 | 2019-05-20 | サーミスタ素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020191343A true JP2020191343A (ja) | 2020-11-26 |
Family
ID=73453878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019094874A Pending JP2020191343A (ja) | 2019-05-20 | 2019-05-20 | サーミスタ素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2020191343A (ja) |
-
2019
- 2019-05-20 JP JP2019094874A patent/JP2020191343A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI598318B (zh) | 陶瓷構件及半導體製造裝置用構件 | |
| TW201622998A (zh) | 陶瓷構造體、基板保持裝置用元件以及陶瓷構造體之製法 | |
| KR100459296B1 (ko) | 저체적저항 재료, 질화알루미늄 소결체 및 반도체 제조용부재 | |
| TW201336802A (zh) | 陶瓷元件、半導體製造裝置用元件以及陶瓷元件之製造方法 | |
| JP3889536B2 (ja) | セラミックヒータ及びその製造方法、並びに該セラミックヒータを備えるグロープラグ | |
| JP3933345B2 (ja) | 発熱抵抗体及びセラミックヒータ用発熱抵抗体並びにその製造方法、及びセラミックヒータ | |
| KR100494188B1 (ko) | 질화알루미늄질 세라믹스, 반도체 제조용 부재, 내식성 부재 및 도전성 부재 | |
| JP3214890B2 (ja) | 窒化アルミニウム焼結体およびその製法、並びにそれを用いた焼成用治具 | |
| JP6823939B2 (ja) | サーミスタ材料及びその製造方法 | |
| JP2001064080A (ja) | 窒化珪素焼結体及びその製造方法 | |
| JPH01252582A (ja) | 電気抵抗率バラツキの少ないセラミックス導電材料 | |
| JP2020191343A (ja) | サーミスタ素子及びその製造方法 | |
| JPH11214124A (ja) | セラミックヒータ | |
| JP2020161759A (ja) | サーミスタ材料 | |
| JP2000156275A (ja) | セラミックヒータ用発熱抵抗体及びセラミックヒータ並びにセラミックヒータの製造方法 | |
| JP5765277B2 (ja) | 低温用サーミスタ材料及びその製造方法 | |
| CN109234689B (zh) | 陶瓷膜、溅射靶以及溅射靶的制造方法 | |
| JP2008087987A (ja) | 窒化物系複合セラミックス | |
| JPH1050460A (ja) | セラミックヒータ | |
| JP3231950B2 (ja) | 表面被覆窒化珪素質部材 | |
| JP2020057719A (ja) | サーミスタ材料及びその製造方法 | |
| JP7087741B2 (ja) | 抵抗体材料、抵抗薄膜形成用スパッタリングターゲット、抵抗薄膜及び薄膜抵抗器、並びに抵抗薄膜形成用スパッタリングターゲットの製造方法及び抵抗薄膜の製造方法 | |
| JP2019106497A (ja) | ワイドレンジサーミスタ材料及びその製造方法 | |
| JP3441313B2 (ja) | セラミックヒータおよびその製造方法 | |
| JP2897837B2 (ja) | サーミスタ素子の製造方法 |